JP3865170B2 - 位相同期装置及び位相同期方法 - Google Patents
位相同期装置及び位相同期方法 Download PDFInfo
- Publication number
- JP3865170B2 JP3865170B2 JP35156897A JP35156897A JP3865170B2 JP 3865170 B2 JP3865170 B2 JP 3865170B2 JP 35156897 A JP35156897 A JP 35156897A JP 35156897 A JP35156897 A JP 35156897A JP 3865170 B2 JP3865170 B2 JP 3865170B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- disk
- output
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 24
- 230000001360 synchronised effect Effects 0.000 claims description 19
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 14
- 230000001186 cumulative effect Effects 0.000 description 29
- 230000006870 function Effects 0.000 description 28
- 238000001514 detection method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 238000001914 filtration Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 244000089409 Erythrina poeppigiana Species 0.000 description 1
- 235000009776 Rathbunia alamosensis Nutrition 0.000 description 1
- 101100370059 Salmonella enteritidis tolC gene Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B5/596—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on disks
- G11B5/59633—Servo formatting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【目次】
以下の順序で本発明を説明する。
【0002】
発明の属する技術分野
従来の技術(図10)
発明が解決しようとする課題(図11(A)〜(D))
課題を解決するための手段
発明の実施の形態
(1)本発明によるハードデイスク装置の構成(図1)
(2)第1の実施の形態
(2−1)第1の実施の形態による位相同期回路の構成(図2〜図4(D))
(2−2)正弦波形発生部の内部構成(図5〜図7)
(2−3)累積加算レジスタの構成(図8)
(2−4)第1の実施の形態による動作及び効果
(3)第2の実施の形態
(3−1)第2の実施の形態による位相同期回路の構成(図9)
(3−2)第2の実施の形態による効果
(4)他の実施の形態
発明の効果
【0003】
【発明の属する技術分野】
本発明は位相同期装置及び位相同期方法に関し、例えば磁気デイスクや光デイスク等のデイスク状記録媒体を記録又は再生するデイスク装置に適用して好適なものである。
【0004】
【従来の技術】
従来、この種のデイスク装置におけるサーボ方式として、専用サーボ面からサーボ情報を得るサーボ面サーボ方式や、データ記録領域とサーボ情報領域とが同一デイスク面上に時分割多重で形成されたエンベデツドサーボ(embedded servo)方式等がある。かかるサーボ方式を実現するために、デイスク装置には、デイスク1回転に亘り連続して同期するサーボクロツク信号を生成する位相同期回路が設けられている。
【0005】
図10に示すように位相同期回路1は、いわゆるPLL(Phase Locked Loop )回路であり、位相比較器2、ループフイルタ3、VCO(電圧制御発振器)4及び分周器5から構成されている。
【0006】
位相比較器2の一入力端には、デイスク面上に等時間間隔で形成されたサーボ領域内のクロツクマークを再生して得られる時間基準信号S1が供給される共に、他入力端には、VCO4から出力されたクロツク信号SCLK が分周器5を介してその周波数が1/N(N:自然数)倍に分周されて供給される。これにより位相比較器2は、時間基準信号S1及びクロツク信号SCLK 間の位相差に応じた電圧を発生し、これを位相誤差信号S2としてループフイルタ3に供給する。
【0007】
ループフイルタ3は、位相比較器2から供給される位相誤差信号S2に対して低域通過フイルタリング等の所定のフイルタリング処理を行つた後VCO4に供給する。VCO4は、ループフイルタ3を介して得られる位相誤差信号S2の電圧レベルに応じた周波数及び位相をもつクロツク信号SCLK を出力する。
【0008】
かくして位相同期回路1では、位相誤差信号S2とクロツク信号SCLK 間の位相差を一定に保つようにフイードバツク制御することにより、VCO4からは位相誤差信号S2のN倍の周波数を有し、かつ位相誤差信号S2と位相同期したクロツク信号SCLK を出力することができる。
【0009】
【発明が解決しようとする課題】
ところで、このような位相同期回路1を、例えば媒体可変型のデイスク装置や位相同期マークが予めデイスク製造時にサーボ領域内にめ込まれてたデイスクを使用するデイスク装置に適用する場合、以下に述べるような問題点があるため、高精度のクロツク信号を生成することが非常に困難であつた。
【0010】
第1に、デイスクをスピンドルにチヤツキングする際に、回転軸中心とトラツク円の中心とがオフセツトしてしまう、いわゆる偏心が原因となり、トラツク円の実質半径が大きい部分では高速側に、またトラツク円の実質半径が小さい部分では低速側に、実効周速が変動することにより、トラツクから再生される時間基準信号S1に大きな位相変動を発生するという問題がある。
【0011】
ここで、デイスク1回転につき例えば12個のサーボ領域が等時間間隔で形成されている場合において、当該各サーボ領域内のクロツクマークを再生して得られる時間基準信号S1の信号波形を図11(A)に示す。なおクロツクマーク以外の再生波形、例えば位置信号、トラツクアドレス、同期パターン及びユーザデータ等は省略する。
【0012】
この時間基準信号S1は、デイスクに偏心がない場合にはサーボ領域が時点t0 〜t12に示す等時間間隔で出現するが、デイスクに偏心がある場合にはサーボ領域が出現する時点に進みや遅れが生じる。このときの各サーボ領域の位相ずれ量は、時間基準信号S1の信号波形の下段に付した矢印としてそれぞれ表される。
【0013】
これにより時間基準信号S1について、トラツク円の実質半径が大きい時点t3 の付近ではサーボ領域が出現する時間間隔が密となり、逆にトラツク円の実質半径の小さい時点t9 の付近ではサーボ領域が出現する時間間隔が粗となる。
【0014】
このように各サーボ領域の位相ずれ量を縦軸に変換し直したグラフを図11(B)に示す。この場合、正弦波状の時間基準信号S1が上述した図10に示す位相同期回路1内の位相比較器2の一入力端に入力される。
【0015】
この位相同期回路1におけるPLLループは各時点t0 〜t9 の位相ずれ量に対して正確に追従する必要があるが、位相比較器2からループフイルタ3、VCO4及び分周器5を経由するいわゆる開ループゲインは一般的に有限の値であるため、位相比較器2の他入力端に帰還されるクロツク信号SCLK の位相は、図11(C)に示すように時間基準信号S1よりも若干振幅が小さくかつ位相がずれたものとなる。
【0016】
従つて、位相比較器2が出力する位相誤差信号S2には、図11(D)に示すような偏心追従残差が発生する。例えば半径が16〔mm〕のデイスクが毎秒75回転で回転しながら 120〔μm〕の偏心を有する場合、位相ずれ量は約16〔μs 〕となる。75〔Hz〕におけるPLLの開ループゲインが60〔dB〕あつたとしても、偏心追従残差は16〔ns〕も残ることになる。
【0017】
この偏心に起因する位相変動に十分に追従させるためにPLLループの低域ゲインを増加させると、それに伴う広帯域化により高域のノイズが増加する等により、PLLをデイスク偏心に正確に追従させることが非常に困難となる問題があつた。
【0018】
第2に、ノイズを増加させずにPLLループを広帯域化する方法として、サーボ領域の数を増加して位相比較頻度を上げる方法が提案されているが、特に磁気デイスクの場合には記録又は再生の切り換えに時間がかかるため、デイスク1回転中のサーボ領域数が増えるとデータ面の利用効率が低減し、この結果1回転当たり数百個を超えるサーボ領域を設けることは実用上非常に困難であつた。
【0019】
このような第1及び第2の問題点を解決するために、例えばデイスクの偏心量を予め計測しておき、この偏心量をPLLループに加算することによつて当該偏心量に対して出力クロツク信号の位相及び周波数を追従させて、当該位相及び周波数の偏心誤差を補正する、いわゆるフイードフオワード補償による方法(特願平4−350578号)が開示されている。
【0020】
ところがこの方法によれば、デイスクの偏心量を測定するための偏心計測回路を設ける必要があり、また偏心量の計測には少なくともデイスク1回転分以上の計測時間を要する。さらに計測した偏心量は一旦メモリに記憶させるが、偏心による位相変動量はデイスクの内周で大きく、外周で小さくなるため、ヘツドがシークするデイスク半径全域に亘つてこれらを記憶すると、メモリの記憶容量が多く回路規模の大きいものが要求される。
【0021】
さらに上述した開ループによるフイードフオワード補償による方法によれば、ループフイルタ等のアナログ回路部分の素子定数が経時変化すると、PLLループの特性が変化するため、これに伴つて出力クロツク信号の位相及び周波数に誤差が発生する。従つて従来の補償方法では実用上未だ不十分な問題があつた。
【0022】
本発明は以上の点を考慮してなされたもので、デイスク状記録媒体の偏心に対して正確に追従し得る位相同期装置及び位相同期方法を提案しようとするものである。
【0023】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、所定の間隔毎にサーボ領域が形成されたデイスク状記録媒体から当該サーボ領域を読み出すことによつて時間基準信号を得て、時間基準信号の位相と同期したクロツク信号を出力する位相同期装置において、時間基準信号とクロツク信号との位相差を出力する位相比較手段と、位相比較手段の出力に対応する位相をもつクロツク信号を生成した後、位相比較手段にフイードバツクするクロツク信号生成手段と、デイスク状記録媒体の回転に同期する回転同期信号に基づいて、互いに位相が異なる複数の信号を生成する信号生成手段と、位相比較手段の出力に応じて、信号生成手段から得られる複数の信号の振幅を補正する振幅補正手段と、振幅補正手段によつて振幅補正された複数の信号を合成して位相比較手段の出力に加算する演算処理手段とを設けるようにした。
【0024】
このようにデイスク状記録媒体の回転に同期すると共に互いに位相が異なる複数の信号を発生させ、位相比較手段の出力に応じて、かかる複数の信号の振幅を補正した後、当該補正結果を位相比較手段及びクロツク信号生成手段からなる閉ループ内に加えるようにしたことにより、デイスク状記録媒体の偏心量によつて時間基準信号に位相変動が生じた場合でも、当該位相変動に応じて位相比較手段の出力に生じた位相誤差を補正することができる。
【0025】
また本発明においては、所定の間隔毎にサーボ領域が形成されたデイスク状記録媒体から当該サーボ領域を順次読み出すことによつて時間基準信号を得て、時間基準信号の位相と同期したクロツク信号を出力する位相同期方法において、位相比較手段によつて時間基準信号とクロツク信号との位相差を出力し、クロツク信号生成手段において、位相比較手段の出力に対応する位相をもつクロツク信号を生成した後、位相比較手段にフイードバツクし、信号生成手段において、デイスク状記録媒体の回転に同期する回転同期信号に基づいて、互いに位相が異なる複数の信号を生成し、振幅補正手段において、位相比較手段の出力に応じて、信号生成手段から得られる複数の信号の振幅を補正し、演算処理手段において、振幅補正手段によつて振幅補正された複数の信号を合成して位相比較手段の出力に加算するようにした。
【0026】
このようにデイスク状記録媒体の回転に同期すると共に互いに位相が異なる複数の信号を発生させ、位相比較手段の出力に応じて、かかる複数の信号の振幅を補正した後、当該補正結果を位相比較手段及びクロツク信号生成手段からなる閉ループ内に加えるようにしたことにより、デイスク状記録媒体の偏心量によつて時間基準信号に位相変動が生じた場合でも、当該位相変動に応じて位相比較手段の出力に生じた位相誤差を補正することができる。
【0027】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【0028】
(1)本発明によるハードデイスク装置の構成
図1において10は全体としてハードデイスク装置を示し、複数の両面磁気デイスク11A、11Bをスピンドルモータ12の回転駆動に応じて軸Lを同軸中心として高速回転させながら、可動アーム13の各先端に取り付けられた磁気ヘツド14A〜14Dをボイスコイルモータ(VCM)15の駆動に応じて固定軸15Aを中心に矢印aで示す方向又はこれとは逆方向に移動して、それぞれ両面磁気デイスク11A、11Bの一面11AX、11AY及び他面11BX、11BYに対応して位置合わせすることにより、当該各両面磁気デイスク11A、11Bの一面11AX、11AY又は他面11BX、11BYに形成された各トラツクに追従してそれぞれ映像音声データを記録又は再生するようになされている。
【0029】
この両面磁気デイスク11A、11Bの一面11AX、11AY及び他面11BX、11BYには、それぞれデータ記録領域に複数のサーボ領域が等時間間隔で埋め込まれており、当該各サーボ領域にはそれぞれ時間基準となるクロツクマークが形成されている。
【0030】
磁気ヘツド14A、14Bによつて両面磁気デイスク11A、11Bの各サーボ領域内のクロツクマークを再生して得られた再生信号S10は、再生アンプ16を介して所定の振幅まで増幅された後、時間基準信号S11としてサーボ情報検出回路17、位相同期回路18及びデータ復調回路(図示せず)にそれぞれ供給される。
【0031】
サーボ情報検出回路17は、トラツク番号検出回路17A、位置信号検出回路17B及びインデツクス検出回路17Cから構成され、当該各回路17A〜17Cにはそれぞれ時間基準信号S11が入力されると共に、位相同期回路18からクロツク信号S12が入力されるようになされている。
【0032】
トラツク番号検出回路17Aは、入力されたサーボアドレスフイールドの再生波形から、トラツク番号(シリンダアドレス)やセクタ番号等の情報を例えばビタビ復号法を用いて検出した後、これを番号情報信号S13としてクロツク信号S12に同期したタイミングでトラツキングサーボ回路19に送出する。因みにビタビ復号法は、誤り訂正符号のうちの畳込み符号の復号法の1つであり、受信したデータ系列を観測してそれと最も近い符号系列を求めることにより、誤りの訂正を行う復号法である。
【0033】
また位置信号検出回路17Bは、磁気ヘツド14A、14Bが目標トラツクからどのくらい位置ずれしているかを表わす位置誤差信号(PES: Position Error Signal)S14を検出した後、これをクロツク信号S12に同期したタイミングでトラツキングサーボ回路19に送出する。さらにインデツクス検出回路17Cは、デイスク1回転につき1回のパルス波からなるインデツクス信号S15を位相同期回路18及びトラツキングサーボ回路19に送出する。
【0034】
位相同期回路18は、時間基準信号S11及びインデツクス信号S15に基づいて、両面磁気デイスク11A、1Bの回転に同期するクロツク信号S12を、当該デイスク1回転に亘つて途切れることなく連続して生成した後、これをトラツキングサーボ回路19に送出する。
【0035】
トラツキングサーボ回路19は、クロツク信号S12に同期したタイミングで入力された番号情報信号S13、位置誤差信号S14及びインデツクス信号S15に基づいて、磁気ヘツド14A、14Bのヘツド位置情報を計算した後、これをヘツド制御信号S16としてボイスコイルモータ15に送出する。
【0036】
ボイスコイルモータ15は、ヘツド制御信号S16に基づいて、磁気ヘツド14A、14Bをそれぞれ対応する両面磁気デイスク11A、11Bの一面11AX、11AY又は他面11BX、11BY上に形成された目標トラツクに追従させることができる。
【0037】
因みに位相同期回路18から得られるクロツク信号S12は図示しないスピンドルサーボ回路に供給され、当該スピンドルサーボ回路において、クロツク信号S12と一定の線速度に対応する基準周波数信号とを位相比較することにより、当該位相関係が一定となるようにスピンドルモータドライバ20を駆動してスピンドルモータ12の回転速度を制御するようになされている。
【0038】
(2)第1の実施の形態
(2−1)第1の実施の形態による位相同期回路の構成
ここで図2は第1の実施の形態による位相同期回路18を示し、当該位相同期回路18には、インデツクス検出回路17Cから出力されるインデツクス信号15がフイードフオワード補正部30内の正弦波形発生部31に与えられると共に、再生アンプ16を介して得られる時間基準信号S11が位相比較器32に与えられる。
【0039】
フイードフオワード補正部30において、正弦波形発生部31は、インデツクス信号S15(図3(A))の立上り時点t1 から次の立上り時点t3 までのデイスク1回転期間T1を周期とする正弦波(sin 波)信号S20(図3(B))及びこれと90度位相がずれた余弦波(cos 波)信号S21(図3(C))を生成した後、正弦波信号S20を乗算器33及び34に送出すると共に、余弦波信号S21を乗算器35及び36に送出する。なお、正弦波信号S20及び余弦波信号S21は、デイスク1周中の位相位置をベクトル値として表したものである。
【0040】
乗算器33は、正弦波信号S20を位相比較器32から出力される位相誤差信号S22に乗算することよつて所定の振幅に調整した後、当該乗算結果を正弦波調整信号S23として累積加算レジスタ37に順次供給する。また乗算器35は、余弦波信号S21を位相比較器32から出力される位相誤差信号S22に乗算することによつて所定の振幅に調整した後、当該乗算結果を余弦波調整信号S24として累積加算レジスタ38に順次供給する。
【0041】
累積加算レジスタ37及び38は、順次入力される正弦波調整信号S23及び余弦波調整信号S24をそれぞれ累積加算しながら蓄積する。この累積加算レジスタ37及び38から読み出された累積正弦波調整信号S23′及び累積余弦波調整信号S24′はそれぞれ乗算器34及び36において、振幅調整前の正弦波信号S20及び余弦波信号S21と乗算された後、それぞれ正弦波補正信号S25及び余弦波補正信号S26として加算器39に送出される。
【0042】
加算器39は、ベクトル空間で互いに直交する正弦波補正信号S25及び余弦波補正信号S26を加算することにより、両面磁気デイスク11A、11Bの偏心量とインデツクス信号S15の位相に対応する任意の振幅Aと位相φを有するフイードフオワード補正信号S27(図3(D))を生成する。
【0043】
因みに、デイスクの偏心に起因して位相誤差が発生したとき、当該偏心量に対応して位相誤差信号S22に図4(A)に示すような位相変動が生じた場合、フイードフオワード補正部30内の累積加算レジスタ37及び38は、所定時点からレジスタ値の更新を開始することにより、累積正弦波調整信号S23′(図4(B))及び累積余弦波調整信号S24′(図4(C))が得られる。この結果、図4(D)に示すような正弦波形を有するフイードフオワード補正信号S27を得ることができる。
【0044】
このように生成されたフイードフオワード補正信号S27は、加算器40において位相誤差信号S22に加算された後、これを偏心追従信号S28としてループフイルタ41に供給される。
【0045】
ループフイルタ41は、偏心追従信号S28に対して低域通過フイルタリング等の所定のフイルタリング処理を行つた後VCO42に供給する。VCO42は、ループフイルタ41を介して得られる偏心追従信号S28の電圧レベルに応じた周波数をもつクロツク信号S12を出力する。
【0046】
このようにして位相比較器32の一入力端には、デイスク面上に等時間間隔で形成されたサーボ領域内のクロツクマークを再生して得られる時間基準信号S11が供給される共に、他入力端には、VCO42から出力されたクロツク信号S12が分周器43を介してその周波数が1/N(N:自然数)倍に分周されて供給される。これにより位相比較器32は、PLLループ32、41〜43によるフイードバツク制御に基づいて時間基準信号S11の位相誤差を収束させることができると共に、当該収束後の時間基準信号S11とクロツク信号S12との位相差に応じた電圧を位相誤差信号S22として加算器40に供給することができる。
【0047】
かくして位相同期回路18では、偏心追従信号S28とクロツク信号S12間の位相差を一定に保つようにフイードバツク制御することにより、VCO42からは偏心追従信号S28のN倍の周波数を有し、かつ偏心追従信号S28と位相同期したクロツク信号S12を出力することができる。
【0048】
(2−2)正弦波形発生部の内部構成
ここで実際上、図5に正弦波形発生部31の内部構成を示す。この正弦波発生部31において、アドレス生成部50はインデツクス信号S15を受けると、当該インデツクス信号S15の立上り時点を基準として両面磁気デイスク11A、11Bの1回転毎にサーボ領域(すなわちクロツクマーク)が出現するタイミングに同期するクロツクを発生する。
【0049】
またアドレス生成部50は内部にカウンタ(図示せず)を有し、当該カウンタは順次発生するクロツクに同期して、デイスク回転角がπ/2〔rad 〕毎にカウントアツプ又はカウントダウンを繰り返すことにより、当該デイスク回転角に対してクロツクに応じたアドレスを生成する。
【0050】
かくして図6に示すようなデイスク回転角を横軸にとりアドレスを縦軸にとつた座標系において、デイスク回転角に応じてアドレスが指定された正弦関数生成アドレスSsin (実線部分)を得ることができる。またアドレス生成部50は、図6における正弦関数生成アドレスSsin と位相が90度ずれた余弦関数生成アドレスScos (破線部分)をも得ることができる。従つてアドレス生成部50は、順次生成したクロツク毎に正弦関数生成アドレスSsin 及び余弦関数生成アドレスScos をセレクタ52Bに供給する。
【0051】
またアドレス発生部50は、サーボゾーン毎に正弦関数信号と余弦関数信号の両方を時分割演算によつて作成するための切換制御信号SSW2 をセレクタ52Bに送出する。セレクタ52Bは、切換制御信号SSW2 に基づいて正弦関数生成アドレスSsin もしくは余弦関数生成アドレスScos のいずれかを選択して波形メモリ51に供給する。
【0052】
波形メモリ51は、図7に示すような入力アドレス(A)と出力データ(D)の関係を有し、D=sinAで表現される正弦関数値を、アドレス範囲0〜π/2〔rad 〕(すなわち1/4波長分)だけ保持すると共に、順次入力されるアドレスで指示される角度に応じた正弦関数値を出力するようになされている。
【0053】
波形メモリ51から読み出された正弦関数値は、セレクタ52Aの一入力端に送出されると共に、負号反転部53を介して負号が反転された後セレクタ52Aの他入力端に送出される。
【0054】
またアドレス発生部50は、インデツクス信号S15の立上り時点を基準としてデイスク回転角がπ/2〔rad 〕毎に4通りのパターンをもつ切換制御信号SSW1 をセレクタ52Aに送出することにより、セレクタ52Aの2入力端を順次選択的に切換え制御する。
【0055】
かくしてセレクタ52Aは、切換制御信号SSW1 に基づいて、2入力端のうち選択された一方の入力端を介して、反転又は非反転された正弦関数値を正弦波出力レジスタ54及び余弦波出力レジスタ55に供給する。
【0056】
このときセレクタ52A及び52Bは、切換制御信号SSW1 及びSSW2 に基づいて、以下に述べる4通りのパターンで切換え接続することにより、波形メモリ51に保持された1/4波長分の正弦関数値から1波長分(すなわちデイスク1回転分)の正弦関数信号及び余弦関数信号を生成し得るようになされている。
【0057】
まずインデツクス信号S15の立上り時点を基準としてデイスク回転角が0からπ/2〔rad 〕までの期間では、まずセレクタ52A及び52Bの入力端を共にa側に切り換えて、波形メモリ51の正弦関数値を負号を反転させることなく、正弦波出力レジスタ54に供給し、値をラツチする。次にセレクタ52Bの入力端をb側に切り換えて、同様に波形メモリ51の正弦関数値を負号を反転させることなく余弦出力レジスタ55に供給し、値をラツチする。。
【0058】
続いてデイスク回転角がπ/2〔rad 〕からπ〔rad 〕までの期間では、まずセレクタ52A及び52Bの入力端を共にa側に切り換えて、負号が反転されない波形メモリ51の正弦関数値を正弦波出力レジスタ54に供給し、値をラツチする。次にセレクタ52A及びセレクタ52Bの入力端を共にb側に切り換えて負号が反転された波形メモリ51の正弦関数値を余弦波出力レジスタ55に供給し、ラツチする。
【0059】
さらにデイスク回転角がπ〔rad 〕から3/2π〔rad 〕までの期間では、まずセレクタ52Aの入力端をb側に、セレクタ52Bの入力端をa側にそれぞれ切り換えて、波形メモリ51の正弦関数値を負号を反転させた後に正弦波出力レジスタ54に供給し、値をラツチする。次にセレクタ52Bの入力端b側に切り換えて、同様に波形メモリ51の正弦関数値を負号を反転させた後に余弦出力レジスタ55に供給し、値をラツチする。
【0060】
さらにデイスク回転角が3/2π〔rad 〕から2π〔rad 〕までの期間では、まずセレクタ52Aの入力端をb側に、かつセレクタ52Bの入力端をa側に切り換えて、負号が反転された波形メモリの正弦関数値を正弦波出力レジスタ54に供給し、値をラツチする。次にセレクタ52Aの入力端をa側に、セレクタ52Bの入力端をb側にそれぞれ切り換えて、負号が反転されない波形メモリ51の正弦関数値を余弦波出力レジスタ55に供給し、値をラツチする。
【0061】
このようにして正弦波出力レジスタ54及び余弦波出力レジスタ55は、インデツクス信号S15の立上り時点を基準とするデイスク1回転期間を周期とする正弦波信号S20及びこれと位相が90度ずれた余弦波信号S21を出力することができる。
【0062】
(2−3)累積加算レジスタの構成
また図8に実際上の記憶手段としての累積加算レジスタ37及び38の構成を示す。累積加算レジスタ37及び38には、複数のデイスク面11AX、11AY、11BX、11BY(図1)に対応した数のレジスタ群60(60A〜60D)及び61(61A〜61D)がそれぞれ設けられている。
【0063】
これらレジスタ群60及び61の前後には、それぞれ4個の入出力端を有する一対のセレクタ62、63及び64、65が設けられ、ハードデイスク装置10内部に設けられた制御部(図示せず)から得られる切換制御信号SSC(図1及び図2)に基づいて、セレクタ62〜65はそれぞれ同じ位置の入力端と接続するように連動して切り換えられる。
【0064】
これにより累積加算レジスタ37及び38は、順次入力される正弦波調整信号S23及び余弦波調整信号S24を、上述した切換制御信号SSCの入力タイミングに同期してそれぞれ順番に選択された単一の第0面〜第3面用レジスタ60A〜60D及び61A〜61Dに累積加算しながら蓄積する。
【0065】
このように各レジスタ群60及び61に蓄積されたレジスタ値は、上述のように乗算器34及び36において正弦波信号S20及び余弦波信号S21とそれぞれ乗算された後、当該各乗算結果が加算器39で加算され、その加算結果がフイードフオワード補正信号S27として位相比較器32(図2)の出力に加算される。
【0066】
この結果、累積加算レジスタ37及び38のレジスタ値の更新を開始すると、フイードフオワード補正部30におけるフイードフオワード制御が始まり、両面磁気デイスク11A、11Bの偏心による位相変動に対応したフイードフオワード補正信号S27が得られるように、累積加算レジスタ37及び38のレジスタ値はそれぞれ収束していく。なお通常、累積加算レジスタ37及び38のレジスタ値が収束するまでの時間は概ねデイスクの1/2回転時間程度である。
【0067】
実際上、複数の両面磁気デイスク11A、11Bを用いるハードデイスク装置10では、通常、各デイスク面11AX、11AY、11BX、11BY間で偏心量及び位相がそれぞれ異なることから、アクセス対象のデイスク面を切り換える際には、素早く目標となるデイスク面の偏心に追従する必要がある。従つて累積加算レジスタ37及び38が全くの初期状態からレジスタ値の収束を開始すると、上述したようにデイスクの1/2回転時間程度で収束が完了するが、さらに短時間(数〔μs 〕程度)でデイスク面の切り換え動作が行い得ることが望ましい。
【0068】
このため第1の実施の形態の場合、ハードデイスク装置10の電源投入時又はデイスク着脱時に、レジスタ群60及び61の全てのレジスタをクリアした後、まず第0面のデイスク(両面磁気デイスク11Aの一面11AX)にアクセスして第0面用レジスタ60A、61Aを順次更新しながら収束したレジスタ値を保持しておく。続いて第1面のデイスク(両面磁気デイスク11Aの他面11AY)にアクセスして、上述と同様に第1面用レジスタ60B、61Bを順次更新しながら収束したレジスタ値を保持しておく。
【0069】
これと同様の動作を第2面用のデイスク(両面磁気デイスク11Bの一面11BX)及び第3面用のデイスク(両面磁気デイスク11Bの他面11BY)まで続けることにより、各第0面〜第3面用レジスタ60A〜60D及び61A〜61Dには、各第0面〜第3面用のデイスクの偏心量に応じた収束後のレジスタ値が保持される。
【0070】
このように累積加算レジスタ37及び38内の各第0面〜第3面用レジスタ60A〜60D及び61A〜61Dをデイスク面数分用意しておき、当該各第0面〜第3面用レジスタ60A〜60D及び61A〜61Dにそれぞれ対応するデイスク面11AX、11AY、11BX、11BYに応じた収束後のレジスタ値を予め設定しておくことにより、デイスク面が切り換えられた場合でも、当該切換え動作に応じて再度上述した収束動作を行う必要がなくて済み、この結果ほぼ瞬時に目標となるデイスク面の偏心追従動作を行うことができる。
【0071】
(2−4)第1の実施の形態による動作及び効果
以上の構成において、このハードデイスク装置10では、記録又は再生モード時に両面磁気デイスク11A、11Bの高速回転に応じて偏心が生じた場合、当該偏心量に対応してデイスク面上のサーボ領域から得られた時間基準信号S11に位相変動が発生する。
【0072】
この時間基準信号S11は、位相同期回路18内の位相比較器32に送出されると共に、インデツクス検出部17Cを介してデイスク1回転毎に立ち上がるインデツクス信号S15に変換された後、位相同期回路18内のフイードフオワード補正部30に送出される。
【0073】
フイードフオワード補正部30は、インデツクス信号S15に基づいて、ベクトル空間内で直交する正弦波信号S20及び余弦波信号S21を生成した後、これらを位相比較器32から得られる位相誤差信号S22にそれぞれ乗算することより、当該位相誤差信号S22に基づく位相誤差がベクトル量として累積加算レジスタ37及び38にそれぞれ累積加算して保持される。
【0074】
累積加算レジスタ37及び38は、供給されるベクトル値を順次更新しながら両面磁気デイスク11A、11Bの偏心量に対応する値にまで収束させ、当該収束後のベクトル値を加算器39を介して加算させることにより、フイードフオワード補正信号S27を生成する。
【0075】
このフイードフオワード補正信号S27を位相比較器32から得られる位相誤算信号S22と加算して、当該加算結果からなる位相追従信号S28をPLLループ32、41〜43を介してフイードバツク制御させることにより、当該PLLループ32、41〜43の出力でなるクロツク信号S12をデイスクの偏心に基づく位相誤差に対して実用上十分に追従させることができる。
【0076】
因みにフイードフオワード制御を行わない初期状態では、通常のPLLループによるフイードバツク制御のみであるため、位相比較器32から出力される位相誤差信号S22にはデイスクの偏心量に応じた追従誤差が残留する。
【0077】
従つて、フイードフオワード補正部30から得られるフイードフオワード補正信号S27をPLLループ32、41〜43内に加えて当該PLLループ32、41〜43の出力に加振させることにより、デイスクの偏心に起因して時間基準信号S11にデイスク回転周波数に相当する大きな位相変動が生じた場合でも、当該位相変動を十分に抑圧することができる。さらにPLLループ32、41〜43の閉ループ帯域内の周波数全域に亘る位相追従をPLLループ32、41〜43のフイードバツク制御によつて行うことにより、最終的には1又は2〔ns〕程度の極めて微小な位相誤差における位相追従を行うことができる。このようにこの位相同期回路18においては、デイスクの偏心量を予め測定しなくても済むため非常に有効である。
【0078】
以上の構成によれば、このハードデイスク装置10では、位相同期回路18内にフイードフオワード補正部30を設け、このフイードフオワード補正部30において、それぞれデイスクの回転に同期すると共に互いに位相及び又は周波数が異なる複数の正弦波形を発生させ、当該複数の正弦波形を位相比較器32の出力に応じて順次補正した後、当該補正結果をPLLループ32、41〜43内に加えるようにしたことにより、デイスクの偏心量に起因して時間基準信号S11にデイスク回転周波数に相当する大きな位相変動が生じた場合でも、当該位相変動に応じて位相比較器32の出力に生じた位相誤差を補正することができ、かくしてデイスクの偏心に正確に追従するクロツク信号S12を出力し得る位相同期回路18を実現することができる。
【0079】
(3)第2の実施の形態
(3−1)第2の実施の形態による位相同期回路の構成
図2との対応部分に同一符号を付した図9は、図1に示すハードデイスク装置10内の位相同期回路18に代えて適用する第2の実施の形態による位相同期回路70を示すものであり、フイードフオワード補正部71の構成が異なる点を除いて第1の実施の形態による位相同期回路18と同様に構成されている。
【0080】
このフイードフオワード補正部71において、正弦波形発生部31は、インデツクス信号S15に基づいて上述した処理を行つて正弦波信号S20及び余弦波信号S21を生成した後、それぞれセレクタ72の一入力端及び他入力端に入力する。一方、セレクタ73の3入力端には、位相比較器32の位相誤差信号S22と累積加算レジスタ37及び38の各出力とがそれぞれ入力される。
【0081】
乗算器74は、セレクタ72及び73においてそれぞれ選択された信号を乗算した後、当該乗算結果をセレクタ75の一入力端に出力する。このセレクタ75の他入力端には、位相比較器32から出力された位相誤算信号S22が入力される。一方、セレクタ76の3入力端には、累積加算レジスタ37及び38の各出力と出力レジスタ78の出力とがそれぞれ入力される。
【0082】
加算器77は、セレクタ75及び76においてそれぞれ選択された信号を加算した後、当該加算結果を累積加算レジスタ37、38及び出力レジスタ78にそれぞれ供給する。
【0083】
またフイードフオワード補正部71にはタイミング生成部80が設けられ、当該タイミング生成部80には、VCO42から出力されたクロツク信号S12が分周器43を介して1/N倍に分周されて供給されると共に、インデツクス信号S15が供給される。タイミング生成部80は、インデツクス信号S15及びクロツク信号S12に基づいて、インデツクス信号S15の立上り時点を基準としてデイスク面上に形成されたサーボ領域毎(すなわちクロツクマーク毎)に順次所定のタイミング信号STMをセレクタ72、73、75及び76に送出する。
【0084】
セレクタ72、73、75及び76は、順次入力されるタイミング信号STMに基づいて、以下に述べる第1〜第6の切換パターンを順番に繰り返すことにより、セレクタ72、73、75及び76の複数入力端を当該各切換パターンに応じた入力端側に切り換えるようになされている。
【0085】
まず、第1の切換パターンとして、出力レジスタ78の内容をクリアする。次に第2の切換パターンとして、セレクタ72の入力端をa側に、かつセレクタ73の入力端をa側に切り換えることにより、乗算器74は正弦波信号S20及び位相誤差信号S22を乗算する。またセレクタ75の入力端をb側に、かつセレクタ76の入力端をa側に切り換えることにより、加算器77は乗算器74の乗算結果と累積加算レジスタ37のレジスタ値との和を出力する。かくして累積加算レジスタ37は加算器77の加算結果をラツチしてレジスタ値を更新する。
【0086】
続いて第3の切換パターンとして、セレクタ72の入力端をb側に、かつセレクタ73の入力端をa側に切り換えることにより、乗算器74は余弦波信号S21及び位相誤差信号S22を乗算する。またセレクタ75の入力端をb側に、かつセレクタ76の入力端をb側に切り換えることにより、加算器77は乗算器74の乗算結果と累積加算レジスタ38のレジスタ値との和を出力する。かくして累積加算レジスタ38は加算器77の加算結果をラツチしてレジスタ値を更新する。
【0087】
さらに第4の切換パターンとして、セレクタ72の入力端をa側に、かつセレクタ73の入力端をb側に切り換えることにより、乗算器74は正弦波信号S20及び累積加算レジスタ37のレジスタ値を乗算する。またセレクタ75の入力端をb側に、かつセレクタ76の入力端をc側に切り換えることにより、加算器77は乗算器74の乗算結果と出力レジスタ78のレジスタ値との和を出力する。このとき出力レジスタ78のレジスタ値はクリアされているため、加算器77の出力は正弦波信号S20を累積加算レジスタ37のレジスタ値で振幅調整した値そのものとなる。かくして出力レジスタ78は加算器77の加算結果をラツチしてレジスタ値を保持する。
【0088】
さらに第5の切換パターンとして、セレクタ72の入力端をb側に、かつセレクタ73の入力端をc側に切り換えることにより、乗算器74は余弦波信号S21及び累積加算レジスタ38のレジスタ値を乗算する。またセレクタ75の入力端をb側に、かつセレクタ76の入力端をc側に切り換えることにより、加算器77は乗算器74の乗算結果と出力レジスタ78のレジスタ値との和を出力する。
【0089】
このとき乗算器74の乗算結果には累積加算レジスタ38によつて振幅調整された余弦波信号S21が含まれており、また出力レジスタ78には累積加算レジスタ37によつて振幅調整された正弦波信号S20が保持されていることから、加算器77の加算結果は、第1の実施の形態において上述したフイードフオワード補正信号S27(図2)と同じである。かくして出力レジスタ78はこの加算結果をラツチしてレジスタ値を保持する。
【0090】
さらに第6の切換パターンとして、セレクタ75の入力端をa側に、かつセレクタ76の入力端をc側に切り換えることにより、加算器77は位相誤差信号S22と出力レジスタ78のレジスタ値の和を出力する。このとき加算器77の加算結果は、位相誤差信号S22とフイードフオワード補正信号S27とが加算されたものであるため、出力レジスタ78はこの加算結果をラツチしてレジスタ値を保持する。
【0091】
以上の第1〜第6の切換パターンを実行することにより、出力レジスタ78には最終的にループフイルタ41へ出力すべき位相誤差信号S22とフイードフオワード補正信号S27との加算結果がレジスタ値として保持される。この出力レジスタ78に保持されたレジスタ値は、D/A変換器79を介してアナログ変換され、続くループフイルタ41を介して低域通過フイルタリング等の所定のフイルタリング処理を行つた後、VCO42に供給される。VCO42は、入力電圧レベルに応じた周波数及び位相をもつクロツク信号S12を出力する。
【0092】
(3−2)第2の実施の形態による効果
以上の構成によれば、位相同期回路70内のフイードフオワード補正部71において、上述した第1の実施の形態の場合と同様に、それぞれデイスクの回転に同期すると共に互いに位相及び又は周波数が異なる複数の正弦波形を発生させ、当該複数の正弦波形を位相比較器32の出力に応じて順次振幅を補正した後、当該補正結果をPLLループ32、41〜43内に加えるようにしたことにより、デイスクの偏心量に起因して時間基準信号S11にデイスク回転周波数に相当する大きな位相変動が生じた場合でも、当該位相変動に応じて位相比較器32の出力に生じた位相誤差を補正することができ、かくしてデイスクの偏心に正確に追従するクロツク信号S12を出力し得る位相同期回路70を実現することができる。
【0093】
さらにフイードフオワード補正部71内部の乗算器74及び加算器77の前段にセレクタ72、73、75、76を設けて、タイミング生成部80によつて選択的に切換制御するようにしたことにより、フイードフオワード補正部71の構成を簡易にすることができる。
【0094】
(4)他の実施の形態
なお第1及び第2の実施の形態においては、それぞれデイスクの回転に同期すると共に互いに位相及び又は周波数が異なる複数の正弦波形を発生させる正弦波形発生部(正弦波信号発生手段)31を、内部でデイスク1回転毎にサーボ領域が出現するタイミングに同期するクロツクを発生するようにした場合について述べたが、本発明はこれに限らず、時間基準信号S11に基づいて当該クロツクを発生するようにしても良い。
【0095】
また第1及び第2の実施の形態においては、正弦波形発生部31は、アドレス生成部50と波形メモリ51とを用いて正弦波及び余弦波を生成するようにした場合について述べたが、本発明はこれに限らず、正弦波及び余弦波を生成する方法として、この他にもアナログ発振器や数値演算回路による方法を適用しても良い。さらに正弦波形発生部31では、負号反転部53及びセレクタ52A、52Bを用いて、正弦関数値を1/4波長分のみ波形メモリ51に記憶する場合について述べたが、各波形メモリの容量を大きく設定することにより、正弦関数値を例えば1波長分記憶させるようにしても良い。
【0096】
さらに第1及び第2の実施の形態においては、正弦波形発生部31は、それぞれデイスクの回転に同期すると共にベクトル空間内で互いに直交する正弦波信号S20及び余弦波信号S21を発生するようにした場合について述べたが、本発明はこれに限らず、それぞれデイスクの回転に同期すると共に互いに位相及び又は周波数が異なる3本以上の正弦波形を発生するようにしても良い。この場合、フイードフオワード補正部30内の各回路数も正弦波形数に応じて増設すれば良い。
【0097】
さらに第1及び第2の実施の形態においては、位相同期回路18及び70では、正弦波信号生成手段、位相補正手段及び演算処理手段としてのフイードフオワード補正部30及び71を、図2及び図9に示すように構成した場合について述べたが、本発明はこれに限らず、フイードフオワード補正部の構成としてはこの他種々の回路構成のものを適用できる。
【0098】
さらに上述の実施の形態においては、位相比較手段及びクロツク信号生成手段としてのPLLループ32、41〜43を図2及び図9に示すように構成した場合について述べたが、本発明はこれに限らず、PLLループの構成としてはこの他種々の回路構成のものを適用できる。
【0099】
さらに第1及び第2の実施の形態においては、本発明を両面磁気デイスク11A、11Bを記録又は再生するハードデイスク装置10に適用した場合について述べたが、本発明はこれに限らず、要はデイスク状記録媒体を記録又は再生する際の位相同期回路を必要とする装置に広く適用することができる。この場合、デイスク状記録媒体として他のものを適用することができる。
【0100】
【発明の効果】
上述のように本発明によれば、デイスク状記録媒体の回転に同期すると共に互いに位相が異なる複数の信号を発生させ、位相比較手段の出力に応じて、かかる複数の信号の振幅を補正した後、当該補正結果を位相比較手段及びクロツク信号生成手段からなる閉ループ内に加えるようにしたことにより、デイスク状記録媒体の偏心量によつて時間基準信号に位相変動が生じた場合でも、当該位相変動に応じて位相比較手段の出力に生じた位相誤差を補正することができ、かくしてデイスク状記録媒体の偏心に正確に追従するクロツク信号を出力し得る位相同期装置及び位相同期方法を実現することができる。
【図面の簡単な説明】
【図1】本発明によるハードデイスク装置の構成の一実施の形態を示すブロツク図である。
【図2】第1の実施の形態による位相同期回路の内部構成を示すブロツク図である。
【図3】第1の実施の形態による正弦波形発生部の動作タイミングの説明に供する信号波形図である。
【図4】第1の実施の形態によるフイードフオワード補正部の動作タイミングの説明に供する信号波形図である。
【図5】第1の実施の形態による正弦波形発生部の内部構成を示すブロツク図である。
【図6】図5に示すアドレス生成部によつて生成される正弦関数生成アドレス及び余弦関数生成アドレスの説明に供するグラフである。
【図7】図5に示す波形メモリの内容を説明するグラフである。
【図8】第1の実施の形態による累積加算レジスタの内部構成を示すブロツク図である。
【図9】第2の実施の形態による位相同期回路の内部構成を示すブロツク図である。
【図10】従来の位相同期回路の内部構成を示すブロツク図である。
【図11】図9に示す位相同期回路の動作タイミングの説明に供する信号波形図である。
【符号の説明】
10……ハードデイスク装置、11A(11AX、11AY)、11B(11BX、11BY)……両面磁気デイスク、14A〜14D……磁気ヘツド、15……ボイスコイルモータ、17C……インデツクス検出回路、18、70……位相同期回路、19……トラツキングサーボ回路、30、71……フイードフオワード補正部、31……正弦波形発生部、32……位相比較部、33〜36……乗算器、37、38……累積加算レジスタ、39、40……加算器、41……ループフイルタ、42……VCO、50……アドレス生成部、51……波形メモリ、52A、52B、72、73、75、76……セレクタ、53……負号反転部、54……正弦波出力レジスタ、55……余弦波出力レジスタ、78……出力レジスタ、80……タイミング生成部、S11……時間基準信号、S12……クロツク信号、S15……インデツクス信号、S20……正弦波信号、S21……余弦波信号、S22……位相誤差信号、S27……フイードフオワード補正信号、S28……位相追従信号。
Claims (6)
- 所定の間隔毎にサーボ領域が形成されたデイスク状記録媒体から当該サーボ領域を読み出すことによつて時間基準信号を得て、上記時間基準信号の位相と同期したクロツク信号を出力する位相同期装置において、
上記時間基準信号と上記クロツク信号との位相差を出力する位相比較手段と、
上記位相比較手段の出力に対応する位相をもつ上記クロツク信号を生成した後、上記位相比較手段にフイードバツクするクロツク信号生成手段と、
上記デイスク状記録媒体の回転に同期する回転同期信号に基づいて、互いに位相が異なる複数の信号を生成する信号生成手段と、
上記位相比較手段の出力に応じて、上記信号生成手段から得られる上記複数の信号の振幅を補正する振幅補正手段と、
上記振幅補正手段によつて振幅補正された上記複数の信号を合成して上記位相比較手段の出力に加算する演算処理手段と
を具えることを特徴とする位相同期装置。 - 上記振幅補正手段は、
上記信号生成手段から得られる上記複数の信号をそれぞれ上記位相比較手段の出力に乗算する乗算手段と、
上記乗算手段の乗算結果を記憶する記憶手段と
を具えることを特徴とする請求項1に記載の位相同期装置。 - 上記記憶手段の数を上記デイスク状記録媒体の数に対応させる
ことを特徴とする請求項2に記載の位相同期装置。 - 所定の間隔毎にサーボ領域が形成されたデイスク状記録媒体から当該サーボ領域を順次読み出すことによつて時間基準信号を得て、上記時間基準信号の位相と同期したクロツク信号を出力する位相同期方法において、
位相比較手段によつて上記時間基準信号と上記クロツク信号との位相差を出力し、
クロツク信号生成手段において、上記位相比較手段の出力に対応する位相をもつ上記クロツク信号を生成した後、上記位相比較手段にフイードバツクし、
信号生成手段において、上記デイスク状記録媒体の回転に同期する回転同期信号に基づいて、互いに位相が異なる複数の信号を生成し、
振幅補正手段において、上記位相比較手段の出力に応じて、上記信号生成手段から得られる上記複数の信号の振幅を補正し、
演算処理手段において、上記振幅補正手段によつて振幅補正された上記複数の信号を合成して上記位相比較手段の出力に加算する
ことを特徴とする位相同期方法。 - 上記振幅補正手段は、
上記信号生成手段から得られる上記複数の信号を乗算手段によつてそれぞれ上記位相比較手段の出力に乗算し、
上記乗算手段の乗算結果を記憶手段に記憶する
ことを特徴とする請求項4に記載の位相同期方法。 - 上記記憶手段の数を上記デイスク状記録媒体の数に対応させる
ことを特徴とする請求項5に記載の位相同期方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35156897A JP3865170B2 (ja) | 1997-12-19 | 1997-12-19 | 位相同期装置及び位相同期方法 |
US09/215,007 US6381292B1 (en) | 1997-12-19 | 1998-12-17 | Phase synchronizing apparatus, phase synchronizing method and disc drive |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35156897A JP3865170B2 (ja) | 1997-12-19 | 1997-12-19 | 位相同期装置及び位相同期方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11185394A JPH11185394A (ja) | 1999-07-09 |
JP3865170B2 true JP3865170B2 (ja) | 2007-01-10 |
Family
ID=18418166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35156897A Expired - Fee Related JP3865170B2 (ja) | 1997-12-19 | 1997-12-19 | 位相同期装置及び位相同期方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6381292B1 (ja) |
JP (1) | JP3865170B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003123415A (ja) * | 2001-10-16 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 磁気ディスクの偏心制御方法及び偏心制御方法を記録した記録媒体並びに偏心制御方法を用いた磁気ディスク装置 |
JP3871585B2 (ja) * | 2002-03-14 | 2007-01-24 | パイオニア株式会社 | 光ディスクプレーヤの制御装置 |
US6847502B1 (en) * | 2002-06-28 | 2005-01-25 | Western Digital Technologies, Inc. | Repeatable runout determination within a rotating media storage device |
JP3979468B2 (ja) * | 2002-08-30 | 2007-09-19 | 富士通株式会社 | 磁気記録媒体のプリフォーマット方法、磁気記録媒体、及び磁気記録再生装置 |
NZ538350A (en) * | 2002-09-05 | 2008-08-29 | Aloys Wobben | Use of an information support for climatic and environmental improvement |
US7254195B2 (en) * | 2003-08-25 | 2007-08-07 | M/A-Com, Inc. | Apparatus, methods and articles of manufacture for dynamic differential delay correction |
US7068451B1 (en) * | 2004-11-16 | 2006-06-27 | Western Digital Technologies, Inc. | Disk drive estimating a sinusoidal error in a wedge time period due to eccentricity in disk rotation |
US7251098B1 (en) | 2004-11-19 | 2007-07-31 | Western Digital Technologies, Inc. | Disk drive adjusting write clock frequency to compensate for eccentricity in disk rotation |
JP4339871B2 (ja) * | 2006-05-24 | 2009-10-07 | 富士通株式会社 | サーボ復調回路および方法 |
JP2012212489A (ja) * | 2011-03-30 | 2012-11-01 | Hitachi High-Technologies Corp | 磁気ディスクまたは磁気ヘッドの検査装置及びその検査方法 |
US9520823B2 (en) * | 2014-10-22 | 2016-12-13 | Semiconductor Components Industries, Llc | Control circuit and method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3808558A (en) * | 1971-11-08 | 1974-04-30 | Tull Aviation Corp | Method and apparatus for modulation synthesis |
KR100292038B1 (ko) * | 1992-12-04 | 2001-06-01 | 이데이 노부유끼 | 디스크장치 |
JPH08167841A (ja) * | 1994-12-13 | 1996-06-25 | Pioneer Electron Corp | ディジタルpll回路 |
-
1997
- 1997-12-19 JP JP35156897A patent/JP3865170B2/ja not_active Expired - Fee Related
-
1998
- 1998-12-17 US US09/215,007 patent/US6381292B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6381292B1 (en) | 2002-04-30 |
JPH11185394A (ja) | 1999-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7532430B2 (en) | Magnetic recording medium and magnetic recording/reproducing apparatus | |
US7199959B1 (en) | Repeatable timing error correction system for use in a servo writer | |
US6785075B2 (en) | Self-writing servo and clock fields on a recording medium | |
JP3865170B2 (ja) | 位相同期装置及び位相同期方法 | |
US5523900A (en) | Head position detecting method and apparatus | |
JP4170707B2 (ja) | サーボトラック書込装置及び方法 | |
JPS607664A (ja) | ヘツドの位置決め方式 | |
JP2010225205A (ja) | ライトクロックの作成方法及び磁気記憶装置 | |
JP2821629B2 (ja) | 光ディスクのクロック検出方法 | |
US8605378B2 (en) | Inspection device and inspection method for inspecting magnetic disk or magnetic head | |
JP2621439B2 (ja) | ディスク装置の位置決め装置 | |
JPH06162654A (ja) | 記録再生装置 | |
JPH07182810A (ja) | 磁気記録・再生装置 | |
JPH07302469A (ja) | ディスク再生装置 | |
JPS61165865A (ja) | デイスク型記録媒体におけるフオ−マツト書込み装置 | |
JPH02278580A (ja) | 磁気デイスク装置 | |
JPH02141809A (ja) | 位置決め制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060623 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060915 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060928 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |