JP3865170B2 - 位相同期装置及び位相同期方法 - Google Patents
位相同期装置及び位相同期方法 Download PDFInfo
- Publication number
- JP3865170B2 JP3865170B2 JP35156897A JP35156897A JP3865170B2 JP 3865170 B2 JP3865170 B2 JP 3865170B2 JP 35156897 A JP35156897 A JP 35156897A JP 35156897 A JP35156897 A JP 35156897A JP 3865170 B2 JP3865170 B2 JP 3865170B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- disk
- output
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 24
- 230000001360 synchronised effect Effects 0.000 claims description 19
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 14
- 230000001186 cumulative effect Effects 0.000 description 29
- 230000006870 function Effects 0.000 description 28
- 238000001514 detection method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 238000001914 filtration Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 244000089409 Erythrina poeppigiana Species 0.000 description 1
- 235000009776 Rathbunia alamosensis Nutrition 0.000 description 1
- 101100370059 Salmonella enteritidis tolC gene Proteins 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
- G11B5/596—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on disks
- G11B5/59633—Servo formatting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【０００１】
【目次】
以下の順序で本発明を説明する。
【０００２】
発明の属する技術分野
従来の技術（図１０）
発明が解決しようとする課題（図１１（Ａ）〜（Ｄ））
課題を解決するための手段
発明の実施の形態
（１）本発明によるハードデイスク装置の構成（図１）
（２）第１の実施の形態
（２−１）第１の実施の形態による位相同期回路の構成（図２〜図４（Ｄ））
（２−２）正弦波形発生部の内部構成（図５〜図７）
（２−３）累積加算レジスタの構成（図８）
（２−４）第１の実施の形態による動作及び効果
（３）第２の実施の形態
（３−１）第２の実施の形態による位相同期回路の構成（図９）
（３−２）第２の実施の形態による効果
（４）他の実施の形態
発明の効果
【０００３】
【発明の属する技術分野】
本発明は位相同期装置及び位相同期方法に関し、例えば磁気デイスクや光デイスク等のデイスク状記録媒体を記録又は再生するデイスク装置に適用して好適なものである。
【０００４】
【従来の技術】
従来、この種のデイスク装置におけるサーボ方式として、専用サーボ面からサーボ情報を得るサーボ面サーボ方式や、データ記録領域とサーボ情報領域とが同一デイスク面上に時分割多重で形成されたエンベデツドサーボ（embedded servo）方式等がある。かかるサーボ方式を実現するために、デイスク装置には、デイスク１回転に亘り連続して同期するサーボクロツク信号を生成する位相同期回路が設けられている。
【０００５】
図１０に示すように位相同期回路１は、いわゆるＰＬＬ（Phase Locked Loop ）回路であり、位相比較器２、ループフイルタ３、ＶＣＯ（電圧制御発振器）４及び分周器５から構成されている。
【０００６】
位相比較器２の一入力端には、デイスク面上に等時間間隔で形成されたサーボ領域内のクロツクマークを再生して得られる時間基準信号Ｓ１が供給される共に、他入力端には、ＶＣＯ４から出力されたクロツク信号ＳCLK が分周器５を介してその周波数が１／Ｎ（Ｎ：自然数）倍に分周されて供給される。これにより位相比較器２は、時間基準信号Ｓ１及びクロツク信号ＳCLK 間の位相差に応じた電圧を発生し、これを位相誤差信号Ｓ２としてループフイルタ３に供給する。
【０００７】
ループフイルタ３は、位相比較器２から供給される位相誤差信号Ｓ２に対して低域通過フイルタリング等の所定のフイルタリング処理を行つた後ＶＣＯ４に供給する。ＶＣＯ４は、ループフイルタ３を介して得られる位相誤差信号Ｓ２の電圧レベルに応じた周波数及び位相をもつクロツク信号ＳCLK を出力する。
【０００８】
かくして位相同期回路１では、位相誤差信号Ｓ２とクロツク信号ＳCLK 間の位相差を一定に保つようにフイードバツク制御することにより、ＶＣＯ４からは位相誤差信号Ｓ２のＮ倍の周波数を有し、かつ位相誤差信号Ｓ２と位相同期したクロツク信号ＳCLK を出力することができる。
【０００９】
【発明が解決しようとする課題】
ところで、このような位相同期回路１を、例えば媒体可変型のデイスク装置や位相同期マークが予めデイスク製造時にサーボ領域内にめ込まれてたデイスクを使用するデイスク装置に適用する場合、以下に述べるような問題点があるため、高精度のクロツク信号を生成することが非常に困難であつた。
【００１０】
第１に、デイスクをスピンドルにチヤツキングする際に、回転軸中心とトラツク円の中心とがオフセツトしてしまう、いわゆる偏心が原因となり、トラツク円の実質半径が大きい部分では高速側に、またトラツク円の実質半径が小さい部分では低速側に、実効周速が変動することにより、トラツクから再生される時間基準信号Ｓ１に大きな位相変動を発生するという問題がある。
【００１１】
ここで、デイスク１回転につき例えば12個のサーボ領域が等時間間隔で形成されている場合において、当該各サーボ領域内のクロツクマークを再生して得られる時間基準信号Ｓ１の信号波形を図１１（Ａ）に示す。なおクロツクマーク以外の再生波形、例えば位置信号、トラツクアドレス、同期パターン及びユーザデータ等は省略する。
【００１２】
この時間基準信号Ｓ１は、デイスクに偏心がない場合にはサーボ領域が時点ｔ0 〜ｔ12に示す等時間間隔で出現するが、デイスクに偏心がある場合にはサーボ領域が出現する時点に進みや遅れが生じる。このときの各サーボ領域の位相ずれ量は、時間基準信号Ｓ１の信号波形の下段に付した矢印としてそれぞれ表される。
【００１３】
これにより時間基準信号Ｓ１について、トラツク円の実質半径が大きい時点ｔ3 の付近ではサーボ領域が出現する時間間隔が密となり、逆にトラツク円の実質半径の小さい時点ｔ9 の付近ではサーボ領域が出現する時間間隔が粗となる。
【００１４】
このように各サーボ領域の位相ずれ量を縦軸に変換し直したグラフを図１１（Ｂ）に示す。この場合、正弦波状の時間基準信号Ｓ１が上述した図１０に示す位相同期回路１内の位相比較器２の一入力端に入力される。
【００１５】
この位相同期回路１におけるＰＬＬループは各時点ｔ0 〜ｔ9 の位相ずれ量に対して正確に追従する必要があるが、位相比較器２からループフイルタ３、ＶＣＯ４及び分周器５を経由するいわゆる開ループゲインは一般的に有限の値であるため、位相比較器２の他入力端に帰還されるクロツク信号ＳCLK の位相は、図１１（Ｃ）に示すように時間基準信号Ｓ１よりも若干振幅が小さくかつ位相がずれたものとなる。
【００１６】
従つて、位相比較器２が出力する位相誤差信号Ｓ２には、図１１（Ｄ）に示すような偏心追従残差が発生する。例えば半径が16〔mm〕のデイスクが毎秒75回転で回転しながら 120〔μｍ〕の偏心を有する場合、位相ずれ量は約16〔μs 〕となる。75〔Hz〕におけるＰＬＬの開ループゲインが60〔dB〕あつたとしても、偏心追従残差は16〔ns〕も残ることになる。
【００１７】
この偏心に起因する位相変動に十分に追従させるためにＰＬＬループの低域ゲインを増加させると、それに伴う広帯域化により高域のノイズが増加する等により、ＰＬＬをデイスク偏心に正確に追従させることが非常に困難となる問題があつた。
【００１８】
第２に、ノイズを増加させずにＰＬＬループを広帯域化する方法として、サーボ領域の数を増加して位相比較頻度を上げる方法が提案されているが、特に磁気デイスクの場合には記録又は再生の切り換えに時間がかかるため、デイスク１回転中のサーボ領域数が増えるとデータ面の利用効率が低減し、この結果１回転当たり数百個を超えるサーボ領域を設けることは実用上非常に困難であつた。
【００１９】
このような第１及び第２の問題点を解決するために、例えばデイスクの偏心量を予め計測しておき、この偏心量をＰＬＬループに加算することによつて当該偏心量に対して出力クロツク信号の位相及び周波数を追従させて、当該位相及び周波数の偏心誤差を補正する、いわゆるフイードフオワード補償による方法（特願平４−350578号）が開示されている。
【００２０】
ところがこの方法によれば、デイスクの偏心量を測定するための偏心計測回路を設ける必要があり、また偏心量の計測には少なくともデイスク１回転分以上の計測時間を要する。さらに計測した偏心量は一旦メモリに記憶させるが、偏心による位相変動量はデイスクの内周で大きく、外周で小さくなるため、ヘツドがシークするデイスク半径全域に亘つてこれらを記憶すると、メモリの記憶容量が多く回路規模の大きいものが要求される。
【００２１】
さらに上述した開ループによるフイードフオワード補償による方法によれば、ループフイルタ等のアナログ回路部分の素子定数が経時変化すると、ＰＬＬループの特性が変化するため、これに伴つて出力クロツク信号の位相及び周波数に誤差が発生する。従つて従来の補償方法では実用上未だ不十分な問題があつた。
【００２２】
本発明は以上の点を考慮してなされたもので、デイスク状記録媒体の偏心に対して正確に追従し得る位相同期装置及び位相同期方法を提案しようとするものである。
【００２３】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、所定の間隔毎にサーボ領域が形成されたデイスク状記録媒体から当該サーボ領域を読み出すことによつて時間基準信号を得て、時間基準信号の位相と同期したクロツク信号を出力する位相同期装置において、時間基準信号とクロツク信号との位相差を出力する位相比較手段と、位相比較手段の出力に対応する位相をもつクロツク信号を生成した後、位相比較手段にフイードバツクするクロツク信号生成手段と、デイスク状記録媒体の回転に同期する回転同期信号に基づいて、互いに位相が異なる複数の信号を生成する信号生成手段と、位相比較手段の出力に応じて、信号生成手段から得られる複数の信号の振幅を補正する振幅補正手段と、振幅補正手段によつて振幅補正された複数の信号を合成して位相比較手段の出力に加算する演算処理手段とを設けるようにした。
【００２４】
このようにデイスク状記録媒体の回転に同期すると共に互いに位相が異なる複数の信号を発生させ、位相比較手段の出力に応じて、かかる複数の信号の振幅を補正した後、当該補正結果を位相比較手段及びクロツク信号生成手段からなる閉ループ内に加えるようにしたことにより、デイスク状記録媒体の偏心量によつて時間基準信号に位相変動が生じた場合でも、当該位相変動に応じて位相比較手段の出力に生じた位相誤差を補正することができる。
【００２５】
また本発明においては、所定の間隔毎にサーボ領域が形成されたデイスク状記録媒体から当該サーボ領域を順次読み出すことによつて時間基準信号を得て、時間基準信号の位相と同期したクロツク信号を出力する位相同期方法において、位相比較手段によつて時間基準信号とクロツク信号との位相差を出力し、クロツク信号生成手段において、位相比較手段の出力に対応する位相をもつクロツク信号を生成した後、位相比較手段にフイードバツクし、信号生成手段において、デイスク状記録媒体の回転に同期する回転同期信号に基づいて、互いに位相が異なる複数の信号を生成し、振幅補正手段において、位相比較手段の出力に応じて、信号生成手段から得られる複数の信号の振幅を補正し、演算処理手段において、振幅補正手段によつて振幅補正された複数の信号を合成して位相比較手段の出力に加算するようにした。
【００２６】
このようにデイスク状記録媒体の回転に同期すると共に互いに位相が異なる複数の信号を発生させ、位相比較手段の出力に応じて、かかる複数の信号の振幅を補正した後、当該補正結果を位相比較手段及びクロツク信号生成手段からなる閉ループ内に加えるようにしたことにより、デイスク状記録媒体の偏心量によつて時間基準信号に位相変動が生じた場合でも、当該位相変動に応じて位相比較手段の出力に生じた位相誤差を補正することができる。
【００２７】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００２８】
（１）本発明によるハードデイスク装置の構成
図１において１０は全体としてハードデイスク装置を示し、複数の両面磁気デイスク１１Ａ、１１Ｂをスピンドルモータ１２の回転駆動に応じて軸Ｌを同軸中心として高速回転させながら、可動アーム１３の各先端に取り付けられた磁気ヘツド１４Ａ〜１４Ｄをボイスコイルモータ（ＶＣＭ）１５の駆動に応じて固定軸１５Ａを中心に矢印ａで示す方向又はこれとは逆方向に移動して、それぞれ両面磁気デイスク１１Ａ、１１Ｂの一面１１ＡＸ、１１ＡＹ及び他面１１ＢＸ、１１ＢＹに対応して位置合わせすることにより、当該各両面磁気デイスク１１Ａ、１１Ｂの一面１１ＡＸ、１１ＡＹ又は他面１１ＢＸ、１１ＢＹに形成された各トラツクに追従してそれぞれ映像音声データを記録又は再生するようになされている。
【００２９】
この両面磁気デイスク１１Ａ、１１Ｂの一面１１ＡＸ、１１ＡＹ及び他面１１ＢＸ、１１ＢＹには、それぞれデータ記録領域に複数のサーボ領域が等時間間隔で埋め込まれており、当該各サーボ領域にはそれぞれ時間基準となるクロツクマークが形成されている。
【００３０】
磁気ヘツド１４Ａ、１４Ｂによつて両面磁気デイスク１１Ａ、１１Ｂの各サーボ領域内のクロツクマークを再生して得られた再生信号Ｓ１０は、再生アンプ１６を介して所定の振幅まで増幅された後、時間基準信号Ｓ１１としてサーボ情報検出回路１７、位相同期回路１８及びデータ復調回路（図示せず）にそれぞれ供給される。
【００３１】
サーボ情報検出回路１７は、トラツク番号検出回路１７Ａ、位置信号検出回路１７Ｂ及びインデツクス検出回路１７Ｃから構成され、当該各回路１７Ａ〜１７Ｃにはそれぞれ時間基準信号Ｓ１１が入力されると共に、位相同期回路１８からクロツク信号Ｓ１２が入力されるようになされている。
【００３２】
トラツク番号検出回路１７Ａは、入力されたサーボアドレスフイールドの再生波形から、トラツク番号（シリンダアドレス）やセクタ番号等の情報を例えばビタビ復号法を用いて検出した後、これを番号情報信号Ｓ１３としてクロツク信号Ｓ１２に同期したタイミングでトラツキングサーボ回路１９に送出する。因みにビタビ復号法は、誤り訂正符号のうちの畳込み符号の復号法の１つであり、受信したデータ系列を観測してそれと最も近い符号系列を求めることにより、誤りの訂正を行う復号法である。
【００３３】
また位置信号検出回路１７Ｂは、磁気ヘツド１４Ａ、１４Ｂが目標トラツクからどのくらい位置ずれしているかを表わす位置誤差信号（PES: Position Error Signal）Ｓ１４を検出した後、これをクロツク信号Ｓ１２に同期したタイミングでトラツキングサーボ回路１９に送出する。さらにインデツクス検出回路１７Ｃは、デイスク１回転につき１回のパルス波からなるインデツクス信号Ｓ１５を位相同期回路１８及びトラツキングサーボ回路１９に送出する。
【００３４】
位相同期回路１８は、時間基準信号Ｓ１１及びインデツクス信号Ｓ１５に基づいて、両面磁気デイスク１１Ａ、１Ｂの回転に同期するクロツク信号Ｓ１２を、当該デイスク１回転に亘つて途切れることなく連続して生成した後、これをトラツキングサーボ回路１９に送出する。
【００３５】
トラツキングサーボ回路１９は、クロツク信号Ｓ１２に同期したタイミングで入力された番号情報信号Ｓ１３、位置誤差信号Ｓ１４及びインデツクス信号Ｓ１５に基づいて、磁気ヘツド１４Ａ、１４Ｂのヘツド位置情報を計算した後、これをヘツド制御信号Ｓ１６としてボイスコイルモータ１５に送出する。
【００３６】
ボイスコイルモータ１５は、ヘツド制御信号Ｓ１６に基づいて、磁気ヘツド１４Ａ、１４Ｂをそれぞれ対応する両面磁気デイスク１１Ａ、１１Ｂの一面１１ＡＸ、１１ＡＹ又は他面１１ＢＸ、１１ＢＹ上に形成された目標トラツクに追従させることができる。
【００３７】
因みに位相同期回路１８から得られるクロツク信号Ｓ１２は図示しないスピンドルサーボ回路に供給され、当該スピンドルサーボ回路において、クロツク信号Ｓ１２と一定の線速度に対応する基準周波数信号とを位相比較することにより、当該位相関係が一定となるようにスピンドルモータドライバ２０を駆動してスピンドルモータ１２の回転速度を制御するようになされている。
【００３８】
（２）第１の実施の形態
（２−１）第１の実施の形態による位相同期回路の構成
ここで図２は第１の実施の形態による位相同期回路１８を示し、当該位相同期回路１８には、インデツクス検出回路１７Ｃから出力されるインデツクス信号１５がフイードフオワード補正部３０内の正弦波形発生部３１に与えられると共に、再生アンプ１６を介して得られる時間基準信号Ｓ１１が位相比較器３２に与えられる。
【００３９】
フイードフオワード補正部３０において、正弦波形発生部３１は、インデツクス信号Ｓ１５（図３（Ａ））の立上り時点ｔ1 から次の立上り時点ｔ3 までのデイスク１回転期間Ｔ１を周期とする正弦波（sin 波）信号Ｓ２０（図３（Ｂ））及びこれと90度位相がずれた余弦波（cos 波）信号Ｓ２１（図３（Ｃ））を生成した後、正弦波信号Ｓ２０を乗算器３３及び３４に送出すると共に、余弦波信号Ｓ２１を乗算器３５及び３６に送出する。なお、正弦波信号Ｓ２０及び余弦波信号Ｓ２１は、デイスク１周中の位相位置をベクトル値として表したものである。
【００４０】
乗算器３３は、正弦波信号Ｓ２０を位相比較器３２から出力される位相誤差信号Ｓ２２に乗算することよつて所定の振幅に調整した後、当該乗算結果を正弦波調整信号Ｓ２３として累積加算レジスタ３７に順次供給する。また乗算器３５は、余弦波信号Ｓ２１を位相比較器３２から出力される位相誤差信号Ｓ２２に乗算することによつて所定の振幅に調整した後、当該乗算結果を余弦波調整信号Ｓ２４として累積加算レジスタ３８に順次供給する。
【００４１】
累積加算レジスタ３７及び３８は、順次入力される正弦波調整信号Ｓ２３及び余弦波調整信号Ｓ２４をそれぞれ累積加算しながら蓄積する。この累積加算レジスタ３７及び３８から読み出された累積正弦波調整信号Ｓ２３′及び累積余弦波調整信号Ｓ２４′はそれぞれ乗算器３４及び３６において、振幅調整前の正弦波信号Ｓ２０及び余弦波信号Ｓ２１と乗算された後、それぞれ正弦波補正信号Ｓ２５及び余弦波補正信号Ｓ２６として加算器３９に送出される。
【００４２】
加算器３９は、ベクトル空間で互いに直交する正弦波補正信号Ｓ２５及び余弦波補正信号Ｓ２６を加算することにより、両面磁気デイスク１１Ａ、１１Ｂの偏心量とインデツクス信号Ｓ１５の位相に対応する任意の振幅Ａと位相φを有するフイードフオワード補正信号Ｓ２７（図３（Ｄ））を生成する。
【００４３】
因みに、デイスクの偏心に起因して位相誤差が発生したとき、当該偏心量に対応して位相誤差信号Ｓ２２に図４（Ａ）に示すような位相変動が生じた場合、フイードフオワード補正部３０内の累積加算レジスタ３７及び３８は、所定時点からレジスタ値の更新を開始することにより、累積正弦波調整信号Ｓ２３′（図４（Ｂ））及び累積余弦波調整信号Ｓ２４′（図４（Ｃ））が得られる。この結果、図４（Ｄ）に示すような正弦波形を有するフイードフオワード補正信号Ｓ２７を得ることができる。
【００４４】
このように生成されたフイードフオワード補正信号Ｓ２７は、加算器４０において位相誤差信号Ｓ２２に加算された後、これを偏心追従信号Ｓ２８としてループフイルタ４１に供給される。
【００４５】
ループフイルタ４１は、偏心追従信号Ｓ２８に対して低域通過フイルタリング等の所定のフイルタリング処理を行つた後ＶＣＯ４２に供給する。ＶＣＯ４２は、ループフイルタ４１を介して得られる偏心追従信号Ｓ２８の電圧レベルに応じた周波数をもつクロツク信号Ｓ１２を出力する。
【００４６】
このようにして位相比較器３２の一入力端には、デイスク面上に等時間間隔で形成されたサーボ領域内のクロツクマークを再生して得られる時間基準信号Ｓ１１が供給される共に、他入力端には、ＶＣＯ４２から出力されたクロツク信号Ｓ１２が分周器４３を介してその周波数が１／Ｎ（Ｎ：自然数）倍に分周されて供給される。これにより位相比較器３２は、ＰＬＬループ３２、４１〜４３によるフイードバツク制御に基づいて時間基準信号Ｓ１１の位相誤差を収束させることができると共に、当該収束後の時間基準信号Ｓ１１とクロツク信号Ｓ１２との位相差に応じた電圧を位相誤差信号Ｓ２２として加算器４０に供給することができる。
【００４７】
かくして位相同期回路１８では、偏心追従信号Ｓ２８とクロツク信号Ｓ１２間の位相差を一定に保つようにフイードバツク制御することにより、ＶＣＯ４２からは偏心追従信号Ｓ２８のＮ倍の周波数を有し、かつ偏心追従信号Ｓ２８と位相同期したクロツク信号Ｓ１２を出力することができる。
【００４８】
（２−２）正弦波形発生部の内部構成
ここで実際上、図５に正弦波形発生部３１の内部構成を示す。この正弦波発生部３１において、アドレス生成部５０はインデツクス信号Ｓ１５を受けると、当該インデツクス信号Ｓ１５の立上り時点を基準として両面磁気デイスク１１Ａ、１１Ｂの１回転毎にサーボ領域（すなわちクロツクマーク）が出現するタイミングに同期するクロツクを発生する。
【００４９】
またアドレス生成部５０は内部にカウンタ（図示せず）を有し、当該カウンタは順次発生するクロツクに同期して、デイスク回転角がπ／２〔rad 〕毎にカウントアツプ又はカウントダウンを繰り返すことにより、当該デイスク回転角に対してクロツクに応じたアドレスを生成する。
【００５０】
かくして図６に示すようなデイスク回転角を横軸にとりアドレスを縦軸にとつた座標系において、デイスク回転角に応じてアドレスが指定された正弦関数生成アドレスＳsin （実線部分）を得ることができる。またアドレス生成部５０は、図６における正弦関数生成アドレスＳsin と位相が90度ずれた余弦関数生成アドレスＳcos （破線部分）をも得ることができる。従つてアドレス生成部５０は、順次生成したクロツク毎に正弦関数生成アドレスＳsin 及び余弦関数生成アドレスＳcos をセレクタ５２Ｂに供給する。
【００５１】
またアドレス発生部５０は、サーボゾーン毎に正弦関数信号と余弦関数信号の両方を時分割演算によつて作成するための切換制御信号ＳSW2 をセレクタ５２Ｂに送出する。セレクタ５２Ｂは、切換制御信号ＳSW2 に基づいて正弦関数生成アドレスＳsin もしくは余弦関数生成アドレスＳcos のいずれかを選択して波形メモリ５１に供給する。
【００５２】
波形メモリ５１は、図７に示すような入力アドレス（Ａ）と出力データ（Ｄ）の関係を有し、Ｄ＝ｓｉｎＡで表現される正弦関数値を、アドレス範囲０〜π／２〔rad 〕（すなわち１／４波長分）だけ保持すると共に、順次入力されるアドレスで指示される角度に応じた正弦関数値を出力するようになされている。
【００５３】
波形メモリ５１から読み出された正弦関数値は、セレクタ５２Ａの一入力端に送出されると共に、負号反転部５３を介して負号が反転された後セレクタ５２Ａの他入力端に送出される。
【００５４】
またアドレス発生部５０は、インデツクス信号Ｓ１５の立上り時点を基準としてデイスク回転角がπ／２〔rad 〕毎に４通りのパターンをもつ切換制御信号ＳSW1 をセレクタ５２Ａに送出することにより、セレクタ５２Ａの２入力端を順次選択的に切換え制御する。
【００５５】
かくしてセレクタ５２Ａは、切換制御信号ＳSW1 に基づいて、２入力端のうち選択された一方の入力端を介して、反転又は非反転された正弦関数値を正弦波出力レジスタ５４及び余弦波出力レジスタ５５に供給する。
【００５６】
このときセレクタ５２Ａ及び５２Ｂは、切換制御信号ＳSW1 及びＳSW2 に基づいて、以下に述べる４通りのパターンで切換え接続することにより、波形メモリ５１に保持された１／４波長分の正弦関数値から１波長分（すなわちデイスク１回転分）の正弦関数信号及び余弦関数信号を生成し得るようになされている。
【００５７】
まずインデツクス信号Ｓ１５の立上り時点を基準としてデイスク回転角が０からπ／２〔rad 〕までの期間では、まずセレクタ５２Ａ及び５２Ｂの入力端を共にａ側に切り換えて、波形メモリ５１の正弦関数値を負号を反転させることなく、正弦波出力レジスタ５４に供給し、値をラツチする。次にセレクタ５２Ｂの入力端をｂ側に切り換えて、同様に波形メモリ５１の正弦関数値を負号を反転させることなく余弦出力レジスタ５５に供給し、値をラツチする。。
【００５８】
続いてデイスク回転角がπ／２〔rad 〕からπ〔rad 〕までの期間では、まずセレクタ５２Ａ及び５２Ｂの入力端を共にａ側に切り換えて、負号が反転されない波形メモリ５１の正弦関数値を正弦波出力レジスタ５４に供給し、値をラツチする。次にセレクタ５２Ａ及びセレクタ５２Ｂの入力端を共にｂ側に切り換えて負号が反転された波形メモリ５１の正弦関数値を余弦波出力レジスタ５５に供給し、ラツチする。
【００５９】
さらにデイスク回転角がπ〔rad 〕から３／２π〔rad 〕までの期間では、まずセレクタ５２Ａの入力端をｂ側に、セレクタ５２Ｂの入力端をａ側にそれぞれ切り換えて、波形メモリ５１の正弦関数値を負号を反転させた後に正弦波出力レジスタ５４に供給し、値をラツチする。次にセレクタ５２Ｂの入力端ｂ側に切り換えて、同様に波形メモリ５１の正弦関数値を負号を反転させた後に余弦出力レジスタ５５に供給し、値をラツチする。
【００６０】
さらにデイスク回転角が３／２π〔rad 〕から２π〔rad 〕までの期間では、まずセレクタ５２Ａの入力端をｂ側に、かつセレクタ５２Ｂの入力端をａ側に切り換えて、負号が反転された波形メモリの正弦関数値を正弦波出力レジスタ５４に供給し、値をラツチする。次にセレクタ５２Ａの入力端をａ側に、セレクタ５２Ｂの入力端をｂ側にそれぞれ切り換えて、負号が反転されない波形メモリ５１の正弦関数値を余弦波出力レジスタ５５に供給し、値をラツチする。
【００６１】
このようにして正弦波出力レジスタ５４及び余弦波出力レジスタ５５は、インデツクス信号Ｓ１５の立上り時点を基準とするデイスク１回転期間を周期とする正弦波信号Ｓ２０及びこれと位相が90度ずれた余弦波信号Ｓ２１を出力することができる。
【００６２】
（２−３）累積加算レジスタの構成
また図８に実際上の記憶手段としての累積加算レジスタ３７及び３８の構成を示す。累積加算レジスタ３７及び３８には、複数のデイスク面１１ＡＸ、１１ＡＹ、１１ＢＸ、１１ＢＹ（図１）に対応した数のレジスタ群６０（６０Ａ〜６０Ｄ）及び６１（６１Ａ〜６１Ｄ）がそれぞれ設けられている。
【００６３】
これらレジスタ群６０及び６１の前後には、それぞれ４個の入出力端を有する一対のセレクタ６２、６３及び６４、６５が設けられ、ハードデイスク装置１０内部に設けられた制御部（図示せず）から得られる切換制御信号ＳSC（図１及び図２）に基づいて、セレクタ６２〜６５はそれぞれ同じ位置の入力端と接続するように連動して切り換えられる。
【００６４】
これにより累積加算レジスタ３７及び３８は、順次入力される正弦波調整信号Ｓ２３及び余弦波調整信号Ｓ２４を、上述した切換制御信号ＳSCの入力タイミングに同期してそれぞれ順番に選択された単一の第０面〜第３面用レジスタ６０Ａ〜６０Ｄ及び６１Ａ〜６１Ｄに累積加算しながら蓄積する。
【００６５】
このように各レジスタ群６０及び６１に蓄積されたレジスタ値は、上述のように乗算器３４及び３６において正弦波信号Ｓ２０及び余弦波信号Ｓ２１とそれぞれ乗算された後、当該各乗算結果が加算器３９で加算され、その加算結果がフイードフオワード補正信号Ｓ２７として位相比較器３２（図２）の出力に加算される。
【００６６】
この結果、累積加算レジスタ３７及び３８のレジスタ値の更新を開始すると、フイードフオワード補正部３０におけるフイードフオワード制御が始まり、両面磁気デイスク１１Ａ、１１Ｂの偏心による位相変動に対応したフイードフオワード補正信号Ｓ２７が得られるように、累積加算レジスタ３７及び３８のレジスタ値はそれぞれ収束していく。なお通常、累積加算レジスタ３７及び３８のレジスタ値が収束するまでの時間は概ねデイスクの１／２回転時間程度である。
【００６７】
実際上、複数の両面磁気デイスク１１Ａ、１１Ｂを用いるハードデイスク装置１０では、通常、各デイスク面１１ＡＸ、１１ＡＹ、１１ＢＸ、１１ＢＹ間で偏心量及び位相がそれぞれ異なることから、アクセス対象のデイスク面を切り換える際には、素早く目標となるデイスク面の偏心に追従する必要がある。従つて累積加算レジスタ３７及び３８が全くの初期状態からレジスタ値の収束を開始すると、上述したようにデイスクの１／２回転時間程度で収束が完了するが、さらに短時間（数〔μs 〕程度）でデイスク面の切り換え動作が行い得ることが望ましい。
【００６８】
このため第１の実施の形態の場合、ハードデイスク装置１０の電源投入時又はデイスク着脱時に、レジスタ群６０及び６１の全てのレジスタをクリアした後、まず第０面のデイスク（両面磁気デイスク１１Ａの一面１１ＡＸ）にアクセスして第０面用レジスタ６０Ａ、６１Ａを順次更新しながら収束したレジスタ値を保持しておく。続いて第１面のデイスク（両面磁気デイスク１１Ａの他面１１ＡＹ）にアクセスして、上述と同様に第１面用レジスタ６０Ｂ、６１Ｂを順次更新しながら収束したレジスタ値を保持しておく。
【００６９】
これと同様の動作を第２面用のデイスク（両面磁気デイスク１１Ｂの一面１１ＢＸ）及び第３面用のデイスク（両面磁気デイスク１１Ｂの他面１１ＢＹ）まで続けることにより、各第０面〜第３面用レジスタ６０Ａ〜６０Ｄ及び６１Ａ〜６１Ｄには、各第０面〜第３面用のデイスクの偏心量に応じた収束後のレジスタ値が保持される。
【００７０】
このように累積加算レジスタ３７及び３８内の各第０面〜第３面用レジスタ６０Ａ〜６０Ｄ及び６１Ａ〜６１Ｄをデイスク面数分用意しておき、当該各第０面〜第３面用レジスタ６０Ａ〜６０Ｄ及び６１Ａ〜６１Ｄにそれぞれ対応するデイスク面１１ＡＸ、１１ＡＹ、１１ＢＸ、１１ＢＹに応じた収束後のレジスタ値を予め設定しておくことにより、デイスク面が切り換えられた場合でも、当該切換え動作に応じて再度上述した収束動作を行う必要がなくて済み、この結果ほぼ瞬時に目標となるデイスク面の偏心追従動作を行うことができる。
【００７１】
（２−４）第１の実施の形態による動作及び効果
以上の構成において、このハードデイスク装置１０では、記録又は再生モード時に両面磁気デイスク１１Ａ、１１Ｂの高速回転に応じて偏心が生じた場合、当該偏心量に対応してデイスク面上のサーボ領域から得られた時間基準信号Ｓ１１に位相変動が発生する。
【００７２】
この時間基準信号Ｓ１１は、位相同期回路１８内の位相比較器３２に送出されると共に、インデツクス検出部１７Ｃを介してデイスク１回転毎に立ち上がるインデツクス信号Ｓ１５に変換された後、位相同期回路１８内のフイードフオワード補正部３０に送出される。
【００７３】
フイードフオワード補正部３０は、インデツクス信号Ｓ１５に基づいて、ベクトル空間内で直交する正弦波信号Ｓ２０及び余弦波信号Ｓ２１を生成した後、これらを位相比較器３２から得られる位相誤差信号Ｓ２２にそれぞれ乗算することより、当該位相誤差信号Ｓ２２に基づく位相誤差がベクトル量として累積加算レジスタ３７及び３８にそれぞれ累積加算して保持される。
【００７４】
累積加算レジスタ３７及び３８は、供給されるベクトル値を順次更新しながら両面磁気デイスク１１Ａ、１１Ｂの偏心量に対応する値にまで収束させ、当該収束後のベクトル値を加算器３９を介して加算させることにより、フイードフオワード補正信号Ｓ２７を生成する。
【００７５】
このフイードフオワード補正信号Ｓ２７を位相比較器３２から得られる位相誤算信号Ｓ２２と加算して、当該加算結果からなる位相追従信号Ｓ２８をＰＬＬループ３２、４１〜４３を介してフイードバツク制御させることにより、当該ＰＬＬループ３２、４１〜４３の出力でなるクロツク信号Ｓ１２をデイスクの偏心に基づく位相誤差に対して実用上十分に追従させることができる。
【００７６】
因みにフイードフオワード制御を行わない初期状態では、通常のＰＬＬループによるフイードバツク制御のみであるため、位相比較器３２から出力される位相誤差信号Ｓ２２にはデイスクの偏心量に応じた追従誤差が残留する。
【００７７】
従つて、フイードフオワード補正部３０から得られるフイードフオワード補正信号Ｓ２７をＰＬＬループ３２、４１〜４３内に加えて当該ＰＬＬループ３２、４１〜４３の出力に加振させることにより、デイスクの偏心に起因して時間基準信号Ｓ１１にデイスク回転周波数に相当する大きな位相変動が生じた場合でも、当該位相変動を十分に抑圧することができる。さらにＰＬＬループ３２、４１〜４３の閉ループ帯域内の周波数全域に亘る位相追従をＰＬＬループ３２、４１〜４３のフイードバツク制御によつて行うことにより、最終的には１又は２〔ns〕程度の極めて微小な位相誤差における位相追従を行うことができる。このようにこの位相同期回路１８においては、デイスクの偏心量を予め測定しなくても済むため非常に有効である。
【００７８】
以上の構成によれば、このハードデイスク装置１０では、位相同期回路１８内にフイードフオワード補正部３０を設け、このフイードフオワード補正部３０において、それぞれデイスクの回転に同期すると共に互いに位相及び又は周波数が異なる複数の正弦波形を発生させ、当該複数の正弦波形を位相比較器３２の出力に応じて順次補正した後、当該補正結果をＰＬＬループ３２、４１〜４３内に加えるようにしたことにより、デイスクの偏心量に起因して時間基準信号Ｓ１１にデイスク回転周波数に相当する大きな位相変動が生じた場合でも、当該位相変動に応じて位相比較器３２の出力に生じた位相誤差を補正することができ、かくしてデイスクの偏心に正確に追従するクロツク信号Ｓ１２を出力し得る位相同期回路１８を実現することができる。
【００７９】
（３）第２の実施の形態
（３−１）第２の実施の形態による位相同期回路の構成
図２との対応部分に同一符号を付した図９は、図１に示すハードデイスク装置１０内の位相同期回路１８に代えて適用する第２の実施の形態による位相同期回路７０を示すものであり、フイードフオワード補正部７１の構成が異なる点を除いて第１の実施の形態による位相同期回路１８と同様に構成されている。
【００８０】
このフイードフオワード補正部７１において、正弦波形発生部３１は、インデツクス信号Ｓ１５に基づいて上述した処理を行つて正弦波信号Ｓ２０及び余弦波信号Ｓ２１を生成した後、それぞれセレクタ７２の一入力端及び他入力端に入力する。一方、セレクタ７３の３入力端には、位相比較器３２の位相誤差信号Ｓ２２と累積加算レジスタ３７及び３８の各出力とがそれぞれ入力される。
【００８１】
乗算器７４は、セレクタ７２及び７３においてそれぞれ選択された信号を乗算した後、当該乗算結果をセレクタ７５の一入力端に出力する。このセレクタ７５の他入力端には、位相比較器３２から出力された位相誤算信号Ｓ２２が入力される。一方、セレクタ７６の３入力端には、累積加算レジスタ３７及び３８の各出力と出力レジスタ７８の出力とがそれぞれ入力される。
【００８２】
加算器７７は、セレクタ７５及び７６においてそれぞれ選択された信号を加算した後、当該加算結果を累積加算レジスタ３７、３８及び出力レジスタ７８にそれぞれ供給する。
【００８３】
またフイードフオワード補正部７１にはタイミング生成部８０が設けられ、当該タイミング生成部８０には、ＶＣＯ４２から出力されたクロツク信号Ｓ１２が分周器４３を介して１／Ｎ倍に分周されて供給されると共に、インデツクス信号Ｓ１５が供給される。タイミング生成部８０は、インデツクス信号Ｓ１５及びクロツク信号Ｓ１２に基づいて、インデツクス信号Ｓ１５の立上り時点を基準としてデイスク面上に形成されたサーボ領域毎（すなわちクロツクマーク毎）に順次所定のタイミング信号ＳTMをセレクタ７２、７３、７５及び７６に送出する。
【００８４】
セレクタ７２、７３、７５及び７６は、順次入力されるタイミング信号ＳTMに基づいて、以下に述べる第１〜第６の切換パターンを順番に繰り返すことにより、セレクタ７２、７３、７５及び７６の複数入力端を当該各切換パターンに応じた入力端側に切り換えるようになされている。
【００８５】
まず、第１の切換パターンとして、出力レジスタ７８の内容をクリアする。次に第２の切換パターンとして、セレクタ７２の入力端をａ側に、かつセレクタ７３の入力端をａ側に切り換えることにより、乗算器７４は正弦波信号Ｓ２０及び位相誤差信号Ｓ２２を乗算する。またセレクタ７５の入力端をｂ側に、かつセレクタ７６の入力端をａ側に切り換えることにより、加算器７７は乗算器７４の乗算結果と累積加算レジスタ３７のレジスタ値との和を出力する。かくして累積加算レジスタ３７は加算器７７の加算結果をラツチしてレジスタ値を更新する。
【００８６】
続いて第３の切換パターンとして、セレクタ７２の入力端をｂ側に、かつセレクタ７３の入力端をａ側に切り換えることにより、乗算器７４は余弦波信号Ｓ２１及び位相誤差信号Ｓ２２を乗算する。またセレクタ７５の入力端をｂ側に、かつセレクタ７６の入力端をｂ側に切り換えることにより、加算器７７は乗算器７４の乗算結果と累積加算レジスタ３８のレジスタ値との和を出力する。かくして累積加算レジスタ３８は加算器７７の加算結果をラツチしてレジスタ値を更新する。
【００８７】
さらに第４の切換パターンとして、セレクタ７２の入力端をａ側に、かつセレクタ７３の入力端をｂ側に切り換えることにより、乗算器７４は正弦波信号Ｓ２０及び累積加算レジスタ３７のレジスタ値を乗算する。またセレクタ７５の入力端をｂ側に、かつセレクタ７６の入力端をｃ側に切り換えることにより、加算器７７は乗算器７４の乗算結果と出力レジスタ７８のレジスタ値との和を出力する。このとき出力レジスタ７８のレジスタ値はクリアされているため、加算器７７の出力は正弦波信号Ｓ２０を累積加算レジスタ３７のレジスタ値で振幅調整した値そのものとなる。かくして出力レジスタ７８は加算器７７の加算結果をラツチしてレジスタ値を保持する。
【００８８】
さらに第５の切換パターンとして、セレクタ７２の入力端をｂ側に、かつセレクタ７３の入力端をｃ側に切り換えることにより、乗算器７４は余弦波信号Ｓ２１及び累積加算レジスタ３８のレジスタ値を乗算する。またセレクタ７５の入力端をｂ側に、かつセレクタ７６の入力端をｃ側に切り換えることにより、加算器７７は乗算器７４の乗算結果と出力レジスタ７８のレジスタ値との和を出力する。
【００８９】
このとき乗算器７４の乗算結果には累積加算レジスタ３８によつて振幅調整された余弦波信号Ｓ２１が含まれており、また出力レジスタ７８には累積加算レジスタ３７によつて振幅調整された正弦波信号Ｓ２０が保持されていることから、加算器７７の加算結果は、第１の実施の形態において上述したフイードフオワード補正信号Ｓ２７（図２）と同じである。かくして出力レジスタ７８はこの加算結果をラツチしてレジスタ値を保持する。
【００９０】
さらに第６の切換パターンとして、セレクタ７５の入力端をａ側に、かつセレクタ７６の入力端をｃ側に切り換えることにより、加算器７７は位相誤差信号Ｓ２２と出力レジスタ７８のレジスタ値の和を出力する。このとき加算器７７の加算結果は、位相誤差信号Ｓ２２とフイードフオワード補正信号Ｓ２７とが加算されたものであるため、出力レジスタ７８はこの加算結果をラツチしてレジスタ値を保持する。
【００９１】
以上の第１〜第６の切換パターンを実行することにより、出力レジスタ７８には最終的にループフイルタ４１へ出力すべき位相誤差信号Ｓ２２とフイードフオワード補正信号Ｓ２７との加算結果がレジスタ値として保持される。この出力レジスタ７８に保持されたレジスタ値は、Ｄ／Ａ変換器７９を介してアナログ変換され、続くループフイルタ４１を介して低域通過フイルタリング等の所定のフイルタリング処理を行つた後、ＶＣＯ４２に供給される。ＶＣＯ４２は、入力電圧レベルに応じた周波数及び位相をもつクロツク信号Ｓ１２を出力する。
【００９２】
（３−２）第２の実施の形態による効果
以上の構成によれば、位相同期回路７０内のフイードフオワード補正部７１において、上述した第１の実施の形態の場合と同様に、それぞれデイスクの回転に同期すると共に互いに位相及び又は周波数が異なる複数の正弦波形を発生させ、当該複数の正弦波形を位相比較器３２の出力に応じて順次振幅を補正した後、当該補正結果をＰＬＬループ３２、４１〜４３内に加えるようにしたことにより、デイスクの偏心量に起因して時間基準信号Ｓ１１にデイスク回転周波数に相当する大きな位相変動が生じた場合でも、当該位相変動に応じて位相比較器３２の出力に生じた位相誤差を補正することができ、かくしてデイスクの偏心に正確に追従するクロツク信号Ｓ１２を出力し得る位相同期回路７０を実現することができる。
【００９３】
さらにフイードフオワード補正部７１内部の乗算器７４及び加算器７７の前段にセレクタ７２、７３、７５、７６を設けて、タイミング生成部８０によつて選択的に切換制御するようにしたことにより、フイードフオワード補正部７１の構成を簡易にすることができる。
【００９４】
（４）他の実施の形態
なお第１及び第２の実施の形態においては、それぞれデイスクの回転に同期すると共に互いに位相及び又は周波数が異なる複数の正弦波形を発生させる正弦波形発生部（正弦波信号発生手段）３１を、内部でデイスク１回転毎にサーボ領域が出現するタイミングに同期するクロツクを発生するようにした場合について述べたが、本発明はこれに限らず、時間基準信号Ｓ１１に基づいて当該クロツクを発生するようにしても良い。
【００９５】
また第１及び第２の実施の形態においては、正弦波形発生部３１は、アドレス生成部５０と波形メモリ５１とを用いて正弦波及び余弦波を生成するようにした場合について述べたが、本発明はこれに限らず、正弦波及び余弦波を生成する方法として、この他にもアナログ発振器や数値演算回路による方法を適用しても良い。さらに正弦波形発生部３１では、負号反転部５３及びセレクタ５２Ａ、５２Ｂを用いて、正弦関数値を１／４波長分のみ波形メモリ５１に記憶する場合について述べたが、各波形メモリの容量を大きく設定することにより、正弦関数値を例えば１波長分記憶させるようにしても良い。
【００９６】
さらに第１及び第２の実施の形態においては、正弦波形発生部３１は、それぞれデイスクの回転に同期すると共にベクトル空間内で互いに直交する正弦波信号Ｓ２０及び余弦波信号Ｓ２１を発生するようにした場合について述べたが、本発明はこれに限らず、それぞれデイスクの回転に同期すると共に互いに位相及び又は周波数が異なる３本以上の正弦波形を発生するようにしても良い。この場合、フイードフオワード補正部３０内の各回路数も正弦波形数に応じて増設すれば良い。
【００９７】
さらに第１及び第２の実施の形態においては、位相同期回路１８及び７０では、正弦波信号生成手段、位相補正手段及び演算処理手段としてのフイードフオワード補正部３０及び７１を、図２及び図９に示すように構成した場合について述べたが、本発明はこれに限らず、フイードフオワード補正部の構成としてはこの他種々の回路構成のものを適用できる。
【００９８】
さらに上述の実施の形態においては、位相比較手段及びクロツク信号生成手段としてのＰＬＬループ３２、４１〜４３を図２及び図９に示すように構成した場合について述べたが、本発明はこれに限らず、ＰＬＬループの構成としてはこの他種々の回路構成のものを適用できる。
【００９９】
さらに第１及び第２の実施の形態においては、本発明を両面磁気デイスク１１Ａ、１１Ｂを記録又は再生するハードデイスク装置１０に適用した場合について述べたが、本発明はこれに限らず、要はデイスク状記録媒体を記録又は再生する際の位相同期回路を必要とする装置に広く適用することができる。この場合、デイスク状記録媒体として他のものを適用することができる。
【０１００】
【発明の効果】
上述のように本発明によれば、デイスク状記録媒体の回転に同期すると共に互いに位相が異なる複数の信号を発生させ、位相比較手段の出力に応じて、かかる複数の信号の振幅を補正した後、当該補正結果を位相比較手段及びクロツク信号生成手段からなる閉ループ内に加えるようにしたことにより、デイスク状記録媒体の偏心量によつて時間基準信号に位相変動が生じた場合でも、当該位相変動に応じて位相比較手段の出力に生じた位相誤差を補正することができ、かくしてデイスク状記録媒体の偏心に正確に追従するクロツク信号を出力し得る位相同期装置及び位相同期方法を実現することができる。
【図面の簡単な説明】
【図１】本発明によるハードデイスク装置の構成の一実施の形態を示すブロツク図である。
【図２】第１の実施の形態による位相同期回路の内部構成を示すブロツク図である。
【図３】第１の実施の形態による正弦波形発生部の動作タイミングの説明に供する信号波形図である。
【図４】第１の実施の形態によるフイードフオワード補正部の動作タイミングの説明に供する信号波形図である。
【図５】第１の実施の形態による正弦波形発生部の内部構成を示すブロツク図である。
【図６】図５に示すアドレス生成部によつて生成される正弦関数生成アドレス及び余弦関数生成アドレスの説明に供するグラフである。
【図７】図５に示す波形メモリの内容を説明するグラフである。
【図８】第１の実施の形態による累積加算レジスタの内部構成を示すブロツク図である。
【図９】第２の実施の形態による位相同期回路の内部構成を示すブロツク図である。
【図１０】従来の位相同期回路の内部構成を示すブロツク図である。
【図１１】図９に示す位相同期回路の動作タイミングの説明に供する信号波形図である。
【符号の説明】
１０……ハードデイスク装置、１１Ａ（１１ＡＸ、１１ＡＹ）、１１Ｂ（１１ＢＸ、１１ＢＹ）……両面磁気デイスク、１４Ａ〜１４Ｄ……磁気ヘツド、１５……ボイスコイルモータ、１７Ｃ……インデツクス検出回路、１８、７０……位相同期回路、１９……トラツキングサーボ回路、３０、７１……フイードフオワード補正部、３１……正弦波形発生部、３２……位相比較部、３３〜３６……乗算器、３７、３８……累積加算レジスタ、３９、４０……加算器、４１……ループフイルタ、４２……ＶＣＯ、５０……アドレス生成部、５１……波形メモリ、５２Ａ、５２Ｂ、７２、７３、７５、７６……セレクタ、５３……負号反転部、５４……正弦波出力レジスタ、５５……余弦波出力レジスタ、７８……出力レジスタ、８０……タイミング生成部、Ｓ１１……時間基準信号、Ｓ１２……クロツク信号、Ｓ１５……インデツクス信号、Ｓ２０……正弦波信号、Ｓ２１……余弦波信号、Ｓ２２……位相誤差信号、Ｓ２７……フイードフオワード補正信号、Ｓ２８……位相追従信号。
【目次】
以下の順序で本発明を説明する。
【０００２】
発明の属する技術分野
従来の技術（図１０）
発明が解決しようとする課題（図１１（Ａ）〜（Ｄ））
課題を解決するための手段
発明の実施の形態
（１）本発明によるハードデイスク装置の構成（図１）
（２）第１の実施の形態
（２−１）第１の実施の形態による位相同期回路の構成（図２〜図４（Ｄ））
（２−２）正弦波形発生部の内部構成（図５〜図７）
（２−３）累積加算レジスタの構成（図８）
（２−４）第１の実施の形態による動作及び効果
（３）第２の実施の形態
（３−１）第２の実施の形態による位相同期回路の構成（図９）
（３−２）第２の実施の形態による効果
（４）他の実施の形態
発明の効果
【０００３】
【発明の属する技術分野】
本発明は位相同期装置及び位相同期方法に関し、例えば磁気デイスクや光デイスク等のデイスク状記録媒体を記録又は再生するデイスク装置に適用して好適なものである。
【０００４】
【従来の技術】
従来、この種のデイスク装置におけるサーボ方式として、専用サーボ面からサーボ情報を得るサーボ面サーボ方式や、データ記録領域とサーボ情報領域とが同一デイスク面上に時分割多重で形成されたエンベデツドサーボ（embedded servo）方式等がある。かかるサーボ方式を実現するために、デイスク装置には、デイスク１回転に亘り連続して同期するサーボクロツク信号を生成する位相同期回路が設けられている。
【０００５】
図１０に示すように位相同期回路１は、いわゆるＰＬＬ（Phase Locked Loop ）回路であり、位相比較器２、ループフイルタ３、ＶＣＯ（電圧制御発振器）４及び分周器５から構成されている。
【０００６】
位相比較器２の一入力端には、デイスク面上に等時間間隔で形成されたサーボ領域内のクロツクマークを再生して得られる時間基準信号Ｓ１が供給される共に、他入力端には、ＶＣＯ４から出力されたクロツク信号ＳCLK が分周器５を介してその周波数が１／Ｎ（Ｎ：自然数）倍に分周されて供給される。これにより位相比較器２は、時間基準信号Ｓ１及びクロツク信号ＳCLK 間の位相差に応じた電圧を発生し、これを位相誤差信号Ｓ２としてループフイルタ３に供給する。
【０００７】
ループフイルタ３は、位相比較器２から供給される位相誤差信号Ｓ２に対して低域通過フイルタリング等の所定のフイルタリング処理を行つた後ＶＣＯ４に供給する。ＶＣＯ４は、ループフイルタ３を介して得られる位相誤差信号Ｓ２の電圧レベルに応じた周波数及び位相をもつクロツク信号ＳCLK を出力する。
【０００８】
かくして位相同期回路１では、位相誤差信号Ｓ２とクロツク信号ＳCLK 間の位相差を一定に保つようにフイードバツク制御することにより、ＶＣＯ４からは位相誤差信号Ｓ２のＮ倍の周波数を有し、かつ位相誤差信号Ｓ２と位相同期したクロツク信号ＳCLK を出力することができる。
【０００９】
【発明が解決しようとする課題】
ところで、このような位相同期回路１を、例えば媒体可変型のデイスク装置や位相同期マークが予めデイスク製造時にサーボ領域内にめ込まれてたデイスクを使用するデイスク装置に適用する場合、以下に述べるような問題点があるため、高精度のクロツク信号を生成することが非常に困難であつた。
【００１０】
第１に、デイスクをスピンドルにチヤツキングする際に、回転軸中心とトラツク円の中心とがオフセツトしてしまう、いわゆる偏心が原因となり、トラツク円の実質半径が大きい部分では高速側に、またトラツク円の実質半径が小さい部分では低速側に、実効周速が変動することにより、トラツクから再生される時間基準信号Ｓ１に大きな位相変動を発生するという問題がある。
【００１１】
ここで、デイスク１回転につき例えば12個のサーボ領域が等時間間隔で形成されている場合において、当該各サーボ領域内のクロツクマークを再生して得られる時間基準信号Ｓ１の信号波形を図１１（Ａ）に示す。なおクロツクマーク以外の再生波形、例えば位置信号、トラツクアドレス、同期パターン及びユーザデータ等は省略する。
【００１２】
この時間基準信号Ｓ１は、デイスクに偏心がない場合にはサーボ領域が時点ｔ0 〜ｔ12に示す等時間間隔で出現するが、デイスクに偏心がある場合にはサーボ領域が出現する時点に進みや遅れが生じる。このときの各サーボ領域の位相ずれ量は、時間基準信号Ｓ１の信号波形の下段に付した矢印としてそれぞれ表される。
【００１３】
これにより時間基準信号Ｓ１について、トラツク円の実質半径が大きい時点ｔ3 の付近ではサーボ領域が出現する時間間隔が密となり、逆にトラツク円の実質半径の小さい時点ｔ9 の付近ではサーボ領域が出現する時間間隔が粗となる。
【００１４】
このように各サーボ領域の位相ずれ量を縦軸に変換し直したグラフを図１１（Ｂ）に示す。この場合、正弦波状の時間基準信号Ｓ１が上述した図１０に示す位相同期回路１内の位相比較器２の一入力端に入力される。
【００１５】
この位相同期回路１におけるＰＬＬループは各時点ｔ0 〜ｔ9 の位相ずれ量に対して正確に追従する必要があるが、位相比較器２からループフイルタ３、ＶＣＯ４及び分周器５を経由するいわゆる開ループゲインは一般的に有限の値であるため、位相比較器２の他入力端に帰還されるクロツク信号ＳCLK の位相は、図１１（Ｃ）に示すように時間基準信号Ｓ１よりも若干振幅が小さくかつ位相がずれたものとなる。
【００１６】
従つて、位相比較器２が出力する位相誤差信号Ｓ２には、図１１（Ｄ）に示すような偏心追従残差が発生する。例えば半径が16〔mm〕のデイスクが毎秒75回転で回転しながら 120〔μｍ〕の偏心を有する場合、位相ずれ量は約16〔μs 〕となる。75〔Hz〕におけるＰＬＬの開ループゲインが60〔dB〕あつたとしても、偏心追従残差は16〔ns〕も残ることになる。
【００１７】
この偏心に起因する位相変動に十分に追従させるためにＰＬＬループの低域ゲインを増加させると、それに伴う広帯域化により高域のノイズが増加する等により、ＰＬＬをデイスク偏心に正確に追従させることが非常に困難となる問題があつた。
【００１８】
第２に、ノイズを増加させずにＰＬＬループを広帯域化する方法として、サーボ領域の数を増加して位相比較頻度を上げる方法が提案されているが、特に磁気デイスクの場合には記録又は再生の切り換えに時間がかかるため、デイスク１回転中のサーボ領域数が増えるとデータ面の利用効率が低減し、この結果１回転当たり数百個を超えるサーボ領域を設けることは実用上非常に困難であつた。
【００１９】
このような第１及び第２の問題点を解決するために、例えばデイスクの偏心量を予め計測しておき、この偏心量をＰＬＬループに加算することによつて当該偏心量に対して出力クロツク信号の位相及び周波数を追従させて、当該位相及び周波数の偏心誤差を補正する、いわゆるフイードフオワード補償による方法（特願平４−350578号）が開示されている。
【００２０】
ところがこの方法によれば、デイスクの偏心量を測定するための偏心計測回路を設ける必要があり、また偏心量の計測には少なくともデイスク１回転分以上の計測時間を要する。さらに計測した偏心量は一旦メモリに記憶させるが、偏心による位相変動量はデイスクの内周で大きく、外周で小さくなるため、ヘツドがシークするデイスク半径全域に亘つてこれらを記憶すると、メモリの記憶容量が多く回路規模の大きいものが要求される。
【００２１】
さらに上述した開ループによるフイードフオワード補償による方法によれば、ループフイルタ等のアナログ回路部分の素子定数が経時変化すると、ＰＬＬループの特性が変化するため、これに伴つて出力クロツク信号の位相及び周波数に誤差が発生する。従つて従来の補償方法では実用上未だ不十分な問題があつた。
【００２２】
本発明は以上の点を考慮してなされたもので、デイスク状記録媒体の偏心に対して正確に追従し得る位相同期装置及び位相同期方法を提案しようとするものである。
【００２３】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、所定の間隔毎にサーボ領域が形成されたデイスク状記録媒体から当該サーボ領域を読み出すことによつて時間基準信号を得て、時間基準信号の位相と同期したクロツク信号を出力する位相同期装置において、時間基準信号とクロツク信号との位相差を出力する位相比較手段と、位相比較手段の出力に対応する位相をもつクロツク信号を生成した後、位相比較手段にフイードバツクするクロツク信号生成手段と、デイスク状記録媒体の回転に同期する回転同期信号に基づいて、互いに位相が異なる複数の信号を生成する信号生成手段と、位相比較手段の出力に応じて、信号生成手段から得られる複数の信号の振幅を補正する振幅補正手段と、振幅補正手段によつて振幅補正された複数の信号を合成して位相比較手段の出力に加算する演算処理手段とを設けるようにした。
【００２４】
このようにデイスク状記録媒体の回転に同期すると共に互いに位相が異なる複数の信号を発生させ、位相比較手段の出力に応じて、かかる複数の信号の振幅を補正した後、当該補正結果を位相比較手段及びクロツク信号生成手段からなる閉ループ内に加えるようにしたことにより、デイスク状記録媒体の偏心量によつて時間基準信号に位相変動が生じた場合でも、当該位相変動に応じて位相比較手段の出力に生じた位相誤差を補正することができる。
【００２５】
また本発明においては、所定の間隔毎にサーボ領域が形成されたデイスク状記録媒体から当該サーボ領域を順次読み出すことによつて時間基準信号を得て、時間基準信号の位相と同期したクロツク信号を出力する位相同期方法において、位相比較手段によつて時間基準信号とクロツク信号との位相差を出力し、クロツク信号生成手段において、位相比較手段の出力に対応する位相をもつクロツク信号を生成した後、位相比較手段にフイードバツクし、信号生成手段において、デイスク状記録媒体の回転に同期する回転同期信号に基づいて、互いに位相が異なる複数の信号を生成し、振幅補正手段において、位相比較手段の出力に応じて、信号生成手段から得られる複数の信号の振幅を補正し、演算処理手段において、振幅補正手段によつて振幅補正された複数の信号を合成して位相比較手段の出力に加算するようにした。
【００２６】
このようにデイスク状記録媒体の回転に同期すると共に互いに位相が異なる複数の信号を発生させ、位相比較手段の出力に応じて、かかる複数の信号の振幅を補正した後、当該補正結果を位相比較手段及びクロツク信号生成手段からなる閉ループ内に加えるようにしたことにより、デイスク状記録媒体の偏心量によつて時間基準信号に位相変動が生じた場合でも、当該位相変動に応じて位相比較手段の出力に生じた位相誤差を補正することができる。
【００２７】
【発明の実施の形態】
以下図面について、本発明の一実施の形態を詳述する。
【００２８】
（１）本発明によるハードデイスク装置の構成
図１において１０は全体としてハードデイスク装置を示し、複数の両面磁気デイスク１１Ａ、１１Ｂをスピンドルモータ１２の回転駆動に応じて軸Ｌを同軸中心として高速回転させながら、可動アーム１３の各先端に取り付けられた磁気ヘツド１４Ａ〜１４Ｄをボイスコイルモータ（ＶＣＭ）１５の駆動に応じて固定軸１５Ａを中心に矢印ａで示す方向又はこれとは逆方向に移動して、それぞれ両面磁気デイスク１１Ａ、１１Ｂの一面１１ＡＸ、１１ＡＹ及び他面１１ＢＸ、１１ＢＹに対応して位置合わせすることにより、当該各両面磁気デイスク１１Ａ、１１Ｂの一面１１ＡＸ、１１ＡＹ又は他面１１ＢＸ、１１ＢＹに形成された各トラツクに追従してそれぞれ映像音声データを記録又は再生するようになされている。
【００２９】
この両面磁気デイスク１１Ａ、１１Ｂの一面１１ＡＸ、１１ＡＹ及び他面１１ＢＸ、１１ＢＹには、それぞれデータ記録領域に複数のサーボ領域が等時間間隔で埋め込まれており、当該各サーボ領域にはそれぞれ時間基準となるクロツクマークが形成されている。
【００３０】
磁気ヘツド１４Ａ、１４Ｂによつて両面磁気デイスク１１Ａ、１１Ｂの各サーボ領域内のクロツクマークを再生して得られた再生信号Ｓ１０は、再生アンプ１６を介して所定の振幅まで増幅された後、時間基準信号Ｓ１１としてサーボ情報検出回路１７、位相同期回路１８及びデータ復調回路（図示せず）にそれぞれ供給される。
【００３１】
サーボ情報検出回路１７は、トラツク番号検出回路１７Ａ、位置信号検出回路１７Ｂ及びインデツクス検出回路１７Ｃから構成され、当該各回路１７Ａ〜１７Ｃにはそれぞれ時間基準信号Ｓ１１が入力されると共に、位相同期回路１８からクロツク信号Ｓ１２が入力されるようになされている。
【００３２】
トラツク番号検出回路１７Ａは、入力されたサーボアドレスフイールドの再生波形から、トラツク番号（シリンダアドレス）やセクタ番号等の情報を例えばビタビ復号法を用いて検出した後、これを番号情報信号Ｓ１３としてクロツク信号Ｓ１２に同期したタイミングでトラツキングサーボ回路１９に送出する。因みにビタビ復号法は、誤り訂正符号のうちの畳込み符号の復号法の１つであり、受信したデータ系列を観測してそれと最も近い符号系列を求めることにより、誤りの訂正を行う復号法である。
【００３３】
また位置信号検出回路１７Ｂは、磁気ヘツド１４Ａ、１４Ｂが目標トラツクからどのくらい位置ずれしているかを表わす位置誤差信号（PES: Position Error Signal）Ｓ１４を検出した後、これをクロツク信号Ｓ１２に同期したタイミングでトラツキングサーボ回路１９に送出する。さらにインデツクス検出回路１７Ｃは、デイスク１回転につき１回のパルス波からなるインデツクス信号Ｓ１５を位相同期回路１８及びトラツキングサーボ回路１９に送出する。
【００３４】
位相同期回路１８は、時間基準信号Ｓ１１及びインデツクス信号Ｓ１５に基づいて、両面磁気デイスク１１Ａ、１Ｂの回転に同期するクロツク信号Ｓ１２を、当該デイスク１回転に亘つて途切れることなく連続して生成した後、これをトラツキングサーボ回路１９に送出する。
【００３５】
トラツキングサーボ回路１９は、クロツク信号Ｓ１２に同期したタイミングで入力された番号情報信号Ｓ１３、位置誤差信号Ｓ１４及びインデツクス信号Ｓ１５に基づいて、磁気ヘツド１４Ａ、１４Ｂのヘツド位置情報を計算した後、これをヘツド制御信号Ｓ１６としてボイスコイルモータ１５に送出する。
【００３６】
ボイスコイルモータ１５は、ヘツド制御信号Ｓ１６に基づいて、磁気ヘツド１４Ａ、１４Ｂをそれぞれ対応する両面磁気デイスク１１Ａ、１１Ｂの一面１１ＡＸ、１１ＡＹ又は他面１１ＢＸ、１１ＢＹ上に形成された目標トラツクに追従させることができる。
【００３７】
因みに位相同期回路１８から得られるクロツク信号Ｓ１２は図示しないスピンドルサーボ回路に供給され、当該スピンドルサーボ回路において、クロツク信号Ｓ１２と一定の線速度に対応する基準周波数信号とを位相比較することにより、当該位相関係が一定となるようにスピンドルモータドライバ２０を駆動してスピンドルモータ１２の回転速度を制御するようになされている。
【００３８】
（２）第１の実施の形態
（２−１）第１の実施の形態による位相同期回路の構成
ここで図２は第１の実施の形態による位相同期回路１８を示し、当該位相同期回路１８には、インデツクス検出回路１７Ｃから出力されるインデツクス信号１５がフイードフオワード補正部３０内の正弦波形発生部３１に与えられると共に、再生アンプ１６を介して得られる時間基準信号Ｓ１１が位相比較器３２に与えられる。
【００３９】
フイードフオワード補正部３０において、正弦波形発生部３１は、インデツクス信号Ｓ１５（図３（Ａ））の立上り時点ｔ1 から次の立上り時点ｔ3 までのデイスク１回転期間Ｔ１を周期とする正弦波（sin 波）信号Ｓ２０（図３（Ｂ））及びこれと90度位相がずれた余弦波（cos 波）信号Ｓ２１（図３（Ｃ））を生成した後、正弦波信号Ｓ２０を乗算器３３及び３４に送出すると共に、余弦波信号Ｓ２１を乗算器３５及び３６に送出する。なお、正弦波信号Ｓ２０及び余弦波信号Ｓ２１は、デイスク１周中の位相位置をベクトル値として表したものである。
【００４０】
乗算器３３は、正弦波信号Ｓ２０を位相比較器３２から出力される位相誤差信号Ｓ２２に乗算することよつて所定の振幅に調整した後、当該乗算結果を正弦波調整信号Ｓ２３として累積加算レジスタ３７に順次供給する。また乗算器３５は、余弦波信号Ｓ２１を位相比較器３２から出力される位相誤差信号Ｓ２２に乗算することによつて所定の振幅に調整した後、当該乗算結果を余弦波調整信号Ｓ２４として累積加算レジスタ３８に順次供給する。
【００４１】
累積加算レジスタ３７及び３８は、順次入力される正弦波調整信号Ｓ２３及び余弦波調整信号Ｓ２４をそれぞれ累積加算しながら蓄積する。この累積加算レジスタ３７及び３８から読み出された累積正弦波調整信号Ｓ２３′及び累積余弦波調整信号Ｓ２４′はそれぞれ乗算器３４及び３６において、振幅調整前の正弦波信号Ｓ２０及び余弦波信号Ｓ２１と乗算された後、それぞれ正弦波補正信号Ｓ２５及び余弦波補正信号Ｓ２６として加算器３９に送出される。
【００４２】
加算器３９は、ベクトル空間で互いに直交する正弦波補正信号Ｓ２５及び余弦波補正信号Ｓ２６を加算することにより、両面磁気デイスク１１Ａ、１１Ｂの偏心量とインデツクス信号Ｓ１５の位相に対応する任意の振幅Ａと位相φを有するフイードフオワード補正信号Ｓ２７（図３（Ｄ））を生成する。
【００４３】
因みに、デイスクの偏心に起因して位相誤差が発生したとき、当該偏心量に対応して位相誤差信号Ｓ２２に図４（Ａ）に示すような位相変動が生じた場合、フイードフオワード補正部３０内の累積加算レジスタ３７及び３８は、所定時点からレジスタ値の更新を開始することにより、累積正弦波調整信号Ｓ２３′（図４（Ｂ））及び累積余弦波調整信号Ｓ２４′（図４（Ｃ））が得られる。この結果、図４（Ｄ）に示すような正弦波形を有するフイードフオワード補正信号Ｓ２７を得ることができる。
【００４４】
このように生成されたフイードフオワード補正信号Ｓ２７は、加算器４０において位相誤差信号Ｓ２２に加算された後、これを偏心追従信号Ｓ２８としてループフイルタ４１に供給される。
【００４５】
ループフイルタ４１は、偏心追従信号Ｓ２８に対して低域通過フイルタリング等の所定のフイルタリング処理を行つた後ＶＣＯ４２に供給する。ＶＣＯ４２は、ループフイルタ４１を介して得られる偏心追従信号Ｓ２８の電圧レベルに応じた周波数をもつクロツク信号Ｓ１２を出力する。
【００４６】
このようにして位相比較器３２の一入力端には、デイスク面上に等時間間隔で形成されたサーボ領域内のクロツクマークを再生して得られる時間基準信号Ｓ１１が供給される共に、他入力端には、ＶＣＯ４２から出力されたクロツク信号Ｓ１２が分周器４３を介してその周波数が１／Ｎ（Ｎ：自然数）倍に分周されて供給される。これにより位相比較器３２は、ＰＬＬループ３２、４１〜４３によるフイードバツク制御に基づいて時間基準信号Ｓ１１の位相誤差を収束させることができると共に、当該収束後の時間基準信号Ｓ１１とクロツク信号Ｓ１２との位相差に応じた電圧を位相誤差信号Ｓ２２として加算器４０に供給することができる。
【００４７】
かくして位相同期回路１８では、偏心追従信号Ｓ２８とクロツク信号Ｓ１２間の位相差を一定に保つようにフイードバツク制御することにより、ＶＣＯ４２からは偏心追従信号Ｓ２８のＮ倍の周波数を有し、かつ偏心追従信号Ｓ２８と位相同期したクロツク信号Ｓ１２を出力することができる。
【００４８】
（２−２）正弦波形発生部の内部構成
ここで実際上、図５に正弦波形発生部３１の内部構成を示す。この正弦波発生部３１において、アドレス生成部５０はインデツクス信号Ｓ１５を受けると、当該インデツクス信号Ｓ１５の立上り時点を基準として両面磁気デイスク１１Ａ、１１Ｂの１回転毎にサーボ領域（すなわちクロツクマーク）が出現するタイミングに同期するクロツクを発生する。
【００４９】
またアドレス生成部５０は内部にカウンタ（図示せず）を有し、当該カウンタは順次発生するクロツクに同期して、デイスク回転角がπ／２〔rad 〕毎にカウントアツプ又はカウントダウンを繰り返すことにより、当該デイスク回転角に対してクロツクに応じたアドレスを生成する。
【００５０】
かくして図６に示すようなデイスク回転角を横軸にとりアドレスを縦軸にとつた座標系において、デイスク回転角に応じてアドレスが指定された正弦関数生成アドレスＳsin （実線部分）を得ることができる。またアドレス生成部５０は、図６における正弦関数生成アドレスＳsin と位相が90度ずれた余弦関数生成アドレスＳcos （破線部分）をも得ることができる。従つてアドレス生成部５０は、順次生成したクロツク毎に正弦関数生成アドレスＳsin 及び余弦関数生成アドレスＳcos をセレクタ５２Ｂに供給する。
【００５１】
またアドレス発生部５０は、サーボゾーン毎に正弦関数信号と余弦関数信号の両方を時分割演算によつて作成するための切換制御信号ＳSW2 をセレクタ５２Ｂに送出する。セレクタ５２Ｂは、切換制御信号ＳSW2 に基づいて正弦関数生成アドレスＳsin もしくは余弦関数生成アドレスＳcos のいずれかを選択して波形メモリ５１に供給する。
【００５２】
波形メモリ５１は、図７に示すような入力アドレス（Ａ）と出力データ（Ｄ）の関係を有し、Ｄ＝ｓｉｎＡで表現される正弦関数値を、アドレス範囲０〜π／２〔rad 〕（すなわち１／４波長分）だけ保持すると共に、順次入力されるアドレスで指示される角度に応じた正弦関数値を出力するようになされている。
【００５３】
波形メモリ５１から読み出された正弦関数値は、セレクタ５２Ａの一入力端に送出されると共に、負号反転部５３を介して負号が反転された後セレクタ５２Ａの他入力端に送出される。
【００５４】
またアドレス発生部５０は、インデツクス信号Ｓ１５の立上り時点を基準としてデイスク回転角がπ／２〔rad 〕毎に４通りのパターンをもつ切換制御信号ＳSW1 をセレクタ５２Ａに送出することにより、セレクタ５２Ａの２入力端を順次選択的に切換え制御する。
【００５５】
かくしてセレクタ５２Ａは、切換制御信号ＳSW1 に基づいて、２入力端のうち選択された一方の入力端を介して、反転又は非反転された正弦関数値を正弦波出力レジスタ５４及び余弦波出力レジスタ５５に供給する。
【００５６】
このときセレクタ５２Ａ及び５２Ｂは、切換制御信号ＳSW1 及びＳSW2 に基づいて、以下に述べる４通りのパターンで切換え接続することにより、波形メモリ５１に保持された１／４波長分の正弦関数値から１波長分（すなわちデイスク１回転分）の正弦関数信号及び余弦関数信号を生成し得るようになされている。
【００５７】
まずインデツクス信号Ｓ１５の立上り時点を基準としてデイスク回転角が０からπ／２〔rad 〕までの期間では、まずセレクタ５２Ａ及び５２Ｂの入力端を共にａ側に切り換えて、波形メモリ５１の正弦関数値を負号を反転させることなく、正弦波出力レジスタ５４に供給し、値をラツチする。次にセレクタ５２Ｂの入力端をｂ側に切り換えて、同様に波形メモリ５１の正弦関数値を負号を反転させることなく余弦出力レジスタ５５に供給し、値をラツチする。。
【００５８】
続いてデイスク回転角がπ／２〔rad 〕からπ〔rad 〕までの期間では、まずセレクタ５２Ａ及び５２Ｂの入力端を共にａ側に切り換えて、負号が反転されない波形メモリ５１の正弦関数値を正弦波出力レジスタ５４に供給し、値をラツチする。次にセレクタ５２Ａ及びセレクタ５２Ｂの入力端を共にｂ側に切り換えて負号が反転された波形メモリ５１の正弦関数値を余弦波出力レジスタ５５に供給し、ラツチする。
【００５９】
さらにデイスク回転角がπ〔rad 〕から３／２π〔rad 〕までの期間では、まずセレクタ５２Ａの入力端をｂ側に、セレクタ５２Ｂの入力端をａ側にそれぞれ切り換えて、波形メモリ５１の正弦関数値を負号を反転させた後に正弦波出力レジスタ５４に供給し、値をラツチする。次にセレクタ５２Ｂの入力端ｂ側に切り換えて、同様に波形メモリ５１の正弦関数値を負号を反転させた後に余弦出力レジスタ５５に供給し、値をラツチする。
【００６０】
さらにデイスク回転角が３／２π〔rad 〕から２π〔rad 〕までの期間では、まずセレクタ５２Ａの入力端をｂ側に、かつセレクタ５２Ｂの入力端をａ側に切り換えて、負号が反転された波形メモリの正弦関数値を正弦波出力レジスタ５４に供給し、値をラツチする。次にセレクタ５２Ａの入力端をａ側に、セレクタ５２Ｂの入力端をｂ側にそれぞれ切り換えて、負号が反転されない波形メモリ５１の正弦関数値を余弦波出力レジスタ５５に供給し、値をラツチする。
【００６１】
このようにして正弦波出力レジスタ５４及び余弦波出力レジスタ５５は、インデツクス信号Ｓ１５の立上り時点を基準とするデイスク１回転期間を周期とする正弦波信号Ｓ２０及びこれと位相が90度ずれた余弦波信号Ｓ２１を出力することができる。
【００６２】
（２−３）累積加算レジスタの構成
また図８に実際上の記憶手段としての累積加算レジスタ３７及び３８の構成を示す。累積加算レジスタ３７及び３８には、複数のデイスク面１１ＡＸ、１１ＡＹ、１１ＢＸ、１１ＢＹ（図１）に対応した数のレジスタ群６０（６０Ａ〜６０Ｄ）及び６１（６１Ａ〜６１Ｄ）がそれぞれ設けられている。
【００６３】
これらレジスタ群６０及び６１の前後には、それぞれ４個の入出力端を有する一対のセレクタ６２、６３及び６４、６５が設けられ、ハードデイスク装置１０内部に設けられた制御部（図示せず）から得られる切換制御信号ＳSC（図１及び図２）に基づいて、セレクタ６２〜６５はそれぞれ同じ位置の入力端と接続するように連動して切り換えられる。
【００６４】
これにより累積加算レジスタ３７及び３８は、順次入力される正弦波調整信号Ｓ２３及び余弦波調整信号Ｓ２４を、上述した切換制御信号ＳSCの入力タイミングに同期してそれぞれ順番に選択された単一の第０面〜第３面用レジスタ６０Ａ〜６０Ｄ及び６１Ａ〜６１Ｄに累積加算しながら蓄積する。
【００６５】
このように各レジスタ群６０及び６１に蓄積されたレジスタ値は、上述のように乗算器３４及び３６において正弦波信号Ｓ２０及び余弦波信号Ｓ２１とそれぞれ乗算された後、当該各乗算結果が加算器３９で加算され、その加算結果がフイードフオワード補正信号Ｓ２７として位相比較器３２（図２）の出力に加算される。
【００６６】
この結果、累積加算レジスタ３７及び３８のレジスタ値の更新を開始すると、フイードフオワード補正部３０におけるフイードフオワード制御が始まり、両面磁気デイスク１１Ａ、１１Ｂの偏心による位相変動に対応したフイードフオワード補正信号Ｓ２７が得られるように、累積加算レジスタ３７及び３８のレジスタ値はそれぞれ収束していく。なお通常、累積加算レジスタ３７及び３８のレジスタ値が収束するまでの時間は概ねデイスクの１／２回転時間程度である。
【００６７】
実際上、複数の両面磁気デイスク１１Ａ、１１Ｂを用いるハードデイスク装置１０では、通常、各デイスク面１１ＡＸ、１１ＡＹ、１１ＢＸ、１１ＢＹ間で偏心量及び位相がそれぞれ異なることから、アクセス対象のデイスク面を切り換える際には、素早く目標となるデイスク面の偏心に追従する必要がある。従つて累積加算レジスタ３７及び３８が全くの初期状態からレジスタ値の収束を開始すると、上述したようにデイスクの１／２回転時間程度で収束が完了するが、さらに短時間（数〔μs 〕程度）でデイスク面の切り換え動作が行い得ることが望ましい。
【００６８】
このため第１の実施の形態の場合、ハードデイスク装置１０の電源投入時又はデイスク着脱時に、レジスタ群６０及び６１の全てのレジスタをクリアした後、まず第０面のデイスク（両面磁気デイスク１１Ａの一面１１ＡＸ）にアクセスして第０面用レジスタ６０Ａ、６１Ａを順次更新しながら収束したレジスタ値を保持しておく。続いて第１面のデイスク（両面磁気デイスク１１Ａの他面１１ＡＹ）にアクセスして、上述と同様に第１面用レジスタ６０Ｂ、６１Ｂを順次更新しながら収束したレジスタ値を保持しておく。
【００６９】
これと同様の動作を第２面用のデイスク（両面磁気デイスク１１Ｂの一面１１ＢＸ）及び第３面用のデイスク（両面磁気デイスク１１Ｂの他面１１ＢＹ）まで続けることにより、各第０面〜第３面用レジスタ６０Ａ〜６０Ｄ及び６１Ａ〜６１Ｄには、各第０面〜第３面用のデイスクの偏心量に応じた収束後のレジスタ値が保持される。
【００７０】
このように累積加算レジスタ３７及び３８内の各第０面〜第３面用レジスタ６０Ａ〜６０Ｄ及び６１Ａ〜６１Ｄをデイスク面数分用意しておき、当該各第０面〜第３面用レジスタ６０Ａ〜６０Ｄ及び６１Ａ〜６１Ｄにそれぞれ対応するデイスク面１１ＡＸ、１１ＡＹ、１１ＢＸ、１１ＢＹに応じた収束後のレジスタ値を予め設定しておくことにより、デイスク面が切り換えられた場合でも、当該切換え動作に応じて再度上述した収束動作を行う必要がなくて済み、この結果ほぼ瞬時に目標となるデイスク面の偏心追従動作を行うことができる。
【００７１】
（２−４）第１の実施の形態による動作及び効果
以上の構成において、このハードデイスク装置１０では、記録又は再生モード時に両面磁気デイスク１１Ａ、１１Ｂの高速回転に応じて偏心が生じた場合、当該偏心量に対応してデイスク面上のサーボ領域から得られた時間基準信号Ｓ１１に位相変動が発生する。
【００７２】
この時間基準信号Ｓ１１は、位相同期回路１８内の位相比較器３２に送出されると共に、インデツクス検出部１７Ｃを介してデイスク１回転毎に立ち上がるインデツクス信号Ｓ１５に変換された後、位相同期回路１８内のフイードフオワード補正部３０に送出される。
【００７３】
フイードフオワード補正部３０は、インデツクス信号Ｓ１５に基づいて、ベクトル空間内で直交する正弦波信号Ｓ２０及び余弦波信号Ｓ２１を生成した後、これらを位相比較器３２から得られる位相誤差信号Ｓ２２にそれぞれ乗算することより、当該位相誤差信号Ｓ２２に基づく位相誤差がベクトル量として累積加算レジスタ３７及び３８にそれぞれ累積加算して保持される。
【００７４】
累積加算レジスタ３７及び３８は、供給されるベクトル値を順次更新しながら両面磁気デイスク１１Ａ、１１Ｂの偏心量に対応する値にまで収束させ、当該収束後のベクトル値を加算器３９を介して加算させることにより、フイードフオワード補正信号Ｓ２７を生成する。
【００７５】
このフイードフオワード補正信号Ｓ２７を位相比較器３２から得られる位相誤算信号Ｓ２２と加算して、当該加算結果からなる位相追従信号Ｓ２８をＰＬＬループ３２、４１〜４３を介してフイードバツク制御させることにより、当該ＰＬＬループ３２、４１〜４３の出力でなるクロツク信号Ｓ１２をデイスクの偏心に基づく位相誤差に対して実用上十分に追従させることができる。
【００７６】
因みにフイードフオワード制御を行わない初期状態では、通常のＰＬＬループによるフイードバツク制御のみであるため、位相比較器３２から出力される位相誤差信号Ｓ２２にはデイスクの偏心量に応じた追従誤差が残留する。
【００７７】
従つて、フイードフオワード補正部３０から得られるフイードフオワード補正信号Ｓ２７をＰＬＬループ３２、４１〜４３内に加えて当該ＰＬＬループ３２、４１〜４３の出力に加振させることにより、デイスクの偏心に起因して時間基準信号Ｓ１１にデイスク回転周波数に相当する大きな位相変動が生じた場合でも、当該位相変動を十分に抑圧することができる。さらにＰＬＬループ３２、４１〜４３の閉ループ帯域内の周波数全域に亘る位相追従をＰＬＬループ３２、４１〜４３のフイードバツク制御によつて行うことにより、最終的には１又は２〔ns〕程度の極めて微小な位相誤差における位相追従を行うことができる。このようにこの位相同期回路１８においては、デイスクの偏心量を予め測定しなくても済むため非常に有効である。
【００７８】
以上の構成によれば、このハードデイスク装置１０では、位相同期回路１８内にフイードフオワード補正部３０を設け、このフイードフオワード補正部３０において、それぞれデイスクの回転に同期すると共に互いに位相及び又は周波数が異なる複数の正弦波形を発生させ、当該複数の正弦波形を位相比較器３２の出力に応じて順次補正した後、当該補正結果をＰＬＬループ３２、４１〜４３内に加えるようにしたことにより、デイスクの偏心量に起因して時間基準信号Ｓ１１にデイスク回転周波数に相当する大きな位相変動が生じた場合でも、当該位相変動に応じて位相比較器３２の出力に生じた位相誤差を補正することができ、かくしてデイスクの偏心に正確に追従するクロツク信号Ｓ１２を出力し得る位相同期回路１８を実現することができる。
【００７９】
（３）第２の実施の形態
（３−１）第２の実施の形態による位相同期回路の構成
図２との対応部分に同一符号を付した図９は、図１に示すハードデイスク装置１０内の位相同期回路１８に代えて適用する第２の実施の形態による位相同期回路７０を示すものであり、フイードフオワード補正部７１の構成が異なる点を除いて第１の実施の形態による位相同期回路１８と同様に構成されている。
【００８０】
このフイードフオワード補正部７１において、正弦波形発生部３１は、インデツクス信号Ｓ１５に基づいて上述した処理を行つて正弦波信号Ｓ２０及び余弦波信号Ｓ２１を生成した後、それぞれセレクタ７２の一入力端及び他入力端に入力する。一方、セレクタ７３の３入力端には、位相比較器３２の位相誤差信号Ｓ２２と累積加算レジスタ３７及び３８の各出力とがそれぞれ入力される。
【００８１】
乗算器７４は、セレクタ７２及び７３においてそれぞれ選択された信号を乗算した後、当該乗算結果をセレクタ７５の一入力端に出力する。このセレクタ７５の他入力端には、位相比較器３２から出力された位相誤算信号Ｓ２２が入力される。一方、セレクタ７６の３入力端には、累積加算レジスタ３７及び３８の各出力と出力レジスタ７８の出力とがそれぞれ入力される。
【００８２】
加算器７７は、セレクタ７５及び７６においてそれぞれ選択された信号を加算した後、当該加算結果を累積加算レジスタ３７、３８及び出力レジスタ７８にそれぞれ供給する。
【００８３】
またフイードフオワード補正部７１にはタイミング生成部８０が設けられ、当該タイミング生成部８０には、ＶＣＯ４２から出力されたクロツク信号Ｓ１２が分周器４３を介して１／Ｎ倍に分周されて供給されると共に、インデツクス信号Ｓ１５が供給される。タイミング生成部８０は、インデツクス信号Ｓ１５及びクロツク信号Ｓ１２に基づいて、インデツクス信号Ｓ１５の立上り時点を基準としてデイスク面上に形成されたサーボ領域毎（すなわちクロツクマーク毎）に順次所定のタイミング信号ＳTMをセレクタ７２、７３、７５及び７６に送出する。
【００８４】
セレクタ７２、７３、７５及び７６は、順次入力されるタイミング信号ＳTMに基づいて、以下に述べる第１〜第６の切換パターンを順番に繰り返すことにより、セレクタ７２、７３、７５及び７６の複数入力端を当該各切換パターンに応じた入力端側に切り換えるようになされている。
【００８５】
まず、第１の切換パターンとして、出力レジスタ７８の内容をクリアする。次に第２の切換パターンとして、セレクタ７２の入力端をａ側に、かつセレクタ７３の入力端をａ側に切り換えることにより、乗算器７４は正弦波信号Ｓ２０及び位相誤差信号Ｓ２２を乗算する。またセレクタ７５の入力端をｂ側に、かつセレクタ７６の入力端をａ側に切り換えることにより、加算器７７は乗算器７４の乗算結果と累積加算レジスタ３７のレジスタ値との和を出力する。かくして累積加算レジスタ３７は加算器７７の加算結果をラツチしてレジスタ値を更新する。
【００８６】
続いて第３の切換パターンとして、セレクタ７２の入力端をｂ側に、かつセレクタ７３の入力端をａ側に切り換えることにより、乗算器７４は余弦波信号Ｓ２１及び位相誤差信号Ｓ２２を乗算する。またセレクタ７５の入力端をｂ側に、かつセレクタ７６の入力端をｂ側に切り換えることにより、加算器７７は乗算器７４の乗算結果と累積加算レジスタ３８のレジスタ値との和を出力する。かくして累積加算レジスタ３８は加算器７７の加算結果をラツチしてレジスタ値を更新する。
【００８７】
さらに第４の切換パターンとして、セレクタ７２の入力端をａ側に、かつセレクタ７３の入力端をｂ側に切り換えることにより、乗算器７４は正弦波信号Ｓ２０及び累積加算レジスタ３７のレジスタ値を乗算する。またセレクタ７５の入力端をｂ側に、かつセレクタ７６の入力端をｃ側に切り換えることにより、加算器７７は乗算器７４の乗算結果と出力レジスタ７８のレジスタ値との和を出力する。このとき出力レジスタ７８のレジスタ値はクリアされているため、加算器７７の出力は正弦波信号Ｓ２０を累積加算レジスタ３７のレジスタ値で振幅調整した値そのものとなる。かくして出力レジスタ７８は加算器７７の加算結果をラツチしてレジスタ値を保持する。
【００８８】
さらに第５の切換パターンとして、セレクタ７２の入力端をｂ側に、かつセレクタ７３の入力端をｃ側に切り換えることにより、乗算器７４は余弦波信号Ｓ２１及び累積加算レジスタ３８のレジスタ値を乗算する。またセレクタ７５の入力端をｂ側に、かつセレクタ７６の入力端をｃ側に切り換えることにより、加算器７７は乗算器７４の乗算結果と出力レジスタ７８のレジスタ値との和を出力する。
【００８９】
このとき乗算器７４の乗算結果には累積加算レジスタ３８によつて振幅調整された余弦波信号Ｓ２１が含まれており、また出力レジスタ７８には累積加算レジスタ３７によつて振幅調整された正弦波信号Ｓ２０が保持されていることから、加算器７７の加算結果は、第１の実施の形態において上述したフイードフオワード補正信号Ｓ２７（図２）と同じである。かくして出力レジスタ７８はこの加算結果をラツチしてレジスタ値を保持する。
【００９０】
さらに第６の切換パターンとして、セレクタ７５の入力端をａ側に、かつセレクタ７６の入力端をｃ側に切り換えることにより、加算器７７は位相誤差信号Ｓ２２と出力レジスタ７８のレジスタ値の和を出力する。このとき加算器７７の加算結果は、位相誤差信号Ｓ２２とフイードフオワード補正信号Ｓ２７とが加算されたものであるため、出力レジスタ７８はこの加算結果をラツチしてレジスタ値を保持する。
【００９１】
以上の第１〜第６の切換パターンを実行することにより、出力レジスタ７８には最終的にループフイルタ４１へ出力すべき位相誤差信号Ｓ２２とフイードフオワード補正信号Ｓ２７との加算結果がレジスタ値として保持される。この出力レジスタ７８に保持されたレジスタ値は、Ｄ／Ａ変換器７９を介してアナログ変換され、続くループフイルタ４１を介して低域通過フイルタリング等の所定のフイルタリング処理を行つた後、ＶＣＯ４２に供給される。ＶＣＯ４２は、入力電圧レベルに応じた周波数及び位相をもつクロツク信号Ｓ１２を出力する。
【００９２】
（３−２）第２の実施の形態による効果
以上の構成によれば、位相同期回路７０内のフイードフオワード補正部７１において、上述した第１の実施の形態の場合と同様に、それぞれデイスクの回転に同期すると共に互いに位相及び又は周波数が異なる複数の正弦波形を発生させ、当該複数の正弦波形を位相比較器３２の出力に応じて順次振幅を補正した後、当該補正結果をＰＬＬループ３２、４１〜４３内に加えるようにしたことにより、デイスクの偏心量に起因して時間基準信号Ｓ１１にデイスク回転周波数に相当する大きな位相変動が生じた場合でも、当該位相変動に応じて位相比較器３２の出力に生じた位相誤差を補正することができ、かくしてデイスクの偏心に正確に追従するクロツク信号Ｓ１２を出力し得る位相同期回路７０を実現することができる。
【００９３】
さらにフイードフオワード補正部７１内部の乗算器７４及び加算器７７の前段にセレクタ７２、７３、７５、７６を設けて、タイミング生成部８０によつて選択的に切換制御するようにしたことにより、フイードフオワード補正部７１の構成を簡易にすることができる。
【００９４】
（４）他の実施の形態
なお第１及び第２の実施の形態においては、それぞれデイスクの回転に同期すると共に互いに位相及び又は周波数が異なる複数の正弦波形を発生させる正弦波形発生部（正弦波信号発生手段）３１を、内部でデイスク１回転毎にサーボ領域が出現するタイミングに同期するクロツクを発生するようにした場合について述べたが、本発明はこれに限らず、時間基準信号Ｓ１１に基づいて当該クロツクを発生するようにしても良い。
【００９５】
また第１及び第２の実施の形態においては、正弦波形発生部３１は、アドレス生成部５０と波形メモリ５１とを用いて正弦波及び余弦波を生成するようにした場合について述べたが、本発明はこれに限らず、正弦波及び余弦波を生成する方法として、この他にもアナログ発振器や数値演算回路による方法を適用しても良い。さらに正弦波形発生部３１では、負号反転部５３及びセレクタ５２Ａ、５２Ｂを用いて、正弦関数値を１／４波長分のみ波形メモリ５１に記憶する場合について述べたが、各波形メモリの容量を大きく設定することにより、正弦関数値を例えば１波長分記憶させるようにしても良い。
【００９６】
さらに第１及び第２の実施の形態においては、正弦波形発生部３１は、それぞれデイスクの回転に同期すると共にベクトル空間内で互いに直交する正弦波信号Ｓ２０及び余弦波信号Ｓ２１を発生するようにした場合について述べたが、本発明はこれに限らず、それぞれデイスクの回転に同期すると共に互いに位相及び又は周波数が異なる３本以上の正弦波形を発生するようにしても良い。この場合、フイードフオワード補正部３０内の各回路数も正弦波形数に応じて増設すれば良い。
【００９７】
さらに第１及び第２の実施の形態においては、位相同期回路１８及び７０では、正弦波信号生成手段、位相補正手段及び演算処理手段としてのフイードフオワード補正部３０及び７１を、図２及び図９に示すように構成した場合について述べたが、本発明はこれに限らず、フイードフオワード補正部の構成としてはこの他種々の回路構成のものを適用できる。
【００９８】
さらに上述の実施の形態においては、位相比較手段及びクロツク信号生成手段としてのＰＬＬループ３２、４１〜４３を図２及び図９に示すように構成した場合について述べたが、本発明はこれに限らず、ＰＬＬループの構成としてはこの他種々の回路構成のものを適用できる。
【００９９】
さらに第１及び第２の実施の形態においては、本発明を両面磁気デイスク１１Ａ、１１Ｂを記録又は再生するハードデイスク装置１０に適用した場合について述べたが、本発明はこれに限らず、要はデイスク状記録媒体を記録又は再生する際の位相同期回路を必要とする装置に広く適用することができる。この場合、デイスク状記録媒体として他のものを適用することができる。
【０１００】
【発明の効果】
上述のように本発明によれば、デイスク状記録媒体の回転に同期すると共に互いに位相が異なる複数の信号を発生させ、位相比較手段の出力に応じて、かかる複数の信号の振幅を補正した後、当該補正結果を位相比較手段及びクロツク信号生成手段からなる閉ループ内に加えるようにしたことにより、デイスク状記録媒体の偏心量によつて時間基準信号に位相変動が生じた場合でも、当該位相変動に応じて位相比較手段の出力に生じた位相誤差を補正することができ、かくしてデイスク状記録媒体の偏心に正確に追従するクロツク信号を出力し得る位相同期装置及び位相同期方法を実現することができる。
【図面の簡単な説明】
【図１】本発明によるハードデイスク装置の構成の一実施の形態を示すブロツク図である。
【図２】第１の実施の形態による位相同期回路の内部構成を示すブロツク図である。
【図３】第１の実施の形態による正弦波形発生部の動作タイミングの説明に供する信号波形図である。
【図４】第１の実施の形態によるフイードフオワード補正部の動作タイミングの説明に供する信号波形図である。
【図５】第１の実施の形態による正弦波形発生部の内部構成を示すブロツク図である。
【図６】図５に示すアドレス生成部によつて生成される正弦関数生成アドレス及び余弦関数生成アドレスの説明に供するグラフである。
【図７】図５に示す波形メモリの内容を説明するグラフである。
【図８】第１の実施の形態による累積加算レジスタの内部構成を示すブロツク図である。
【図９】第２の実施の形態による位相同期回路の内部構成を示すブロツク図である。
【図１０】従来の位相同期回路の内部構成を示すブロツク図である。
【図１１】図９に示す位相同期回路の動作タイミングの説明に供する信号波形図である。
【符号の説明】
１０……ハードデイスク装置、１１Ａ（１１ＡＸ、１１ＡＹ）、１１Ｂ（１１ＢＸ、１１ＢＹ）……両面磁気デイスク、１４Ａ〜１４Ｄ……磁気ヘツド、１５……ボイスコイルモータ、１７Ｃ……インデツクス検出回路、１８、７０……位相同期回路、１９……トラツキングサーボ回路、３０、７１……フイードフオワード補正部、３１……正弦波形発生部、３２……位相比較部、３３〜３６……乗算器、３７、３８……累積加算レジスタ、３９、４０……加算器、４１……ループフイルタ、４２……ＶＣＯ、５０……アドレス生成部、５１……波形メモリ、５２Ａ、５２Ｂ、７２、７３、７５、７６……セレクタ、５３……負号反転部、５４……正弦波出力レジスタ、５５……余弦波出力レジスタ、７８……出力レジスタ、８０……タイミング生成部、Ｓ１１……時間基準信号、Ｓ１２……クロツク信号、Ｓ１５……インデツクス信号、Ｓ２０……正弦波信号、Ｓ２１……余弦波信号、Ｓ２２……位相誤差信号、Ｓ２７……フイードフオワード補正信号、Ｓ２８……位相追従信号。
Claims (6)
- 所定の間隔毎にサーボ領域が形成されたデイスク状記録媒体から当該サーボ領域を読み出すことによつて時間基準信号を得て、上記時間基準信号の位相と同期したクロツク信号を出力する位相同期装置において、
上記時間基準信号と上記クロツク信号との位相差を出力する位相比較手段と、
上記位相比較手段の出力に対応する位相をもつ上記クロツク信号を生成した後、上記位相比較手段にフイードバツクするクロツク信号生成手段と、
上記デイスク状記録媒体の回転に同期する回転同期信号に基づいて、互いに位相が異なる複数の信号を生成する信号生成手段と、
上記位相比較手段の出力に応じて、上記信号生成手段から得られる上記複数の信号の振幅を補正する振幅補正手段と、
上記振幅補正手段によつて振幅補正された上記複数の信号を合成して上記位相比較手段の出力に加算する演算処理手段と
を具えることを特徴とする位相同期装置。 - 上記振幅補正手段は、
上記信号生成手段から得られる上記複数の信号をそれぞれ上記位相比較手段の出力に乗算する乗算手段と、
上記乗算手段の乗算結果を記憶する記憶手段と
を具えることを特徴とする請求項１に記載の位相同期装置。 - 上記記憶手段の数を上記デイスク状記録媒体の数に対応させる
ことを特徴とする請求項２に記載の位相同期装置。 - 所定の間隔毎にサーボ領域が形成されたデイスク状記録媒体から当該サーボ領域を順次読み出すことによつて時間基準信号を得て、上記時間基準信号の位相と同期したクロツク信号を出力する位相同期方法において、
位相比較手段によつて上記時間基準信号と上記クロツク信号との位相差を出力し、
クロツク信号生成手段において、上記位相比較手段の出力に対応する位相をもつ上記クロツク信号を生成した後、上記位相比較手段にフイードバツクし、
信号生成手段において、上記デイスク状記録媒体の回転に同期する回転同期信号に基づいて、互いに位相が異なる複数の信号を生成し、
振幅補正手段において、上記位相比較手段の出力に応じて、上記信号生成手段から得られる上記複数の信号の振幅を補正し、
演算処理手段において、上記振幅補正手段によつて振幅補正された上記複数の信号を合成して上記位相比較手段の出力に加算する
ことを特徴とする位相同期方法。 - 上記振幅補正手段は、
上記信号生成手段から得られる上記複数の信号を乗算手段によつてそれぞれ上記位相比較手段の出力に乗算し、
上記乗算手段の乗算結果を記憶手段に記憶する
ことを特徴とする請求項４に記載の位相同期方法。 - 上記記憶手段の数を上記デイスク状記録媒体の数に対応させる
ことを特徴とする請求項５に記載の位相同期方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35156897A JP3865170B2 (ja) | 1997-12-19 | 1997-12-19 | 位相同期装置及び位相同期方法 |
| US09/215,007 US6381292B1 (en) | 1997-12-19 | 1998-12-17 | Phase synchronizing apparatus, phase synchronizing method and disc drive |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35156897A JP3865170B2 (ja) | 1997-12-19 | 1997-12-19 | 位相同期装置及び位相同期方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11185394A JPH11185394A (ja) | 1999-07-09 |
| JP3865170B2 true JP3865170B2 (ja) | 2007-01-10 |
Family
ID=18418166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35156897A Expired - Fee Related JP3865170B2 (ja) | 1997-12-19 | 1997-12-19 | 位相同期装置及び位相同期方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6381292B1 (ja) |
| JP (1) | JP3865170B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003123415A (ja) * | 2001-10-16 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 磁気ディスクの偏心制御方法及び偏心制御方法を記録した記録媒体並びに偏心制御方法を用いた磁気ディスク装置 |
| JP3871585B2 (ja) * | 2002-03-14 | 2007-01-24 | パイオニア株式会社 | 光ディスクプレーヤの制御装置 |
| US6847502B1 (en) * | 2002-06-28 | 2005-01-25 | Western Digital Technologies, Inc. | Repeatable runout determination within a rotating media storage device |
| JP3979468B2 (ja) * | 2002-08-30 | 2007-09-19 | 富士通株式会社 | 磁気記録媒体のプリフォーマット方法、磁気記録媒体、及び磁気記録再生装置 |
| NZ538350A (en) * | 2002-09-05 | 2008-08-29 | Aloys Wobben | Use of an information support for climatic and environmental improvement |
| US7254195B2 (en) * | 2003-08-25 | 2007-08-07 | M/A-Com, Inc. | Apparatus, methods and articles of manufacture for dynamic differential delay correction |
| US7068451B1 (en) * | 2004-11-16 | 2006-06-27 | Western Digital Technologies, Inc. | Disk drive estimating a sinusoidal error in a wedge time period due to eccentricity in disk rotation |
| US7251098B1 (en) | 2004-11-19 | 2007-07-31 | Western Digital Technologies, Inc. | Disk drive adjusting write clock frequency to compensate for eccentricity in disk rotation |
| JP4339871B2 (ja) * | 2006-05-24 | 2009-10-07 | 富士通株式会社 | サーボ復調回路および方法 |
| JP2012212489A (ja) * | 2011-03-30 | 2012-11-01 | Hitachi High-Technologies Corp | 磁気ディスクまたは磁気ヘッドの検査装置及びその検査方法 |
| US9520823B2 (en) * | 2014-10-22 | 2016-12-13 | Semiconductor Components Industries, Llc | Control circuit and method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3808558A (en) * | 1971-11-08 | 1974-04-30 | Tull Aviation Corp | Method and apparatus for modulation synthesis |
| KR100292038B1 (ko) * | 1992-12-04 | 2001-06-01 | 이데이 노부유끼 | 디스크장치 |
| JPH08167841A (ja) * | 1994-12-13 | 1996-06-25 | Pioneer Electron Corp | ディジタルｐｌｌ回路 |
-
1997
- 1997-12-19 JP JP35156897A patent/JP3865170B2/ja not_active Expired - Fee Related
-
1998
- 1998-12-17 US US09/215,007 patent/US6381292B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6381292B1 (en) | 2002-04-30 |
| JPH11185394A (ja) | 1999-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7532430B2 (en) | Magnetic recording medium and magnetic recording/reproducing apparatus | |
| US7199959B1 (en) | Repeatable timing error correction system for use in a servo writer | |
| US6785075B2 (en) | Self-writing servo and clock fields on a recording medium | |
| JP3865170B2 (ja) | 位相同期装置及び位相同期方法 | |
| US5523900A (en) | Head position detecting method and apparatus | |
| JP4170707B2 (ja) | サーボトラック書込装置及び方法 | |
| JPS607664A (ja) | ヘツドの位置決め方式 | |
| JP2010225205A (ja) | ライトクロックの作成方法及び磁気記憶装置 | |
| JP2821629B2 (ja) | 光ディスクのクロック検出方法 | |
| US8605378B2 (en) | Inspection device and inspection method for inspecting magnetic disk or magnetic head | |
| JP2621439B2 (ja) | ディスク装置の位置決め装置 | |
| JPH06162654A (ja) | 記録再生装置 | |
| JPH07182810A (ja) | 磁気記録・再生装置 | |
| JPH07302469A (ja) | ディスク再生装置 | |
| JPS61165865A (ja) | デイスク型記録媒体におけるフオ−マツト書込み装置 | |
| JPH02278580A (ja) | 磁気デイスク装置 | |
| JPH02141809A (ja) | 位置決め制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060623 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060822 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060915 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060928 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |