JP3863538B2 - 衛星放送用コンバータのスイッチ回路 - Google Patents

Description

この発明は、衛星放送用コンバータのスイッチ回路に関し、特に、衛星放送の受信信号帯域を選択する衛星放送用コンバータ（ＢＳコンバータ）のスイッチ回路に関する。

ＢＳ放送は、ディジタル化、チャンネル数の増加等に伴い使用周波数が広帯域化しており、例えば、１０.７ＧＨz〜１２.７５ＧＨzの受信周波数においては、ローバンドの１０.７ＧＨz〜１１.７ＧＨz帯とハイバンドの１１.７ＧＨz〜１２.７５ＧＨz帯とに分割され、受信側の受信機構成としては各周波数帯の受信のためにアンテナとＢＳコンバータとの組を互いに独立して２組設けることが必要となる。

これに対し、周波数帯域が分割されたＢＳ放送を１台のアンテナとＢＳコンバータとにより受信するために、ＢＳコンバータに内蔵されている周波数変換用の局部発振器の発振周波数を該ＢＳコンバータに接続されるＢＳチューナ側からの電源電圧に重畳した２２ＫＨｚのバンド切替用パルス信号により切り替えるスイッチング回路を備えるように構成したＢＳコンバータが知られている（特許文献１参照）。

図９は従来のＢＳコンバータのスイッチング回路の構成を示す図である。ＢＳコンバータ１に内蔵するところの異なる発振周波数を有する２つの局部発振器８７を、ＢＳチューナ２から送出されるバンド切換用パルス信号が重畳されたパルス信号に応じて切り換えるためのＢＳコンバータのスイッチング回路であって、前記ＢＳチューナ２からのパルス信号を取り込んで前記バンド切換用パルス信号の周波数成分のみを抽出するフィルタ回路８１と、前記フィルタ回路８１からのパルス信号を増幅する増幅回路８２と、前記増幅回路８２によって増幅されたパルス信号を整流するダイオード回路８３とフィルタ回路８４からなる整流回路と、前記整流回路からの直流電圧と基準電圧とを比較して、前記パルス信号に前記バンド切換用パルス信号が重畳されているか否かを表す信号を出力する比較器８５と、前記比較器８５からの信号を受けて、前記比較結果に応じた発振周波数の局部発振器８７を駆動するドライブ回路８６と、から構成されている。

図９に示すＢＳコンバータのスイッチング回路の動作は以下のとおりである。ＢＳチューナ２からの入力はバンドパスフィルタ又はローパスフィルタによりパルス信号成分が抽出され増幅回路８２で所定レベルに増幅される。次に、増幅されたパルス信号成分はダイオード整流回路８３により整流されＲＣフィルタ回路８４により包絡線検波（ＡＭ検波）される。ＲＣフィルタ回路８４からの包絡線検波出力は比較器８５において基準電圧と比較されバンド切換用パルス信号の存否が判定される。前記判定結果はドライブ回路８６に出力され、ドライブ回路８６はバンド切換用パルス信号の存否に応じた何れかの局部発振器の発振の駆動を行う。
特許第２９８８８４４号公報

しかし、図９に示す従来のＢＳコンバータのスイッチング回路は以下のような点で問題がある。すなわち、従来のスイッチング回路は、電源電圧に重畳されたバンド切替用パルス信号をバンドパスフィルタ又はローパスフィルタにより２２ＫＨｚのトーン信号として抽出し、該トーン信号をダイオード整流してフィルタ回路で平滑し包絡線検波を行うという最も一般的なＡＭ検波技術を利用するものであるから、前記各フィルタの特性により本来の信号である２２ＫＨｚのトーン信号以外の信号であっても大きな振幅を有する信号が入力した場合には、正規のトーン信号として誤検出をするという問題がある。
例えば、ＢＳチューナ２から受信偏波の切り替え制御のＤＣ信号として電源電圧を兼ねる１３Ｖ又は１８ＶのＤＣ信号の切り替え時のスパイクノイズや、自動車やバイク等から発生されるスパイクノイズなどにより誤検出が起こり得る。したがって、図９に示すようなスイッチング回路によりＢＳコンバータ１を誤動作することなくスイッチング動作させるのは非常に困難である。

また、前記電源電圧に重畳される前記パルス信号のパルス波高値は０．６Ｖ±０．２Ｖと非常に小さく、パルス波高値が小さ過ぎることによる感度の悪化が問題となる。
更に、パルス信号の検出にバンドパスフィルタやローパスフィルタ等のフィルタ回路を使用するため、該フィルタ回路の振幅−周波数特性（通過特性）の上下限のなだらかな振幅変化によりトーン信号の存否の判定感度が非常に悪いという問題がある。

本発明の目的は、ノイズによる誤動作を防止できる衛星放送用コンバータのスイッチ回路を提供することにある。
本発明の他の目的は、高精度かつ高感度のスイッチング動作を確保できる衛星放送用コンバータのスイッチ回路を提供することにある。

本発明の衛星放送用コンバータのスイッチ回路は、衛星放送用コンバータに内蔵された異なる発振周波数を有する２つの局部発振器を、衛星放送用チューナから送出される電源電圧に所定周波数のバンド切替用パルス信号が重畳されているか否かに応じて切り替える衛星放送用コンバータのスイッチ回路であって、前記衛星放送用チューナからの前記電源電圧を入力し、入力パルスを所定の時間幅のパルスに変換する単安定回路と、前記単安定回路の出力に基づき積分し、前記単安定回路の出力のデューティファクターに応じたレベルの信号を出力する第１の積分回路と、前記単安定回路の出力を入力する遅延回路を有し前記遅延回路の出力のタイミングで前記第１の積分回路の出力が所定の範囲にあるか否かを判断する判定回路と、前記判定回路の出力に応じた発振周波数の局部発振器を駆動するドライブ回路と、を備え、更に、前記判定回路は、前記第１の積分回路の出力と前記所定の範囲の上限及び下限の基準電圧とそれぞれ比較する第１の比較器及び第２の比較器と、前記遅延回路の出力のタイミングで、前記第１の比較器の出力及び第２の比較器の出力をそれぞれラッチ出力する第１のラッチ回路及び第２のラッチ回路と、前記第１のラッチ回路の出力及び前記第２のラッチ回路の出力を入力し、前記第１の積分回路の出力が前記所定の範囲内にあるか否かに応じた２値の信号を出力する論理回路とを備え、又は、前記判定回路は、前記第１の積分回路の出力を入力とするウインドウ型の比較特性を有する比較器と、前記遅延回路の出力のタイミングで、前記ウインドウ型の比較特性を有する比較器の出力をラッチ出力するラッチ回路とを備えることを特徴とする。

また、前記単安定回路は、前段に前記電源電圧を入力するハイパスフィルタ回路と前記ハイパスフィルタ回路の出力を所定レベルで検出するレベル検出器とを備え、前記レベル検出器の出力によりトリガされ、前記レベル検出器は、ヒステリシス特性を有するスイッチング回路で構成されることを特徴とする。
また、前記発明の前記遅延回路は、前記単安定回路の出力に基づき積分する第２の積分回路と、前記第２の積分回路の出力を特定レベルで検出するレベル検出器と、前記レベル検出器の出力を微分する微分回路と、前記微分回路の微分出力を全波整流する整流回路とを備えることを特徴とする。
本発明の衛星放送用コンバータのスイッチ回路は、ディジタル回路によっても構成可能であり、その際前記第１の積分回路は、クロック信号を計数するアップダウンカウンタ回路で構成されたことを特徴とする。

本発明によれば、衛星放送用チューナから送出されるバンド切替用パルス信号をその信号レベルを判断して検出するのではなく、周波数値を直接判断してその有無を検出するものであるから、スパイクノイズ等のレベルの大きい信号によりスイッチ回路が誤動作することを防止できる。

特に、スイッチ回路へ入力する信号の周波数が所定の周波数範囲内にあるか否かを、周波数を電圧に変換して周波数検出（比較）することによりバンド切替用パルス信号の有無を判断するものであるから、予定する周波数外の周波数成分や単発の信号に基づく誤動作を防止することが可能である。

更に、入力信号の周波数を電圧に変換し、該電圧を所定の電圧範囲か否かを入力信号の到来以降の所定時間後の最適なタイミングで検出することにより、高い周波数を誤検出することを防止することが可能である。

本発明によれば、ＡＭ検波出力の周波数対振幅の傾斜特性を利用するものと比べて、パルス信号の検出／非検出の識別感度の高い急峻な検出特性が実現される。また、周波数電圧変換回路の出力を２つの閾値と比較するウインドウ型コンパレータを使用することにより、前記周波数値の識別範囲を高精度に設定することができるとともに、２つの閾値を制御可能に構成することによりパルス信号の検出／非検出の識別範囲を自由に設定することが可能である。

また、スイッチ回路に入力する信号の信号振幅に関しては、レベル検出器を使用して所定レベル以上の信号振幅の信号のみを周波数電圧変換回路に入力することにより、低いノイズによる誤動作を防止することを可能としている。特に、レベル検出器の入力部にはハイパス特性を有する回路（増幅器）を設け、また、レベル検出器自体にはシュミット回路のような高いノイズマージンを持つヒステリシス特性を持たせることにより、所望の周波数以上かつ振幅以上の信号のみを周波数電圧変換回路に入力とすることにより周波数及び振幅の検出精度を高めることが可能である。

衛星放送の受信システムは、パラボラアンテナにより受信した信号を該アンテナに設けたＬｏｗ Ｎｏｉｓｅ Ｄｏｗｎ ｃｏｖｅｒｔｅｒ Ｂｌｏｃｋ（ＬＮＢ）の衛星放送用コンバータ（以下「ＢＳコンバータ」という）で中間周波信号に変換し、Ｓｅｔ Ｔｏｐ Ｂｏｘ（ＬＮＢ、以下「ＢＳチューナ」という）へケーブルにより伝送する構成でなり、ＢＳチューナからは前記ケーブルを介してＬＮＢに内蔵する高周波ＦＥＴ（ＧａＡｓ−ＦＥＴ）等の負バイアスを生成するための電源と制御信号とをＢＳコンバータ側に供給する構成を有する。

また、前記制御信号は電源電圧の高低２種類（１３Ｖ／１８Ｖ）の電圧による切り替えＤＣ電圧とこれに重畳した２２ＫＨｚの信号（トーン信号）とからなり、該制御信号のＤＣ電圧の切り替え及び２２ＫＨｚのトーン信号の有無により、それぞれＢＳコンバータの受信偏波及び周波数変換用の局部発振周波数の切り替えを制御する。なお、ＢＳコンバータでの電源供給は前記ＤＣ電圧より安定化電圧（８Ｖ）を出力する３端子レギュレータを使用するのが一般的である。以下、本発明の衛星放送用コンバータの一実施の形態について図面を参照して詳細に説明する。

（構成の説明）
図１は本実施の形態のＢＳコンバータのスイッチ回路を具備する構成を示すブロック図である。屋外のパラボラアンテナに設けられたＢＳコンバータ１と、ＢＳコンバータ１に同軸ケーブル（ケーブル）により接続された屋内のＢＳチューナ２とから構成される。

衛星から送信されたＢＳ信号（１２ＧＨｚ帯のマイクロ波信号）は、パラボラアンテナで反射されＢＳコンバータ１のフィードホーンを介して受信される。ＢＳコンバータ１は受信したＢＳ信号を前記ケーブルで伝送可能な１ＧＨｚの中間周波数のＢＳ信号（以下、「ＢＳ−ＩＦ信号」という）に周波数変換した後、このＢＳ−ＩＦ信号を屋内のＢＳチューナ２に供給する。

ＢＳコンバータ１の動作用の電源電圧はＢＳチューナ２から前記ケーブルを介して高い電圧値（１８Ｖ）と低い電圧値（１３Ｖ）の何れかとして供給されるとともに、前記電源電圧にはバンド切換制御用の２２±４ＫＨｚの信号（「バンド切替用パルス信号」という）がＢＳチューナ１でハイバンド（１１．７ＧＨｚ〜１２．７５ＧＨｚ）を選択する際に重畳される。ここで、バンド切替用パルス信号の２２±４ＫＨｚはＢＳ−ＩＦ信号の周波数（９５０ＭＨｚ〜２１５０ＭＨｚ）に対して非常に低い周波数でありＢＳ−ＩＦ信号には影響を与えない設定周波数である。

図１に示すＢＳコンバータ１の内部回路は、受信信号を増幅し周波数変換する受信系回路Ａと、前記周波数変換動作等を切り替える制御系回路Ｂとから構成される。
受信系回路Ａは、パラボラアンテナで反射され受信された円偏波又は垂直偏波のＢＳ信号をそれぞれ増幅する初段の増幅器と、初段の増幅器のいずれかの出力を増幅する２段目の増幅器からなる高電子移動度トランジスタ（ＨＥＭＴ）等により構成される低ノイズの高周波増幅器３１と、２段目の増幅器の出力をＢＳ−ＩＦ信号に周波数変換する周波数変換器（ミキサー）３２と、ＢＳ−ＩＦ信号を増幅する中間周波増幅器３３と、前記周波数変換器３２に対し分割された周波数に対応する周波数のローカル信号を出力する２つの局部発振器３４、３５とから構成される。

制御系回路Ｂは、ＢＳチューナ２から供給される電源電圧に重畳された前記バンド切替用パルス信号の有無を検出して検出信号を出力する周波数電圧変換回路を含む比較回路（周波数検出回路）４及び前記検出信号により前記２つの局部発振器３４、３５の何れかに動作バイアスを供給し発振を駆動するドライブ回路５とから構成されるＢＳコンバータのスイッチ回路６と、アンテナ切替回路７と、を備える。なお、アンテナ切替回路７はＢＳチューナから供給された電源電圧が前述の高い電圧値（１８Ｖ）か低い電圧値（１３Ｖ）かにより制御され、その電圧に応じてスイッチ動作を行い増幅器３１の２つの初段増幅器の何れかの高電子移動度トランジスタを動作させるようにバイアスを切り替え、円偏波又は垂直偏波の何れかのＢＳ信号の受信を選択する切替器であるが、アンテナ切替回路７のより詳細な説明は省略する。

本実施の形態では、バンド切替用パルス信号の存在が検出された場合にのみハイバンド（１１．７ＧＨｚ〜１２．７５ＧＨｚ）用の局部発振器３５が発振状態に制御され、ローバンド（１０．７ＧＨｚ〜１１．７ＧＨｚ）用の局部発振器３４は非発振状態に制御される。バンド切替用パルス信号の存在が検出されない場合には、上記とは逆にローバンド用の局部発振器３４が発振状態に制御され、ハイバンド用の局部発振器３５が非発振状態に制御される。いずれの場合も周波数変換器３２から出力される周波数変換後の信号は規定の中間周波数のＢＳ−ＩＦ信号として中間周波増幅器３３及びケーブルを介してチューナ２に出力される。

図２は、周波数電圧変換回路を備える比較回路の構成を示す図である。図２（ａ）はそのブロック構成であり、図２（ｂ）はより具体的な構成を示す図である。

図２（ａ）に示すように、本実施の形態のＢＳコンバータのスイッチ回路６は、ＢＳチューナからの２２±４ＫＨｚのバンド切替用パルス信号を増幅するハイパス構成の増幅器４１と、バンド切替用パルス信号を所定閾値（レベル）で検出するレベル検出器４２と、レベル検出器４２の出力を入力とし、その立ち上がり又は立ち下がりでトリガ（以下、立ち上がりでトリガ）される単安定回路（ワンショット回路）４３と、該単安定回路４３の出力を積分する積分回路４４と、該積分回路４４の出力と所定の基準電圧とを比較する比較器及び比較器の出力により入力信号の周波数を判断して前記バンド切替用パルス信号か否かを判断する判断回路とからなる判定回路４５と、前記判定回路４５の出力により２つの局部発振器３４、３５の発振／非発振を制御するドライブ回路４６とから構成される。

また、ＢＳコンバータのスイッチ回路６の各部のより具体的な構成は図２（ｂ）に示すように、増幅器４１には入力部にコンデンサを備えた差動増幅器でなる負帰還構成の増幅器４１１を使用し、レベル検出器４２にはヒステリシス特性を有する差動増幅器構成でなるスイッチング回路４２１を使用する。

また、単安定回路４３にはスイッチング回路４２１の出力の立ち上がりによりトリガされ、予め設定された一定期間の間、直前の出力論理レベル（Ｌｏｗレベル等）と異なる論理レベル（Ｈｉｇｈレベル等）のパルス信号を出力する機能を有し、例えばトランジスタ又は論理ゲート等で構成された単安定マルチバイブレータ等により構成される。

積分回路４４には単安定回路４３１の出力のパルス信号をタイオードを介して抵抗とコンデンサの充放電回路でなる積分回路４４１とし、該積分回路４４１は単安定回路４３１の出力を積分することにより、その周波数に応じた電圧値を出力する。

判定回路４５は、比較器として２つの差動型比較器４５１−１、４５１−２を有し、それぞれの反転入力端子及び非反転入力端子に前記積分回路４４１の出力を入力し、それぞれの非反転入力端子及び反転入力端子に上限の第１の基準電圧ＶＨと下限の第２の基準電圧ＶＬを入力した構成を備える。更に、判断回路として前記２つの差動型比較器４５１−１、４５１−２の出力の論理レベルをそれぞれラッチする２つのラッチ回路４５２−１、４５２−２と、両ラッチ回路の出力は判定結果を出力する論理積回路（ＡＮＤ回路）４５３に入力する構成を備える。また、前記ラッチ回路４５２−１、４５２−２のラッチタイミングを与える遅延回路４５４を備える。

そして前記ＡＮＤ回路４５３の出力により逆相関係の信号を出力するドライブ回路４６１を備え、前記判定結果に基づいて２つの局部発振器３４、３５の一方のみを発振状態にするように発振／非発振の切替を制御する。

本実施の形態の比較器４５１−１、４５１−２及びＡＮＤ回路４５３は、入力信号が前記高低閾値の電圧範囲でのみ２値の一方の論理レベル（Ｈｉｇｈレベル）を出力し前記電圧範囲を外れた場合には他の論理レベル（Ｌｏｗレベル）を出力するウインドウ型コンパレータ特性を有する。

（動作の説明）
次に本実施の形態の衛星放送用コンバータのスイッチ回路の動作を説明する。
図３は、本実施の形態の動作例のタイムチャートを示す図であり、図３（ａ）はＢＳコンバータ１のレベル検出器４２の出力、同図（ｂ）は単安定回路４３と積分回路４４の各出力、同図（ｃ）はＡＮＤ回路の出力である。

本実施の形態のＢＳコンバータ１のスイッチ回路６の増幅器４１は、ＢＳコンバータのケーブル接続部よりＢＳチューナ２から供給された電源電圧を入力し、増幅器４１１を介して前記電源電圧に２２±４ＫＨｚのバンド切替用パルス信号等、交流信号が含まれる場合に該信号を増幅して出力し、レベル検出器４２は図３（ｂ）に示すように電源電圧に重畳されている信号を所定閾値でレベル検出しパルス信号として出力する。

通常、レベル検出器４２の入力部に入力するノイズ等をも含む信号は、高域成分が減衰した交流状の信号であり、ＢＳチューナ２からの２２±４ＫＨｚの繰り返し周波数の本来のバンド切替用パルス信号も鈍った波形となり、図３（ａ）に示すようにレベル検出器４２により波形整形されほぼデューティファクター５０％程度のパルス信号となる。

ここで、レベル検出器４２のスイッチング閾値又は電圧比較特性としてシュミットトリガ回路のようなヒステリシス特性を持たせることにより良好なノイズマージンを得ることができ、バンド切替用パルス信号等に重畳する振幅の低いノイズ成分の影響を除去することができる。

単安定回路４３１は、図３（ｂ）に示すようにレベル検出器４２が出力する整形後の各パルスの立ち上がりでトリガされ、個々のパルスを一定幅のパルスに変換して出力し、結果的にデューティファクターを変更する。変換後のパルスのパルス幅としては、例えば２２±４ＫＨｚの繰り返し周波数のパルス信号の周期の半分以下又はそれ以上のパルス信号とすることができる。例えばレベル検出器４２が出力するパルス信号のデューティファクターは略５０％程度であり、これより小さく設定することができる。デューティファクターを極端に大きく設定すると、単安定回路４３はトリガ後の一定期間、新たなトリガに応動しないところの時間的な不感帯を生じるから高い入力信号の場合に分周動作を行うことがあり、誤動作を起こす（バンド切替用パルス信号と誤検出する）ことがあり得る。

積分回路４４は原理的には抵抗とコンデンサにより構成することができ、このように構成した積分回路４４１では単安定回路４３１からのパルス信号をそのＨｉｇｈレベルとＬｏｗレベルによりコンデンサを充放電することにより、図３（ｂ）に示すように波形の安定する所定時間後にパルス信号のデューティファクターに応じたレベルの充放電信号を出力する。

つまり、２２±４ＫＨｚのバンド切替用パルス信号の場合は、該パルス信号の最初のパルスの到来から充放電を繰り返し、デューティファクターに応じた所定のレベルの信号にまで次第に上昇して安定する。これに対し、２２±４ＫＨｚより低い周波数のパルス信号の場合は、放電期間が充電期間と比べて相対的に長いので上昇する信号のレベルは２２±４ＫＨｚの場合より低くなり、２２±４ＫＨｚより高い周波数のパルス信号の場合は、放電期間が充電期間と比べて短いので上昇する信号のレベルは２２±４ＫＨｚの場合より高くなる。

２つの比較器４５１−１、４５１−２はそれぞれ上限と下限の閾値ＶＨ、ＶＬの間に２２±４ＫＨｚのバンド切替用パルス信号の場合の上昇した充放電電圧を含むように前記閾値が設定される。比較器４５１−１、４５１−２は積分回路４４１の積分電圧が下限の閾値ＶＬより低い場合にはそれぞれＨｉｇｈレベル及びＬｏｗレベルを出力し、積分電圧が上限の閾値ＶＨより高い場合にはそれぞれＬｏｗレベル及びＨｉｇｈレベルを出力する。また、積分電圧が上限と下限の閾値ＶＨ、ＶＬの間の場合には何れの出力もＨｉｇｈレベルを出力する。２つの比較器４５１−１、４５１−２の出力はそれぞれラッチ回路４５２−１、４５２−２に入力する。

遅延回路４５４は、単安定回路４３１の出力のパルス列を入力することによりスイッチ回路６の入力部に何らかの信号列の到来を検出し、図３（ａ）（ｂ）に示すように当該パルス列の開始時点ｔ０より所定遅延時間後にラッチ回路４５２−１、４５２−２が入力をラッチするタイミング信号であるラッチタイミング信号を出力する。この遅延時間は前記パルス列により積分回路４４１の出力が上昇し安定するまでの時間を設定すると好適である。

遅延回路４５４がラッチタイミング信号を出力しラッチ回路４５２−１、４５２−２が２つの比較器４５１−１、４５１−２の出力をそれぞれラッチすると、その出力状態は本スイッチ回路６が何らかのパルス列を検出したことを意味し、ＡＮＤ回路４５３はその出力状態からスイッチ回路６に入力したパルス列がバンド切替用パルス信号か否かを判定する。

ＡＮＤ回路４５３の出力がＬｏｗレベルの場合はラッチ回路の出力の何れかがＬｏｗレベルであり、積分値は前記閾値の範囲外であることを意味し、入力信号は２２±４ＫＨｚより高いか低いかの何れかの判断結果である。ＡＮＤ回路４５３の出力がＨｉｇｈレベルの場合はラッチ回路の出力が何れもＨｉｇｈレベルであり、積分値は前記上限及び下限の閾値の間の範囲内の値を意味し、入力のパルス列は２２±４ＫＨｚ（バンド切替用パルス信号）の判断結果である。

ここで２２±４ＫＨｚより高い入力信号が到来した場合は、積分値として一旦前記上限及び下限の閾値の範囲を通過して上昇するが、当該閾値の範囲の通過時には遅延回路４５４からラッチタイミング信号が出力されることがなく、当該積分値をラッチしないからＡＮＤ回路４５３からはＨｉｇｈレベルが出力されずバンド切替用パルス信号と誤判定することが回避される。

図４は、遅延回路の例を示す図であり、図４（ａ）はその構成例、図４（ｂ）は動作例である。遅延回路４５４の構成は、単安定回路４３１の出力を積分する積分回路４６２１と、該積分回路の積分値のレベルを検出するヒステリシス特性を有するレベル検出器４６２２と、該レベル検出器の出力を微分する微分回路４６２３と、該微分出力の極性を全波整流する整流回路４６２４とで構成される。本遅延回路は以下のように動作する。

ケーブルからの信号により単安定回路４３１がパルス列を出力すると（ｂ１）、積分回路４６２１の積分値が次第に上昇し（ｂ２）、所定数のパルスが連続する場合にレベル検出器４６２２の高い閾値ＴＨｈに達してレベル検出器４６２２の出力がＨｉｇｈレベルに遷移する（ｂ３）。また、パルス列が停止した場合は積分値が次第に下降し（ｂ２）、レベル検出器４６２２の低い閾値ＴＨｌに達するとレベル検出器４６２２の出力がＬｏｗレベルに遷移する（ｂ３）。

微分回路４６２３はレベル検出器４６２２の出力（ｂ３）の前後縁から微分信号を出力し、整流回路４６２４は前後縁からの微分信号を全波整流してラッチタイミング信号（ｂ４）を出力する。ラッチタイミング信号（ｂ５）の２つのパルスは、ケーブルに到来した信号によるパルス列の発生時と停止時の判断に利用される。

本遅延回路ではラッチタイミング信号（ｂ４）のパルス列の開始からの遅延時間は、連続したパルス列の入力に対し、該パルス列の繰り返し周波数が高いほど短くなる傾向があるが、積分回路の時定数を所定値以上に設定することによりバンド切替用パルス信号の検出への影響は回避できる。

ドライブ回路４６１はＡＮＤ回路４５３の出力により逆相関係の駆動信号を出力し、それぞれ２つの局部発振器３４、３５の一方の局部発振器のみを発振状態に駆動する。

以上の動作により、ＢＳコンバータ１は電源電圧に該バンド切替用パルス信号が重畳されている場合にはハイバンド帯を規定の中間周波数に変換し、前記バンド切替用パルス信号が重畳されていない場合にはローバンド帯を規定の中間周波数に変換する。

図５は、ＢＳコンバータのスイッチ回路６のスイッチ特性（振幅―周波数特性）を示す図である。縦軸に振幅を横軸に周波数をとっている。本実施の形態では図５（ａ）に示すように、２２±４ＫＨｚの上下の所定の周波数箇所で振幅が急峻に切り替わるスイッチング特性を有している。図５（ｂ）は従来のフィルタ及びＡＭ検波を利用するスイッチ特性を示しており、ＡＭ検波のフィルタのなだらかな傾斜特性により切替点は鈍った特性となる。本実施の形態の特性はＡＭ検波を利用するものと比べてバンド切替パルス信号の有無に対し高い精度の検出感度を示すことが分かる。

以上の本実施の形態は具体的な回路構成において各種の変更が可能である。例えば積分回路４４１に抵抗及びコンデンサの充放電回路を用いた例を説明したが、回路のＩＣ化等のためには小容量のコンデンサを定電流回路で充放電する構成とすると好適である。また、遅延回路としては各種の回路が採用可能である。

図６は定電流構成の充放電回路を採用した例を示す図である。高電位側に抵抗Ｒ１を介してエミッタを接続したｎｐｎ型の差動対トランジスタＱ１、Ｑ２でなる電流切替スイッチと、低電位側に抵抗Ｒ２を介してエミッタを接続したｐｎｐ型の差動対トランジスタＱ３、Ｑ４でなる電流切替スイッチを互いにコレクタを共通接続し、共通接続したトランジスタＱ１、Ｑ３のコレクタを接地し、トランジスタＱ２、Ｑ４のコレクタを充放電用のコンデンサに接続し、トランジスタＱ２、Ｑ４のベースに固定バイアスを与え、トランジスタＱ１、Ｑ３のベースにスピードアップコンデンサ回路等を介して単安定回路の出力を印加する構成を備える。

充電側の差動対トランジスタＱ１、Ｑ２の電流ｉに対し、放電側の差動対トランジスタＱ３、Ｑ４の電流をｉ／Ｍ（Ｍ：正の整数、Ｍ＞１）とすると、パルスのＨｉｇｈレベルではトランジスタＱ１、Ｑ４がオフ、Ｑ２、Ｑ３がオンでコンデンサはトランジスタＱ２からの電流ｉで充電され、パルスのＬｏｗレベルではトランジスタＱ１〜Ｑ４のオン、オフ関係が逆になり、コンデンサはトランジスタＱ４への電流ｉ／Ｍで放電される。小容量のコンデンサにより充放電電圧の発生が可能である。

図７は、遅延回路の他の例を示す図であり、図７（ａ）はその構成例、図７（ｂ）は動作例である。遅延回路の構成は単安定回路４３１の出力を積分する積分回路４６２１と、該積分回路の積分値のレベルを検出するヒステリシス特性を有するレベル検出器４６２２と、該レベル検出器の出力パルスの前後縁を微分する微分整流回路４６２６と、該微分出力をトリガとして一定のパルス幅のパルスを出力する単安定回路４６２７と、該単安定回路４６２７の出力パルスの後縁を微分する後縁微分回路４６２８とからなる。この遅延回路の動作は次のとおりである。

ケーブルからの信号により単安定回路４３１がパルス列を出力すると（ｂ１）、積分回路４６２１は積分値が順次上昇し（ｂ２）、所定数のパルスが連続する場合にレベル検出器４６２２の高い閾値ＴＨｈに達してレベル検出器４６２２の出力がＨｉｇｈレベルに遷移する（ｂ３）。また、パルス列の出力が停止した場合は積分値が下降し（ｂ２）、レベル検出器４６２２の低い閾値ＴＨｌに達するとレベル検出器４６２２の出力がＬｏｗレベルに遷移する（ｂ３）。積分回路４６２１は以上の動作によりケーブル上のノイズ等の単発のパルス又はバンド切替用パルス信号の瞬断によるラッチタイミング信号の発生を防止する。

微分整流回路４６２６はレベル検出器４６２２の出力（ｂ３）の前後縁から微分信号（ｂ４）を出力し、単安定回路４６２７は、それぞれの微分信号によりトリガされ所望の時間幅のパルス（ｂ５）を出力する。後縁微分回路４６２８はパルス（ｂ５）の後縁を微分し、ラッチタイミング信号（ｂ５）を出力する。

本構成例ではラッチタイミング信号（ｂ６）の遅延時間は、連続したパルス列の入力に対し、積分回路４６２１による遅延と単安定回路４６２７の出力パルスの継続時間の合計値として与えられ、前記出力パルスの継続時間をパルス列の周期より充分大きく設定することにより、異なる周波数のパルス列に対してほぼ同様な遅延時間と見なせるようにすることができる。ラッチタイミング信号（ｂ６）の２つのパルスはケーブルに到来した信号によるパルス列の発生時と停止時の判断に利用される。

（他の実施の形態）
以上の実施の形態では本発明のスイッチ回路をアナログ的な処理により実現する構成例を示したが、本発明はカウンタ等を使用して処理するように構成することができる。

図８はかかる構成の実施の形態を示す図である。本実施の形態では図２に示す実施の形態の単安定回路をフリップフロップ（Ｆ／Ｆ）回路とカウンタ回路とにより構成し、同積分回路をアップダウン（Ｕ／Ｄ）カウンタ回路により構成したものである。

各カウンタ回路の計数用の高い周波数のクロック信号を発生する発振器４７５の出力を入力とする単安定回路４３２及びＵ／Ｄカウンタ回路４４２と、Ｕ／Ｄカウンタ回路４４２のディジタル出力と第１の基準閾値（高い閾値）と第２の基準閾値（低い閾値）に相当する２つのディジタル閾値ＤＨ、ＤＬとを比較し２値の比較結果を出力するそれぞれディジタル比較器４７１−１、４７１−２と、を備える。ディジタル比較器４７１−１、４７１−２とＡＮＤ回路４７２はディジタル値のウインドウ型コンパレータを構成し、ＡＮＤ回路４７２の出力側に１個のラッチ回路４７３を設け、遅延回路４７４は単安定回路４３２の出力を入力しパルス列の開始及び停止から一定時間後に前記ラッチ回路４７３へのラッチタイミング信号を出力する。

なお遅延回路４７４自体もアップダウン（Ｕ／Ｄ）カウンタ回路により構成することができる。その場合はＵ／Ｄカウンタ回路４４２と同様に発振器４７５からのクロック信号を入力し、単安定回路４３２の出力レベルに応じてアップ／ダウン計数を行い積分機能を与え、カウント値を２つの閾値を有するヒステリシス特性を与えたディジタル比較器により図４と同様なラッチタイミング信号を出力するように構成する。

本実施の形態の単安定回路４３２はレベル検出回路４２１からのパルスによりＦ／Ｆ回路がセットされるとＦ／Ｆ回路の出力の反転によりカウンタ回路が発振器４７５からの高い周波数のクロック信号を計数し、計数値が所定値に達するとキャリー信号によりＦ／Ｆ回路をリセットする。Ｆ／Ｆ回路のセットからリセットの間のクロック信号の計数時間に相当するパルス幅のＨｉｇｈレベルの単安定出力を発生する。また、Ｕ／Ｄカウンタ回路４４２は、単安定回路のＨｉｇｈレベルのパルス期間にアップカウントし、Ｌｏｗレベルの期間にダウンカウントするようにアップ／ダウン制御端子（Ｕ／Ｄ）が単安定回路の出力で制御される。例えば発振器４７５からはＮ対１の関係の高低２つの周波数のクロック信号を入力し、アップカウントをダウンカウントよりＮ倍の計数となるように２つのクロック信号を切り替えて計数することにより、図２に示す積分回路の動作と類似のディジタル的な積分動作を行い、ディジタル比較器４７１−１、４７１−２へ計数値を出力する。

ディジタル比較器４７１−１、４７１−２とＡＮＤ回路４７２はウインドウ型コンパレータを構成し、ＢＳチューナ２のケーブルから入力する信号の周波数に応じ、Ｕ／Ｄカウンタ回路４４２が２つのディジタル閾値ＤＨ、ＤＬの間のディジタル値を出力するか否かにより、ＡＮＤ回路４７２の出力レベルが切り替わる。しかし、遅延回路４７４が出力するラッチタイミング信号の遅延時間として、バンド切替用パルス信号の周波数の場合にのみＵ／Ｄカウンタ回路４４２の出力のディジタル値が前記２つのディジタル閾値ＤＨ、ＤＬの間となる時点までに設定されることにより、バンド切替用パルス信号の場合にのみラッチ回路４７３はＨｉｇｈレベル等の予定された論理状態をラッチしドライブ回路４６１にバンド切替用パルス信号の検出結果を出力する。ウインドウ型コンパレータ特性の２つのディジタル閾値ＤＨ、ＤＬは制御可能に構成することによりパルス信号の検出／非検出の識別範囲を適宜設定することが可能である。

本実施の形態の衛星放送用コンバータのスイッチ回路を具備する受信系の構成を示すブロック図である。 周波数電圧変換回路を備える比較回路の構成を示す図である。 本実施の形態の動作原理を示す図である。 遅延回路の構成及び動作例を示す図である。 衛星放送用コンバータのスイッチ回路のスイッチ特性を示す図である。 ＩＣ化に適した充放電回路を示す図である。 他の遅延回路の構成及び動作例を示す図である。 本発明の他の実施の形態の構成を示す図である。 従来の技術を示す図である。

符号の説明

１ ＢＳコンバータ
２ ＢＳチューナ
３１ 高周波増幅器（低ノイズ増幅器）
３３ ＢＳ−ＩＦ増幅器
３２ ミキサー
３４ ローバンド局部発振器
３５ ハイバンド局部発振器
４ スイッチ回路
４１、４１１ 高域通過型増幅器
４２、４２１ レベル検出器
４４２ アップダウンカウンタ回路
４３、４３１、４３２ 単安定回路
４４、４４１ 積分回路
４５ 判定回路
４６、４６１ ドライブ回路
４５１−１、４５１−２ 比較器
４５２−１、４５２−２、４７３ ラッチ回路
４５３、４７３ ＡＮＤ回路
４５４、４７４ 遅延回路
４７５ 発振器
５ ドライブ回路
６ スイッチ回路
７ アンテナ切替回路
Ｑ１〜Ｑ４ バイポーラ型トランジスタ

Claims (7)

1. 衛星放送用コンバータに内蔵された異なる発振周波数を有する２つの局部発振器を、衛星放送用チューナから送出される電源電圧に所定周波数のバンド切替用パルス信号が重畳されているか否かに応じて切り替える衛星放送用コンバータのスイッチ回路であって、
   前記衛星放送用チューナからの前記電源電圧を入力し、入力パルスを所定の時間幅のパルスに変換する単安定回路と、前記単安定回路の出力に基づき積分し、前記単安定回路の出力のデューティファクターに応じたレベルの信号を出力する第１の積分回路と、前記単安定回路の出力を入力する遅延回路を有し前記遅延回路の出力のタイミングで前記第１の積分回路の出力が所定の範囲にあるか否かを判断する判定回路と、前記判定回路の出力に応じた発振周波数の局部発振器を駆動するドライブ回路と、を備えることを特徴とする衛星放送用コンバータのスイッチ回路。
2. 前記判定回路は、前記第１の積分回路の出力と前記所定の範囲の上限及び下限の基準電圧とそれぞれ比較する第１の比較器及び第２の比較器と、前記遅延回路の出力のタイミングで、前記第１の比較器の出力及び第２の比較器の出力をそれぞれラッチ出力する第１のラッチ回路及び第２のラッチ回路と、前記第１のラッチ回路の出力及び前記第２のラッチ回路の出力を入力し、前記第１の積分回路の出力が前記所定の範囲内にあるか否かに応じた２値の信号を出力する論理回路とを備えることを特徴とする請求項１記載の衛星放送用コンバータのスイッチ回路。
3. 前記判定回路は、前記第１の積分回路の出力を入力とするウインドウ型の比較特性を有する比較器と、前記遅延回路の出力のタイミングで、前記ウインドウ型の比較特性を有する比較器の出力をラッチ出力するラッチ回路とを備えることを特徴とする請求項１記載の衛星放送用コンバータのスイッチ回路。
4. 前記単安定回路は、前段に前記電源電圧を入力するハイパスフィルタ回路と前記ハイパスフィルタ回路の出力を所定レベルで検出するレベル検出器とを備え、前記レベル検出器の出力によりトリガされることを特徴とする請求項１、２又は３記載の衛星放送用コンバータのスイッチ回路。
5. 前記レベル検出器は、ヒステリシス特性を有するスイッチング回路で構成されることを特徴とする請求項４記載の衛星放送用コンバータのスイッチ回路。
6. 前記遅延回路は、前記単安定回路の出力に基づき積分する第２の積分回路と、前記第２の積分回路の出力を特定レベルで検出するレベル検出器と、前記レベル検出器の出力を微分する微分回路と、前記微分回路の微分出力を全波整流する整流回路とを備えることを特徴とする請求項１ないし５の何れかの請求項記載の衛星放送用コンバータのスイッチ回路。
7. 前記第１の積分回路は、クロック信号を計数するアップダウンカウンタ回路で構成されたことを特徴とする請求項１ないし６の何れかの請求項記載の衛星放送用コンバータのスイッチ回路。

Images