JPS6329850B2 - - Google Patents

Info

Publication number
JPS6329850B2
JPS6329850B2 JP55087000A JP8700080A JPS6329850B2 JP S6329850 B2 JPS6329850 B2 JP S6329850B2 JP 55087000 A JP55087000 A JP 55087000A JP 8700080 A JP8700080 A JP 8700080A JP S6329850 B2 JPS6329850 B2 JP S6329850B2
Authority
JP
Japan
Prior art keywords
frequency
tuning
automatic
down counter
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55087000A
Other languages
English (en)
Other versions
JPS5710523A (en
Inventor
Hideji Takebe
Hiroshi Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8700080A priority Critical patent/JPS5710523A/ja
Publication of JPS5710523A publication Critical patent/JPS5710523A/ja
Publication of JPS6329850B2 publication Critical patent/JPS6329850B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/18Automatic scanning over a band of frequencies
    • H03J7/20Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element
    • H03J7/28Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Description

【発明の詳細な説明】 本発明はテレビジヨン受像機及びFM、AMラ
ジオ受信機等に利用できる自動掃引デイジタル同
調回路に関するものである。
近年、テレビジヨン受像機及びFM、AMラジ
オ受信機等において、同調回路の容量に可変容量
ダイオードを用い、これに同調電圧を加えて同調
をとる電子同調チユーナが主流となつてきたが、
可変容量ダイオードに与える同調電圧をデイジタ
ル量として処理するいわゆるボルテージ・シンセ
サイザ方式により、同調周波数を自動掃引させて
放送局をとらえる(以下「サーチ機能」という。)
ことのできる機種が出回つて来た。
以下、第1図に示す従来の自動掃引デイジタル
同調回路についてサーチ機能を説明する。
第1図において、スイツチ手段1から自動掃引
制御回路2に信号が送られ、これによつて自動掃
引制御回路2はアツプダウンカウンタ3にパルス
を供給しアツプカウントさせる。アツプダウンカ
ウンタ3のデイジタル出力はデイジタル/アナロ
グ(D/A)変換器4に送られて、直流電圧に変
換され、そのアナログ出力は、電子同調チユーナ
5に印加されて同調周波数が与えられる。アツプ
ダウンカウンタ3がアツプカウントすると同調周
波数は高周波数側へ掃引される。6は自動周波数
微調整(AFC)回路である。
同調周波数が掃引されて放送電波の存在する付
近に来たとき掃引を停止する。第2図はこの判定
回路の一例を示す回路図、第3図a,bおよびc
はその動作を説明するための信号波形図である。
第2図において、11および12は電圧比較器、
13は同調点近傍においてS字カーブの変化をす
るAFC電圧の印加端子、14および15はそれ
ぞれ電圧比較器11および12への基準電圧供給
端子、16および17はそれぞれの比較出力端子
である。端子14には基準電圧V1、端子15に
は基準電圧V2が供給され、端子13には第3図
aに実線で示すようなAFC電圧が印加される。
AFC電圧の基準電圧をV0とすると、V1>V0>V2
に選ばれている。電圧比較器11の出力は、
AFC電圧が基準電圧V1より低いときは“L”レ
ベルとなり、AFC電圧がV1より高いときは“H”
レベルとなる。また、電圧比較器12の出力は、
AFC電圧が基準電圧V2より高ければ“L”レベ
ル、AFC電圧がV2より低ければ“H”レベルに
なる。したがつて、AFC電圧のS字カーブに対
して出力端子16および17の出力レベルは、そ
れぞれ第3図bおよびcに示すようになる。
同調周波数が高周波数側へ掃引されてAFC電
圧のS字カーブに近づくと、まず、図示A点で出
力端子16の出力が“H”レベルになり、続いて
図示B点で“L”レベルになる。そして更に続い
て、図示D点で出力端子17の出力が“L”レベ
ルから“H”レベルになる。この状態を判定して
掃引を停止させれば、その時の同調周波数は
AFC電圧のS字カーブのD点近傍にすることが
できる。
この後、自動周波数微調整回路6を働かせて、
同調周波数を最適同調点C点に引き込むことにな
る。第4図に自動周波数微調整回路6の具体例を
示す。
第4図において、18,19はアンドゲート、
20はパルス発生回路であり、アンドゲート18
は、電圧比較器11の出力端子16の出力が
“H”レベルの時開いて、パルス発生器20から
パルスをアツプダウンカウンタ3に印加して、ア
ツプカウントさせる。一方、アンドゲート19
は、電圧比較器12の出力端子17の出力が
“H”レベルの時開いて、アツプダウンカウンタ
3にパルスを印加して、ダウンカウントさせる。
したがつて、上記自動周波数微調整回路6によれ
ば、第3図aにおいて同調周波数がA点からE点
の間にあれば、最適同調点C点に引き込むことが
できる。
ところで、アツプダウンカウンタ3のデイジタ
ル情報をD/A変換器4を介してアナログ量に変
換する際に時間遅れが発生する。また、同調周波
数に対するAFC電圧の応答の遅れがある。した
がつて、同調周波数を高周波数側に掃引して行き
上記のように放送電波の付近、すなわち第3図a
のD点で停止させたとき、上記時間遅れのために
アツプダウンカウンタ3のデイジタル出力は、
D/A変換器4のアナログ出力に対応する値より
も上にある。このため、引き続き、自動周波数微
調整回路6を働かせる時に、D/A変換器4の直
流電圧出力は高い方、すなわち高周波数側にずれ
てしまう。一般にAFC電圧のS字カーブにおい
てA点、B点間の周波数幅は広いが、D点、E点
間の周波数幅は狭い。したがつて、掃引を停止
し、自動周波数微調整回路6を働かせた時、同調
周波数がE点より高周波数側にずれて、C点への
引き込みができなくなる。また、これを防ぐため
に、掃引するスピードを遅くすると、全周波数範
囲を掃引するのに要する時間が長くなるという欠
点があつた。
本発明は、以上のような欠点に鑑みてなされた
もので、掃引スピードを遅くすることなく、確実
に最適同調周波数を見つけ出す自動掃引デイジタ
ル同調回路を提供するものである。
第5図は本発明の一実施例を示すブロツク回路
構成図である。スイツチ手段1によつて自動掃引
制御回路2からアツプダウンカウンタ3にアツプ
パルスが送られ、アツプダウンカウンタ3はアツ
プカウントし、そのデイジタル出力はD/A変換
器4を介して直流電圧に変換されて、チユーナ5
の可変容量ダイオードに印加されて、チユーナ5
の同調周波数は高周波数側に掃引される。同調周
波数が前述したようにAFC電圧のS字カーブの
D点のところに来ると、掃引を停止する。この時
アツプダウンカウンタ3のデイジタル出力はD/
A変換の時間遅れ及びAFC電圧の応答の遅れの
ために、D点より高周波数側の点に対応する値に
なつているが、図示しない制御線により自動掃引
制御回路2からアツプダウンカウンタ3の停止信
号を受けた時ダウンパルス印加手段7はアツプダ
ウンカウンタ3にダウンパルスを送ることにより
アツプダウンカウンタ3のデイジタル出力はA点
からE点の範囲内の周波数に対応する値に減じ
る。したがつて、引き続いて働く自動周波数微調
整回路6により、同調周波数を最適同調点C点に
引き込むことができる。
第6図にダウンパルス印加手段7の具体例を示
す。第6図において、21はアンドゲート、22
はその一方の入力端子、23はパルス発生回路で
ある。同調周波数がAFC電圧のS字カーブのD
点になると掃引は停止し、入力端子22への入力
信号は“L”レベルから“H”レベルになる。端
子22の電位が“H”レベルになると、パルス発
生回路23から出力されるパルスは、アンドゲー
ト21を介してアツプダウンカウンタ3に印加さ
れ、アツプダウンカウンタ3はダウンカウントす
る。端子22の電位は所定の時間経過すると
“H”から“L”になり、アツプダウンカウンタ
3に印加されるダウンパルスは停止する。この
時、アツプダウンカウンタ3をダウンさせる値
は、端子22の電位が“H”になつている時間で
制御することができ、システムの設計を行う際、
自動掃引のスピード、D/A変換による時間遅
れ、及びAFC電圧の応答の遅れ等を考慮して容
易に決定することができる。
以上のように、本発明によれば、同調周波数の
自動掃引の停止後、その掃引を少し引きもどし、
自動掃引の行き過ぎを補正するようにしたので、
同調周波数の掃引スピードを減じることなしに、
確実に放送電波をとらえ、最適同調点に引き込む
自動掃引デイジタル同調回路を構成することがで
きる。
【図面の簡単な説明】
第1図は従来の自動掃引デイジタル同調回路を
示すブロツク構成図、第2図はこの従来例におけ
る同調周波数が放送電波周波数の近傍になつたこ
とを判定する判定回路の一例を示す回路図、第3
図a,bおよびcはその動作を説明するための信
号波形図、第4図は上記従来例における自動周波
数微調整回路の具体例を示す回路図、第5図は本
発明の一実施例を示すブロツク回路構成図、第6
図はこの実施例におけるダウンパルス印加手段の
具体例を示す回路図である。 図において、1はスイツチ手段、2は自動掃引
制御回路、3はアツプダウンカウンタ、4はデイ
ジタル/アナログ変換器、5は電子同調チユー
ナ、6は自動周波数微調整回路、7はダウンパル
ス印加手段である。なお、図中同一符号は同一ま
たは相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 パルス信号の供給を受けてこのパルス信号を
    カウントアツプまたはカウントダウンするアツプ
    ダウンカウンタ、このアツプダウンカウンタのデ
    イジタル出力信号を直流電圧に変換するデイジタ
    ル/アナログ変換器、上記直流電圧が同調電圧の
    少なくとも一部として加えられる電子同調チユー
    ナ、スイツチ手段の制御の下に上記アツプダウン
    カウンタをカウントアツプさせ、上記電子同調チ
    ユーナの同調周波数が所定受信周波数の近傍に達
    したとき上記カウントアツプを停止させる自動掃
    引制御回路、および上記アツプダウンカウンタの
    カウントアツプの停止による同調周波数の自動掃
    引の停止後に上記電子同調チユーナの同調周波数
    を微調整して上記所定受信周波数に一致させる自
    動周波数微調整回路を備えたものにおいて、上記
    自動掃引制御回路による同調周波数の自動掃引の
    停止信号を受けて上記アツプダウンカウンタを所
    定値だけカウントダウンさせるダウンパルス印加
    手段を設け、このダウンパルス印加手段による上
    記アツプダウンカウンタのカウントダウン後に、
    上記自動周波数微調整回路を働かせるようにした
    ことを特徴とする自動掃引デイジタル同調回路。
JP8700080A 1980-06-23 1980-06-23 Automatic sweep digital tuning circuit Granted JPS5710523A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8700080A JPS5710523A (en) 1980-06-23 1980-06-23 Automatic sweep digital tuning circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8700080A JPS5710523A (en) 1980-06-23 1980-06-23 Automatic sweep digital tuning circuit

Publications (2)

Publication Number Publication Date
JPS5710523A JPS5710523A (en) 1982-01-20
JPS6329850B2 true JPS6329850B2 (ja) 1988-06-15

Family

ID=13902598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8700080A Granted JPS5710523A (en) 1980-06-23 1980-06-23 Automatic sweep digital tuning circuit

Country Status (1)

Country Link
JP (1) JPS5710523A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0683506U (ja) * 1993-05-17 1994-11-29 住友エール株式会社 電気式フォ−クリフトにおけるバッテリの安全ロック機構

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61280114A (ja) * 1985-06-04 1986-12-10 Mitsubishi Electric Corp 自動掃引デイジタル同調回路
US5348397A (en) * 1993-03-29 1994-09-20 Ferrari R Keith Medical temperature sensing probe

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5459816A (en) * 1977-10-21 1979-05-14 Hitachi Ltd Tuning voltage sweep circuit
JPS54123806A (en) * 1978-03-17 1979-09-26 Sanyo Electric Co Ltd Digital preset tuner

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5459816A (en) * 1977-10-21 1979-05-14 Hitachi Ltd Tuning voltage sweep circuit
JPS54123806A (en) * 1978-03-17 1979-09-26 Sanyo Electric Co Ltd Digital preset tuner

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0683506U (ja) * 1993-05-17 1994-11-29 住友エール株式会社 電気式フォ−クリフトにおけるバッテリの安全ロック機構

Also Published As

Publication number Publication date
JPS5710523A (en) 1982-01-20

Similar Documents

Publication Publication Date Title
EP0028100B1 (en) Tuning control apparatus for a receiver
US4241450A (en) Automatic turn-off apparatus for a radio or television receiver
GB2083721A (en) Circuit for synchronising a sawtooth oscillator
JPS6329850B2 (ja)
US4240115A (en) Channel selection voltage generator
JPS6329851B2 (ja)
US4262364A (en) Electronic digital channel-selecting apparatus
JPS6249768B2 (ja)
US4348770A (en) Manual channel selection apparatus
US4380825A (en) Automatic sweep digital tuning circuit
JPH04501640A (ja) サテライト無線受信機
JPS6329852B2 (ja)
US4249259A (en) Digital channel selection apparatus
CA1322024C (en) Afc apparatus
JP2720440B2 (ja) 自動周波数調整装置
JPS6338582Y2 (ja)
JPS5936030Y2 (ja) 掃引受信機
JPS627729B2 (ja)
USRE31335E (en) Search tuning system for television receiver
JPS6114232Y2 (ja)
JPS5955619A (ja) 手動デイジタル同調回路
JPH0417510B2 (ja)
JPS6111027B2 (ja)
JPS6246337Y2 (ja)
JPH0225566B2 (ja)