JPS6329852B2 - - Google Patents
Info
- Publication number
- JPS6329852B2 JPS6329852B2 JP12561280A JP12561280A JPS6329852B2 JP S6329852 B2 JPS6329852 B2 JP S6329852B2 JP 12561280 A JP12561280 A JP 12561280A JP 12561280 A JP12561280 A JP 12561280A JP S6329852 B2 JPS6329852 B2 JP S6329852B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- tuning
- automatic
- down counter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 9
- 238000010408 sweeping Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/18—Automatic scanning over a band of frequencies
- H03J7/20—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element
- H03J7/24—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using varactors, i.e. voltage variable reactive diodes
- H03J7/26—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using varactors, i.e. voltage variable reactive diodes in which an automatic frequency control circuit is brought into action after the scanning action has been stopped
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/18—Automatic scanning over a band of frequencies
- H03J7/20—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element
- H03J7/28—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element using counters or frequency dividers
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明はテレビジヨン受像機及びFM、AMラ
ジオ受信機等に利用できる自動掃引デイジタル同
調回路に関するものである。
ジオ受信機等に利用できる自動掃引デイジタル同
調回路に関するものである。
近年、テレビジヨン受像機及びFM、AMラジ
オ受信機等において、同調回路の容量に可変容量
ダイオードを用い、これに同調電圧を加えて同調
をとる電子同調チユーナが主流となつてきたが、
可変容量ダイオードに与える同調電圧をデイジタ
ル量として処理するいわゆるボルテージ・シンセ
サイザ方式により、同調周波数を自動掃引させて
放送局をとらえる（以下「サーチ機能」という。）
ことのできる機種が出回つて来た。
オ受信機等において、同調回路の容量に可変容量
ダイオードを用い、これに同調電圧を加えて同調
をとる電子同調チユーナが主流となつてきたが、
可変容量ダイオードに与える同調電圧をデイジタ
ル量として処理するいわゆるボルテージ・シンセ
サイザ方式により、同調周波数を自動掃引させて
放送局をとらえる（以下「サーチ機能」という。）
ことのできる機種が出回つて来た。
以下、第１図に示す従来の自動掃引デイジタル
同調回路についてサーチ機能を説明する。
同調回路についてサーチ機能を説明する。
第１図において、スイツチ手段１から自動掃引
制御回路２に信号が送られ、これによつて自動掃
引制御回路２はアツプダウンカウンタ３にパルス
を供給しアツプカウントさせる。アツプダウンカ
ウンタ３のデイジタル出力はデイジタル／アナロ
グ（Ｄ／Ａ）変換器４に送られて、直流電圧に変
換され、そのアナログ出力は、同調電圧の少なく
とも一部として電子同調チユーナ５に印加されて
同調周波数が与えられる。アツプダウンカウンタ
３がアツプカウントすると同調周波数は高周波数
側へ掃引される。６は自動周波数微調整（AFC）
回路である。
制御回路２に信号が送られ、これによつて自動掃
引制御回路２はアツプダウンカウンタ３にパルス
を供給しアツプカウントさせる。アツプダウンカ
ウンタ３のデイジタル出力はデイジタル／アナロ
グ（Ｄ／Ａ）変換器４に送られて、直流電圧に変
換され、そのアナログ出力は、同調電圧の少なく
とも一部として電子同調チユーナ５に印加されて
同調周波数が与えられる。アツプダウンカウンタ
３がアツプカウントすると同調周波数は高周波数
側へ掃引される。６は自動周波数微調整（AFC）
回路である。
同調周波数が掃引されて放送電波の存在する付
近に来たとき掃引を停止する。第２図はこの判定
回路の一例を示す回路図、第３図ａ，ｂおよびｃ
はその動作を説明するための信号波形図である。
第２図において、１１および１２は電圧比較器、
１３は同調点近傍においてＳ字カーブの変化をす
るAFC電圧の印加端子、１４および１５はそれ
ぞれ電圧比較器１１および１２への基準電圧供給
端子、１６および１７はそれぞれの比較出力端子
である。端子１４には基準電圧V1、端子１５に
は基準電圧V2が供給され、端子１３には第３図
ａに実線で示すようなAFC電圧が印加される。
AFC電圧の基準電圧をV0とすると、V1＞V0＞V2
に選ばれている。電圧比較器１１の出力は、
AFC電圧が基準電圧V1より低いときは“Ｌ”レ
ベルとなり、AFC電圧がV1より高いときは“Ｈ”
レベルとなる。また、電圧比較器１２の出力は、
AFC電圧が基準電圧V2より高ければ“Ｌ”レベ
ル、AFC電圧がV2より低ければ“Ｈ”レベルに
なる。したがつて、AFC電圧のＳ字カーブに対
して出力端子１６および１７の出力レベルは、そ
れぞれ第３図ｂおよびｃに示すようになる。
近に来たとき掃引を停止する。第２図はこの判定
回路の一例を示す回路図、第３図ａ，ｂおよびｃ
はその動作を説明するための信号波形図である。
第２図において、１１および１２は電圧比較器、
１３は同調点近傍においてＳ字カーブの変化をす
るAFC電圧の印加端子、１４および１５はそれ
ぞれ電圧比較器１１および１２への基準電圧供給
端子、１６および１７はそれぞれの比較出力端子
である。端子１４には基準電圧V1、端子１５に
は基準電圧V2が供給され、端子１３には第３図
ａに実線で示すようなAFC電圧が印加される。
AFC電圧の基準電圧をV0とすると、V1＞V0＞V2
に選ばれている。電圧比較器１１の出力は、
AFC電圧が基準電圧V1より低いときは“Ｌ”レ
ベルとなり、AFC電圧がV1より高いときは“Ｈ”
レベルとなる。また、電圧比較器１２の出力は、
AFC電圧が基準電圧V2より高ければ“Ｌ”レベ
ル、AFC電圧がV2より低ければ“Ｈ”レベルに
なる。したがつて、AFC電圧のＳ字カーブに対
して出力端子１６および１７の出力レベルは、そ
れぞれ第３図ｂおよびｃに示すようになる。
同調周波数が高周波数側へ掃引されてAFC電
圧のＳ字カーブに近づくと、まず、図示Ａ点で出
力端子１６の出力が“Ｈ”レベルになり、続いて
図示Ｂ点で“Ｌ”レベルになる。そして更に続い
て、図示Ｄ点で出力端子１７の出力が“Ｌ”レベ
ルから“Ｈ”レベルになる。この状態を判定して
掃引を停止させれば、その時の同調周波数は
AFC電圧のＳ字カーブのＤ点近傍にすることが
できる。
圧のＳ字カーブに近づくと、まず、図示Ａ点で出
力端子１６の出力が“Ｈ”レベルになり、続いて
図示Ｂ点で“Ｌ”レベルになる。そして更に続い
て、図示Ｄ点で出力端子１７の出力が“Ｌ”レベ
ルから“Ｈ”レベルになる。この状態を判定して
掃引を停止させれば、その時の同調周波数は
AFC電圧のＳ字カーブのＤ点近傍にすることが
できる。
この後、自動周波数微調整回路６を働かせて、
同調周波数を最適同調点Ｃ点に引き込むことにな
る。第４図に自動周波数微調整回路６の具体例を
示す。
同調周波数を最適同調点Ｃ点に引き込むことにな
る。第４図に自動周波数微調整回路６の具体例を
示す。
第４図において、１８，１９はアンドゲート、
２０はパルス発生回路であり、アンドゲート１８
は、電圧比較器１１の出力端子１６の出力が
“Ｈ”レベルの時開いて、パルス発生器２０から
パルスをアツプダウンカウンタ３に印加して、ア
ツプカウントさせる。一方、アンドゲート１９
は、電圧比較器１２の出力端子１７の出力が
“Ｈ”レベルの時開いて、アツプダウンカウンタ
３にパルスを印加して、ダウンカウントさせる。
したがつて、上記自動周波数微調整回路６によれ
ば、第３図ａにおいて同調周波数がＡ点からＥ点
の間にあれば、最高同調点Ｃ点に引き込むことが
できる。
２０はパルス発生回路であり、アンドゲート１８
は、電圧比較器１１の出力端子１６の出力が
“Ｈ”レベルの時開いて、パルス発生器２０から
パルスをアツプダウンカウンタ３に印加して、ア
ツプカウントさせる。一方、アンドゲート１９
は、電圧比較器１２の出力端子１７の出力が
“Ｈ”レベルの時開いて、アツプダウンカウンタ
３にパルスを印加して、ダウンカウントさせる。
したがつて、上記自動周波数微調整回路６によれ
ば、第３図ａにおいて同調周波数がＡ点からＥ点
の間にあれば、最高同調点Ｃ点に引き込むことが
できる。
ところで、アツプダウンカウンタ３のデイジタ
ル情報をＤ／Ａ変換器４を介してアナログ量に変
換する際に時間遅れが発生する。また、同調周波
数に対するAFC電圧の応答の遅れがある。した
がつて、同調周波数を高周波数側に掃引して行き
上記のように放送電波の付近、すなわち第３図ａ
のＤ点で停止させたとき、上記時間遅れのために
アツプダウンカウンタ３のデイジタル出力は、
Ｄ／Ａ変換器４のアナログ出力に対応する値より
も上にある。このため、引き続き、自動周波数微
調整回路６を働かせる時に、Ｄ／Ａ変換器４の直
流電圧出力は高い方、すなわち高周波数側にずれ
てしまう。一般にAFC電圧のＳ字カーブにおい
てＡ点、Ｂ点間の周波数幅は広いが、Ｄ点、Ｅ点
間の周波数幅は狭い。したがつて、掃引を停止
し、自動周波数微調整回路６を働かせた時、同調
周波数がＥ点より高周波側にずれて、Ｃ点への引
き込みができなくなる。また、これを防ぐため
に、掃引するスピードを遅くすると、受信可能な
全周波数範囲を掃引するのに要する時間が長くな
るという欠点があつた。
ル情報をＤ／Ａ変換器４を介してアナログ量に変
換する際に時間遅れが発生する。また、同調周波
数に対するAFC電圧の応答の遅れがある。した
がつて、同調周波数を高周波数側に掃引して行き
上記のように放送電波の付近、すなわち第３図ａ
のＤ点で停止させたとき、上記時間遅れのために
アツプダウンカウンタ３のデイジタル出力は、
Ｄ／Ａ変換器４のアナログ出力に対応する値より
も上にある。このため、引き続き、自動周波数微
調整回路６を働かせる時に、Ｄ／Ａ変換器４の直
流電圧出力は高い方、すなわち高周波数側にずれ
てしまう。一般にAFC電圧のＳ字カーブにおい
てＡ点、Ｂ点間の周波数幅は広いが、Ｄ点、Ｅ点
間の周波数幅は狭い。したがつて、掃引を停止
し、自動周波数微調整回路６を働かせた時、同調
周波数がＥ点より高周波側にずれて、Ｃ点への引
き込みができなくなる。また、これを防ぐため
に、掃引するスピードを遅くすると、受信可能な
全周波数範囲を掃引するのに要する時間が長くな
るという欠点があつた。
本発明は、以上のような欠点に鑑みてなされた
もので、掃引スピードを遅くすることなく、確実
に最適同調周波数を見つけだす自動掃引デイジタ
ル同調回路を提供するものである。
もので、掃引スピードを遅くすることなく、確実
に最適同調周波数を見つけだす自動掃引デイジタ
ル同調回路を提供するものである。
この発明に係る自動掃引デイジタル同調回路
は、同調周波数の自動掃引停止の後に、AFC回
路の作動開始後該AFC回路がアツプダウンカウ
ンタをアツプカウントさせるまでの間、強制的に
アツプダウンカウンタをダウンカウントさせるカ
ウントダウン手段を設けたものである。
は、同調周波数の自動掃引停止の後に、AFC回
路の作動開始後該AFC回路がアツプダウンカウ
ンタをアツプカウントさせるまでの間、強制的に
アツプダウンカウンタをダウンカウントさせるカ
ウントダウン手段を設けたものである。
この発明においては、自動掃引停止後にアツプ
ダウンカウンタを強制的にダウンカウントさせる
から、AFC回路作動開始時に、上記アツプダウ
ンカウンタのデイジタル出力に対して遅れていた
同調電圧が上昇して同調周波数がＳ字カーブより
も高周波数側にずれるのが防止され、最適同調点
に引き込まれることになる。
ダウンカウンタを強制的にダウンカウントさせる
から、AFC回路作動開始時に、上記アツプダウ
ンカウンタのデイジタル出力に対して遅れていた
同調電圧が上昇して同調周波数がＳ字カーブより
も高周波数側にずれるのが防止され、最適同調点
に引き込まれることになる。
以下、本発明の実施例を図について説明する。
第５図は本発明の一実施例を示すブロツク回路
構成図である。
構成図である。
第５図に於て、１は自動掃引制御回路２に対し
て自動掃引を開始させるための信号を発生するス
イツチ手段、３はパルス信号の供給を受けてこの
パルス信号をカウントアツプまたはカウントダウ
ンするアツプダウンカウンタ、４は該アツプダウ
ンカウンタのデイジタル出力信号を直流電圧に変
換するデイジタル／アナログ変換器、５は該直流
電圧が同調電圧の少なくとも一部として加えられ
る電子同調チユーナ、２はスイツチ手段からの信
号によつて該アツプダウンカウンタ３をカウント
アツプさせ、該電子同調チユーナの同調周波数が
所定受信周波数の近傍に達した時該カウントアツ
プを停止させる自動掃引制御回路、６は該アツプ
ダウンカウンタ３のカウントアツプの停止後に該
電子同調チユーナ５の同調周波数を微調整して該
所定受信周波数に一致させる自動周波数微調整回
路、７は該自動掃引制御回路２による同調周波数
の自動掃引の停止後該自動周波数微調整回路６が
働き始めてから、該自動周波数微調整回路６が該
アツプダウンカウンタ３をアツプカウントさせる
までの間、強制的に該アツプダウンカウンタ３を
ダウンカウントさせるカウントダウン手段であ
る。
て自動掃引を開始させるための信号を発生するス
イツチ手段、３はパルス信号の供給を受けてこの
パルス信号をカウントアツプまたはカウントダウ
ンするアツプダウンカウンタ、４は該アツプダウ
ンカウンタのデイジタル出力信号を直流電圧に変
換するデイジタル／アナログ変換器、５は該直流
電圧が同調電圧の少なくとも一部として加えられ
る電子同調チユーナ、２はスイツチ手段からの信
号によつて該アツプダウンカウンタ３をカウント
アツプさせ、該電子同調チユーナの同調周波数が
所定受信周波数の近傍に達した時該カウントアツ
プを停止させる自動掃引制御回路、６は該アツプ
ダウンカウンタ３のカウントアツプの停止後に該
電子同調チユーナ５の同調周波数を微調整して該
所定受信周波数に一致させる自動周波数微調整回
路、７は該自動掃引制御回路２による同調周波数
の自動掃引の停止後該自動周波数微調整回路６が
働き始めてから、該自動周波数微調整回路６が該
アツプダウンカウンタ３をアツプカウントさせる
までの間、強制的に該アツプダウンカウンタ３を
ダウンカウントさせるカウントダウン手段であ
る。
このように構成されたものは、スイツチ手段１
によつて自動掃引制御回路２からアツプダウンカ
ウンタ３にアツプパルスが送られ、アツプダウン
カウンタ３はアツプカウントし、そのデイジタル
出力はＤ／Ａ変換器４を介して直流電圧に変換さ
れて、チユーナ５の可変容量ダイオードに印加さ
れて、チユーナ５の同調周波数は高周波数側に掃
引される。同調周波数が前述したようにAFC電
圧のＳ字カーブのＤ点のところに来ると、掃引を
停止する。この時アツプダウンカウンタ３のデイ
ジタル出力はＤ／Ａ変換の時間遅れ及びAFC電
圧の応答の遅れのために、Ｄ点より高周波数側の
点に対応する値になつている。次いでAFC回路
６が動作するが、この時アツプダウンカウンタ３
のデイジタル出力に対して遅れていたチユーニン
グ電圧が上昇し同調周波数がＥ点よりも高周波数
側にずれていれば、AFC回路６では同調周波数
Ｃ点への引き込みはできない。そこでＣ点への引
き込みを行なうためにカウントダウン手段７が動
作するわけである。第６図に、カウントダウン手
段７の具体例を示す。第６図において、２１はＲ
−Ｓフリツプフロツプで、Ｓ入力にパルスが印加
されると出力Ｑは“Ｈ”になり、Ｒ入力にパルス
が印加されると出力Ｑは“Ｌ”になる。今、自動
掃引制御回路２よりAFC回路動作開始の信号が
送られてくる時、端子２３にパルスが印加される
と、Ｒ−Ｓフリツプフロツプ２１の出力Ｑは
“Ｈ”になる。出力はオアゲート２２の入力の１
つとなるからオアゲート２２の出力は“Ｈ”にな
る。したがつて端子１７に印加される入力が
“Ｌ”であつてもアツプダウンカウンタ３はAFC
回路６によつてカウントダウンされる。これによ
つて同調周波数がＥ点より高周波数側にあつても
低周波数側へずらすことができる。同調周波数が
低周波数側へずれて行きＢ点まで行くと、端子１
６は“Ｈ”入力が印加され、フリツプフロツプ２
１はリセツトされ、出力Ｑは“Ｌ”になる。この
後は従来の第４図に示したAFC回路と同じ働き
をすることになる。
によつて自動掃引制御回路２からアツプダウンカ
ウンタ３にアツプパルスが送られ、アツプダウン
カウンタ３はアツプカウントし、そのデイジタル
出力はＤ／Ａ変換器４を介して直流電圧に変換さ
れて、チユーナ５の可変容量ダイオードに印加さ
れて、チユーナ５の同調周波数は高周波数側に掃
引される。同調周波数が前述したようにAFC電
圧のＳ字カーブのＤ点のところに来ると、掃引を
停止する。この時アツプダウンカウンタ３のデイ
ジタル出力はＤ／Ａ変換の時間遅れ及びAFC電
圧の応答の遅れのために、Ｄ点より高周波数側の
点に対応する値になつている。次いでAFC回路
６が動作するが、この時アツプダウンカウンタ３
のデイジタル出力に対して遅れていたチユーニン
グ電圧が上昇し同調周波数がＥ点よりも高周波数
側にずれていれば、AFC回路６では同調周波数
Ｃ点への引き込みはできない。そこでＣ点への引
き込みを行なうためにカウントダウン手段７が動
作するわけである。第６図に、カウントダウン手
段７の具体例を示す。第６図において、２１はＲ
−Ｓフリツプフロツプで、Ｓ入力にパルスが印加
されると出力Ｑは“Ｈ”になり、Ｒ入力にパルス
が印加されると出力Ｑは“Ｌ”になる。今、自動
掃引制御回路２よりAFC回路動作開始の信号が
送られてくる時、端子２３にパルスが印加される
と、Ｒ−Ｓフリツプフロツプ２１の出力Ｑは
“Ｈ”になる。出力はオアゲート２２の入力の１
つとなるからオアゲート２２の出力は“Ｈ”にな
る。したがつて端子１７に印加される入力が
“Ｌ”であつてもアツプダウンカウンタ３はAFC
回路６によつてカウントダウンされる。これによ
つて同調周波数がＥ点より高周波数側にあつても
低周波数側へずらすことができる。同調周波数が
低周波数側へずれて行きＢ点まで行くと、端子１
６は“Ｈ”入力が印加され、フリツプフロツプ２
１はリセツトされ、出力Ｑは“Ｌ”になる。この
後は従来の第４図に示したAFC回路と同じ働き
をすることになる。
以上のように、本発明によれば、自動掃引のス
ピードをおさえず、またＤ／Ａ変換の時間遅れが
ある程度存在しても、強制的に同調周波数を低周
波数側にずらすことによりAFC回路の働きを助
け、確実に最適同調点に引きこむ自動掃引デイジ
タル同調回路を構成することができる。
ピードをおさえず、またＤ／Ａ変換の時間遅れが
ある程度存在しても、強制的に同調周波数を低周
波数側にずらすことによりAFC回路の働きを助
け、確実に最適同調点に引きこむ自動掃引デイジ
タル同調回路を構成することができる。
第１図は従来の自動掃引デイジタル同調回路を
示すブロツク構成図、第２図はこの従来例におけ
る同調周波数が放送電波周波数の近傍になつたこ
とを判定する判定回路の一例を示す回路図、第３
図ａ，ｂおよびｃはその動作を説明するための信
号波形図、第４図は上記従来例における自動周波
数微調整回路の具体例を示す回路図、第５図は本
発明の一実施例を示すブロツク回路構成図、第６
図はこの実施例におけるカウントダウン手段の具
体例を示す回路図である。 図において、１はスイツチ手段、２は自動掃引
制御回路、３はアツプダウンカウンタ、４はデイ
ジタル／アナログ変換器、５は電子同調チユー
ナ、６は自動周波数微調整回路、７はカウントダ
ウン手段である。なお、図中同一符号は同一また
は相当部分を示す。
示すブロツク構成図、第２図はこの従来例におけ
る同調周波数が放送電波周波数の近傍になつたこ
とを判定する判定回路の一例を示す回路図、第３
図ａ，ｂおよびｃはその動作を説明するための信
号波形図、第４図は上記従来例における自動周波
数微調整回路の具体例を示す回路図、第５図は本
発明の一実施例を示すブロツク回路構成図、第６
図はこの実施例におけるカウントダウン手段の具
体例を示す回路図である。 図において、１はスイツチ手段、２は自動掃引
制御回路、３はアツプダウンカウンタ、４はデイ
ジタル／アナログ変換器、５は電子同調チユー
ナ、６は自動周波数微調整回路、７はカウントダ
ウン手段である。なお、図中同一符号は同一また
は相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ 入力されるパルス信号をカウントアツプまた
はカウントダウンするアツプダウンカウンタ、 該アツプダウンカウンタのデイジタル出力信号
を直流電圧に変換するデイジタル／アナログ変換
器、 該直流電圧が同調電圧の少なくとも一部として
加えられる電子同調チユーナ、 スイツチ手段からの信号によつて上記アツプダ
ウンカウンタをカウントアツプさせ、上記電子同
調チユーナの同調周波数が所定受信周波数の近傍
に達した時該カウントアツプを停止させる自動掃
引制御回路、 上記アツプダウンカウンタのカウントアツプの
停止後に上記電子同調チユーナの同調周波数を微
調整して上記所定受信周波数に一致させる自動周
波数微調整回路、 及び上記自動掃引制御回路による同調周波数の
自動掃引停止後に、上記自動周波数微調整回路の
作動開始後該自動周波数微調整回路が上記アツプ
ダウンカウンタをアツプカウントさせるまでの
間、強制的に上記アツプダウンカウンタをダウン
カウントさせるカウントダウン手段を備えたこと
を特徴とする自動掃引デイジタル同調回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12561280A JPS5750125A (en) | 1980-09-09 | 1980-09-09 | Automatic sweeping digital tuning circuit |
| US06/299,502 US4380825A (en) | 1980-09-09 | 1981-09-04 | Automatic sweep digital tuning circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12561280A JPS5750125A (en) | 1980-09-09 | 1980-09-09 | Automatic sweeping digital tuning circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5750125A JPS5750125A (en) | 1982-03-24 |
| JPS6329852B2 true JPS6329852B2 (ja) | 1988-06-15 |
Family
ID=14914396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12561280A Granted JPS5750125A (en) | 1980-09-09 | 1980-09-09 | Automatic sweeping digital tuning circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5750125A (ja) |
-
1980
- 1980-09-09 JP JP12561280A patent/JPS5750125A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5750125A (en) | 1982-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4450586A (en) | Automatic tuning device for FM receiver | |
| US4394778A (en) | Tuning control apparatus of receiver | |
| US4241450A (en) | Automatic turn-off apparatus for a radio or television receiver | |
| US4429415A (en) | Signal-seeking tuning system with signal loss protection for a television receiver | |
| CA1127330A (en) | Tuner with aft | |
| US4398303A (en) | Signal-seeking tuning system with automatic bandswitching for a television receiver | |
| JPS6329851B2 (ja) | ||
| JPS6329852B2 (ja) | ||
| JPS6329850B2 (ja) | ||
| JPS6237869B2 (ja) | ||
| US4262364A (en) | Electronic digital channel-selecting apparatus | |
| JPS6249768B2 (ja) | ||
| US4380825A (en) | Automatic sweep digital tuning circuit | |
| GB2056800A (en) | Aft arrangement for a phase locked loop tuning system | |
| US7245872B2 (en) | Satellite broadcasting converter, control circuit incorporated therein, and detector circuit used in such control circuit | |
| EP0344991B1 (en) | AFC apparatus | |
| US4249259A (en) | Digital channel selection apparatus | |
| US4348770A (en) | Manual channel selection apparatus | |
| US3987399A (en) | Radio receiver | |
| JPS601973B2 (ja) | 電子同調チユーナの自動選局装置 | |
| JP2720440B2 (ja) | 自動周波数調整装置 | |
| JPS6114232Y2 (ja) | ||
| JPS6035302Y2 (ja) | 自動同調回路 | |
| Tanaka et al. | New Digital Synthesizer LSI for FM/AM Receivers | |
| JPS5955619A (ja) | 手動デイジタル同調回路 |