JPS6114232Y2 - - Google Patents
Info
- Publication number
- JPS6114232Y2 JPS6114232Y2 JP17101378U JP17101378U JPS6114232Y2 JP S6114232 Y2 JPS6114232 Y2 JP S6114232Y2 JP 17101378 U JP17101378 U JP 17101378U JP 17101378 U JP17101378 U JP 17101378U JP S6114232 Y2 JPS6114232 Y2 JP S6114232Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- pulse
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002131 composite material Substances 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 13
- 238000007493 shaping process Methods 0.000 claims description 9
- 238000009499 grossing Methods 0.000 claims description 6
- 238000000605 extraction Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 238000000926 separation method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
Description
【考案の詳細な説明】
本考案はテレビジヨン受像機において受信状態
を検出する回路に関するものである。
を検出する回路に関するものである。
このような回路は例えば自動探局機能を備える
選局装置に探局停止信号を与える手段として必要
である。
選局装置に探局停止信号を与える手段として必要
である。
第1図はPLLシンセサイザ式にテレビジヨン放
送チヤンネルを選局する装置で且つ自動探局機能
を有する選局装置を示しており、1はチユーナ7
の電圧制御型局部発振器8の出力を端子9から受
けると共に与えられる分周信号によつて前記局部
発振器8からの局部発振周波数を分周する可変分
周器2と、水晶振動子5が外付けされた基準発振
器4と、前記可変分周器2と基準発振器4の出力
を相位比較する比較器3とを有するPLL・ICで
あり、その出力は端子11を経てローパスフイル
タ6に加えられた直流化されチユーナ7の局部発
振器8にその発振周波数を制御するように供給さ
れる。12は前記PLL・IC1の可変分周器2に
分周信号を与える制御機器であり、該制御機器は
実際にはマイクロコンピユータとして1つのデバ
イスを構成するが、この制御機器12は操作キー
13を操作することにより前記分周信号を自動的
に変化する。更に詳述すれば前記操作キー13は
一方向(高チヤンネルに向けて掃引するアツプ方
向)と逆方向(低チヤンネルに向けて掃引するダ
ウン方向、但しVHFの最小チヤンネルから更に
ダウン方向に掃引したときはUHFの最高チヤン
ネルに至る)に駆動するためのアツプキーとダウ
ンキーを有していて、それらのキーを選択的に操
作できるようになつている。前記操作キー13を
操作して出力端子14の分周信号を変化させると
分周器2の出力が変わると共に位相比較器3の出
力も変化してチユーナ7の局部発振周波数が働く
ので今まで受信状態にあつたチヤンネルからチユ
ーナの状態は脱れることになる。このようにして
チユーナの局部発振周波数がアツプ方向又はダウ
ン方向に変化していつて次のチヤンネルに至る
と、VIF回路15の出力からVIFキヤリア信号を
抽出すると共に平滑する回路19においてVIF信
号が検出され、この検出出力が第1比較器24の
比較信号として加えられ基準電圧E1と比較され
る。同時に映像検波回路16に接続された同期分
離回路29で得られる同期信号を回路20で検出
すると共に平滑するようになつていて、この回路
20の出力が第2比較器25において基準電圧
E2と比較される。そして、制御機器12は端子
26がハイレベル、端子27がローレベルのとき
前記探局を停止するようになつているが、放送チ
ヤンネルのところでは放送信号の受信に従つて
VIF信号及び同期信号が得られて第1,第2比較
器24,25の出力はそれぞれ“ハイ”、“ロー”
となるので制御機器12の端子14に得られる分
周信号は変化を停止し、当該チヤンネルの受信状
態の設定が行なわれる。更に操作キー13を操作
すると同様な動作を通じて次の隣接チヤンネルに
至る。尚、第1図において、17は映像回路であ
り、21は偏向回路、22は受像管、18は音声
回路、23はスピーカ、28は制御機器12の音
量制御信号出力端子である。
送チヤンネルを選局する装置で且つ自動探局機能
を有する選局装置を示しており、1はチユーナ7
の電圧制御型局部発振器8の出力を端子9から受
けると共に与えられる分周信号によつて前記局部
発振器8からの局部発振周波数を分周する可変分
周器2と、水晶振動子5が外付けされた基準発振
器4と、前記可変分周器2と基準発振器4の出力
を相位比較する比較器3とを有するPLL・ICで
あり、その出力は端子11を経てローパスフイル
タ6に加えられた直流化されチユーナ7の局部発
振器8にその発振周波数を制御するように供給さ
れる。12は前記PLL・IC1の可変分周器2に
分周信号を与える制御機器であり、該制御機器は
実際にはマイクロコンピユータとして1つのデバ
イスを構成するが、この制御機器12は操作キー
13を操作することにより前記分周信号を自動的
に変化する。更に詳述すれば前記操作キー13は
一方向(高チヤンネルに向けて掃引するアツプ方
向)と逆方向(低チヤンネルに向けて掃引するダ
ウン方向、但しVHFの最小チヤンネルから更に
ダウン方向に掃引したときはUHFの最高チヤン
ネルに至る)に駆動するためのアツプキーとダウ
ンキーを有していて、それらのキーを選択的に操
作できるようになつている。前記操作キー13を
操作して出力端子14の分周信号を変化させると
分周器2の出力が変わると共に位相比較器3の出
力も変化してチユーナ7の局部発振周波数が働く
ので今まで受信状態にあつたチヤンネルからチユ
ーナの状態は脱れることになる。このようにして
チユーナの局部発振周波数がアツプ方向又はダウ
ン方向に変化していつて次のチヤンネルに至る
と、VIF回路15の出力からVIFキヤリア信号を
抽出すると共に平滑する回路19においてVIF信
号が検出され、この検出出力が第1比較器24の
比較信号として加えられ基準電圧E1と比較され
る。同時に映像検波回路16に接続された同期分
離回路29で得られる同期信号を回路20で検出
すると共に平滑するようになつていて、この回路
20の出力が第2比較器25において基準電圧
E2と比較される。そして、制御機器12は端子
26がハイレベル、端子27がローレベルのとき
前記探局を停止するようになつているが、放送チ
ヤンネルのところでは放送信号の受信に従つて
VIF信号及び同期信号が得られて第1,第2比較
器24,25の出力はそれぞれ“ハイ”、“ロー”
となるので制御機器12の端子14に得られる分
周信号は変化を停止し、当該チヤンネルの受信状
態の設定が行なわれる。更に操作キー13を操作
すると同様な動作を通じて次の隣接チヤンネルに
至る。尚、第1図において、17は映像回路であ
り、21は偏向回路、22は受像管、18は音声
回路、23はスピーカ、28は制御機器12の音
量制御信号出力端子である。
本考案は第1図の例でいえば、同期信号を前記
制御機器12の出力変化停止のための制御信号と
する回路20の構成に関するものであるというこ
とができる。
制御機器12の出力変化停止のための制御信号と
する回路20の構成に関するものであるというこ
とができる。
従来のテレビジヨン信号の検出回路を第2図及
び第3図に従つて説明すると、従来は第2図に示
すようにAND回路30の入力端子31,32に
第3図イに示す複合同期信号と第3図ロに示す複
合ブランキング信号をそれぞれ加えて、これらの
信号イ,ロの論理積をとつて第3図ハの如き出力
を得、この出力ハを平滑回路33で直流化し、そ
のレベルによつて受信状態を知るようになつてい
た。
び第3図に従つて説明すると、従来は第2図に示
すようにAND回路30の入力端子31,32に
第3図イに示す複合同期信号と第3図ロに示す複
合ブランキング信号をそれぞれ加えて、これらの
信号イ,ロの論理積をとつて第3図ハの如き出力
を得、この出力ハを平滑回路33で直流化し、そ
のレベルによつて受信状態を知るようになつてい
た。
従つて同期信号が存在する場合には一定レベル
以上の直流電圧〔第3図トのa参照〕が得られる
ので受信状態を検出できると一応いいうるのであ
るが、この従来例では次のような問題点がある。
即ち、テレビジヨン信号の非受信状態では複合同
期信号が入力端子31に入力されないから出力は
零若しくは検出レベルより低い値の出力となるべ
きであるが、第3図ホの如きノイズ信号が同期分
離回路からAND回路30の入力端子31に入力
されるとAND回路30の出力は第3図ヘのよう
になり、これを平滑回路33で平滑すると第3図
トにおいてbで示すように検出レベルE3を越え
てしまうためテレビジヨン信号受信状態であると
間違つて判断されてしまうのである。
以上の直流電圧〔第3図トのa参照〕が得られる
ので受信状態を検出できると一応いいうるのであ
るが、この従来例では次のような問題点がある。
即ち、テレビジヨン信号の非受信状態では複合同
期信号が入力端子31に入力されないから出力は
零若しくは検出レベルより低い値の出力となるべ
きであるが、第3図ホの如きノイズ信号が同期分
離回路からAND回路30の入力端子31に入力
されるとAND回路30の出力は第3図ヘのよう
になり、これを平滑回路33で平滑すると第3図
トにおいてbで示すように検出レベルE3を越え
てしまうためテレビジヨン信号受信状態であると
間違つて判断されてしまうのである。
本考案はこのような欠点を解消するように工夫
した受信検出路を提案するものである。
した受信検出路を提案するものである。
第4図は本考案の受信検出回路をブロツクで示
しており、36は入力端子34に加えられる複合
同期信号と入力端子35に加えられる複合ブラン
キング信号と論理和をとると共に等化パルスを抜
き取る回路であり、37は前記等化パルスを遅延
する回路、38は前記遅延出力をパルス整形する
回路、39は整形されたパルスを直流化する平滑
回路である。第5図は第4図の36,37,38
について具体化した一例を示しており、等化パル
ス抜き取り回路36は入力端子34,35に接続
されたダイオードD1,D2よりなるOR回路36
と、このOR回路36の出力をプラス入力端子3
7に受けると共にマイナス入力端子38が電池3
9に接続された比較器40から構成されている。
前記比較器40はマイナス入力端子38に加えら
れた基準電圧よりもプラス入力端子37の入力レ
ベルが高ければハイレベルを出力し、低ければロ
ーレベルを出力する。従つて、今入力端子34,
35に第6図イ,ロに示す複合同期信号と複合ブ
ランキング信号がそれぞれ印加されているとする
と、比較器40の出力は第6図ハの如く等化パル
スの一部が負極性の形で抜き取られた形の出力と
なる。この出力ハは次段の抵坑R1とコンデンサ
C1よりなる遅延回路37によつて第6図ニの如
く遅延される。尚、前記比較器40の出力部はオ
ープンコレクタ形式のトランジスタで構成してい
るので、前記コンデンサは前記トランジスタの電
源供給用としても働くことになる。前記トランジ
スタがオンするとコンデンサC1の電荷はそのト
ランジスタのコレクタ・エミツタ路を通してアー
スに瞬時的に流れ、前記トランジスタがオフの場
合には電源(+Vcc)から抵坑R1を通して充電さ
れ、その両端電圧が上昇するようになつている。
この遅延回路37によつて遅延せられた信号〔第
6図ニ〕はパルス整形回路38を構成する比較器
41のマイナス入力端子42に印加されるように
なつている。しかるに、この比較器41のプラス
入力端子43は電池44による基準電圧が与えら
れているので、この基準電圧よりも入力信号のレ
ベルが高ければローレベル、低ければハイレベル
の出力が生じる。従つてこの回路38に第6図ニ
が入力された場合の出力は第6図ホのようにな
る。次に第3図ホに示す始きノイズ信号が入力端
子34に与えられた場合には、このノイズ信号
と、第6図ロの複合ブランキングパルスとの論理
和が比較器40に入力されるので、等化パルス抜
き取り回路36の出力は第6図ヘに示す如くな
る。この出力信号は遅延回路37で遅延されて第
6図トの如くなり、更に、この遅延出力は比較器
41によつて第6図チの如くパルス整形される。
第6図ホとチの相違は前者がハイレベル期間が僅
かであるのに対し、後者はほとんどハイレベル
で、ローレベル期間が僅かである点である。従つ
て、これを第4図の平滑回路39で直流化た場合
には、前者はレベルが低い直流電圧に変換され、
後者はレベルの高い直流電圧に変換されることが
容易に理解されよう。前記パルス整形パルス整形
回路38の出力ホ,チ〔いずれも第6図〕は垂直
周期で生じるが、その様子を第7図,に示
す。尚、入力端子34に入力される信号としては
複合同期信号もなく、ノイズもない場合も考えら
れるが、その場合にはパルス整形回路38の出力
は第7図に示すように一定のハイレベルとな
る。また、不連続レベルのノイズが入力された場
合には、パルス整形回路38の出力は第7図に
示すようになり、これを平滑回路39で直流化し
た場合には、第7図を直流化した場合よりも低
いレベルとなるが、第7図を直流化した場合よ
りもかなり高いレベルとなる。従つてテレビジヨ
ン信号の受信状態に相当する第7図の場合と、
非受信状態に相当する第7図,,の各場合
との識別がはつきりすることになり本考案の回路
を第1図に示す選局装置に使用した場合には自動
探局の誤動作が生じるということがない。第8図
は本考案の他の実施例を示しており、ここでは等
化パルス抜き取り回路36はNORゲート45で
構成されており、遅延回路37は図示のように接
続されたダイオードD3とコンデンサC2とから構
成され、またパルス整形回路38はインバータ4
6は置き換えられている。この第8図の回路では
遅延回路37の出力は第6図ニにおいて点線47
で示すようにハイレベルに対し急峻に立ち上がる
点が相違しているだけであつて、略同様な動作を
遂行する。
しており、36は入力端子34に加えられる複合
同期信号と入力端子35に加えられる複合ブラン
キング信号と論理和をとると共に等化パルスを抜
き取る回路であり、37は前記等化パルスを遅延
する回路、38は前記遅延出力をパルス整形する
回路、39は整形されたパルスを直流化する平滑
回路である。第5図は第4図の36,37,38
について具体化した一例を示しており、等化パル
ス抜き取り回路36は入力端子34,35に接続
されたダイオードD1,D2よりなるOR回路36
と、このOR回路36の出力をプラス入力端子3
7に受けると共にマイナス入力端子38が電池3
9に接続された比較器40から構成されている。
前記比較器40はマイナス入力端子38に加えら
れた基準電圧よりもプラス入力端子37の入力レ
ベルが高ければハイレベルを出力し、低ければロ
ーレベルを出力する。従つて、今入力端子34,
35に第6図イ,ロに示す複合同期信号と複合ブ
ランキング信号がそれぞれ印加されているとする
と、比較器40の出力は第6図ハの如く等化パル
スの一部が負極性の形で抜き取られた形の出力と
なる。この出力ハは次段の抵坑R1とコンデンサ
C1よりなる遅延回路37によつて第6図ニの如
く遅延される。尚、前記比較器40の出力部はオ
ープンコレクタ形式のトランジスタで構成してい
るので、前記コンデンサは前記トランジスタの電
源供給用としても働くことになる。前記トランジ
スタがオンするとコンデンサC1の電荷はそのト
ランジスタのコレクタ・エミツタ路を通してアー
スに瞬時的に流れ、前記トランジスタがオフの場
合には電源(+Vcc)から抵坑R1を通して充電さ
れ、その両端電圧が上昇するようになつている。
この遅延回路37によつて遅延せられた信号〔第
6図ニ〕はパルス整形回路38を構成する比較器
41のマイナス入力端子42に印加されるように
なつている。しかるに、この比較器41のプラス
入力端子43は電池44による基準電圧が与えら
れているので、この基準電圧よりも入力信号のレ
ベルが高ければローレベル、低ければハイレベル
の出力が生じる。従つてこの回路38に第6図ニ
が入力された場合の出力は第6図ホのようにな
る。次に第3図ホに示す始きノイズ信号が入力端
子34に与えられた場合には、このノイズ信号
と、第6図ロの複合ブランキングパルスとの論理
和が比較器40に入力されるので、等化パルス抜
き取り回路36の出力は第6図ヘに示す如くな
る。この出力信号は遅延回路37で遅延されて第
6図トの如くなり、更に、この遅延出力は比較器
41によつて第6図チの如くパルス整形される。
第6図ホとチの相違は前者がハイレベル期間が僅
かであるのに対し、後者はほとんどハイレベル
で、ローレベル期間が僅かである点である。従つ
て、これを第4図の平滑回路39で直流化た場合
には、前者はレベルが低い直流電圧に変換され、
後者はレベルの高い直流電圧に変換されることが
容易に理解されよう。前記パルス整形パルス整形
回路38の出力ホ,チ〔いずれも第6図〕は垂直
周期で生じるが、その様子を第7図,に示
す。尚、入力端子34に入力される信号としては
複合同期信号もなく、ノイズもない場合も考えら
れるが、その場合にはパルス整形回路38の出力
は第7図に示すように一定のハイレベルとな
る。また、不連続レベルのノイズが入力された場
合には、パルス整形回路38の出力は第7図に
示すようになり、これを平滑回路39で直流化し
た場合には、第7図を直流化した場合よりも低
いレベルとなるが、第7図を直流化した場合よ
りもかなり高いレベルとなる。従つてテレビジヨ
ン信号の受信状態に相当する第7図の場合と、
非受信状態に相当する第7図,,の各場合
との識別がはつきりすることになり本考案の回路
を第1図に示す選局装置に使用した場合には自動
探局の誤動作が生じるということがない。第8図
は本考案の他の実施例を示しており、ここでは等
化パルス抜き取り回路36はNORゲート45で
構成されており、遅延回路37は図示のように接
続されたダイオードD3とコンデンサC2とから構
成され、またパルス整形回路38はインバータ4
6は置き換えられている。この第8図の回路では
遅延回路37の出力は第6図ニにおいて点線47
で示すようにハイレベルに対し急峻に立ち上がる
点が相違しているだけであつて、略同様な動作を
遂行する。
第9図は複合同期信号を前記入力端子34に供
給する同期分離回路を示しており、49は端子4
8に与えられる映像信号を増幅するビデオ増幅
段、50はノイズキヤンセラ段、51は同期分離
ドライブ段、52は同期分離段である。第10図
は入力端子35に複合ブランキングパルスを供給
する回路を示しており、53は水平出力トランジ
スタ、54はフライバツクトランス、55はフラ
イバツクトランスで発生した水平ブランキングパ
ルス、56は垂直出力段、57は偏向コイル、5
8は垂直ブランキングパルスを示している。前記
水平及び垂直の各ブランキングパルスは合成され
ると共に整形されて第6図ロに示すような複合ブ
ランキングパルスを形成する。
給する同期分離回路を示しており、49は端子4
8に与えられる映像信号を増幅するビデオ増幅
段、50はノイズキヤンセラ段、51は同期分離
ドライブ段、52は同期分離段である。第10図
は入力端子35に複合ブランキングパルスを供給
する回路を示しており、53は水平出力トランジ
スタ、54はフライバツクトランス、55はフラ
イバツクトランスで発生した水平ブランキングパ
ルス、56は垂直出力段、57は偏向コイル、5
8は垂直ブランキングパルスを示している。前記
水平及び垂直の各ブランキングパルスは合成され
ると共に整形されて第6図ロに示すような複合ブ
ランキングパルスを形成する。
以上説明した通り、本考案の受信検出回路によ
れば受信時と非受信時の識別がノイズの有無に関
係なく確実になされるという効果があり、テレビ
ジヨン受像機のための受信検出回路として極めて
好適である。
れば受信時と非受信時の識別がノイズの有無に関
係なく確実になされるという効果があり、テレビ
ジヨン受像機のための受信検出回路として極めて
好適である。
第1図は受信検出回路を使用した選局装置のブ
ロツク図である。第2図は従来の受信検出回路の
ブロツク図であり、第3図はその説明のための信
号波形図である。第4図は本考案の受信検出回路
のブロツクであり、第5図はその具体例の回路
図、第6図及び第7図は第5図の信号波形図であ
る。第8図は本考案の他の具体例を示す図面であ
る。第9図は同期分離回路を示す回路図、第10
図は複合ブランキングパルス供給回路を示す図面
である。 36……等化パルス抜き取り回路、37……遅
延回路、38……パルス整形回路、39……平滑
回路。
ロツク図である。第2図は従来の受信検出回路の
ブロツク図であり、第3図はその説明のための信
号波形図である。第4図は本考案の受信検出回路
のブロツクであり、第5図はその具体例の回路
図、第6図及び第7図は第5図の信号波形図であ
る。第8図は本考案の他の具体例を示す図面であ
る。第9図は同期分離回路を示す回路図、第10
図は複合ブランキングパルス供給回路を示す図面
である。 36……等化パルス抜き取り回路、37……遅
延回路、38……パルス整形回路、39……平滑
回路。
Claims (1)
- 複合同期信号と複合ブランキングパルスを使つ
て等化パルスを抜き取る回路と、前記等化パルス
抜き取り回路の出力を遅延する回路と、前記遅延
回路出力をパルス整形する回路と、この整形回路
出力を平滑する回路とを有する受信検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17101378U JPS6114232Y2 (ja) | 1978-12-01 | 1978-12-01 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17101378U JPS6114232Y2 (ja) | 1978-12-01 | 1978-12-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5582875U JPS5582875U (ja) | 1980-06-07 |
JPS6114232Y2 true JPS6114232Y2 (ja) | 1986-05-02 |
Family
ID=29174528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17101378U Expired JPS6114232Y2 (ja) | 1978-12-01 | 1978-12-01 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6114232Y2 (ja) |
-
1978
- 1978-12-01 JP JP17101378U patent/JPS6114232Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5582875U (ja) | 1980-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5347365A (en) | Device for receiving closed captioned broadcasts | |
US3821470A (en) | Phase correction for horizontal oscillator in cmos form | |
JPS627728B2 (ja) | ||
JPS6114232Y2 (ja) | ||
US3858000A (en) | Extended range afc system | |
US3940554A (en) | Automatic frequency control device for television receiver | |
EP0059379B1 (en) | Noise detecting circuit and television receiver employing the same | |
JPS586428B2 (ja) | 自動選局装置 | |
JPS6025186Y2 (ja) | テレビジョン信号の受信検出回路 | |
JP2769147B2 (ja) | テレビジヨン受像機の選局回路 | |
EP0390183B1 (en) | Synchronizing signal separating circuit | |
JPS628577Y2 (ja) | ||
JPS6329851B2 (ja) | ||
JPH0535662Y2 (ja) | ||
JPS5838973B2 (ja) | 自動探局機能を有する選局装置 | |
JPS6122385Y2 (ja) | ||
US3798362A (en) | Automatic shut-off device | |
US2748191A (en) | Oscillator synchronization | |
JPS6329850B2 (ja) | ||
JPS5838988B2 (ja) | ジユシンキ | |
JPS6230369Y2 (ja) | ||
JPS5838974B2 (ja) | 自動探局機能を有する選局装置 | |
JP2728517B2 (ja) | 選局装置 | |
JPS581006Y2 (ja) | 同期回路 | |
JPS6261191B2 (ja) |