JP3853975B2 - 画像データ処理装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、レーザブリンタ等の光プリンタ、デジタル複写機、普通紙ファクシミリ装置等のデジタル画像データによる電子写其方式の画像形成装置、あるいは画像表示装置に適用される画像データ処理装置に関するものである。
【０００２】
【従来の技術】
画像データを印字出力する画像形成装置や、画像データをディスプレイに表示する画像表示装置は、文字コードデータをフォントデータを用いて変換した文字イメージデータ、あるいはイメージスキャナ等によって読み取られられた画像イメージデータを量子化して、メモリ（ＲＡＭ）上のメモリ領域に２値データでビットマップ状（ドットマトリックス状）に展開し、それを順次読み出してビデオデータとして画像形成部（エンジン）へ送出して用紙などの記録媒体に画像を形成し、あるいはビデオ信号をディスプレイに送出して画面に画像を表示するようになっている。
この種の画像形成装置あるいは画像表示装置においては、画像形成対象を量子化してメモリ（ＲＡＭ）上に展開したビットマップ状のデジタル画像データを順次読み出して印字あるいは表示を行うため、ドットマトリックスの直交する方向に１ドット単位でステップ状にしか方向を変えられないため、ドットマトリックスの直交する方向に対して傾斜した直線や滑らかな曲線が階段状に表現されるジャギーが生じ、文字や画像（特に輪郭線）をオリジナルのイメージ通りに、あるいは所望の形状に形成することが困難であった。
そこで、特開平５−２０７２８２号に記載の画像データ処理装置においては、ビットマップ状に展開された画像データの対象とするドットを中心として所定領域の各ドットのデータを抽出するためのウインドウと、該ウインドウを通して抽出される画像データによって、該画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、上記対象とするドットに対して認識した線分形状の特徴を表す複数ビットのコード情報を生成するパターン認識手段と、少なくともそのコード情報の一部を利用して補正が必要なドットか否かを判別する判別手段と、該手段によって補正が必要と判別されたドットに対して、上記パターン認識手段こよって生成されたコード情報をアドレスとして予め記憶されている補正データを読み出して出力する補正データメモリとを備えている。
ここで、上記パターン認識手段は、所要の各ドットに対して認識した線分形状の特徴を表すコード情報として、パターン認識対象とするドットが黒ドットあるいは白ドットのいずれであったかを示すコード情報と、線分の傾斜方向を示すコード情報と、傾きの度合いを示すコード情報と、対象とするドットの水平あるいは垂直方向に連続する線分の端部のドットからの位置を示すコードを含むコード情報を生成するものである。
上記画像データ処理装置によれば、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分（文字等の輪郭線）の線分形状を認識して、所要の各ドットに対して複数ビットのコード情報に置き換え、少なくともそのコード情報の一部を利用して補正が必要なドットか否かを判別し、補正が必要なドットに対しては上記コード情報に応じた補正を行うので、予め補正が必要な全ての特徴パターンをテンブレートとして作成してメモリに記憶させておく必要が無くなり、補正が必要なドットの判別と補正が必要なドットに対する補正データの決定を上記コード情報を用いて簡単に短時間で行うことが可能になった。
【０００３】
【発明が解決しようとする課題】
上記公報記載の技術により、ビットマップ状に展開された画像データに対して輪郭線のジャギーを補正して画質の向上を計る場合には、予め補正が必要な全ての特徴パターンをテンプレートとして作成して記憶させておく必要が無くなり、補正が必要なドットの判別と補正が必要なドットに対する補正データの決定を前述のコード情報を用いて簡単に短特間で行うことが可能となった。
しかし、画像データの黒ドット領域の白ドット領域との境界部分として補正が必要であると判別されたドットに対しての補正データのメモリに対する格納数はメモリ数に対して冗長な数であり、実際の使用効率及び回路構成において改善の余地がある。
すなわち、各ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報は、例えば１２ビットの構成であった場合に、最大４０９６通り（１２ビットで表しうるパターン数）の異なったパターンの表現が可能であるが、実際に補正対象として必要なパターン数は各ビットの組み合わせにより、上記数値より少ない場合がある。
また、輪郭線のジャギー補正の対象となる画像によっては、より正確なパターン認識結果による正確なジャギー補正データによる補正である必要はなく、補正データのメモリに格納されている数を最小限に止めた仕様での認識パターンの共通化を図ったパターン認識によるジャギー補正での画像で満足できる場合もある。
また、ビットマップ状に展開された画像データのパターンが水平線或いは垂直線に対して線対称となるパターンについては補正データに関しても共通のデータの使用が可能である場合がある。
そこで、本発明が解決しようとする課題は、ビットマップ状に展開された画像データに対して輪郭線のジャギーを補正して画質の向上を図るようになした画像データ処理装置において、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して画像補正パターンを共通化できるようにすることにより、ジャギー補正に用いられる補正データの作成に要する時間を短縮するととともに、実使用時のデーター設定所要時間を短縮することにある。
【０００４】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、ビットマップ状に展開された画像データの対象とするドットを中心として所定領域の各ドットのデータを抽出するためのウインドウと、該ウインドウを通して抽出される画像データによって該画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、前記対象とするドットに対して認識した線分形状の特徴を表す複数ビットのコード情報を生成するパターン認識手段と、少なくとも前記コード情報の一部を利用して補正が必要なドットか否かを判別する判別手段と、画像形成させるための画像データを記憶するメモリブロックと、各ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報のうち、線分の傾斜が右上がり、右下がりいずれの傾斜であったかを示すビットを、前記判別手段によって補正が必要と判別されたドットについてのみ有効として該ビットの値をそのまま出力し、補正が不要と判別されたドットについては無効として該ビットの値を固定値とする傾斜ビット限定手段とを備え、前記パターン認識手段により生成された前記複数のコード情報の残りのビットの値と前記傾斜ビット限定手段より出力された値を前記メモリブロックのアドレス入力とし、前記メモリブロックより出力されたデータに基づいて画像形成させることを特徴とする。
ここで、「各ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報のうち、線分の傾斜が右上がり、右下がりのいずれであったかを示すビット」とは、パターン認識手段からメモリブロックへ送出される線分形状の特徴を表す複数ビットのコード情報とは別に傾斜ビット限定手段を介して送出される１ビットサイズ（０か１）の信号である。
例えば、図２において、パターン認識部７４からメモリブロック７５へ直接送られる１２ビットのコード情報とは別に傾斜ビット限定手段７８を介して送出される１３番目の信号（ＳＬＯＰ信号）である。
【０００５】
上記のように構成された請求項１記載の画像データ処理装置によれば、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分（文字等の輪郭線）の線分形状を認識して、所要の各ドットに対して複数ビットのコード情報に置き換え、少なくともそのコード情報の一部を利用して補正が必要なドットか否かを判別し、補正が必要なドットに対しては上記コード情報に応じた補正を行うので、予め補正が必要な全ての特徴パターンをテンブレートとして作成してメモリに記憶させておく必要が無くなり、補正が必要なドットの判別と補正が必要なドットに対する補正データの決定を上記コード情報を用いて簡単に短時間で行うことが可能になり、更に、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、画像補正が必要であるか、線分の傾斜が右上がり、右下がりいずれの傾斜であったかによって、共通の画像補正パターンを用いて画像補正できるようになるので、ジャギー補正に用いられる補正データの作成に要する時間を短縮するととともに、実使用時のデーター設定所要時間を短縮することができる。
また、請求項２記載の画像データ処理装置によれば、請求項１の作用に加え、線分の傾斜が右上がり、右下がりいずれの傾斜であったかを示すビットが無効とされた場合でも、ビットマップ状に展開された画像データのパターンが水平線或いは垂直線に対して線対称となるパターンについては、第二の補正データとしてメモリブロックに記憶された片側の補正データを使用して線対称の両側のパターンの画像補正を行うことが可能であるので、ジャギー補正に用いられる補正データ数をさらに削減することができ、補正データの作成に要する時間を更に短縮化することができる。
【０００６】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
図３は、この発明を実施した画像形成装置であるレーザプリンタの構成を示すブロック図である。このレーザプリンタ２１はコントローラ３、エンジンドライバ４、プリンタエンジン５及び内部インタフェース６からなる。
そして、このレーザプリンタ２は、ホストコンピュータ１から転送されるプリントデータを受信してコントローラ３によりページ単位のビットマップデータに展開し、レーザを駆動するためのドット情報であるビデオデータに変換して内部インターフェイス６を介してエンジンドライバ４へ送り、プリンタエンジン５をシーケンス制御して用紙に可視像を形成する。
この内部インターフェイス６内に、この発明による画像データ処理装置であるドット補正部７を設け、コントローラ３から送出されるビデオデータに対してドット補正を行うことにより画質の向上を図るものである。
コントローラ３は、メインのマイクロコンピュータ（以下「ＭＰＵ」という）３１と、そのＭＰＵ３１が必要とするプログラム、定数データ及び文字フォント等を格納したＲＯＭ３２と、一般的なデータやドットパターン等をメモリするＲＡＭ３３と、データの入出力を制御するＩ／Ｏ３４と、そのＩ／Ｏ３４を介してＭＰＵ３１と接続される操作パネル３５とから構成され、互いにデータバス、アドレスバス、コントロールバス等で接続されている。
また、ホストコンピュータ１及びドット補正部７を含む内部インターフェイス６もＩ／Ｏ３４を介してＭＰＵ３１に接続される。
【０００７】
エンジンドライバ４は、サブのマイクロコンピュータ（以下「ＣＰＵ」という）４１と、そのＣＰＵ４１が必要とするプログラム、定数データ等を格納したＲＯＭ４２と、一時的なデータをメモリするＲＡＭ４３と、データの入出力を制御するＩ／Ｏ４４とから構成され、互いにデータバス、アドレスバス、コントロールバス等で接続されている。
Ｉ／Ｏ４４は、内部インターフェイス６と接続され、コントローラ３からのビデオデータや操作パネル３５上の各種スイッチの状態を入力したり、画像クロック（ＷＣＬＫ）やペーパーエンド等のステータス信号をコントローラ３へ出力する。
また、このＩ／Ｏ４４はプリンタエンジン５を構成する書込ユニット２６及びその他のシーケンス機器群２７と、後述する同期センサを含む各種センサ類２８とも接続されている。
コントローラ３は、ホストコンピュータ１からプリント命令等のコマンド及び文字データ、画像データ等のプリントデータを受信し、それらを編集して文字コードならばＲＯＭ３２に記憶している文字フォントによって画像書き込みに必要なドットパターンに変換し、それらの文字及び画像（以下まとめて「画像」という）のビットマップデータをＲＡＭ３３内のビデオＲＡＭ領域にページ単位で展開する。
【０００８】
そして、エンジンドライバ４からレディー信号と共に画像クロックＷＣＬＫが入力されると、コントローラ３はＲＡＭ３３内のビデオＲＡＭ領域に展開されているビットマップデータ（ドットパターン）を、画像クロックＷＣＬＫに同期したビデオデータとして、内部インターフェイス６を介してエンジンドライバ４に出力する。そのビデオデータに対して内部インターフェイス６内のドット補正部７によって、後述するようにこの発明によるドット補正を行う。
また、操作パネル３５上には、図示しないスイッチや表示器があり、オペレータからの指示によりデータを制御したり、その情報をエンジンドライバ４に伝えたり、プリンタの状況を表示器に表示したりする。
エンジンドライバ４は、コントローラ３からの内部Ｉ／Ｆを介してドット補正されて入力されるビデオデータにより、プリンタエンジン５の書込ユニット２６及び後述する帯電チャージャ、現像ユニット等のシーケンス機器群２７等を制御したり、画像書込に必要なビデオデータを内部Ｉ／Ｆ６を介して入力して書込ユニット２６に出力すると共に、同期センサその他のセンサ類２８からエンジン各部の状態を示す信号を入力して処理したり、必要な情報エラー状況（例えばペーパーエンド等）のステータス信号を内部Ｉ／Ｆ６を介してコントローラ３へ出力する。
【０００９】
図４は、このレーザプリンタ２におけるプリンタエンジン５の機構を示す概略構成図である。
このレーザプリンタ２においては、上下２段の給紙カセット１０ａ、１０ｂのいずれか、例えば上段の給紙カセット１０ａの用紙スタック１１ａから給紙ローラ１２によって用紙１１が給送され、その用紙１１はレジストローラ１３によってタイミングをとられた後、感光体ドラム１５の転写位置へ搬送される。
メインモータ１４により矢示方向に回転駆動される感光体ドラム１５は、帯電チャージャ１６によってその表面が帯電され、書込ユニット２６からのＰＷＭ変調されたレーザビームで走査されて表面に静電潜像が形成される。
この潜像は、現像ユニット１７によってトナーを付着され可視像化され、そのトナー像は、レジストローラ対１３によって搬送されてきた用紙１１上に転写チャージャ１８の作用こより転写され、転写された用紙は感光体ドラム１５から分離され、搬送ベルト１９によって定着ユニット２０に送られ、その加圧ローラ２０ａによって定着ローラ２０ｂに圧接されその圧力と定着ローラ２０ｂの温度とによって定着される。
定着ユニット２０を出た用紙は、排紙ローラ２１によって側面に設けられた排紙トレイ２２へ排出される。一方、感光体ドラム１５に残留しているトナーは、クリーニングユニット２３によって除去されて回収される。また、このレーザプリンタ２内の上方にはそれぞれコントローラ３、エンジンドライバ４及び内部Ｉ／Ｆ６を構成する複数枚のプリント回路基板２４が搭載されている。
【００１０】
図５は図３に示した書込ユニット２６の構成例を示す要部斜視図である。
この書込ユニット２６は、ＬＤ（レーザダイオード）ユニット５０と、第１シリンダレンズ５１、第１ミラー５２、結像レンズ５３と、ディスク型モータ５４と、それにより矢示Ａ方向に回転されるポリゴンミラー５５とからなる回転偏向器５６と、第２ミラー５７、第２シリンダレンズ５８及び第３ミラー６０、シリンダレンズからなる集光レンズ６１、受光素子からなる同期センサ６２とを備えている。
そのＬＤユニット５０は、内部にレーザダイオード（以下「ＬＤ」という）と、このＬＤから射出される発散性ビームを平行光ビームにするコリメータレンズとを一体に組み込んだものである。
第１シリンダレンズ５１は、ＬＤユニット５０から射出された平行光ビームを感光体ドラム１５上において副走査方向に整形させる機能を果たし、結像レンズ５３は第１ミラー５２で反射された平行光を収束性ビームに変換し、ポリゴンミラー５５のミラー面５５ａに入射させる。
ポリゴンミラー５５は、各ミラー面５５ａを湾曲させて形成したＲポリゴンミラーとして、従来第２ミラー５７との間に配置されていたｆθレンズを使用しないポストオブジェクト型（光ビーム収束光とした後に偏向器を配置する型式）の回転偏光器５６としている。
第２ミラー５７は、回転偏光器５６で反射されて偏向されたビーム（走査ビーム）を感光体ドラム１５に向けて反射する。この第２ミラー５７で反射された走査ビームは第２シリンダレンズ５８を経て感光体ドラム１５上の主走査線１５ａの線上に鋭いスポットとして結像する。
また、第３ミラー６０は回転偏光器５６で反射された光ビームによる感光体ドラム１５上の走査領域外に配置され、入射された光ビームを同期センサ６２側に向けて反射する。第３ミラー６０で反射され集光レンズ６１によって集光された光ビームは同期センサ６２を構成する例えばフォトダイオード等の受光素子により、走査開始位置を一定に保つための同期信号に変換される。
【００１１】
図１は、図３におけるドット補正部７の概略構成を示すブロック図であり、図７はその要部（ＦＩＦＯメモリ７２とウインドウ７３）の具体的構成例を示す図である。
図１に示すようにドット補正部７は、パラレル／シリアル・コンバータ（以下「Ｐ／Ｓコンバータ」という）７１、ＦＩＦＯメモリ７２、ウインドウ７３、パターン認識部７４、メモリブロック７５、ビデオデータ出力部７６及びこれらを同期制御するタイミング制御部７７とによって概ね構成されている。
Ｐ／Ｓコンバータ７１は、図３に示したコントローラ３から転送されるビデオデータがパラレル（８ビット）データの場合、それをシリアル（１ビット）データに変換してＦＩＦＯメモリ７２へ送るために設けてあり、ドットの補正に関して基本的には関与しない。コントローラ３から転送されるビデオデータがシリアルデータの場合には、このＰ／Ｓコンバータ７１は不要である。
ＦＩＦＯメモリ７２は先入れ先出しのメモリ（First In First Out memory ）であり、図７に示すようにコントローラ３から送られてきた複数ライン分（この実施の形態の例では６ライン分）のビデオデータを格納するラインバッファ７２ａ〜７２ｆがシリアルに接続されている。
【００１２】
ウインドウ７３は、図７に示すようにコントローラ３からＰ／Ｓコンバータ７１を介して送出されるシリアルのビデオデータ１ライン分と、ＦＩＦＯメモリ７２の各ラインバッファ７２ａ〜７２ｆから出力される６ライン分との計７ライン分のデータに対して、各々１１ビット分のシフトレジスタ７３ａ〜７３ｇがシリアルに接続されており、パターン検出用のウインドウ（サンプル窓：図８にその形状例を示す）を構成している。
中央のシフトレジスタ７３ｄの真中のビット（図８に×印で示している）がターゲットとなる注目ドットの格納位置である。尚、このウインドウ７３を構成する各シフトレジスタ７３ａ〜７３ｇのうち、シフトレジスタ７３ａと７３ｇは７ビット、シフトレジスタ７３ｂと７３ｆは８ビットで足り、図８に破線で示す部分は無くてもよい。
このＦＩＦＯメモリ７２を構成するラインバッファ７２ａ〜７２ｆ及びウインドウ７３を構成するシフトレジスタ７３ａ〜７３ｇ内をビデオデータが順次１ビットずつシフトされることによって、注目ドットが順次変化し、その各注目ドットを中心とするウインドウ７３のビデオデータを連続的に抽出することができる。
パターン認識部７４は、ウインドウ７３から抽出したドット情報をもとに、ターゲットとなっているドット（注目ドット）及びその周囲の情報、特に画像データの黒ドットと白ドットの境界の線分形状の特徴を認識し、その認識結果を定められたフォーマットのコード情報にして出力する。このコード情報がメモリブロック７５のアドレスコードとなる。
【００１３】
図６はパターン認識部７４の内部構成及びウインドウ７３との関係を示すブロック図である。サンプル窓であるウインドウ７３は、中央の３×３ビットのコア領域（Ｃｏｒｅ）７３Ｃと、その上領域（Ｌｏｗｅｒ）７３Ｄと、左領域（Ｌｅｆｔ）７３Ｌ及び右領域（Ｒｉｇｈｔ）７３Ｒに区分される。また、パターン認識部７４はコア領域認識部７４１、周辺領域認識部７４２、マルチプレクサ７４３、７４４、傾き（Ｇｒａｄｉｅｎｔ）計算部７４５、位置（Ｐｏｓｉｔｉｏｎ）計算部７４６、判別部７４７及びゲート７４８によって構成されており、周辺領域認識部７４２は更に、上領域認識部７４２Ｕ、右領域認識部７４２Ｒ、下領域認識部７４２Ｄ及び左領域認識部７４２Ｌによって構成されている。
なお、この実施の形態における、マッチングのためのウインドウの領域分割とその検出パターン及び使用領域、パターン認識部７４を構成する各ブロック７４１〜７４８からの各出力信号、パターン認識部７４における各ブロックの作用、及びドット補正方法については、従来の技術として挙げた特開平５−２０７２８２号記載の画像データ処理装置と同様であるので、ここでは説明を省略する。
【００１４】
図９はパターン認識部７４とメモリブロック７５との関係を示すブロック図である。メモリブロック７５はパターンメモリとして構成され、パターン認識部７４から出力されるコード情報（１２ビット）をアドレスとして、予め記憶された補正データ（１０ビット）を読み出して、レーザ駆動用のビデオデータを出力する。これが補正されたドットパターンとなる。
上記メモリブロック７５からの補正データ出力は、コントローラ３から送られてきたビデオデータの１ドット毎にその正規の幅すなわちレーザ発光時間を複数に分割した値の整数倍（１０分割の場合の最大値は１０倍）の情報としてパラレル出力される。
ビデオデータ出力部７６は、メモリブロック７５から出力されたパラレル情報をシリアル化してプリンタエンジン４へ送出し、その書込ユニット２６に設けられた光源であるＬＤユニット５０のレーザダイオードをＯＮ／ＯＦＦする信号源とする。
但し、前述の説明におけるＬＤユニット５０のレーザダイオードのＯＮ／ＯＦＦ制御は２値データによる制御を想定したものであるが、多値データによる制御を想定した場合には前述のビデオデータ出力部７６によるメモリブロック７５から出力されたパラレル情報をシリアル化してプリンタエンジン４へ送出する必要は無くなり、前述のメモリブロック７５からのパラレル情報をそのままＬＤユニット５０（この場合は多値制御用ＬＤユニットを示す）のレーザダイオードのＯＮ／ＯＦＦ及びパワー制御に関する多値画像データに対応させることにより、書込ユニット２６による書き込みを行う。
【００１５】
以上の装置構成を前提として、以下に各請求項に対応する構成及び動作を説明する。
図２（ａ）は請求項１に対応する実施の形態を示すドット補正部７のブロック図であり、図１の構成に傾斜ビット限定手段７８を付加してなる。
傾斜ビット限定手段７８は、パターン認識部７４より出力される注目ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報のうち、線分の傾斜が右上がり、右下がりのいずれであるかを示すビットであるＳＬＯＰ信号に対し、図１０（ａ）に例示する回路を用い、図１０（ｂ）のタイミングチャートに示す動作を行う。
すなわち、図１０（ａ）に示す回路構成の傾斜ビット限定手段７８においては、図１０（ｂ）に示すように、NO-MATCH信号がＬｏｗレベル（注目画素が画像補正要の場合）であれば、パターン認識部７４より入力される前述のＳＬＯＰ信号はそのままメモリブロック７５に出力されるが、NO-MATCH信号がＨｉｇｈレベル（注目画素が画像補正不要の場合）であれば、パターン認識部７４より入力される前述のＳＬＯＰ信号を、この場合にはＬｏｗレベルの出力に固定して、メモリブロック７５に出力することになる。
この構成を用いることにより、図１２（ａ）、（ｂ）に示すように画像補正状態の切り替えが可能となる。
【００１６】
まず、図１２（ａ）は図１０（ａ）の回路に対しNO-MATCH信号がＬｏｗレベルの時（注目画素が画像補正要の場合）の画像補正状態を示すものである。図１２（ａ）には画像Ａについて垂直線に対して線対称となる画像Ｂのビットマップが示されている。
ここで、各補正前の画像のビットマップにある●で示すドットは、垂直線に対して線対称の位置にあるドットであり、この実施の形態のドット補正部（画像データ処理装置）７においては、パターン認識手段７４より出力される複数ビットのコード情報は線分の傾斜が右上がり、右下がりのいずれであるかを示すビットであるＳＬＯＰ信号以外の全てのコード情報信号が同一のものとなる。例えば、線分の傾斜が右上がりの時はＳＬＯＰ信号＝０、右下がりの時はＳＬＯＰ信号＝１と仮定し、図１２（ａ）の●で示すドットに対するＳＬＯＰ信号以外のパターン認識手段７４より出力される複数ビットのコード情報をｘｘｘと仮定すると、メモリブロック７５のアドレスとして入力される複数ビットのコード情報は、画像Ａの●のドット位置では、“１ｘｘｘ”となり、画像Ｂの●のドット位置では、“０ｘｘｘ”となることにより、図示するように補正後の画像Ａ、画像Ｂを異なる画像データイメージに変換可能となる。
上記の補正処理により、図示の補正後の画像イメージのように、精密に画像データのジャギー補正が可能となる。
【００１７】
次に、図１２（ｂ）は図１０（ａ）の回路に対しNO-MATCH信号がＨｉｇｈレベルの時（注目画素が画像補正不要の場合）の画像補正状態を示すものである。図１２（ｂ）には、図１２（ａ）とビットマップのパターンは異なるが、画像Ａ’について垂直線に対して線対称となる画像Ｂ’のビットマップが示されている。また、各補正前の画像のビットマップにある●で示すドットは、垂直線に対して線対称の位置にあるドットであり、この実施の形態のドット補正部（画像データ処理装置）７においては、パターン認識手段７４より出力される複数ビットのコード情報は、線分の傾斜が右上がり、右下がりのいずれであるかを示すビットであるＳＬＯＰ信号以外の全てのコード情報信号が同一のものとなる。しかし、ここでは傾斜ビット限定手段７８に入力されるNO-MATCH信号による動作により、線分の傾斜を示すＳＬＯＰ信号は同一のＳＬＯＰ信号＝０となり、図１２（ａ）と同様に●で示すドットに対するＳＬＯＰ信号以外のパターン認識手段７４より出力される複数ビットのコード情報をｙｙｙと仮定すると、メモリブロック７５のアドレスとして入力される複数ビットのコード情報は、画像Ａ’、画像Ｂ’共に●のドット位置では“０ｙｙｙ”となる。したがって、図示する補正後の画像Ａ’、画像Ｂ’は同一の画像データイメージへの変換となる。 但しここで、図１２（ｂ）の●で示すドットは画像補正不要と判定されたドットであり、前記“補正後の画像Ａ’、画像Ｂ’は同一の画像データイメージへの変換となる”という記載は不適当のように思われるが、本発明の画像データ処理装置においては、画像補正不要と判定されたドットと画像補正要と判定されたドットは共にパターン認識手段７４により出力される複数ビットのコード情報を、メモリブロック７５のアドレスとして入力し、データの変換が可能な構成となっており、画像補正不要と判定されたドットも、その全てを同一の補正データへ変換することが可能である為、上記図１２（ｂ）の画像Ａ’、画像Ｂ’の●で示すドットも同一の画像データイメージへの変換が可能となる。
【００１８】
尚、図１２（ｂ）に示す補正後の画像イメージは、本発明の画像データ処理装置の構成及び動作により、補正前後で同一の画像データとなるデータ変換を行ったイメージであり、線分の傾斜を示すＳＬＯＰ信号の情報をＳＬＯＰ信号＝０という単一の情報にしたことにより、ジャギー補正の対象外となる画像に対しての、画像データ置換に用いられるメモリブロック７５に格納される画像データ容量は削減され、補正データ作成時の時間短縮を図ると共に、実使用時のデータ設定時間の短縮を図ることが可能となる。
下記の表１にメモリブロック７５へのコード情報の入力状態を示す。図２（ａ）の構成により、例えばパターン認識部７４より注目ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報が１３ビット（８１９２種類）であった場合に、８１９２種類のコード情報のうちNO-MATCH信号が補正不要を示す対象となるコード情報が１／４含まれていたとすれば（例えば、図６の判別部７４７より出力されるＤＩＲ０信号、ＤＩＲ１信号の組み合わせが（ＤＩＲ１，ＤＩＲ０）＝（１，１）の場合）、表１に示すように７１６８種類のコード情報にコードの種類が削減でき、メモリブロック７５に格納しておくべき補正データの総容量が低減できる。
【００１９】
【表１】

図２（ｂ）は請求項２に対応する実施の形態を示すドット補正部７のブロック図であり、図２（ａ）の構成に更に傾斜ビット切替手段７９を付加してなる。
【００２０】
傾斜ビット切替手段７９は、図１１（ａ）に例示する傾斜ビット限定手段７８に対し、傾斜ビット制御信号の入力設定を行う手段であり、図１１（ｂ）のタイミングチャートに示す動作を行う。傾斜ビット制御信号とは、装置内部のレジスタ毎に設定されるステータス信号と同様の信号である。
すなわち、図１１（ａ）に示す回路構成の傾斜ビット限定手段７８においては、図１１（ｂ）に示すように、パターン認識部７４より入力される前述のＳＬＯＰ信号は傾斜９ビット切替手段７９による傾斜ビット制御信号がＨｉｇｈレベルで且つ、請求項１の動作説明と同様、NO-MATCH信号がＬｏｗレベル（注目画素が画像補正要の場合）であれば、そのままメモリブロック７５に出力され、NO-MATCH信号がＨｉｇｈレベル（注目画素が画像補正不要の場合）であれば、パターン認識部７４より入力される前述のＳＬＯＰ信号を、Ｌｏｗレベルの出力に固定して、メモリブロック７５に出力することになるが、傾斜ビット制御信号がＬｏｗレベルであれば、パターン認識部７４より入力される前述のＳＬＯＰ信号はNO-MATCH信号の状態に関係なく全てＬｏｗレベルの出力に固定されて、メモリブロック７５に出力されることになる。
この構成を用いることにより、図１３（ａ）、（ｂ）に示すように画像補正状態の切り替えが可能となる。
【００２１】
図１３（ａ）は、図１１（ａ）の回路に対し傾斜ビット制御信号がＨｉｇｈレベルの時の画像補正状態を示すものである。図１３（ａ）には画像Ａについて垂直線に対して線対称となる画像Ｂのビットマップが示されている（図１２（ａ）と同一のビットマップ）。ここで、各補正前の画像のビットマップにある●で示すドットは垂直線に対して線対称の位置にあるドットであり、この実施の形態のドット補正部（画像データ処理装置）７においては、パターン認識手段７４より出力される複数ビットのコード情報は線分の傾斜が右上がり、右下がりのいずれであるかを示すビットであるＳＬＯＰ信号以外の全てのコード情報信号が同一のものとなる。例えば、線分の傾斜が右上がりの時はＳＬＯＰ信号＝０、右下がりの時はＳＬＯＰ信号＝１と仮定し、図１３（ａ）の●で示すドットに対するＳＬＯＰ信号以外のパターン認識手段７４より出力される複数ビットのコード情報をｘｘｘと仮定すると、メモリブロック７５のアドレスとして入力される複数ビットのコード情報は、画像Ａのドット位置では、“１ｘｘｘ”となり、画像Ｂの●のドット位置では、“０ｘｘｘ”となることにより、図示するように補正後の画像Ａ、画像Ｂを異なる画像データイメージに変換可能となる（図１２（ａ）と同等の補正状態）。
上記の補正処理により、図示の補正後の画像イメージのように、精密に画像データのジャギー補正が可能となる。
【００２２】
次に、図１３（ｂ）は、図１１（ａ）の回路に対し傾斜ビット制御信号がＬｏｗレベルの時の画像補正状態を示すものである。図１３（ｂ）には、図１３（ａ）と同一定義の補正前の画像Ａと画像Ｂのビットマップが示されている。また、各補正前の画像のビットマップにある●で示すドットは垂直線に対して線対称の位置にあるドットであり、この実施の形態のドット補正部（画像データ処理装置）７においては、パターン認識手段７４より出力される複数ビットのコード情報は、線分の傾斜が右上がり、右下がりのいずれであるかを示すビットであるＳＬＯＰ信号以外の全てのコード情報信号が同一のものとなる。しかし、ここでは傾斜ビット切替手段７９からの傾斜ビット制御信号による動作により、線分の傾斜を示すＳＬＯＰ信号は同一のＳＬＯＰ信号＝０となり、図１３（ａ）と同様に●で示すドットに対するＳＬＯＰ信号以外のパターン認識手段７４より出力される複数ビットのコード情報をｘｘｘと仮定すると、メモリブロック７５のアドレスとして入力される複数ビットのコード情報は、画像Ａ、画像Ｂ共に●のドット位置では“０ｘｘｘ”となる。従って、図示する補正後の画像Ａ、画像Ｂは同一の画像データイメージへの変換となる。
【００２３】
これは図１３（ｂ）に示す補正後の画像イメージのように、同一の画像データによるジャギー補正となる方式であり、図１３（ａ）で説明した方式より、ジャギー補正に関して精度の低い補正となるが、電子写真による静電潜像等に対しては、ジャギー補正の対象となる画像によっては図１２（ａ）の設定と同等の補正結果となる可能性もあり、ジャギー補正に用いられるメモリブロック７５に格納される画像データ容量の削減（図１３（ａ）の場合の１／２の容量への削減）及び補正データ作成時間の短縮を図ることが可能となる。
下記の表２にメモリブロック７５へのコード情報の入力状態を示す。図２（ｂ）の構成により、例えばパターン認識部７４より注目ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報が１３ビット（８１９２種類）であった場合に、８１９２種類のコード情報のうちNO-MATCH信号が補正不要を示す対象となるコード情報が１／４含まれていたとすれば（例えば、図６の判別部７４７より出力されるＤＩＲ０信号、ＤＩＲ１信号の組み合わせが（ＤＩＲ１，ＤＩＲ０）＝（１，１）の場合）、表２に示すように７１６８種類のコード情報にコードの種類が削減でき、メモリブロック７５に格納しておくべき補正データの総容量が低減できる。
【００２４】
【表２】

タイミング制御部７７は、エンジンドライバ４から１ページ分の書き込み期間を規定するＦＧＡＴＥ信号、１ライン分の書き込み期間を規定するＬＧＡＴＥ信号、各ラインの書き込み開始及び終了タイミングを示すＬＳＹＮＣ信号、１ドット毎の読み出し及び書き込み周期を取る画像クロックＷＣＬＫ及びＲＥＳＥＴ信号を入力し、上述の各部ブロック７１〜７６に対してその動作の同期を取るために必要なクロック信号等を発生する。
なお、パターンメモリ７５の補正データはコントローラ３のＭＰＵ３１あるいはエンジンドライバ４のＣＰＵ４１によりＲＯＭ３２又はＲＯＭ４２から選択的にロードされたり、ホストコンピュータ１からダウンロードしたりすることも可能であり、こうすることにより画像データの被補正パターンに対する補正データを容易に変更することが可能となる。
また、上記の実施の形態では、レーザプリンタ２のコントローラ３とエンジンドライバ４とを結ぶ内部インターフェイス５内にこの発明による画像データ処理装置であるドット補正部７を設けた場合を例にとり説明したが、このドット補正部７をコントローラ３側あるいはエンジンドライバ４側に設けるようにしてもよい。
更に、この発明はレーザプリンタに限るものではなく、ＬＥＤプリンタその他の各種光プリンタ、デジタル複写機、普通紙ファクシミリ等、ビットマップ状に展開して画像を形成する各種画像形成装置並びにその形成した画像を表示する画像表示装置にも同様に適用することができる。
【００２５】
【発明の効果】
以上説明したように、本発明は以下のような優れた効果を奏する。
請求項１記載の発明によれば、ビットマップ状に展開された画像データに対して輪郭線のジャギーを補正して画質の向上を図るようになした画像データ処理装置において、ビットマップ状に展開された画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、画像補正が必要であるか、線分の傾斜が右上がり、右下がりいずれの傾斜であったかを判断し、その結果に応じて共通の画像補正パターンを用いて画像補正できるので、ジャギー補正に用いられる補正データの作成に要する時間を短縮するととともに、実使用時のデータ設定所要時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す画像データ処理装置としてのドット補正部のブロック図である。
【図２】（ａ）は請求項１に対応する実施の形態を示すドット補正部のブロック図、（ｂ）は請求項２に対応する実施の形態を示すドット補正部のブロック図である。
【図３】本発明を実施した画像形成装置であるレーザプリンタの構成を示すブロック図である。
【図４】図３に示すレーザプリンタにおけるプリンタエンジンの機構を示す概略構成図である。
【図５】図３に示した書込ユニットの構成例を示す要部斜視図である。
【図６】図３におけるドット補正部の概略構成を示すブロック図である。
【図７】図３におけるパターン認識部の内部構成及びウインドウとの関係を示すブロック図である。
【図８】図６に示すウインドウの形状例を示す説明図である。
【図９】図１、図２に示すパターン認識部とメモリブロックとの関係を示すブロック図である。
【図１０】（ａ）は図２（ａ）における傾斜ビット限定手段の回路構成を例示した回路図、（ｂ）は（ａ）の回路の動作タイミングを示したタイミングチャートである。
【図１１】（ａ）は図２（ｂ）における傾斜ビット限定手段の回路構成を例示した回路図、（ｂ）は（ａ）の回路の動作タイミングを示したタイミングチャートである。
【図１２】（ａ）は図１０（ａ）の回路に対しNO-MATCH信号がＬｏｗレベルの時の画像補正状態を示した説明図、（ｂ）は図１０（ａ）の回路に対しNO-MATCH信号がＨｉｇｈレベルの時の画像補正状態を示した説明図である。
【図１３】（ａ）は図１１（ａ）の回路に対しNO-MATCH信号がＬｏｗレベルの時の画像補正状態を示した説明図、（ｂ）は図１１（ａ）の回路に対しNO-MATCH信号がＨｉｇｈレベルの時の画像補正状態を示した説明図である。
【符号の説明】
７ ドット補正部（画像データ処理装置）、７２ ＦＩＦＯメモリ、７２ａ〜７２ｆ ラインバッファ、７３ ウインドウ、７３ａ〜７３ｇ シフトレジスタ、７４ パターン認識部（パターン認識手段、判別手段）、７５ メモリブロック、７６ ビデオデータ出力部、７７ タイミング制御部、７８ 傾斜ビット限定手段、７９ 傾斜ビット切替手段（切替手段）。

Claims (1)

1. ビットマップ状に展開された画像データの対象とするドットを中心として所定領域の各ドットのデータを抽出するためのウインドウと、
   該ウインドウを通して抽出される画像データによって該画像データの黒ドット領域の白ドット領域との境界部分の線分形状を認識して、前記対象とするドットに対して認識した線分形状の特徴を表す複数ビットのコード情報を生成するパターン認識手段と、
   少なくとも前記コード情報の一部を利用して補正が必要なドットか否かを判別する判別手段と、
   画像形成させるための画像データを記憶するメモリブロックと、
   各ドットに対して認識した線分形状の特徴を表す複数ビットのコード情報のうち、線分の傾斜が右上がり、右下がりいずれの傾斜であったかを示すビットを、前記判別手段によって補正が必要と判別されたドットについてのみ有効として該ビットの値をそのまま出力し、補正が不要と判別されたドットについては無効として該ビットの値を固定値とする傾斜ビット限定手段とを備え、
   前記パターン認識手段により生成された前記複数のコード情報の残りのビットの値と前記傾斜ビット限定手段より出力された値を前記メモリブロックのアドレス入力とし、前記メモリブロックより出力されたデータに基づいて画像形成させることを特徴とする画像データ処理装置。

Images