JP3847415B2 - 水平リニアリティ補正回路 - Google Patents
水平リニアリティ補正回路 Download PDFInfo
- Publication number
- JP3847415B2 JP3847415B2 JP14589397A JP14589397A JP3847415B2 JP 3847415 B2 JP3847415 B2 JP 3847415B2 JP 14589397 A JP14589397 A JP 14589397A JP 14589397 A JP14589397 A JP 14589397A JP 3847415 B2 JP3847415 B2 JP 3847415B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- coil
- correction
- circuit
- horizontal deflection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Details Of Television Scanning (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＣＲＴの水平偏向コイルに流れるのこぎり波状の偏向電流の波形を補正することで、ＣＲＴの画面に生成される画像の直線性を補正するようにした水平リニアリティ補正回路に関する。
【０００２】
【従来の技術】
近年におけるＣＲＴモニターは、ＮＴＳＣ方式のビデオ信号以外に、例えばパソコンやその他の情報機器により生成される画像信号を再生するために、各種の水平走査周波数に対応できるように構成されている。
【０００３】
このために、水平リニアリティ補正回路においても、水平同期信号の周波数に対応した適切なリニアリティ補正を行う必要に迫られている。
【０００４】
この要求に応えるために、例えば図７に示すような水平リニアリティ補正回路が提供されている。
【０００５】
この水平リニアリティ補正回路は、水平同期信号に同期してオンオフ制御されるスイッチングトランジスタＱ１と、ダンパーダイオードＤ１と、共振コンデンサＣ１から成る周知の水平偏向回路に対して、ＣＲＴの水平偏向コイルＬｈが接続されている。
【０００６】
前記水平偏向コイルＬｈには、それぞれ複数個のリニアリティ補正コイルＬ１，Ｌ２，Ｌ３，…Ｌｎが接続され、各補正コイルＬ１，Ｌ２，Ｌ３，…Ｌｎと直列にそれぞれリレー接点Ｓ１，Ｓ２，Ｓ３，…Ｓｎが接続された構成とされている。そして、前記リレー接点Ｓ１，Ｓ２，Ｓ３，…Ｓｎのいずれかをオン制御することで、水平偏向コイルＬｈに対し、いずれかの補正コイルＬ１，Ｌ２，Ｌ３，…Ｌｎが択一的に接続されて、各種の水平走査周波数に対応してそれぞれ水平リニアリティ補正が行えるように構成されている。
【０００７】
【発明が解決しようとする課題】
ところで、図７に示した従来の水平リニアリティ補正回路においては、入力ビデオ信号の水平同期周波数に応じて各リレーの接点が切り替えられる。
【０００８】
このような制御回路を具備させることは、実装面積を増大させるだけでなく、コストを上昇させることとなり、したがって商品の競争力を失うこととなる。
【０００９】
また、前記したように各補正コイルＬ１，Ｌ２，Ｌ３，…Ｌｎを用意することは、同じくコストを上昇させるさせるだけでなく、回路基板において相応の部品占有面積を必要とし、また各補正コイルが広いスペースに分散して配置せざるを得ないため、不要な磁束をＣＲＴディスプレイ内の広い範囲に発生させることとなり、他の回路に悪影響を及ぼすといった技術的課題を有していた。
【００１０】
本発明は、このような従来のものの技術的課題を解決するために成されたものであり、前記したようなリレーまたはこれに代わる機能のものを用いる必要性をなくし、また各補正コイルを用意する必要のない水平リニアリティ補正回路を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
前記目的を達成するために成された本発明にかかる水平リニアリティ補正回路は、水平偏向コイルに流れるのこぎり波状の偏向電流の波形を補正するために、前記水平偏向コイルに対して直列に接続された水平リニアリティ補正回路であって、前記水平リニアリティ補正回路は、前記水平偏向コイルと直列に接続された補正コイルと、前記補正コイルに対して並列に接続され、前記水平偏向コイルに流れる偏向電流を変化させることが可能な抵抗回路網とにより構成され、前記抵抗回路網は、その一端が前記補正コイルの一端に接続された抵抗器と、前記抵抗器の他端にその一端が接続され、その他端が前記補正コイルの他端に接続され、入力水平同期信号の周波数に基づいて切り替えられるように構成したスイッチ回路とにより構成される。
【００１３】
また、他の好ましい実施の形態においては、水平偏向コイルに流れるのこぎり波状の偏向電流の波形を補正するために、前記水平偏向コイルに対して直列に接続された水平リニアリティ補正回路であって、前記水平リニアリティ補正回路は、前記水平偏向コイルと直列に接続された補正コイルと、前記補正コイルに対して並列に接続され、前記水平偏向コイルに流れる偏向電流を変化させることが可能な抵抗回路網とにより構成され、前記抵抗回路網は、それぞれ異なった抵抗値を有し、それぞれの一端が結合されて前記補正コイルの一端に接続された複数の抵抗器と、前記各抵抗器の他端にそれぞれ被選択接点が接続され、入力水平同期信号の周波数に基づいて切り替えられるように構成した単極多倒型スイッチ回路とで構成され、前記単極多倒型スイッチ回路の選択接点が前記補正コイルの他端に接続されて構成される。
【００１４】
また、他の好ましい実施の形態においては、水平偏向コイルに流れるのこぎり波状の偏向電流の波形を補正するために、前記水平偏向コイルに対して直列に接続された水平リニアリティ補正回路であって、前記水平リニアリティ補正回路は、前記水平偏向コイルと直列に接続された補正コイルと、前記補正コイルに対して並列に接続され、前記水平偏向コイルに流れる偏向電流を変化させることが可能な抵抗回路網とにより構成され、前記抵抗回路網は、それぞれの一端が結合されて前記補正コイルの一端に接続された複数の抵抗器と、前記各抵抗器の他端にそれぞれその一端が接続され、それぞれの他端が結合され、入力水平同期信号の周波数に基づいて切り替えられるように構成した前記補正コイルの他端に接続された複数個の単極単倒型スイッチ回路とにより構成される。
【００１７】
そして、前記したスイッチ回路は、入力水平同期信号の周波数に基づいて切り替えられるように構成されていることが望ましい。
【００１８】
また、他の好ましい実施の形態においては、水平偏向コイルに流れるのこぎり波状の偏向電流の波形を補正するために、前記水平偏向コイルに対して直列に接続された水平リニアリティ補正回路であって、前記水平リニアリティ補正回路は、前記水平偏向コイルと直列に接続された補正コイルと、前記補正コイルに対して並列に接続され、前記水平偏向コイルに流れる偏向電流を変化させることが可能な抵抗回路網とにより構成され、前記抵抗回路網は、その一端が前記補正コイルの一端に接続され、その他端が前記補正コイルの他端に接続された能動素子により構成され、前記能動素子は、入力水平同期信号の周波数に基づいて、異なった制御電圧が制御極端子に供給されるように構成される。
【００１９】
以上のように構成された水平リニアリティ補正回路によると、水平偏向コイルに直列に補正コイルを結合し、この補正コイルと並列に、補正コイルに流れる偏向電流を変化させることが可能な抵抗回路網を接続した構成とされるので、抵抗回路網における抵抗値の変更時において、たとえ抵抗回路網が瞬時に解放状態とされても、前記補正コイルの存在により、水平偏向コイルに対する電流を瞬断させることはない。
【００２０】
このような抵抗回路網は、具体的には抵抗とスイッチ回路との直列回路により実現させることができる。
【００２１】
また、他の具体的な手段としてそれぞれ異なった複数の抵抗器と単極多倒型スイッチ回路との組み合わせにより前記抵抗回路網を実現させることができる。
【００２２】
また、他の具体的な手段として複数の抵抗器と複数の単極単倒型スイッチ回路との組み合わせによる抵抗回路網を採用することもできる。
【００２３】
さらに、他の具体的な手段として抵抗回路網に能動素子を利用することも可能であり、この場合、バイポーラ型トランジスタまたは電界効果型トランジスタにより抵抗回路網を構成させることができる。
【００２４】
そして、前記スイッチ回路に対して、入力水平同期信号の周波数に基づいて、これを切り替えるように構成することで、全ての入力ビデオ信号に対して自動的に、水平リニアリティ補正を行うことが可能となる。
【００２５】
また、前記能動素子の制御極端子に、入力水平同期信号の周波数に基づく制御電圧を供給する回路構成とすることで、全ての入力ビデオ信号に対して自動的に、水平リニアリティ補正を行うことが可能となる。
【００２６】
【発明の実施の形態】
以下、本発明にかかる水平リニアリティ補正回路について、図に示す実施の形態に基づいて説明する。なお以下に説明する図１において、前記した図７に示した従来の回路に相当する部分は、同一符号で示している。
【００２７】
図１は、第１の実施の形態を示したものであり、図７と同様に水平偏向回路は水平同期信号に同期してオンオフ制御されるスイッチングトランジスタＱ１と、ダンパーダイオードＤ１と、共振コンデンサＣ１より構成されている。
【００２８】
そして、前記水平偏向回路に一端が接続された水平偏向コイルＬｈの他端には、補正コイルＬｘの一端ａが接続されており、この補正コイルＬｘの他端ｂには、一端が基準電位点（アース）に接続されたコンデンサＣ２の他端が接続されている。
【００２９】
そして、前記補正コイルＬｘの両端ａ，ｂに対して並列に接続され、前記補正コイルＬｘと、水平偏向コイルＬｈに流れる偏向電流を変化させることが可能な抵抗回路網Ｒｘとにより水平リニアリティ補正回路ＨＬが形成されている。
【００３０】
すなわち、図１に示す抵抗回路網Ｒｘは、その一端が前記補正コイルＬｘの一端ａに接続された抵抗器Ｒ１と、この抵抗器Ｒ１の他端にその一端が接続され、その他端が前記補正コイルＬｘの他端ｂに接続されたスイッチ回路Ｓ１とにより構成されている。
【００３１】
なお、このスイッチ回路Ｓ１は、制御電流によりオンオフされるリレー接点により構成されており、このリレー接点Ｓ１は入力水平同期信号の周波数に基づいて指令出力を発生するマイクロプロセッサユニット１１によりオンオフ制御されるように構成されている。
【００３２】
この様に構成された図１に示す水平リニアリティ補正回路ＨＬにおいては、そのスイッチ回路Ｓ１がリレーの否駆動時においてはオフとされ、この場合には、前記補正コイルＬｘが水平偏向コイルＬｈに対する水平リニアリティ補正回路として作用する。またリレーの駆動時においてはスイッチ回路Ｓ１がオンとされ、この場合には、水平偏向コイルＬｈに流れる電流を分流する抵抗器Ｒ１として作用し、前記補正コイルＬｘと共に水平リニアリティ補正回路を構成する。
【００３３】
したがって、図１に示した実施の形態によれば、水平偏向コイルＬｈに対する２種類の水平リニアリティ補正回路を形成させることができる。
【００３４】
次に図２は、本発明の他の実施の形態を示したものであり、これは３種類以上の多種類の水平リニアリティ補正回路を形成させる場合を示している。なお図２においては、補正コイルＬｘの両端ａ，ｂに並列に接続される抵抗回路網Ｒｘ部分のみの構成を示している。
【００３５】
この抵抗回路網Ｒｘは、それぞれ異なった抵抗値を有し、それぞれの一端が結合されて前記補正コイルの一端ａに接続された複数の抵抗器Ｒ１，Ｒ２，Ｒ３，…Ｒｎと、前記各抵抗器Ｒ１，Ｒ２，Ｒ３，…Ｒｎの他端にそれぞれ被選択接点Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，…Ｓｎａが接続された単極多倒型スイッチ回路ＳＷとで構成されており、前記単極多倒型スイッチ回路の選択接点Ｓｂが前記補正コイルの他端ｂに接続された構成とされている。
【００３６】
そして、この図２に示す単極多倒型スイッチ回路ＳＷは、制御電流により選択接点Ｓｂがいずれかの被選択接点Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，…Ｓｎａにオンされるリレー接点により構成されており、この様に構成された図２に示す抵抗回路網Ｒｘは、前記補正コイルＬｘと共に水平リニアリティ補正回路ＨＬを構成している。
【００３７】
この図２に示す抵抗回路網Ｒｘにおいては、図１の場合と同様に入力水平同期信号の周波数に基づいて指令出力を発生するマイクロプロセッサユニット１１により、スイッチ回路としてのリレー接点Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，…Ｓｎａが択一的にオンされるように構成されている。
【００３８】
この様に図２に示す構成においては、前記補正コイルＬｘと、水平偏向コイルＬｈに流れる電流を分流する択一的に選択されたいずれかの抵抗器Ｒ１，Ｒ２，Ｒ３，…Ｒｎとにより水平リニアリティ補正回路を構成する。
【００３９】
したがって、図２に示した実施の形態によれば、水平偏向コイルＬｈに対するｎ種類（抵抗器の数）の水平リニアリティ補正回路を形成させることができる。
【００４０】
次に図３は、本発明のさらに他の実施の形態を示したものであり、これは図２の形態と同様に３種類以上の多種類の水平リニアリティ補正回路を形成させる場合を示している。なお図３においては、前記と同様に補正コイルＬｘの両端ａ，ｂに並列に接続される抵抗回路網Ｒｘ部分のみの構成を示している。
【００４１】
この抵抗回路網Ｒｘは、それぞれの一端が結合されて前記補正コイルの一端ａに接続された複数の抵抗器Ｒ１，Ｒ２，Ｒ３，…Ｒｎと、各抵抗器Ｒ１，Ｒ２，Ｒ３，…Ｒｎの他端に、それぞれその一端が接続され、それぞれの他端が結合されて前記補正コイルＬｘの他端ｂに接続された複数個の単極単倒型スイッチ回路としてのリレー接点Ｓ１，Ｓ２，Ｓ３，…Ｓｎとにより構成されている。
【００４２】
そして、この図３に示す単極単倒型スイッチ回路Ｓ１，Ｓ２，Ｓ３，…Ｓｎは、制御電流により、そのいずれかまたは複数がオンされるリレー接点により構成されており、この様に構成された図３に示す抵抗回路網Ｒｘは、前記補正コイルＬｘと共に水平リニアリティ補正回路ＨＬを構成している。
【００４３】
この図３に示す抵抗回路網Ｒｘにおいては、図１の場合と同様に入力水平同期信号の周波数に基づいて指令出力を発生するマイクロプロセッサユニット１１により、スイッチ回路としてのリレー接点Ｓ１，Ｓ２，Ｓ３，…Ｓｎのいずれかまたは複数がオンされるように構成されている。
【００４４】
この様に図３に示す構成においては、前記補正コイルＬｘと、水平偏向コイルＬｈに流れる電流を分流する１つまたは複数の抵抗器Ｒ１，Ｒ２，Ｒ３，…Ｒｎとにより水平リニアリティ補正回路が構成される。
【００４５】
すなわち、この図３に示す例においては、複数のリレー接点を同時にオン状態とすることができるため、オン状態の組み合わせにより多種類の抵抗値を作り出すことが可能となる。
【００４６】
換言すれば、この図３に示す例によると、図２に示す例に比較して少ない数の抵抗器およびリレー接点の構成により、同等の種類のリニアリティ補正値を得ることができる。
【００４７】
次に図４は本発明のさらに他の実施の形態を示したものであり、これは図２または図３の形態に比較して、より多種類（無段階）の水平リニアリティ補正回路を形成させる場合を示している。
【００４８】
この図４に示す抵抗回路網Ｒｘは、その一端が前記補正コイルＬｘの一端ａに接続され、その他端が前記補正コイルＬｘの他端ｂに接続された能動素子Ａｘにより構成されている。
【００４９】
そして、この能動素子Ａｘに対して、能動素子Ａｘの抵抗値を変化させるための指令出力がマイクロプロセッサユニット１１より与えられるように構成されている。
【００５０】
図５および図６は、前記能動素子Ａｘの構成を示したものであり、図５は能動素子ＡｘとしてＮＰＮ型バイポーラトランジスタを用いた例を示している。また図６は能動素子Ａｘとして電界効果型トランジスタを用いた例を示している。
【００５１】
図５において、バイポーラトランジスタＱ２のコレクタ電極は、補正コイルＬｘの一端ａに接続され、またバイポーラトランジスタＱ２のエミッタ電極は補正コイルＬｘの他端ｂに接続された構成とされている。
【００５２】
そして、バイポーラトランジスタＱ２のベース電極には、制御電圧発生回路１２が接続されている。この制御電圧発生回路１２は、マイクロプロセッサユニット１１からの指令出力を制御電圧に変換して前記バイポーラトランジスタＱ２のベース電極に供給するものである。
【００５３】
また、図６において、電界効果型トランジスタＱ３のドレイン電極は、補正コイルＬｘの一端ａに接続され、また電界効果型トランジスタＱ３のソース電極は補正コイルＬｘの他端ｂに接続された構成とされている。
【００５４】
そして、同様に電界効果型トランジスタＱ３のソース電極には、制御電圧発生回路１２が接続されている。この制御電圧発生回路１２は、マイクロプロセッサユニット１１からの指令出力を制御電圧に変換して前記電界効果型トランジスタＱ３のゲート電極に供給される。
【００５５】
図５および図６に示した構成によると、バイポーラトランジスタＱ２および電界効果型トランジスタＱ３のそれぞれの被制御端子間における抵抗値は、マイクロプロセッサユニット１１からの指令出力に依存して制御電圧発生回路１２から供給される直流電圧によって制御される。
【００５６】
したがって、この図５および図６に示した構成によると、無段階に被制御端子間における抵抗値を変化させることが可能である。
【００５７】
そして、バイポーラトランジスタＱ２または電界効果型トランジスタＱ３により設定された抵抗値に応じて水平偏向コイルＬｈに流れる偏向電流を変化させることができ、補正コイルＬｘとの作用により無段階に水平リニアリティ補正を行うことができる。
【００５８】
【発明の効果】
以上の説明で明らかなとおり、本発明にかかる水平リニアリティ補正回路は、水平偏向コイルと直列に接続された補正コイルと、この補正コイルに対して並列に接続された抵抗回路網とにより構成したので、抵抗回路網の抵抗値の切り替えに際し、たとえ抵抗回路網内に電流の解放状態が発生したとしても、前記補正コイルの存在により水平偏向コイルに過渡現象を発生させることはない。
【００５９】
したがって、水平偏向コイル等の過渡現象により回路素子を損傷させるといった不都合を防止でき、回路の安定性を保証することができる。
【００６０】
また、従来のようにリレーまたはこれに代わる機能の制御回路を特別に備える必要もないため、コストを低減させることが可能である。さらに従来のように各種の同期信号に対応させるための複数の補正コイルを用意する必要もなくなるため、回路基板の部品占有面積を極端に低減させることが可能であり、また各補正コイルから発生する不要な磁束によりＣＲＴディスプレイへ与える悪影響を防止することもできる。
【図面の簡単な説明】
【図１】本発明にかかる水平リニアリティ補正回路の第１の実施の形態を示した結線図である。
【図２】同じく他の実施の形態を示した結線図である。
【図３】同じくさらに他の実施の形態を示した結線図である。
【図４】同じくさらに他の実施の形態を示した結線図である。
【図５】図４に示す構成における具体例を示した結線図である。
【図６】図４に示す構成における他の具体例を示した結線図である。
【図７】従来の水平リニアリティ補正回路の一例を示した結線図である。
【符号の説明】
Ｑ１ スイッチングトランジスタ
Ｑ２ バイポーラトランジスタ（能動素子）
Ｑ３ 電界効果型トランジスタ（能動素子）
Ｄ１ タンパーダイオード
Ｃ１ 共振コンデンサ
Ｌｈ 水平偏向コイル
Ｌｘ 補正コイル
ＨＬ 水平リニアリティ補正回路
Ｒｘ 抵抗回路網
Ａｘ 能動素子
ＳＷ スイッチ回路
Ｓ１〜Ｓｎ リレー接点
１１ マイクロプロセッサユニット
１２ 制御電圧発生回路
【発明の属する技術分野】
この発明は、ＣＲＴの水平偏向コイルに流れるのこぎり波状の偏向電流の波形を補正することで、ＣＲＴの画面に生成される画像の直線性を補正するようにした水平リニアリティ補正回路に関する。
【０００２】
【従来の技術】
近年におけるＣＲＴモニターは、ＮＴＳＣ方式のビデオ信号以外に、例えばパソコンやその他の情報機器により生成される画像信号を再生するために、各種の水平走査周波数に対応できるように構成されている。
【０００３】
このために、水平リニアリティ補正回路においても、水平同期信号の周波数に対応した適切なリニアリティ補正を行う必要に迫られている。
【０００４】
この要求に応えるために、例えば図７に示すような水平リニアリティ補正回路が提供されている。
【０００５】
この水平リニアリティ補正回路は、水平同期信号に同期してオンオフ制御されるスイッチングトランジスタＱ１と、ダンパーダイオードＤ１と、共振コンデンサＣ１から成る周知の水平偏向回路に対して、ＣＲＴの水平偏向コイルＬｈが接続されている。
【０００６】
前記水平偏向コイルＬｈには、それぞれ複数個のリニアリティ補正コイルＬ１，Ｌ２，Ｌ３，…Ｌｎが接続され、各補正コイルＬ１，Ｌ２，Ｌ３，…Ｌｎと直列にそれぞれリレー接点Ｓ１，Ｓ２，Ｓ３，…Ｓｎが接続された構成とされている。そして、前記リレー接点Ｓ１，Ｓ２，Ｓ３，…Ｓｎのいずれかをオン制御することで、水平偏向コイルＬｈに対し、いずれかの補正コイルＬ１，Ｌ２，Ｌ３，…Ｌｎが択一的に接続されて、各種の水平走査周波数に対応してそれぞれ水平リニアリティ補正が行えるように構成されている。
【０００７】
【発明が解決しようとする課題】
ところで、図７に示した従来の水平リニアリティ補正回路においては、入力ビデオ信号の水平同期周波数に応じて各リレーの接点が切り替えられる。
【０００８】
このような制御回路を具備させることは、実装面積を増大させるだけでなく、コストを上昇させることとなり、したがって商品の競争力を失うこととなる。
【０００９】
また、前記したように各補正コイルＬ１，Ｌ２，Ｌ３，…Ｌｎを用意することは、同じくコストを上昇させるさせるだけでなく、回路基板において相応の部品占有面積を必要とし、また各補正コイルが広いスペースに分散して配置せざるを得ないため、不要な磁束をＣＲＴディスプレイ内の広い範囲に発生させることとなり、他の回路に悪影響を及ぼすといった技術的課題を有していた。
【００１０】
本発明は、このような従来のものの技術的課題を解決するために成されたものであり、前記したようなリレーまたはこれに代わる機能のものを用いる必要性をなくし、また各補正コイルを用意する必要のない水平リニアリティ補正回路を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
前記目的を達成するために成された本発明にかかる水平リニアリティ補正回路は、水平偏向コイルに流れるのこぎり波状の偏向電流の波形を補正するために、前記水平偏向コイルに対して直列に接続された水平リニアリティ補正回路であって、前記水平リニアリティ補正回路は、前記水平偏向コイルと直列に接続された補正コイルと、前記補正コイルに対して並列に接続され、前記水平偏向コイルに流れる偏向電流を変化させることが可能な抵抗回路網とにより構成され、前記抵抗回路網は、その一端が前記補正コイルの一端に接続された抵抗器と、前記抵抗器の他端にその一端が接続され、その他端が前記補正コイルの他端に接続され、入力水平同期信号の周波数に基づいて切り替えられるように構成したスイッチ回路とにより構成される。
【００１３】
また、他の好ましい実施の形態においては、水平偏向コイルに流れるのこぎり波状の偏向電流の波形を補正するために、前記水平偏向コイルに対して直列に接続された水平リニアリティ補正回路であって、前記水平リニアリティ補正回路は、前記水平偏向コイルと直列に接続された補正コイルと、前記補正コイルに対して並列に接続され、前記水平偏向コイルに流れる偏向電流を変化させることが可能な抵抗回路網とにより構成され、前記抵抗回路網は、それぞれ異なった抵抗値を有し、それぞれの一端が結合されて前記補正コイルの一端に接続された複数の抵抗器と、前記各抵抗器の他端にそれぞれ被選択接点が接続され、入力水平同期信号の周波数に基づいて切り替えられるように構成した単極多倒型スイッチ回路とで構成され、前記単極多倒型スイッチ回路の選択接点が前記補正コイルの他端に接続されて構成される。
【００１４】
また、他の好ましい実施の形態においては、水平偏向コイルに流れるのこぎり波状の偏向電流の波形を補正するために、前記水平偏向コイルに対して直列に接続された水平リニアリティ補正回路であって、前記水平リニアリティ補正回路は、前記水平偏向コイルと直列に接続された補正コイルと、前記補正コイルに対して並列に接続され、前記水平偏向コイルに流れる偏向電流を変化させることが可能な抵抗回路網とにより構成され、前記抵抗回路網は、それぞれの一端が結合されて前記補正コイルの一端に接続された複数の抵抗器と、前記各抵抗器の他端にそれぞれその一端が接続され、それぞれの他端が結合され、入力水平同期信号の周波数に基づいて切り替えられるように構成した前記補正コイルの他端に接続された複数個の単極単倒型スイッチ回路とにより構成される。
【００１７】
そして、前記したスイッチ回路は、入力水平同期信号の周波数に基づいて切り替えられるように構成されていることが望ましい。
【００１８】
また、他の好ましい実施の形態においては、水平偏向コイルに流れるのこぎり波状の偏向電流の波形を補正するために、前記水平偏向コイルに対して直列に接続された水平リニアリティ補正回路であって、前記水平リニアリティ補正回路は、前記水平偏向コイルと直列に接続された補正コイルと、前記補正コイルに対して並列に接続され、前記水平偏向コイルに流れる偏向電流を変化させることが可能な抵抗回路網とにより構成され、前記抵抗回路網は、その一端が前記補正コイルの一端に接続され、その他端が前記補正コイルの他端に接続された能動素子により構成され、前記能動素子は、入力水平同期信号の周波数に基づいて、異なった制御電圧が制御極端子に供給されるように構成される。
【００１９】
以上のように構成された水平リニアリティ補正回路によると、水平偏向コイルに直列に補正コイルを結合し、この補正コイルと並列に、補正コイルに流れる偏向電流を変化させることが可能な抵抗回路網を接続した構成とされるので、抵抗回路網における抵抗値の変更時において、たとえ抵抗回路網が瞬時に解放状態とされても、前記補正コイルの存在により、水平偏向コイルに対する電流を瞬断させることはない。
【００２０】
このような抵抗回路網は、具体的には抵抗とスイッチ回路との直列回路により実現させることができる。
【００２１】
また、他の具体的な手段としてそれぞれ異なった複数の抵抗器と単極多倒型スイッチ回路との組み合わせにより前記抵抗回路網を実現させることができる。
【００２２】
また、他の具体的な手段として複数の抵抗器と複数の単極単倒型スイッチ回路との組み合わせによる抵抗回路網を採用することもできる。
【００２３】
さらに、他の具体的な手段として抵抗回路網に能動素子を利用することも可能であり、この場合、バイポーラ型トランジスタまたは電界効果型トランジスタにより抵抗回路網を構成させることができる。
【００２４】
そして、前記スイッチ回路に対して、入力水平同期信号の周波数に基づいて、これを切り替えるように構成することで、全ての入力ビデオ信号に対して自動的に、水平リニアリティ補正を行うことが可能となる。
【００２５】
また、前記能動素子の制御極端子に、入力水平同期信号の周波数に基づく制御電圧を供給する回路構成とすることで、全ての入力ビデオ信号に対して自動的に、水平リニアリティ補正を行うことが可能となる。
【００２６】
【発明の実施の形態】
以下、本発明にかかる水平リニアリティ補正回路について、図に示す実施の形態に基づいて説明する。なお以下に説明する図１において、前記した図７に示した従来の回路に相当する部分は、同一符号で示している。
【００２７】
図１は、第１の実施の形態を示したものであり、図７と同様に水平偏向回路は水平同期信号に同期してオンオフ制御されるスイッチングトランジスタＱ１と、ダンパーダイオードＤ１と、共振コンデンサＣ１より構成されている。
【００２８】
そして、前記水平偏向回路に一端が接続された水平偏向コイルＬｈの他端には、補正コイルＬｘの一端ａが接続されており、この補正コイルＬｘの他端ｂには、一端が基準電位点（アース）に接続されたコンデンサＣ２の他端が接続されている。
【００２９】
そして、前記補正コイルＬｘの両端ａ，ｂに対して並列に接続され、前記補正コイルＬｘと、水平偏向コイルＬｈに流れる偏向電流を変化させることが可能な抵抗回路網Ｒｘとにより水平リニアリティ補正回路ＨＬが形成されている。
【００３０】
すなわち、図１に示す抵抗回路網Ｒｘは、その一端が前記補正コイルＬｘの一端ａに接続された抵抗器Ｒ１と、この抵抗器Ｒ１の他端にその一端が接続され、その他端が前記補正コイルＬｘの他端ｂに接続されたスイッチ回路Ｓ１とにより構成されている。
【００３１】
なお、このスイッチ回路Ｓ１は、制御電流によりオンオフされるリレー接点により構成されており、このリレー接点Ｓ１は入力水平同期信号の周波数に基づいて指令出力を発生するマイクロプロセッサユニット１１によりオンオフ制御されるように構成されている。
【００３２】
この様に構成された図１に示す水平リニアリティ補正回路ＨＬにおいては、そのスイッチ回路Ｓ１がリレーの否駆動時においてはオフとされ、この場合には、前記補正コイルＬｘが水平偏向コイルＬｈに対する水平リニアリティ補正回路として作用する。またリレーの駆動時においてはスイッチ回路Ｓ１がオンとされ、この場合には、水平偏向コイルＬｈに流れる電流を分流する抵抗器Ｒ１として作用し、前記補正コイルＬｘと共に水平リニアリティ補正回路を構成する。
【００３３】
したがって、図１に示した実施の形態によれば、水平偏向コイルＬｈに対する２種類の水平リニアリティ補正回路を形成させることができる。
【００３４】
次に図２は、本発明の他の実施の形態を示したものであり、これは３種類以上の多種類の水平リニアリティ補正回路を形成させる場合を示している。なお図２においては、補正コイルＬｘの両端ａ，ｂに並列に接続される抵抗回路網Ｒｘ部分のみの構成を示している。
【００３５】
この抵抗回路網Ｒｘは、それぞれ異なった抵抗値を有し、それぞれの一端が結合されて前記補正コイルの一端ａに接続された複数の抵抗器Ｒ１，Ｒ２，Ｒ３，…Ｒｎと、前記各抵抗器Ｒ１，Ｒ２，Ｒ３，…Ｒｎの他端にそれぞれ被選択接点Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，…Ｓｎａが接続された単極多倒型スイッチ回路ＳＷとで構成されており、前記単極多倒型スイッチ回路の選択接点Ｓｂが前記補正コイルの他端ｂに接続された構成とされている。
【００３６】
そして、この図２に示す単極多倒型スイッチ回路ＳＷは、制御電流により選択接点Ｓｂがいずれかの被選択接点Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，…Ｓｎａにオンされるリレー接点により構成されており、この様に構成された図２に示す抵抗回路網Ｒｘは、前記補正コイルＬｘと共に水平リニアリティ補正回路ＨＬを構成している。
【００３７】
この図２に示す抵抗回路網Ｒｘにおいては、図１の場合と同様に入力水平同期信号の周波数に基づいて指令出力を発生するマイクロプロセッサユニット１１により、スイッチ回路としてのリレー接点Ｓ１ａ，Ｓ２ａ，Ｓ３ａ，…Ｓｎａが択一的にオンされるように構成されている。
【００３８】
この様に図２に示す構成においては、前記補正コイルＬｘと、水平偏向コイルＬｈに流れる電流を分流する択一的に選択されたいずれかの抵抗器Ｒ１，Ｒ２，Ｒ３，…Ｒｎとにより水平リニアリティ補正回路を構成する。
【００３９】
したがって、図２に示した実施の形態によれば、水平偏向コイルＬｈに対するｎ種類（抵抗器の数）の水平リニアリティ補正回路を形成させることができる。
【００４０】
次に図３は、本発明のさらに他の実施の形態を示したものであり、これは図２の形態と同様に３種類以上の多種類の水平リニアリティ補正回路を形成させる場合を示している。なお図３においては、前記と同様に補正コイルＬｘの両端ａ，ｂに並列に接続される抵抗回路網Ｒｘ部分のみの構成を示している。
【００４１】
この抵抗回路網Ｒｘは、それぞれの一端が結合されて前記補正コイルの一端ａに接続された複数の抵抗器Ｒ１，Ｒ２，Ｒ３，…Ｒｎと、各抵抗器Ｒ１，Ｒ２，Ｒ３，…Ｒｎの他端に、それぞれその一端が接続され、それぞれの他端が結合されて前記補正コイルＬｘの他端ｂに接続された複数個の単極単倒型スイッチ回路としてのリレー接点Ｓ１，Ｓ２，Ｓ３，…Ｓｎとにより構成されている。
【００４２】
そして、この図３に示す単極単倒型スイッチ回路Ｓ１，Ｓ２，Ｓ３，…Ｓｎは、制御電流により、そのいずれかまたは複数がオンされるリレー接点により構成されており、この様に構成された図３に示す抵抗回路網Ｒｘは、前記補正コイルＬｘと共に水平リニアリティ補正回路ＨＬを構成している。
【００４３】
この図３に示す抵抗回路網Ｒｘにおいては、図１の場合と同様に入力水平同期信号の周波数に基づいて指令出力を発生するマイクロプロセッサユニット１１により、スイッチ回路としてのリレー接点Ｓ１，Ｓ２，Ｓ３，…Ｓｎのいずれかまたは複数がオンされるように構成されている。
【００４４】
この様に図３に示す構成においては、前記補正コイルＬｘと、水平偏向コイルＬｈに流れる電流を分流する１つまたは複数の抵抗器Ｒ１，Ｒ２，Ｒ３，…Ｒｎとにより水平リニアリティ補正回路が構成される。
【００４５】
すなわち、この図３に示す例においては、複数のリレー接点を同時にオン状態とすることができるため、オン状態の組み合わせにより多種類の抵抗値を作り出すことが可能となる。
【００４６】
換言すれば、この図３に示す例によると、図２に示す例に比較して少ない数の抵抗器およびリレー接点の構成により、同等の種類のリニアリティ補正値を得ることができる。
【００４７】
次に図４は本発明のさらに他の実施の形態を示したものであり、これは図２または図３の形態に比較して、より多種類（無段階）の水平リニアリティ補正回路を形成させる場合を示している。
【００４８】
この図４に示す抵抗回路網Ｒｘは、その一端が前記補正コイルＬｘの一端ａに接続され、その他端が前記補正コイルＬｘの他端ｂに接続された能動素子Ａｘにより構成されている。
【００４９】
そして、この能動素子Ａｘに対して、能動素子Ａｘの抵抗値を変化させるための指令出力がマイクロプロセッサユニット１１より与えられるように構成されている。
【００５０】
図５および図６は、前記能動素子Ａｘの構成を示したものであり、図５は能動素子ＡｘとしてＮＰＮ型バイポーラトランジスタを用いた例を示している。また図６は能動素子Ａｘとして電界効果型トランジスタを用いた例を示している。
【００５１】
図５において、バイポーラトランジスタＱ２のコレクタ電極は、補正コイルＬｘの一端ａに接続され、またバイポーラトランジスタＱ２のエミッタ電極は補正コイルＬｘの他端ｂに接続された構成とされている。
【００５２】
そして、バイポーラトランジスタＱ２のベース電極には、制御電圧発生回路１２が接続されている。この制御電圧発生回路１２は、マイクロプロセッサユニット１１からの指令出力を制御電圧に変換して前記バイポーラトランジスタＱ２のベース電極に供給するものである。
【００５３】
また、図６において、電界効果型トランジスタＱ３のドレイン電極は、補正コイルＬｘの一端ａに接続され、また電界効果型トランジスタＱ３のソース電極は補正コイルＬｘの他端ｂに接続された構成とされている。
【００５４】
そして、同様に電界効果型トランジスタＱ３のソース電極には、制御電圧発生回路１２が接続されている。この制御電圧発生回路１２は、マイクロプロセッサユニット１１からの指令出力を制御電圧に変換して前記電界効果型トランジスタＱ３のゲート電極に供給される。
【００５５】
図５および図６に示した構成によると、バイポーラトランジスタＱ２および電界効果型トランジスタＱ３のそれぞれの被制御端子間における抵抗値は、マイクロプロセッサユニット１１からの指令出力に依存して制御電圧発生回路１２から供給される直流電圧によって制御される。
【００５６】
したがって、この図５および図６に示した構成によると、無段階に被制御端子間における抵抗値を変化させることが可能である。
【００５７】
そして、バイポーラトランジスタＱ２または電界効果型トランジスタＱ３により設定された抵抗値に応じて水平偏向コイルＬｈに流れる偏向電流を変化させることができ、補正コイルＬｘとの作用により無段階に水平リニアリティ補正を行うことができる。
【００５８】
【発明の効果】
以上の説明で明らかなとおり、本発明にかかる水平リニアリティ補正回路は、水平偏向コイルと直列に接続された補正コイルと、この補正コイルに対して並列に接続された抵抗回路網とにより構成したので、抵抗回路網の抵抗値の切り替えに際し、たとえ抵抗回路網内に電流の解放状態が発生したとしても、前記補正コイルの存在により水平偏向コイルに過渡現象を発生させることはない。
【００５９】
したがって、水平偏向コイル等の過渡現象により回路素子を損傷させるといった不都合を防止でき、回路の安定性を保証することができる。
【００６０】
また、従来のようにリレーまたはこれに代わる機能の制御回路を特別に備える必要もないため、コストを低減させることが可能である。さらに従来のように各種の同期信号に対応させるための複数の補正コイルを用意する必要もなくなるため、回路基板の部品占有面積を極端に低減させることが可能であり、また各補正コイルから発生する不要な磁束によりＣＲＴディスプレイへ与える悪影響を防止することもできる。
【図面の簡単な説明】
【図１】本発明にかかる水平リニアリティ補正回路の第１の実施の形態を示した結線図である。
【図２】同じく他の実施の形態を示した結線図である。
【図３】同じくさらに他の実施の形態を示した結線図である。
【図４】同じくさらに他の実施の形態を示した結線図である。
【図５】図４に示す構成における具体例を示した結線図である。
【図６】図４に示す構成における他の具体例を示した結線図である。
【図７】従来の水平リニアリティ補正回路の一例を示した結線図である。
【符号の説明】
Ｑ１ スイッチングトランジスタ
Ｑ２ バイポーラトランジスタ（能動素子）
Ｑ３ 電界効果型トランジスタ（能動素子）
Ｄ１ タンパーダイオード
Ｃ１ 共振コンデンサ
Ｌｈ 水平偏向コイル
Ｌｘ 補正コイル
ＨＬ 水平リニアリティ補正回路
Ｒｘ 抵抗回路網
Ａｘ 能動素子
ＳＷ スイッチ回路
Ｓ１〜Ｓｎ リレー接点
１１ マイクロプロセッサユニット
１２ 制御電圧発生回路
Claims (4)
- 水平偏向コイルに流れるのこぎり波状の偏向電流の波形を補正するために、前記水平偏向コイルに対して直列に接続された水平リニアリティ補正回路であって、
前記水平リニアリティ補正回路は、前記水平偏向コイルと直列に接続された補正コイルと、前記補正コイルに対して並列に接続され、前記水平偏向コイルに流れる偏向電流を変化させることが可能な抵抗回路網とにより構成され、
前記抵抗回路網は、その一端が前記補正コイルの一端に接続された抵抗器と、前記抵抗器の他端にその一端が接続され、その他端が前記補正コイルの他端に接続され、入力水平同期信号の周波数に基づいて切り替えられるように構成したスイッチ回路とにより構成したことを特徴とする水平リニアリティ回路。 - 水平偏向コイルに流れるのこぎり波状の偏向電流の波形を補正するために、前記水平偏向コイルに対して直列に接続された水平リニアリティ補正回路であって、前記水平リニアリティ補正回路は、前記水平偏向コイルと直列に接続された補正コイルと、前記補正コイルに対して並列に接続され、前記水平偏向コイルに流れる偏向電流を変化させることが可能な抵抗回路網とにより構成され、
前記抵抗回路網は、それぞれ異なった抵抗値を有し、それぞれの一端が結合されて前記補正コイルの一端に接続された複数の抵抗器と、前記各抵抗器の他端にそれぞれ被選択接点が接続され、入力水平同期信号の周波数に基づいて切り替えられるように構成した単極多倒型スイッチ回路とで構成され、前記単極多倒型スイッチ回路の選択接点が前記補正コイルの他端に接続されて構成したことを特徴とする水平リニアリティ回路。 - 水平偏向コイルに流れるのこぎり波状の偏向電流の波形を補正するために、前記水平偏向コイルに対して直列に接続された水平リニアリティ補正回路であって、前記水平リニアリティ補正回路は、前記水平偏向コイルと直列に接続された補正コイルと、前記補正コイルに対して並列に接続され、前記水平偏向コイルに流れる偏向電流を変化させることが可能な抵抗回路網とにより構成され、
前記抵抗回路網は、それぞれの一端が結合されて前記補正コイルの一端に接続された複数の抵抗器と、前記各抵抗器の他端にそれぞれその一端が接続され、それぞれの他端が結合されて前記補正コイルの他端に接続され、入力水平同期信号の周波数に基づいて切り替えられるように構成した複数個の単極単倒型スイッチ回路とにより構成したことを特徴とする水平リニアリティ回路。 - 水平偏向コイルに流れるのこぎり波状の偏向電流の波形を補正するために、前記水平偏向コイルに対して直列に接続された水平リニアリティ補正回路であって、前記水平リニアリティ補正回路は、前記水平偏向コイルと直列に接続された補正コイルと、前記補正コイルに対して並列に接続され、前記水平偏向コイルに流れる偏向電流を変化させることが可能な抵抗回路網とにより構成され、
前記抵抗回路網は、その一端が前記補正コイルの一端に接続され、その他端が前記補正コイルの他端に接続された能動素子により構成され、前記能動素子は、入力水平同期信号の周波数に基づいて、異なった制御電圧が制御極端子に供給されるように構成したことを特徴とする水平リニアリティ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14589397A JP3847415B2 (ja) | 1997-05-20 | 1997-05-20 | 水平リニアリティ補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14589397A JP3847415B2 (ja) | 1997-05-20 | 1997-05-20 | 水平リニアリティ補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10322570A JPH10322570A (ja) | 1998-12-04 |
| JP3847415B2 true JP3847415B2 (ja) | 2006-11-22 |
Family
ID=15395496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14589397A Expired - Fee Related JP3847415B2 (ja) | 1997-05-20 | 1997-05-20 | 水平リニアリティ補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3847415B2 (ja) |
-
1997
- 1997-05-20 JP JP14589397A patent/JP3847415B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10322570A (ja) | 1998-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3847415B2 (ja) | 水平リニアリティ補正回路 | |
| JP3666890B2 (ja) | ビデオ表示偏向装置 | |
| KR930004006B1 (ko) | 비데오 표시장치용 다주사속도 편향회로 | |
| JPH1175082A (ja) | ビデオ表示装置 | |
| JP3732901B2 (ja) | ビデオ表示装置の水平走査回路 | |
| JPH10257347A (ja) | 水平リニアリティ補正回路 | |
| JP3634063B2 (ja) | 輝度調整回路 | |
| JPH0416530Y2 (ja) | ||
| JPH0138628Y2 (ja) | ||
| JP2549660B2 (ja) | 水平出力回路 | |
| JP3244346B2 (ja) | スイッチ回路 | |
| US6288502B1 (en) | Horizontal position adjusting circuit for raster | |
| JP3253480B2 (ja) | ワイド画面表示用テレビジョン受信機 | |
| JP3362407B2 (ja) | 水平直線性補正回路 | |
| KR0138162B1 (ko) | 모니터의 화면크기 조정신호 스위칭회로 | |
| JPH01166672A (ja) | 画像表示装置用回路配置 | |
| KR100254250B1 (ko) | 클램프 레벨 조정 회로 및 방법 | |
| JPS5825631Y2 (ja) | 異なるテレビジョン方式によるテレビジョン放送波を受信しうるテレビジョン受像機における電源切換回路 | |
| KR0119362Y1 (ko) | 다중 동기 모니터의 수평 선형 보정 회로 | |
| JP3961773B2 (ja) | 位相検波回路 | |
| JPH11308626A (ja) | 垂直偏向回路、カラー受像管装置 | |
| JP3527806B2 (ja) | 水平偏向回路 | |
| JPH047979A (ja) | 部品定数切り替え回路 | |
| JPH0818820A (ja) | 映像信号出力回路 | |
| JPS6175677A (ja) | 信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040517 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20040520 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060421 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060516 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060616 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060718 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060823 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |