KR100254250B1 - 클램프 레벨 조정 회로 및 방법 - Google Patents
클램프 레벨 조정 회로 및 방법 Download PDFInfo
- Publication number
- KR100254250B1 KR100254250B1 KR1019940028101A KR19940028101A KR100254250B1 KR 100254250 B1 KR100254250 B1 KR 100254250B1 KR 1019940028101 A KR1019940028101 A KR 1019940028101A KR 19940028101 A KR19940028101 A KR 19940028101A KR 100254250 B1 KR100254250 B1 KR 100254250B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- terminal
- transistor
- clamp level
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
본 발명은 클램프 레벨 조정 회로에 관한 것으로, 상세하게는 영상 신호와 같이 특정 부위에 기준 전위(clamp level)를 포함하고 있는 신호에서 이 기준 전위를 반전시키거나 임의의 전위로 변화시키는 클램프 레벨 조정회로에 관한 것이다.
즉, 본 발명에 따른 클램프 레벨 조정 회로 및 방법은 혼합부 회로를 트랜지스터로 구성하여 원 신호에 클램프 레벨 신호를 삽입하거나, 혼합부 회로를 아날로그 스위치로 구성하여 원 신호를 신호부와 클램프 구간(블랭크 구간)을 분리하여 클램프 레벨을 조정한 후 다시 두 구간의 신호를 합치는 방법으로 원하는 클램프 레벨을 간단하게 조정할 수 있는 장점이 있다.
Description
제1도 내지 제3도는 클램프 레벨이 조정된 파형도이고,
제4도는 본 발명에 따른 클램프 레벨 조정 방법을 나타내는 파형도이고,
제5도는 본 발명에 따른 트랜지스터 클램프 레벨 조정 회로의 회로도이고,
제6도는 본 발명에 따른 아날로그 스위치 클램프 레벨 조정 회로의 회로도이며,
제7도는 주기적 신호 반전 파형에 대한 클램프 레벨 조정 파형도이다.
본 발명은 클램프 레벨 조정 회로에 관한 것으로, 상세하게는 영상 신호와 같이 특정 부위에 기준 전위(clamp level)를 포함하고 있는 신호에서 이 기준 전위를 반전시키거나 임의의 전위로 변화시키는 클램프 레벨 조정회로에 관한 것이다.
CCD 소자를 이용하여 영상 신호를 만드는 시스템이나 이런 영상 신호를 디스플레이 하는 시스템 즉, CCD 카메라, 액정 프로젝터, 텔리비젼 등 신호 자체에 일정한 간격으로 기준 전위(클램프 레벨)를 포함하고 있는 영상 신호의 휘도 신호, R-Y 신호, B-Y 신호 등의 기준레벨을, 제1도 내지 제3도에 도시된 바와 같이, 여러가지 형태로 레벨 변경이 가능하다.
그리고, 제7도에 도시된 바와 같이, 주기적으로 기준 전위(클램프 레벨)를 포함한 신호를 반전시키면 클램프 레벨 자체도 반전되어 신호 반전의 의미가 상실된다. 이러한 경우 클램프 레벨을 처음 상태로 만들 필요성이 있다.
그러나 이러한 기준 레벨 조정을 위해서는 회로적으로 복잡하며 기준 레벨 이외의 파형의 변형이 생기지 않도록 해야한다.(종래 기술의 문제점 부각 요망)
본 발명은 상기와 같은 점을 해결하기 위하여, 회로적으로 간단하면서도 파형의 왜곡이 생기지 않는 기준 레벨 조정 회로 및 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 클램프 레벨 조정 회로는, 클램프 레벨이 조정될 신호가 인가될 단자가 베이스측에 마련된 트랜지스터 에미터 팔로워; 상기 에미터 파로워의 출력을 증폭하는 트랜지스터 베이스 접지 앰프, 상기 에미터 팔로워와 베이스 접지 앰프의 각각의 트랜지스터의 에미터 단자 사이에 상기 신호의 클램프 레벨 조정을 위한 적어도 하나 마련된 제1가변 저항기, 상기 베이스 접지 앰프의 트랜지스터의 에미터 단자에 소정의 클램프 레벨 조정 신호 전압 레벨을 조절하는 제2가변 저항기;를 구비하여 된 것을 특징으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 또 다른 클램프 레벨 조정회로는, 제1입력 단자와 제2입력 단자의 두 개의 입력 단자 및 하나의 출력 단자를 가지며, 인가되는 제어 신호에 의해 상기 출력 단자의 출력이 조정되며, 이때 상기 제어 신호가 로우 레벨일 때는 상기 제1입력 단자의 입력 신호를 상기 출력 단자를 통해 출력하고, 상기 제어 신호가 하이 레벨일 때는 상기 제2입력 단자의 입력 신호를 상기 출력 단자를 통해 출력하도록 하는 출력 신호 선택 제어용 단자를 가진 아날로그 스위칭 수단과; 상기 스위칭 수단의 상기 두 입력 단자 중 적어도 하나의 단자에는 입력 신호 레벨 조정용의 가변 저항기;를 가지는 것을 특징으로 한다.
이하 도면을 참조하면서 본 발명에 따른 클램프 레벨 조정 회로 및 방법을 설명한다.
제1도는 영상 신호 중 휘도 신호의 파형도이다. 이 휘도 신호는 1수평 주파수(15.7KHz) 마다 일정한 간격의 클램프 구간들을 갖고 있고, 이 클램프 구간의 직류 레벨(클램프 레벨)을 기준으로 하여 클램프 레벨과 신호 레벨의 전위차가 신호가 가지고 있는 정보를 나타낸다.
이러한 신호에서 클램프 레벨을 변화시켜 제2도 및 제3도에 도시된 바와 같이, 시스템에 맞는 특성의 신호를 만들 수 있다. 여기서 제3도는 위상 반전시의 파형도이다.
제4도는 본 발명에 따른 클램프 레벨 조정 방법을 나타내는 것으로 두 가지 신호를 혼합(mixing)하는 방법을 사용한다. 혼합부의 회로에 따라 다음 두 가지로 구분된다.
첫째, 혼합부 회로를 트랜지스터로 구성하여 원 신호에 클램프 레벨 신호를 삽입하는 방식과, 둘째, 혼합부 회로를 아날로그 스위치로 구성하여 원 신호를 신호부와 클램프 구간(블랭크 구간)을 분리하여 클램프 레벨을 조정한 후 다시 두 구간의 신호를 합치하는 방식이다.
첫번째, 트랜지스터로 구현된 클램프 레벨 조정 회로는 R1, R2, RE1및 트랜지스터 Q1으로 구성된 에미터 팔로워(1; emitter follower)와, R3, R4, RE2, RC, 트랜지스터 Q2로 구성된 베이스 접지 앰프(2)와, RE3, 트랜지스터 Q3로 구성된 에미터 팔로워(3) 및 상기 에미터 팔로워(1)와 베이스 접지 앰프(2) 사이에 가변 저항기(VR1)가 연결된 구조로 이루어진다. 그리고, 캐패시터와 가변 저항기(VR2)가 직렬로 연결된 것을 상기 앰프(2)의 에미터 단자에 접속시켜 제2의 신호 입력 단자로 한다. 여기서 R1, R2 및 R3, R4는 각각 바이어스 전압을 형성하기 위한 저항이다.
이와 같이 형성된 클램프 레벨 조정 회로에서 입력단 1로 원 신호가 인가되면, 입력단 2로 클램프 레벨 조정용 신호가 인가되어 원신호에 삽입되게 된다. 이렇게 입력단 1, 2로 각각 입력된 원신호 및 클램프 레벨 조정용 신호는 각각 가변 저항기 VR1, VR2에서 그 크기가 각각 조정되어 베이스 접지 앰프에서 혼합되어 다음단의 에미터 팔로워(3)에서 전류 증폭되어 출력된다. 이회로에서는 원신호에 클램프 레벨을 포함한 블랭크(Blank) 신호를 삽입하는 방식으로 방식을 사용하여 블랭크 신호의 DC 레벨을 조정하여 전체 클램프 레벨(기준 전위)가 조정 가능하게 된다.
둘째로, 아날로그 스위치로 구현된 클램프 레벨 조정회로는 X0, X1의 두개의 입력 포트와 출력포트 X 및 입력 신호 선택용 제어 포트 CONT를 가진 아날로그 스위치와 이 아날로그 스위치의 입력포트 X0에 접속된 가변 저항기(VR1)로 구성된다.
아날로그 스위치는 CONT 포트 전압이 0V이면 X0포트 입력이 X출력 포트로 출력되고, CONT 포트 전압이 5V이면 X1포트 입력이 X출력 포트로 출력된다. 가변 저항기 VR1으로 X0포트로 입력되는 클램프 DC 전압 레벨을 조정하면 X포트로 출력되는 신호의 클램프 레벨을 조정할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 클램프 레벨 조정 회로 및 방법은 혼합부 회로를 트랜지스터로 구성하여 원 신호에 클램프 레벨 신호를 삽입하거나, 혼합부 회로를 아날로그 스위치로 구성하여 원 신호를 신호부와 클램프 구간(블랭크 구간)을 분리하여 클램프 레벨을 조정한 후 다시 두 구간의 신호를 합치는 방법으로 원하는 클램프 레벨을 간단하게 조정할 수 있는 장점이 있다.
Claims (4)
- 클램프 레벨이 조정될 신호가 인가될 단자가 베이스측에 마련된 트랜지스터 에미터 팔로워; 상기 에미터 파로워의 출력을 증폭하는 트랜지스터 베이스 접지 앰프; 상기 에미터 팔로워와 베이스 접지 앰프의 각각의 트랜지스터의 에미터 단자 사이에 상기 신호의 클램프 레벨 조정을 위한 적어도 하나 마련된 제1가변 저항기; 상기 베이스 접지 앰프의 트랜지스터의 에미터 단자에 소정의 클램프 레벨 조정 신호 전압 레벨을 조절하는 제2가변 저항기;를 구비하여 된 것을 특징으로 하는 클램프 레벨 조정 회로.
- 제1항에 있어서, 상기 트랜지스터 베이스 접지 앰프의 다음단에 이 베이스 접지 앰프의 컬렉트 출력을 전류 증폭하기 위한 트랜지스터 에미터 팔로워가 하나 더 구비된 것을 특징으로 하는 클램프 레벨 조정 회로.
- 제1항 또는 제2항에 있어서, 상기 에미터 팔로워들과 상기 베이스 접지 앰프는 전부 FET 또는 트랜지스터와 FET의 조합으로 이루어진 것을 특징으로 하는 클램프 레벨 조정 회로.
- 제1입력 단자와 제2입력 단자의 두 개의 입력 단자 및 하나의 출력 단자를 가지며, 인가되는 제어 신호에 의해 상기 출력 단자의 출력이 조정되며, 이때 상기 제어 신호가 로우 레벨일 때는 상기 제1입력 단자의 입력 신호를 상기 출력 단자를 통해 출력하고, 상기 제어 신호가 하이 레벨일 때는 상기 제2입력 단자의 입력 신호를 상기 출력 단자를 통해 출력하도록 하는 출력 신호 선택 제어용 단자를 가진 아날로그 스위칭 수단과; 상기 스위칭 수단의 상기 두 입력 단자 중 적어도 하나의 단자에는 입력 신호 레벨 조정용의 가변 저항기;를 가지는 것을 특징으로 하는 클램프 레벨 조정 회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940028101A KR100254250B1 (ko) | 1994-10-29 | 1994-10-29 | 클램프 레벨 조정 회로 및 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940028101A KR100254250B1 (ko) | 1994-10-29 | 1994-10-29 | 클램프 레벨 조정 회로 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960016402A KR960016402A (ko) | 1996-05-22 |
KR100254250B1 true KR100254250B1 (ko) | 2000-05-01 |
Family
ID=19396477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940028101A KR100254250B1 (ko) | 1994-10-29 | 1994-10-29 | 클램프 레벨 조정 회로 및 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100254250B1 (ko) |
-
1994
- 1994-10-29 KR KR1019940028101A patent/KR100254250B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR960016402A (ko) | 1996-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4660084A (en) | Television receiver with selectable video input signals | |
US4319278A (en) | Video switch circuit | |
KR100254250B1 (ko) | 클램프 레벨 조정 회로 및 방법 | |
EP0074081B1 (en) | Signal processing unit | |
US5864371A (en) | Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation | |
JP3237207B2 (ja) | カラー映像表示装置と映像信号処理回路 | |
JPS6285577A (ja) | 広帯域ビデオ信号処理装置 | |
KR840006585A (ko) | 신호 샘플링 회로 | |
JP3244346B2 (ja) | スイッチ回路 | |
KR870000730Y1 (ko) | 직류분 재생회로 | |
KR920008995Y1 (ko) | 수직화상의 리미트(Limit) 회로 | |
JP2587917B2 (ja) | カツトオフ調整装置 | |
KR200158543Y1 (ko) | 모니터의 화면크기변화 보상회로 | |
KR800000608B1 (ko) | 텔레비젼 수상기 | |
KR920005452Y1 (ko) | 영상증폭 회로의 페데스탈 클램핑 회로 | |
KR890003432Y1 (ko) | 문자표시를 위한 디스플레이 공용회로 | |
KR100203276B1 (ko) | A/d컨버터 입력 안정화회로 | |
JPH0614338A (ja) | Crt駆動装置 | |
JPS62271575A (ja) | Crtのスポツトカツトオフ調整方法 | |
WO1998051090A1 (en) | Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation | |
JPS6175677A (ja) | 信号処理回路 | |
JPS58210783A (ja) | 輝度調整装置 | |
JPS6348978A (ja) | オンスクリ−ン装置 | |
JPS60185405A (ja) | 平衡変調回路 | |
JPS6323716B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090202 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |