JPS60185405A - 平衡変調回路 - Google Patents
平衡変調回路Info
- Publication number
- JPS60185405A JPS60185405A JP59041175A JP4117584A JPS60185405A JP S60185405 A JPS60185405 A JP S60185405A JP 59041175 A JP59041175 A JP 59041175A JP 4117584 A JP4117584 A JP 4117584A JP S60185405 A JPS60185405 A JP S60185405A
- Authority
- JP
- Japan
- Prior art keywords
- balanced
- clamp
- signal
- circuit
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
- H03C1/52—Modulators in which carrier or one sideband is wholly or partially suppressed
- H03C1/54—Balanced modulators, e.g. bridge type, ring type or double balanced type
Landscapes
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
- Amplitude Modulation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は平衡変調回路に係り、特に、キャリアリーク
防止の無調整化に関する。
防止の無調整化に関する。
第１図はテレビジョン受像機やビデオカメラ等の映像変
調系統に設置される平衡変調回路を示している。この平
衡変調回路には、一対の平衡変調器２人、２Ｂが設置さ
れている。各平衡変調器２Ａ、２Ｂには、共通のバイア
ス電源４からバイアス電（１） 位が与えられ、また、信号入力端子６Ａ、６Ｂには、コ
ンデンサ８Ａ、８Ｂを介して色差信号Ｒ−Ｙ、Ｂ−Ｙが
加えられているとともに、可変抵抗１０Ａ、］、ＯＢで
基準電圧ＶＢを分圧して得た電圧が抵抗１２Ａ、１２Ｂ
を介して加えられている。
調系統に設置される平衡変調回路を示している。この平
衡変調回路には、一対の平衡変調器２人、２Ｂが設置さ
れている。各平衡変調器２Ａ、２Ｂには、共通のバイア
ス電源４からバイアス電（１） 位が与えられ、また、信号入力端子６Ａ、６Ｂには、コ
ンデンサ８Ａ、８Ｂを介して色差信号Ｒ−Ｙ、Ｂ−Ｙが
加えられているとともに、可変抵抗１０Ａ、］、ＯＢで
基準電圧ＶＢを分圧して得た電圧が抵抗１２Ａ、１２Ｂ
を介して加えられている。
各平衡変調器２Ａ、２Ｂの出力は、加算器１４で加算さ
れてクロマ信号Ｃとなり、この信号には次の加算器１６
で輝度信号Ｙが加算され、第２図に示す合成映像信号が
形成される。この合成映像信号において、Ｓｌｌは水平
同期信号、ｓｅはカラーバースト信号、Ｓｃは色信号で
ある。
れてクロマ信号Ｃとなり、この信号には次の加算器１６
で輝度信号Ｙが加算され、第２図に示す合成映像信号が
形成される。この合成映像信号において、Ｓｌｌは水平
同期信号、ｓｅはカラーバースト信号、Ｓｃは色信号で
ある。
このような平衡変調回路において、ギヤリアリークが生
じると、適正な色を形成できないおそれがある。
じると、適正な色を形成できないおそれがある。
そこで、信号入力端子６Ａ、６Ｂに加わる直流バイアス
電位を可変抵抗１．ＯＡ、１０Ｂで所定のバイアス電位
に調整し、キャリアリークが少ない最良点に設定してい
る。
電位を可変抵抗１．ＯＡ、１０Ｂで所定のバイアス電位
に調整し、キャリアリークが少ない最良点に設定してい
る。
しかしながら、このような最良点範囲は非常に狭く、そ
の調整が面倒であるとともに、電源電圧（２） Ｖｃｃの変動や温度特性等の影響を受け易い欠点がある
。
の調整が面倒であるとともに、電源電圧（２） Ｖｃｃの変動や温度特性等の影響を受け易い欠点がある
。
この発明は、キャリアリーク最良点の無調整化を目的と
する。
する。
この発明は、平衡変調器の入力部に、その直流電位をク
ランプパルスに応じて所定直流電位にクランプするクラ
ンプ回路を設置したことを特徴とする。
ランプパルスに応じて所定直流電位にクランプするクラ
ンプ回路を設置したことを特徴とする。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第３図はこの発明の平衡変調回路の実施例を示し、第１
図に示す平衡変調回路と同一部分には同一符号を付しで
ある。
図に示す平衡変調回路と同一部分には同一符号を付しで
ある。
第３図において、各平衡変調器２人、２Ｂの入力部には
、ペデスタルクランプ回路２０Ａ、２０Ｂが設置され、
一定の時間間隔でその人力部を所定の直流バイアス電位
にクランプできるように成っている。
、ペデスタルクランプ回路２０Ａ、２０Ｂが設置され、
一定の時間間隔でその人力部を所定の直流バイアス電位
にクランプできるように成っている。
各ペデスタルクランプ回路２０Ａ、２０Ｂには、タイミ
ング回路２２からクランプ信号がり−えられ、（３） このクランプ信号は水平同期信号に応動して形成される
。
ング回路２２からクランプ信号がり−えられ、（３） このクランプ信号は水平同期信号に応動して形成される
。
以」二の構成において、その動作を第４図を参照して説
明する。
明する。
第４図において、Ａば合成映像信号の一部を示し、ｔは
帰線消去区間、Ｓｌ＋は水平同期信号である。Ｂは、タ
イミング回路２２が発生するクランプ信号、Ｃは入力端
子６Ａに加えられるＲ−Ｙ信号、Ｄは入力端子６Ｂに加
えられるＢ−Ｙ信号である。
帰線消去区間、Ｓｌ＋は水平同期信号である。Ｂは、タ
イミング回路２２が発生するクランプ信号、Ｃは入力端
子６Ａに加えられるＲ−Ｙ信号、Ｄは入力端子６Ｂに加
えられるＢ−Ｙ信号である。
タイミング回路２２は、水平同期信号ＳＯの発生タイミ
ングに応動して第４図Ｂに示すクランプ信号を発生し、
各ペデスタルクランプ回路２ＯＡ、２０Ｂに加える。ｔ
ｃはクランプ区間を示し、この時間内に平衡変調器２Ａ
、２Ｂの入力部の直流電位が所定のバイアス電位ＶＢに
設定されることになる。
ングに応動して第４図Ｂに示すクランプ信号を発生し、
各ペデスタルクランプ回路２ＯＡ、２０Ｂに加える。ｔ
ｃはクランプ区間を示し、この時間内に平衡変調器２Ａ
、２Ｂの入力部の直流電位が所定のバイアス電位ＶＢに
設定されることになる。
このような構成によれば、帰線消去区間ｔこおいて、平
衡変調器２Ａ、２Ｂの入力部が所定の直流バイアス電位
に設定されるので、無調整でキャリ（４） アリーク最良点を常に維持することができ、正確な色を
実現することができる。
衡変調器２Ａ、２Ｂの入力部が所定の直流バイアス電位
に設定されるので、無調整でキャリ（４） アリーク最良点を常に維持することができ、正確な色を
実現することができる。
また、バイアス電位ルが直流バイアス電位ＶＢに一致し
ているため、電源電圧Ｖｃｃの変動や温度特性の影響を
受けることがない。
ているため、電源電圧Ｖｃｃの変動や温度特性の影響を
受けることがない。
第５図はこの発明の平衡変調回路の具体的な回路構成例
を示し、第３図に示す実施例と同一部分には同一符号を
付しである。
を示し、第３図に示す実施例と同一部分には同一符号を
付しである。
第５図において、平衡変調器２Ａ、２Ｂは、トランジス
タ２４．２６．２８．３０．３２．３４、抵抗３６．３
８．４０．４２及び定電流源４４で構成され、電源端子
４６とコモンラインとの間には、駆動電源が接続され、
Ｖｃｃはその電圧である。
タ２４．２６．２８．３０．３２．３４、抵抗３６．３
８．４０．４２及び定電流源４４で構成され、電源端子
４６とコモンラインとの間には、駆動電源が接続され、
Ｖｃｃはその電圧である。
トランジスタ２４．３０のベース、トランジスタ２６．
２８のベースには、キャリアが加えられる。
２８のベースには、キャリアが加えられる。
そして、クランプ回路２ＯＡ、２０Ｂは、トランジスタ
５０．５２．５４．５６．５８から成るスイッチング回
路で構成されている。即ち、トランジスタ５０．５２は
、コレクタ・エミッタを互いに共通にするとともに、ベ
ースを共通にしてア（５） ナログスイッチを構成している。トランジスタ５４．５
６は電流反転回路を構成し、トランジスタ５日はそのベ
ースに加えられるクランプパルス信号により導通状態に
なるスイッチを構成している。
５０．５２．５４．５６．５８から成るスイッチング回
路で構成されている。即ち、トランジスタ５０．５２は
、コレクタ・エミッタを互いに共通にするとともに、ベ
ースを共通にしてア（５） ナログスイッチを構成している。トランジスタ５４．５
６は電流反転回路を構成し、トランジスタ５日はそのベ
ースに加えられるクランプパルス信号により導通状態に
なるスイッチを構成している。
このような構成によれば、トランジスタ５８のベースに
加えられるクランプパルスに応動してトランジスタ３４
のベース電位を電圧源４で設定される直流バイアス電位
ｖＢにクランプすることができる。
加えられるクランプパルスに応動してトランジスタ３４
のベース電位を電圧源４で設定される直流バイアス電位
ｖＢにクランプすることができる。
また、第６図はクランプ回路２ＯＡ、２０Ｂの他の回路
構成例を示し、第５図に示す実施例と同一部分には同一
符号を付しである。即ち、この実施例のクランプ回路２
ＯＡ、２０Ｂは、トランジスタ６０．６２．６４．６６
．６８及びダイオード７０で構成されている。即ち、こ
の実施例のクランプ回路２ＯＡ、２０Ｂは演算増幅器で
構成され、トランジスタ６０がクランプパルスによって
導通状態になると、トランジスタ６４のベースには、直
流バイアス電圧ＶＢが発生し、平衡変調器２Ａ又は２Ｂ
のｌ・ランジスタ３４のベース電位を（６） その電圧にクランプすることができる。
構成例を示し、第５図に示す実施例と同一部分には同一
符号を付しである。即ち、この実施例のクランプ回路２
ＯＡ、２０Ｂは、トランジスタ６０．６２．６４．６６
．６８及びダイオード７０で構成されている。即ち、こ
の実施例のクランプ回路２ＯＡ、２０Ｂは演算増幅器で
構成され、トランジスタ６０がクランプパルスによって
導通状態になると、トランジスタ６４のベースには、直
流バイアス電圧ＶＢが発生し、平衡変調器２Ａ又は２Ｂ
のｌ・ランジスタ３４のベース電位を（６） その電圧にクランプすることができる。
以上説明したようにこの発明によれば、平衡変調器の直
流バイアスレベルを無調整で合致することができ、無調
整でキャリアリーク最良点が得られるとともに、その最
良点について電源電圧の変動や温度特性の影響をも回避
することができる。
流バイアスレベルを無調整で合致することができ、無調
整でキャリアリーク最良点が得られるとともに、その最
良点について電源電圧の変動や温度特性の影響をも回避
することができる。
第１図は従来の平衡変調回路を示すブロック図、第２図
は合成映像信号を示す説明図、第３図はこの発明の平衡
変調回路の実施例を示すブロック図、第４図はその動作
波形を示す説明図、第５図はこの発明の平衡変調回路の
具体的な回路構成例を示す回路図、第６図はクランプ回
路の他の実施例を示す回路図である。 ２Ａ、２Ｂ・・・平衡変調器、２０Ａ、２０Ｂ・・・ペ
デスタルクランプ回路。 （７） 第１図 第２図 ＳＨＳＢ 可 く の ００ ］ 工 の
は合成映像信号を示す説明図、第３図はこの発明の平衡
変調回路の実施例を示すブロック図、第４図はその動作
波形を示す説明図、第５図はこの発明の平衡変調回路の
具体的な回路構成例を示す回路図、第６図はクランプ回
路の他の実施例を示す回路図である。 ２Ａ、２Ｂ・・・平衡変調器、２０Ａ、２０Ｂ・・・ペ
デスタルクランプ回路。 （７） 第１図 第２図 ＳＨＳＢ 可 く の ００ ］ 工 の
Claims (1)
- 【特許請求の範囲】 （１，１平衡変調器の入力部に、その直流電位をクラン
プパルスに応じて所定直流電位にクランプするクランプ
回路を設置したことを特徴とする平衡変調回路。 （２）前記クランプ回路は、平衡変調器に設定されたバ
イアス電圧源との間に設置したスイッチング回路で構成
したことを特徴とする特許請求の範囲第１項に記載の平
衡変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59041175A JPS60185405A (ja) | 1984-03-02 | 1984-03-02 | 平衡変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59041175A JPS60185405A (ja) | 1984-03-02 | 1984-03-02 | 平衡変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60185405A true JPS60185405A (ja) | 1985-09-20 |
| JPH0351359B2 JPH0351359B2 (ja) | 1991-08-06 |
Family
ID=12601088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59041175A Granted JPS60185405A (ja) | 1984-03-02 | 1984-03-02 | 平衡変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60185405A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166689A (ja) * | 1986-01-20 | 1987-07-23 | Matsushita Electric Ind Co Ltd | 磁気記録再生装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591278A (en) * | 1978-12-28 | 1980-07-10 | Nec Home Electronics Ltd | Color submodulator |
| JPS56126394A (en) * | 1980-03-11 | 1981-10-03 | Nec Corp | Color modulating circuit |
-
1984
- 1984-03-02 JP JP59041175A patent/JPS60185405A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591278A (en) * | 1978-12-28 | 1980-07-10 | Nec Home Electronics Ltd | Color submodulator |
| JPS56126394A (en) * | 1980-03-11 | 1981-10-03 | Nec Corp | Color modulating circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166689A (ja) * | 1986-01-20 | 1987-07-23 | Matsushita Electric Ind Co Ltd | 磁気記録再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0351359B2 (ja) | 1991-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4197557A (en) | Brightness control circuit employing a closed control loop | |
| EP0483866B1 (en) | Signal processing device | |
| US4183050A (en) | Clamping circuit for color television signals | |
| US4484229A (en) | Automatic kinescope bias control system with selectively disabled signal processor | |
| GB1517041A (en) | Amplifier suitable for use as a colour kinescope driver | |
| US4414577A (en) | Manually gain presettable kinescope driver in an automatic kinescope bias control system | |
| US4376288A (en) | Signal gain control with DC compensation | |
| JPS6212717B2 (ja) | ||
| US4316214A (en) | Keying signal generator with input control for false output immunity | |
| JPS60185405A (ja) | 平衡変調回路 | |
| US4554578A (en) | Error compensated control system in a video signal processor | |
| US4489344A (en) | Signal processing unit | |
| US4484226A (en) | Automatic kinescope bias control system compensated for kinescope electron gun conduction dissimilarities | |
| US3429987A (en) | Matrix circuit for a color television receiver | |
| JPS5923991A (ja) | 色相補正回路 | |
| US5486875A (en) | Image signal processing device | |
| US3967312A (en) | Color television chroma demodulator circuit | |
| US4549203A (en) | DC Stabilization system | |
| CA1219348A (en) | Control system for luminance/chrominance signal processing circuits | |
| JPH02177787A (ja) | 衛星受信機及びそのテレビ信号処理回路 | |
| JPS62171293A (ja) | カラ−バ−スト信号挿入回路 | |
| US4688083A (en) | Circuit arrangement for matrixing three chroma signals to obtain color difference and a luminance signal | |
| JPS6311839B2 (ja) | ||
| JPH04630Y2 (ja) | ||
| KR920002002Y1 (ko) | 칼라신호 자동 조정회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |