JPS6285577A - 広帯域ビデオ信号処理装置 - Google Patents
広帯域ビデオ信号処理装置Info
- Publication number
- JPS6285577A JPS6285577A JP61229487A JP22948786A JPS6285577A JP S6285577 A JPS6285577 A JP S6285577A JP 61229487 A JP61229487 A JP 61229487A JP 22948786 A JP22948786 A JP 22948786A JP S6285577 A JPS6285577 A JP S6285577A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- video
- signal
- capacitor
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Studio Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈発明の分野〉
この発明は、ビデオモニタのような広帯域ビデオ信号処
理および表示装置において、ビデオ信号のブランキング
期間を調整するためのブランキング兼クランプ回路のよ
うな回路に関するものである。
理および表示装置において、ビデオ信号のブランキング
期間を調整するためのブランキング兼クランプ回路のよ
うな回路に関するものである。
〈発明の背景〉
ビデオモニタによって処理されるビデオ信号は、しばし
ばビデオ出力表示、駆動段に供給される前にクランプさ
れる。クランプは、水平および出直同期パルスを取除き
、映像ブランキング期間中ある定められた基準レベルを
挿入するために使用される。このクランプによって表示
駆動段用の明確に定められたＤＣ動作点を設定すること
ができる。
ばビデオ出力表示、駆動段に供給される前にクランプさ
れる。クランプは、水平および出直同期パルスを取除き
、映像ブランキング期間中ある定められた基準レベルを
挿入するために使用される。このクランプによって表示
駆動段用の明確に定められたＤＣ動作点を設定すること
ができる。
これによって、例えば直線性および位相応答性に関連す
る駆動段伝達特性の好ましくない変化を避けることがで
きる。
る駆動段伝達特性の好ましくない変化を避けることがで
きる。
広帯域表示、駆動段は、大きな出力ＤＣレベルのシフ）
＆取扱う必要がないように、実質的に固定されたＤＣ動
作点で動作することが望ましい。大きな出力ＤＣレベル
・シフトがあると、しばしば既に大きな電流レベルで動
作している広帯域駆動段の電力消費および電力浪費が増
大する。動作点の変動はまた表示用駆動トランジスタの
容量性パラメータに影響を与え、トランジスタのＤＣバ
イアスのシフトに伴って好ましくない動作帯域幅の変化
を生じさせる。
＆取扱う必要がないように、実質的に固定されたＤＣ動
作点で動作することが望ましい。大きな出力ＤＣレベル
・シフトがあると、しばしば既に大きな電流レベルで動
作している広帯域駆動段の電力消費および電力浪費が増
大する。動作点の変動はまた表示用駆動トランジスタの
容量性パラメータに影響を与え、トランジスタのＤＣバ
イアスのシフトに伴って好ましくない動作帯域幅の変化
を生じさせる。
広帯域ビデオ信号処理チャンネルでは、ビデオ・チャン
ネルの帯域幅が、ブランキングやクランプ回路のような
ブランキング期間信号調整回路によってそこなわれるこ
とがなめように特に注意を払う必要がある。従って、信
号調整回路に付帯する寄生容沿によってビデオ信号路の
帯域幅が狭くなるローディングが与えられるのを少なく
するために、このような信号調整回路を少数の素子で構
成するのが望ましい。この発明の原理によるビデオ信号
ブランキング期間の信号調整回路はこのような結果を得
るものである。
ネルの帯域幅が、ブランキングやクランプ回路のような
ブランキング期間信号調整回路によってそこなわれるこ
とがなめように特に注意を払う必要がある。従って、信
号調整回路に付帯する寄生容沿によってビデオ信号路の
帯域幅が狭くなるローディングが与えられるのを少なく
するために、このような信号調整回路を少数の素子で構
成するのが望ましい。この発明の原理によるビデオ信号
ブランキング期間の信号調整回路はこのような結果を得
るものである。
〈発明の概要〉
この発明によるブランキング期間信号調整回路の好まし
い実施例では、第１の電子スイッチが人力バッファ増幅
器からのビデオ信号をＡＣ結合キャパシタの入力電極に
供給する。第２の電子スイッチが、出力バッファに結合
されたキャパシタの出力電極に結合されている。第１お
よび第２のスイッチは単極、単投形式のもので、第１の
スイッチは結合キャパシタの入力と直列に配置されてお
シ、第２のスイッチは結合キャパシタの出力電極と並列
に配置されている。第１０スイツチは、通常、映像トレ
ース期間と、映像リトレース・ブランキング期間の基準
部分、例えばバックポーチ期間の一耶の期間中、導通状
態となるようにキーされる。第２のスイッチは、各映像
リトレース・ブランキング期間中のみ導通するようにキ
ーされる。
い実施例では、第１の電子スイッチが人力バッファ増幅
器からのビデオ信号をＡＣ結合キャパシタの入力電極に
供給する。第２の電子スイッチが、出力バッファに結合
されたキャパシタの出力電極に結合されている。第１お
よび第２のスイッチは単極、単投形式のもので、第１の
スイッチは結合キャパシタの入力と直列に配置されてお
シ、第２のスイッチは結合キャパシタの出力電極と並列
に配置されている。第１０スイツチは、通常、映像トレ
ース期間と、映像リトレース・ブランキング期間の基準
部分、例えばバックポーチ期間の一耶の期間中、導通状
態となるようにキーされる。第２のスイッチは、各映像
リトレース・ブランキング期間中のみ導通するようにキ
ーされる。
く好ましい実施例の説明〉
第１図において、広帯域（例えば１ｏｏＭＨｚ ）のカ
ラービデオ信号の信号源１０は出力カラー信号ｒ（赤）
、ｇｃ緑）、ｂｃ青）を供給する。信号源ＩＱは例えば
コンピュータのデータ表示端子に結合されている。信号
源１０からＯｒ、ｇ、ｂ信号はそ九ぞれ同様なカラービ
デオ信号チャンネルに結合されている。カラービデオ信
号チャンネルは、それぞれ信号プロセッサ１２ａ、 １
２ｂ、 １２ｃ、本願発明によるブランキング兼りラン
プ濡号調整回路１４ａ、１４ｂ、１４Ｃ１および出力表
示駆動兼クランプ回路網２０ａ 、 ２Ｑｂ １２０ｃ
を含ンテイル。
ラービデオ信号の信号源１０は出力カラー信号ｒ（赤）
、ｇｃ緑）、ｂｃ青）を供給する。信号源ＩＱは例えば
コンピュータのデータ表示端子に結合されている。信号
源１０からＯｒ、ｇ、ｂ信号はそ九ぞれ同様なカラービ
デオ信号チャンネルに結合されている。カラービデオ信
号チャンネルは、それぞれ信号プロセッサ１２ａ、 １
２ｂ、 １２ｃ、本願発明によるブランキング兼りラン
プ濡号調整回路１４ａ、１４ｂ、１４Ｃ１および出力表
示駆動兼クランプ回路網２０ａ 、 ２Ｑｂ １２０ｃ
を含ンテイル。
駆動兼クランプ回路網２０ａ 、 ２０ｂ 、 ２０ｃ
からの高レベル・ビデオ出力カラー信号几、Ｇ、Ｂはカ
ラー映像表示映像管３０の各輝度制御カソード電極２８
ｃ 、 ２８ｂ 、 ２８ａにそれぞれ供給される。各
カラー信号処理チャンネルは同様な構造のものであるの
で、信号源１０から赤カラー信号ｒｔ−受信する赤カラ
ー信号チャンネルのみについて詳しく説明する。
からの高レベル・ビデオ出力カラー信号几、Ｇ、Ｂはカ
ラー映像表示映像管３０の各輝度制御カソード電極２８
ｃ 、 ２８ｂ 、 ２８ａにそれぞれ供給される。各
カラー信号処理チャンネルは同様な構造のものであるの
で、信号源１０から赤カラー信号ｒｔ−受信する赤カラ
ー信号チャンネルのみについて詳しく説明する。
ｒカラー信号は、例えば信号増幅、レベル・シフト、お
よび利得制御段を含むビデオ・プロセッサ１２ａに供給
される。プロセッサ１２ａかラノビデオ信号は、入力バ
ッファ増幅器１５を経て後程説明するブランキングおよ
びクランプ信号調整回路１４ａに供給される。回路１４
ａからの調整されたビデオ出力信号は゛出カバソファ増
幅器１９を経てビデオ出力表示駆動段２１に供給される
。、駆動段２１からの高レベル番カラー信号几はクラン
プ自キャパシタ２４を経てＡＣ結合された後、映像管３
０のカソード２８ｃに供給される。
よび利得制御段を含むビデオ・プロセッサ１２ａに供給
される。プロセッサ１２ａかラノビデオ信号は、入力バ
ッファ増幅器１５を経て後程説明するブランキングおよ
びクランプ信号調整回路１４ａに供給される。回路１４
ａからの調整されたビデオ出力信号は゛出カバソファ増
幅器１９を経てビデオ出力表示駆動段２１に供給される
。、駆動段２１からの高レベル番カラー信号几はクラン
プ自キャパシタ２４を経てＡＣ結合された後、映像管３
０のカソード２８ｃに供給される。
キャパシタ２４は、例えばキード・ダイオード１含むキ
ード・クランピング直流分再生回路網２５と関連して動
作して、クランピング回路網２５のバイアス入力に結合
されたワイパー全もった視聴者が調整可能々輝度制御ポ
テンショメータ２６の調整に従って表示された映像の輝
度全設定することができる。クランピング回路網２５は
周期的なキーイング・パルスＶｘに応答して各水平映像
プランキンク期間の一部の期間中に動作するようにキー
されるＱキーイング信号ＶＫは、信号調整回路１４ａの
動作に関連するスイッチング信号Ｓ１およびＳ２と−共
に、装置の偏向回路Ｃ図示せず）から引出された水平（
’Ｈ）および垂直（Ｖ）映像同期信号に応答してタイミ
ング信号源３５から供給される。
ード・クランピング直流分再生回路網２５と関連して動
作して、クランピング回路網２５のバイアス入力に結合
されたワイパー全もった視聴者が調整可能々輝度制御ポ
テンショメータ２６の調整に従って表示された映像の輝
度全設定することができる。クランピング回路網２５は
周期的なキーイング・パルスＶｘに応答して各水平映像
プランキンク期間の一部の期間中に動作するようにキー
されるＱキーイング信号ＶＫは、信号調整回路１４ａの
動作に関連するスイッチング信号Ｓ１およびＳ２と−共
に、装置の偏向回路Ｃ図示せず）から引出された水平（
’Ｈ）および垂直（Ｖ）映像同期信号に応答してタイミ
ング信号源３５から供給される。
回路１４ａには、バッファ１５の出力と結合キャノ（シ
タ１７の入力端子との間に結合された単極、単投型の第
１の電子スイッチ１６が設けられている。）（ソファ増
幅器１５は、スイッチ１６および１８が導通するときキ
ャパシタ１７を充電するための低インピーダンス出力電
圧を供給する。回路１４ａにはまたキャパシタ１７の出
力端子とバッファ増幅器１９０入力端子との間のビデオ
信号路を側路する単極、単投型の第２の電子スイッチ１
８が設けられている。）くソファ増幅器１９はキャパシ
タ１７の過剰放電を防止するために高入力インピーダン
スを有し、また回路１４ａから後続回路にビデオ信号を
容易に結合することができるように低出力インピーダン
スを有する。スイッチ１６および１８はそれぞれタイミ
ング信号Ｓ１およびＳ２に応答し、またスイッチ１８は
入力基準電圧ＶＲ，が供給され、この入力基準電圧は、
後程説明するようにスイッチ１８が導通状態にされると
、すなわち閉じるとビデオ信号路に送られる。
タ１７の入力端子との間に結合された単極、単投型の第
１の電子スイッチ１６が設けられている。）（ソファ増
幅器１５は、スイッチ１６および１８が導通するときキ
ャパシタ１７を充電するための低インピーダンス出力電
圧を供給する。回路１４ａにはまたキャパシタ１７の出
力端子とバッファ増幅器１９０入力端子との間のビデオ
信号路を側路する単極、単投型の第２の電子スイッチ１
８が設けられている。）くソファ増幅器１９はキャパシ
タ１７の過剰放電を防止するために高入力インピーダン
スを有し、また回路１４ａから後続回路にビデオ信号を
容易に結合することができるように低出力インピーダン
スを有する。スイッチ１６および１８はそれぞれタイミ
ング信号Ｓ１およびＳ２に応答し、またスイッチ１８は
入力基準電圧ＶＲ，が供給され、この入力基準電圧は、
後程説明するようにスイッチ１８が導通状態にされると
、すなわち閉じるとビデオ信号路に送られる。
回路１４ａの動作を第２図を８照しつ＼説明する。
第２図には回路ｉａに関連するタイミング信号Ｓ１およ
びＳ２、出力クランピング回路網２５に関連するキーイ
ング信号ＶＫ、バッファ増幅器１５の入力に供給される
ビデオ信号を表わす入力ビデオ信号波形、およびバッフ
ァ増幅器１９の入力に供給されるビデオ信号を表わす出
力ビデオ信号波形が示されている。
びＳ２、出力クランピング回路網２５に関連するキーイ
ング信号ＶＫ、バッファ増幅器１５の入力に供給される
ビデオ信号を表わす入力ビデオ信号波形、およびバッフ
ァ増幅器１９の入力に供給されるビデオ信号を表わす出
力ビデオ信号波形が示されている。
入力信号波形は一例として２本の水平映像線を含んでお
シ、各線（ＩＨ）には映像情報が表示されるときの映像
リトレース・ブランキング期間と映像トレース期間とを
含んでいる。ビデオ信号ブランキング期間には水平同期
（Ｈ同期）期間と、それに続く基準期間Ｔ１を含む込わ
ゆるバンクポーチ期間とが含まれている。
シ、各線（ＩＨ）には映像情報が表示されるときの映像
リトレース・ブランキング期間と映像トレース期間とを
含んでいる。ビデオ信号ブランキング期間には水平同期
（Ｈ同期）期間と、それに続く基準期間Ｔ１を含む込わ
ゆるバンクポーチ期間とが含まれている。
信号のブランキングが必要とされるときは、スイッチ１
８はバッファ増幅器１９０入力に基準電圧ＶＲによって
表わされるような所望のブランキング基準電圧の電圧源
に結合する。クランピング期間中はスイッチ１６および
１８は共に閉じておシ（導通しており）、各水平ブラン
キング期間のバックポーチ基準期間中、バッファ増幅器
１９の入力におけるビデオ信号はブランキング基準レベ
ルヲ呈スる。
８はバッファ増幅器１９０入力に基準電圧ＶＲによって
表わされるような所望のブランキング基準電圧の電圧源
に結合する。クランピング期間中はスイッチ１６および
１８は共に閉じておシ（導通しており）、各水平ブラン
キング期間のバックポーチ基準期間中、バッファ増幅器
１９の入力におけるビデオ信号はブランキング基準レベ
ルヲ呈スる。
この回路では、基準電圧ＶＲはクランピング基準電圧で
あり、ブランキング基準電圧でもある。
あり、ブランキング基準電圧でもある。
スイッチ１６はタイミング信号Ｓ１の正パルス成分に応
答して、映像情報が表示される各水平映像トレース期間
中、および各水平ブランキング期間のバックポーチ期間
の基準期間ＴｌＯ間導通（閉じる）状態にされる。この
スイッチ１６は各水平ブランキング期間の残りの部分の
間、非導通状態（すなわち開状態）にされる。
答して、映像情報が表示される各水平映像トレース期間
中、および各水平ブランキング期間のバックポーチ期間
の基準期間ＴｌＯ間導通（閉じる）状態にされる。この
スイッチ１６は各水平ブランキング期間の残りの部分の
間、非導通状態（すなわち開状態）にされる。
スイッチ１８はタイミング信号Ｓ２の正パルス成分に応
答して各水平ブランキング期間中、導通状態（すなわち
閉状態）にされる。また、このスイッチ１８は各水平映
像トレース期間中、非導通状態（すなわち開状態）にさ
れる。ある種の装置では、ビデオ信号路に所定の基準電
圧を供給することが望ましい湯合は、スイッチ１８は他
の時点、例えば図示の例では時間Ｔ２で導通状態にされ
る。これは、例えば映像管用の所望のバイアス状態を自
動的に維持する自動映像管バイアス（ＡＫＢ ）制御装
置で使用する基準分設定するために必要になる。ＡＫＢ
装置は、通゛常これが動作する予め定められた期間中、
ビデオ信号の基準状態を必要とする。第２図から明らか
なように、バッファ増幅器１９によって表示駆動段２１
に供給されたビデオ出力信号は、水平ブランキング期間
中と、上述のように所定の装置の要求に関連する他の時
間におりて、ブランキング基準電圧ＶＲに関連する一定
のブランキング基準レベルを示す。
答して各水平ブランキング期間中、導通状態（すなわち
閉状態）にされる。また、このスイッチ１８は各水平映
像トレース期間中、非導通状態（すなわち開状態）にさ
れる。ある種の装置では、ビデオ信号路に所定の基準電
圧を供給することが望ましい湯合は、スイッチ１８は他
の時点、例えば図示の例では時間Ｔ２で導通状態にされ
る。これは、例えば映像管用の所望のバイアス状態を自
動的に維持する自動映像管バイアス（ＡＫＢ ）制御装
置で使用する基準分設定するために必要になる。ＡＫＢ
装置は、通゛常これが動作する予め定められた期間中、
ビデオ信号の基準状態を必要とする。第２図から明らか
なように、バッファ増幅器１９によって表示駆動段２１
に供給されたビデオ出力信号は、水平ブランキング期間
中と、上述のように所定の装置の要求に関連する他の時
間におりて、ブランキング基準電圧ＶＲに関連する一定
のブランキング基準レベルを示す。
従って、クランピングは、スイッチ１６およヒ１８の双
方が導通していて、キャパシタ１７の電荷が変化する期
間Ｔｌ中のみ生ずる。ブランキング期間の残りの期間中
は、スイッチ１８は導通状態を維持して、バッファ増幅
器１９に基準電圧Ｖ几６供給し、スイッチ１６は非導通
状態になってキャパシタ１７の電荷がさらに変化するの
？防止する。
方が導通していて、キャパシタ１７の電荷が変化する期
間Ｔｌ中のみ生ずる。ブランキング期間の残りの期間中
は、スイッチ１８は導通状態を維持して、バッファ増幅
器１９に基準電圧Ｖ几６供給し、スイッチ１６は非導通
状態になってキャパシタ１７の電荷がさらに変化するの
？防止する。
ブランキング期間中、ビデオ信号がクランプされる固定
された基準レベルはビデオ信号の所望のＤＣレベルを確
立し、このＤＣレベルは表示駆動段２１に対する充分て
特定されたＤＣ動作点を設定するのを助け、それによっ
て表示駆動段の伝達特性にＤＣに関連する好ましくない
変化が生ずるのｔ防止することができる。ビデオ信号の
設定されたＤＣレベルは、駆動段による電力消費を一定
に保チ、駆動段の有効ダイナミック−レンジの全体を確
実に利用することができる。
された基準レベルはビデオ信号の所望のＤＣレベルを確
立し、このＤＣレベルは表示駆動段２１に対する充分て
特定されたＤＣ動作点を設定するのを助け、それによっ
て表示駆動段の伝達特性にＤＣに関連する好ましくない
変化が生ずるのｔ防止することができる。ビデオ信号の
設定されたＤＣレベルは、駆動段による電力消費を一定
に保チ、駆動段の有効ダイナミック−レンジの全体を確
実に利用することができる。
クランピング兼ブランキング回路１４ａは、僅かの素子
、すなわち僅か２個の簡単な構造の単極、単投形式の電
子スイッチ１６および１８と、関連する２個のバッファ
段１５および１つとを使用して広帯域ビデオ信号のブラ
ンキング期間の調整が可能になる。従って、回路の寄生
容量は小さくなシ、装置の高周波応答性の悪化が少なく
々る。また、比較的簡単な構造のスイッチを使用したこ
とによ如、キャパシタ１７ニよって蓄積されたクラシビ
シグ電圧のスイッチの寄生容量やスイッチの漏洩電流に
関連する寄生スイッチング過渡現象に↓る乱れが少なく
なる。
、すなわち僅か２個の簡単な構造の単極、単投形式の電
子スイッチ１６および１８と、関連する２個のバッファ
段１５および１つとを使用して広帯域ビデオ信号のブラ
ンキング期間の調整が可能になる。従って、回路の寄生
容量は小さくなシ、装置の高周波応答性の悪化が少なく
々る。また、比較的簡単な構造のスイッチを使用したこ
とによ如、キャパシタ１７ニよって蓄積されたクラシビ
シグ電圧のスイッチの寄生容量やスイッチの漏洩電流に
関連する寄生スイッチング過渡現象に↓る乱れが少なく
なる。
第３図は第１図の回路１４ａ全さらに詳細に示し中
た回路で、第１図、の素子に対応する素子については同
じ参照番号で示されている。第３図では、バッファ増幅
゛器１５および１９はエミッタ・ホロワ増幅トランジス
タからなシ、電子スイッチ１６および１８は接合形ＦＥ
Ｔ （電界効果トランジスタ）からなっている。そして
、トランジスタ１６および１８のゲート電極釦はそ゛れ
ぞれタイミング信号Ｓｌおよびｓ２が供給される。基準
電圧ＶＲはトランジスタ１８のソース電極に供給され、
そＯドレン電極はビデオ信号路に結合されている。トラ
ンジスタ１６のソースおヨヒトレン電極によって特定さ
れるこのトランジスタ１６の主電流路は、ビデオ信号路
と直列に接続されている。
じ参照番号で示されている。第３図では、バッファ増幅
゛器１５および１９はエミッタ・ホロワ増幅トランジス
タからなシ、電子スイッチ１６および１８は接合形ＦＥ
Ｔ （電界効果トランジスタ）からなっている。そして
、トランジスタ１６および１８のゲート電極釦はそ゛れ
ぞれタイミング信号Ｓｌおよびｓ２が供給される。基準
電圧ＶＲはトランジスタ１８のソース電極に供給され、
そＯドレン電極はビデオ信号路に結合されている。トラ
ンジスタ１６のソースおヨヒトレン電極によって特定さ
れるこのトランジスタ１６の主電流路は、ビデオ信号路
と直列に接続されている。
接合形ＦＥＴ１ａの代りにＭ’ＯＳ形電界効果トランジ
スタが使用されておれば、このＭＯ８形ＦＥＴは接合形
ＦＥＴとは違って、オン状態において、キャパシタ１７
上の電荷を乱すようなゲート−ソースｆｉＪＪ？ｍ洩電
流は実質的に存在しないので、上記キャパシタ１７をト
ランジスタ１５のエミッタとトランジスタ１６のソース
電極との間に接続することができる。第３図の回路では
、トランジスタエ６のゲート−ソース間漏洩電流がキャ
パシタ１７上の電荷を乱すことはない。また、いずれか
０ＦＥＴ装置のゲートがスイッチされるときにそのＦＥ
Ｔ装置のソース電極に現われる寄生スイッチング過渡現
象（すなわち、ゲート−ソース間寄生容量に関連する電
流スパイク）がキャパシタ１７上の電荷を乱すことはな
い。
スタが使用されておれば、このＭＯ８形ＦＥＴは接合形
ＦＥＴとは違って、オン状態において、キャパシタ１７
上の電荷を乱すようなゲート−ソースｆｉＪＪ？ｍ洩電
流は実質的に存在しないので、上記キャパシタ１７をト
ランジスタ１５のエミッタとトランジスタ１６のソース
電極との間に接続することができる。第３図の回路では
、トランジスタエ６のゲート−ソース間漏洩電流がキャ
パシタ１７上の電荷を乱すことはない。また、いずれか
０ＦＥＴ装置のゲートがスイッチされるときにそのＦＥ
Ｔ装置のソース電極に現われる寄生スイッチング過渡現
象（すなわち、ゲート−ソース間寄生容量に関連する電
流スパイク）がキャパシタ１７上の電荷を乱すことはな
い。
第１図はこの発明の原理によるビデオ信号調整回路を含
む広帯域ビデオ・モニタの一部を示すブロック図、第２
図は第１図の信号調整回路の動作を説明するための信号
波形を示す図、第３図は第１図の信号調整回路をさらに
詳細に示す回路図である。 １６・・・第１のスイッチング手段、１７・・・キャパ
シタ１８・・・第２のスイッチング手段、ＶＲ・・・基
準電位点。
む広帯域ビデオ・モニタの一部を示すブロック図、第２
図は第１図の信号調整回路の動作を説明するための信号
波形を示す図、第３図は第１図の信号調整回路をさらに
詳細に示す回路図である。 １６・・・第１のスイッチング手段、１７・・・キャパ
シタ１８・・・第２のスイッチング手段、ＶＲ・・・基
準電位点。
Claims (1)
- （１）入力および出力を有するビデオ信号路と、該ビデ
オ信号路の上記入力から出力へビデオ信号を結合するた
めのキャパシタと、上記ビデオ信号路中で上記キャパシ
タと直列に結合された第１のスイッチング手段と、上記
キャパシタと基準電位点とに結合された第２のスイッチ
ング手段とからなク、 上記第１のスイッチング手段はタイミング信号を受信す
る制御入力を有し、このタイミング信号によつてビデオ
信号の映像期間およびブランキング期間のある定められ
た基準部分では導通状態にされて上記ビデオ信号を上記
ビデオ信号路の入力から出力へ上記キャパシタを経て伝
送するのを可能とし、上記ブランキング期間の残りの部
分の期間中は非導通状態にされ、 上記第２のスイッチング手段はタイミング信号を受信す
る制御入力を有し、このタイミング信号によつて上記ブ
ランキング期間中は導通状態にされて上記基準電位を上
記キャパシタに結合し、それ以外の期間中は非導通状態
にされる、 上記ブランキング期間中、基準レベルを呈するように上
記ビデオ信号を調整する映像期間とブランキング期間と
を含む広帯域ビデオ信号処理装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB858524200A GB8524200D0 (en) | 1985-10-01 | 1985-10-01 | Combined clamping & blanking circuit |
| GB8524200 | 1985-10-01 | ||
| US857047 | 1986-04-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6285577A true JPS6285577A (ja) | 1987-04-20 |
Family
ID=10586018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61229487A Pending JPS6285577A (ja) | 1985-10-01 | 1986-09-26 | 広帯域ビデオ信号処理装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4716461A (ja) |
| JP (1) | JPS6285577A (ja) |
| KR (1) | KR940011876B1 (ja) |
| GB (1) | GB8524200D0 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4943859A (en) * | 1988-07-27 | 1990-07-24 | Mitsubishi Denki Kabushiki Kaisha | Circuit for producing clamp pulse having pulse width response to the frequency of a synchronizing signal |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2217546A (en) * | 1988-04-25 | 1989-10-25 | Philips Electronic Associated | Apparatus for processing a video signal |
| JPH03101379A (ja) * | 1989-09-13 | 1991-04-26 | Matsushita Electric Ind Co Ltd | 輝度回路 |
| US5128764A (en) * | 1989-10-27 | 1992-07-07 | Siemens Aktiengesellschaft | Level correcting circuit having switched stages of differing time constants |
| JP3047479B2 (ja) * | 1991-01-22 | 2000-05-29 | ソニー株式会社 | ディスプレイ装置のテスト回路および方法 |
| US5537650A (en) * | 1992-12-14 | 1996-07-16 | International Business Machines Corporation | Method and apparatus for power management in video subsystems |
| KR100263862B1 (ko) * | 1998-05-18 | 2000-08-16 | 김순택 | 투사 표시관의 구동 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5478012A (en) * | 1977-12-03 | 1979-06-21 | Toshiba Corp | Clamp circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59125177A (ja) * | 1982-12-29 | 1984-07-19 | Sony Corp | 撮像出力のクランプ回路 |
| US4562475A (en) * | 1984-03-15 | 1985-12-31 | Rca Corporation | DC Restoration of synchronously detected CCD imager output signals |
-
1985
- 1985-10-01 GB GB858524200A patent/GB8524200D0/en active Pending
-
1986
- 1986-04-29 US US06/857,047 patent/US4716461A/en not_active Expired - Fee Related
- 1986-09-26 JP JP61229487A patent/JPS6285577A/ja active Pending
- 1986-09-30 KR KR1019860008217A patent/KR940011876B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5478012A (en) * | 1977-12-03 | 1979-06-21 | Toshiba Corp | Clamp circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4943859A (en) * | 1988-07-27 | 1990-07-24 | Mitsubishi Denki Kabushiki Kaisha | Circuit for producing clamp pulse having pulse width response to the frequency of a synchronizing signal |
Also Published As
| Publication number | Publication date |
|---|---|
| KR870004621A (ko) | 1987-05-11 |
| KR940011876B1 (ko) | 1994-12-27 |
| GB8524200D0 (en) | 1985-11-06 |
| US4716461A (en) | 1987-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1979000745A1 (en) | Tv graphics and mixing control | |
| JPS6285577A (ja) | 広帯域ビデオ信号処理装置 | |
| JPS60206292A (ja) | ビデオ信号処理装置 | |
| US4110787A (en) | Combined blanking level and kinescope bias clamp for a television signal processing system | |
| US4642690A (en) | Digital video signal processor with analog level control | |
| KR830002170B1 (ko) | 자동 휘도 제어회로 | |
| US6285401B1 (en) | Apparatus for suppressing overshoots in kinescope beam current measurement pulses | |
| US3955047A (en) | D.C. reinsertion in video amplifier | |
| CA1298400C (en) | Video display driver coupling circuit | |
| CA1263484A (en) | Video signal blanking interval signal conditioning circuit | |
| US4494146A (en) | Wideband kinescope driver amplifier | |
| CA1292557C (en) | Video display driver apparatus | |
| KR900002645B1 (ko) | 크람푸 회로 | |
| KR840006590A (ko) | 신호 표본화장치 | |
| KR860002209A (ko) | 디지탈 비데오 신호처리 시스템 | |
| JP3169721B2 (ja) | 関数発生回路 | |
| JPH0355996Y2 (ja) | ||
| KR100254250B1 (ko) | 클램프 레벨 조정 회로 및 방법 | |
| JP2573644B2 (ja) | 映像信号切換装置 | |
| JPH06197241A (ja) | ガンマ補正回路及び輪郭補正装置 | |
| JPH0691624B2 (ja) | 直流再生回路 | |
| JP2590729B2 (ja) | 液晶表示装置及び液晶表示装置用増幅回路 | |
| JPS6051372A (ja) | クランプ回路 | |
| JPH05122555A (ja) | ガンマ補正回路 | |
| JPS60108072U (ja) | テレビジヨン受像機のレベル調整回路 |