JP3047479B2 - ディスプレイ装置のテスト回路および方法 - Google Patents
ディスプレイ装置のテスト回路および方法Info
- Publication number
- JP3047479B2 JP3047479B2 JP3022806A JP2280691A JP3047479B2 JP 3047479 B2 JP3047479 B2 JP 3047479B2 JP 3022806 A JP3022806 A JP 3022806A JP 2280691 A JP2280691 A JP 2280691A JP 3047479 B2 JP3047479 B2 JP 3047479B2
- Authority
- JP
- Japan
- Prior art keywords
- pseudo
- signal
- clamp
- video
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/04—Diagnosis, testing or measuring for television systems or their details for receivers
Landscapes
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Controls And Circuits For Display Device (AREA)
- Picture Signal Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ディスプレイ装置の故
障をテストするテスト回路および方法に関する。
障をテストするテスト回路および方法に関する。
【０００２】
【従来の技術】従来、コンピュータから映像信号が供給
されないときにＣＲＴディスプレイ装置の故障の有無を
テストするために、ＣＲＴのカソード電圧を低くする
か、または複数のグリッド中の第１グリッドの電圧を高
めてＣＲＴを光らせることが行われている。
されないときにＣＲＴディスプレイ装置の故障の有無を
テストするために、ＣＲＴのカソード電圧を低くする
か、または複数のグリッド中の第１グリッドの電圧を高
めてＣＲＴを光らせることが行われている。
【０００３】
【発明が解決しようとする課題】上記従来の技術は、デ
ィスプレイ装置の偏向部および電源部が正常か否かをテ
ストするには有効であるが、映像信号を増幅するビデオ
アンプが正常か否かをテストするには有効ではない。ビ
デオアンプのテスト用の信号発生器が内蔵されたディス
プレイ装置もあるが、コストが高いという問題点があ
る。
ィスプレイ装置の偏向部および電源部が正常か否かをテ
ストするには有効であるが、映像信号を増幅するビデオ
アンプが正常か否かをテストするには有効ではない。ビ
デオアンプのテスト用の信号発生器が内蔵されたディス
プレイ装置もあるが、コストが高いという問題点があ
る。
【０００４】本発明はこのような状況に鑑みてなされた
もので、その目的は、ディスプレイ装置のビデオアンプ
を低コストにテストできるディスプレイ装置のテスト回
路を提供することにある。
もので、その目的は、ディスプレイ装置のビデオアンプ
を低コストにテストできるディスプレイ装置のテスト回
路を提供することにある。
【０００５】本発明の別の目的は、映像信号からクラン
プパルスを生成してこのクランプパルスによって映像信
号をペデスタルレベルにクランプするペデスタルクラン
プ回路を含むビデオアンプを有するディスプレイ装置の
ビデオアンプを簡単にテストできるディスプレイ装置の
テスト回路を提供することにある。
プパルスを生成してこのクランプパルスによって映像信
号をペデスタルレベルにクランプするペデスタルクラン
プ回路を含むビデオアンプを有するディスプレイ装置の
ビデオアンプを簡単にテストできるディスプレイ装置の
テスト回路を提供することにある。
【０００６】
【課題を解決する手段】請求項１に記載のテスト回路
は、ディスプレイ装置のブランキングパルスから疑似映
像信号を生成してビデオアンプに供給する疑似映像信号
発生回路と、ブランキングパルスから疑似クランプパル
スを生成してクランプ回路に供給する疑似クランプパル
ス発生回路とを備えることを特徴とする。
は、ディスプレイ装置のブランキングパルスから疑似映
像信号を生成してビデオアンプに供給する疑似映像信号
発生回路と、ブランキングパルスから疑似クランプパル
スを生成してクランプ回路に供給する疑似クランプパル
ス発生回路とを備えることを特徴とする。
【０００７】請求項２に記載のテスト方法は、ディスプ
レイ装置のブランキングパルスから疑似映像信号を生成
してビデオアンプに供給する疑似映像信号発生ステップ
と、ブランキングパルスから疑似クランプパルスを生成
してクランプ回路に供給する疑似クランプパルス発生ス
テップとを含むことを特徴とする。
レイ装置のブランキングパルスから疑似映像信号を生成
してビデオアンプに供給する疑似映像信号発生ステップ
と、ブランキングパルスから疑似クランプパルスを生成
してクランプ回路に供給する疑似クランプパルス発生ス
テップとを含むことを特徴とする。
【０００８】
【作用】請求項１に記載のテスト回路および請求項２に
記載のテスト方法においては、ディスプレイ装置のブラ
ンキングパルスから疑似映像信号が生成されてビデオア
ンプに供給され、ブランキングパルスから疑似クランプ
パルスが生成されてクランプ回路に供給される。
記載のテスト方法においては、ディスプレイ装置のブラ
ンキングパルスから疑似映像信号が生成されてビデオア
ンプに供給され、ブランキングパルスから疑似クランプ
パルスが生成されてクランプ回路に供給される。
【０００９】
【００１０】
【実施例】図１は、本発明のディスプレイ装置のテスト
回路の一実施例の構成を示す回路図である。コンピュー
タ２の赤信号（Ｒ）出力端子２Ｒ、緑信号（Ｇ）出力端
子２Ｇ、青信号（Ｂ）出力端子２Ｂおよび接地端子２Ｅ
は、それぞれケーブル４Ｒ、４Ｇ、４Ｂおよび４Ｅを介
してディスプレイ装着６の赤信号入力端子６Ｒ、緑信号
入力端子６Ｇ、青信号入力端子６Ｂおよび接地端子６Ｅ
にそれぞれ接続されている。赤、緑および青の入力端子
６Ｒ、６Ｇおよび６Ｂは、それぞれ入力回路８Ｒ、８Ｇ
および８Ｂの入力に接続されている。３つの入力回路８
Ｒ、８Ｇおよび８Ｂは、構成が同一であり、それぞれ、
入力端子（６Ｒ、６Ｇまたは６Ｂ）と接地点間に接続さ
れた入力抵抗Ｒ１と、入力端子と出力線（９Ｒ、９Ｇま
たは９Ｂ）との間に接続されたコンデンサＣ１と、出力
線にカソードが接続され且つ接地点にアノードが接続さ
れた静電保護ダイオードＤ１と、出力線にアノードが接
続され且つ後述の疑似映像信号発生回路１２の出力線１
２Ｓにカソードが接続された静電保護用ダイオードＤ２
とを備えている。
回路の一実施例の構成を示す回路図である。コンピュー
タ２の赤信号（Ｒ）出力端子２Ｒ、緑信号（Ｇ）出力端
子２Ｇ、青信号（Ｂ）出力端子２Ｂおよび接地端子２Ｅ
は、それぞれケーブル４Ｒ、４Ｇ、４Ｂおよび４Ｅを介
してディスプレイ装着６の赤信号入力端子６Ｒ、緑信号
入力端子６Ｇ、青信号入力端子６Ｂおよび接地端子６Ｅ
にそれぞれ接続されている。赤、緑および青の入力端子
６Ｒ、６Ｇおよび６Ｂは、それぞれ入力回路８Ｒ、８Ｇ
および８Ｂの入力に接続されている。３つの入力回路８
Ｒ、８Ｇおよび８Ｂは、構成が同一であり、それぞれ、
入力端子（６Ｒ、６Ｇまたは６Ｂ）と接地点間に接続さ
れた入力抵抗Ｒ１と、入力端子と出力線（９Ｒ、９Ｇま
たは９Ｂ）との間に接続されたコンデンサＣ１と、出力
線にカソードが接続され且つ接地点にアノードが接続さ
れた静電保護ダイオードＤ１と、出力線にアノードが接
続され且つ後述の疑似映像信号発生回路１２の出力線１
２Ｓにカソードが接続された静電保護用ダイオードＤ２
とを備えている。
【００１１】静電保護ダイオードＤ１は、入力端子（６
Ｒ、６Ｇまたは６Ｂ）に接地電位より低い負の電圧が入
力したときにオンし、接地電位より低い電圧が出力線
（９Ｒ、９Ｇまたは９Ｂ）に発生するのを防止する。静
電保護ダイオードＤ２は、入力端子（６Ｒ、６Ｇまたは
６Ｂ）に所定電圧（この実施例では、後述の疑似映像信
号発生回路１２のバイアス電圧＋Ｖｃｃ）より高い正電
圧が入力したときにオンし、所定電圧より高い電圧が出
力線（９Ｒ、９Ｇまたは９Ｂ）に発生するのを防止す
る。
Ｒ、６Ｇまたは６Ｂ）に接地電位より低い負の電圧が入
力したときにオンし、接地電位より低い電圧が出力線
（９Ｒ、９Ｇまたは９Ｂ）に発生するのを防止する。静
電保護ダイオードＤ２は、入力端子（６Ｒ、６Ｇまたは
６Ｂ）に所定電圧（この実施例では、後述の疑似映像信
号発生回路１２のバイアス電圧＋Ｖｃｃ）より高い正電
圧が入力したときにオンし、所定電圧より高い電圧が出
力線（９Ｒ、９Ｇまたは９Ｂ）に発生するのを防止す
る。
【００１２】入力回路８Ｒ、８Ｇおよび８Ｂの出力線９
Ｒ、９Ｇおよび９Ｂは、それぞれ、ビデオプリアンプ１
０Ｒ、１０Ｇおよび１０Ｂの入力に接続される。ビデオ
プリアンプ１０Ｒ、１０Ｇおよび１０Ｂの構成は同一で
あり、それぞれ映像信号を増幅する機能を有するととも
に、映像信号からクランプパルスＣを生成してこのクラ
ンプパルスによって映像信号をペデスタルレベルにクラ
ンプするペデスタルクランプ回路を含んでいる。
Ｒ、９Ｇおよび９Ｂは、それぞれ、ビデオプリアンプ１
０Ｒ、１０Ｇおよび１０Ｂの入力に接続される。ビデオ
プリアンプ１０Ｒ、１０Ｇおよび１０Ｂの構成は同一で
あり、それぞれ映像信号を増幅する機能を有するととも
に、映像信号からクランプパルスＣを生成してこのクラ
ンプパルスによって映像信号をペデスタルレベルにクラ
ンプするペデスタルクランプ回路を含んでいる。
【００１３】ビデオプリアンプ１０Ｒ、１０Ｇおよび１
０Ｂのペデスタルクランプ回路から出力されるクランプ
パルスＣは、それぞれ、ＯＲゲート１４Ｒ、１４Ｇおよ
び１４Ｂを介して、ビデオプリアンプ１０Ｒ、１０Ｇお
よび１０Ｂのペデスタルクランプ回路に供給される。
０Ｂのペデスタルクランプ回路から出力されるクランプ
パルスＣは、それぞれ、ＯＲゲート１４Ｒ、１４Ｇおよ
び１４Ｂを介して、ビデオプリアンプ１０Ｒ、１０Ｇお
よび１０Ｂのペデスタルクランプ回路に供給される。
【００１４】疑似映像信号発生回路１２は、偏向部から
のブランキングパルスＢを受けて疑似全白信号Ｅである
疑似映像信号を生成して出力線１２Ｓを介して入力回路
８Ｒ、８Ｇおよび８Ｂの静電保護ダイオードＤ２のカソ
ードに出力する。また、疑似映像信号発生回路１２は、
偏向部からのブランキングパルスＢを受けて疑似クラン
プパルスＤを生成してそれぞれ、ＯＲゲート１４Ｒ、１
４Ｇおよび１４Ｂを介して、ビデオプリアンプ１０Ｒ、
１０Ｇおよび１０Ｂのペデスタルクランプ回路に供給す
る疑似クランプパルス発生回路１２Ｃを含んでいる。
のブランキングパルスＢを受けて疑似全白信号Ｅである
疑似映像信号を生成して出力線１２Ｓを介して入力回路
８Ｒ、８Ｇおよび８Ｂの静電保護ダイオードＤ２のカソ
ードに出力する。また、疑似映像信号発生回路１２は、
偏向部からのブランキングパルスＢを受けて疑似クラン
プパルスＤを生成してそれぞれ、ＯＲゲート１４Ｒ、１
４Ｇおよび１４Ｂを介して、ビデオプリアンプ１０Ｒ、
１０Ｇおよび１０Ｂのペデスタルクランプ回路に供給す
る疑似クランプパルス発生回路１２Ｃを含んでいる。
【００１５】より具体的に述べると、疑似映像信号発生
回路１２は、ブランキングパルスＢを受ける直列入力抵
抗Ｒ２と、この抵抗Ｒ２に直列に接続されるコンデンサ
Ｃ２および抵抗Ｒ３と、この抵抗Ｒ３にベースが接続さ
れるインバータトランジスタＱ１と、このトランジスタ
Ｑ１のベース−エミッタ間抵抗Ｒ４と、トランジスタＱ
１のエミッタバイアス負電圧電源−Ｖｃｃと、トランジ
スタＱ１のコレクタと正バイアス電圧電源＋Ｖｃｃとの
間に接続される抵抗Ｒ４と、正バイアス電圧電源＋Ｖｃ
ｃと接地点との間に接続されるコンデンサＣ３と、トラ
ンジスタＱ１のコレクタと出力線１２Ｓとの間に接続さ
れる抵抗Ｒ５と、正バイアス電圧電源＋Ｖｃｃにカソー
ドが接続され且つ出力線１２Ｓにアノードが接続される
ダイオードＤ４と、抵抗Ｒ２およびコンデンサＣ２の接
続点にアノードが接続され且つ接地端子６Ｅにカソード
が接続されるダイオードＤ３とを備えている。疑似クラ
ンプパルス発生回路１２Ｃは、抵抗Ｒ２およびコンデン
サＣ２の接続点と、ＯＲゲート１４Ｒ、１４Ｇおよび１
４Ｂの入力とを結ぶ信号線から成っている。
回路１２は、ブランキングパルスＢを受ける直列入力抵
抗Ｒ２と、この抵抗Ｒ２に直列に接続されるコンデンサ
Ｃ２および抵抗Ｒ３と、この抵抗Ｒ３にベースが接続さ
れるインバータトランジスタＱ１と、このトランジスタ
Ｑ１のベース−エミッタ間抵抗Ｒ４と、トランジスタＱ
１のエミッタバイアス負電圧電源−Ｖｃｃと、トランジ
スタＱ１のコレクタと正バイアス電圧電源＋Ｖｃｃとの
間に接続される抵抗Ｒ４と、正バイアス電圧電源＋Ｖｃ
ｃと接地点との間に接続されるコンデンサＣ３と、トラ
ンジスタＱ１のコレクタと出力線１２Ｓとの間に接続さ
れる抵抗Ｒ５と、正バイアス電圧電源＋Ｖｃｃにカソー
ドが接続され且つ出力線１２Ｓにアノードが接続される
ダイオードＤ４と、抵抗Ｒ２およびコンデンサＣ２の接
続点にアノードが接続され且つ接地端子６Ｅにカソード
が接続されるダイオードＤ３とを備えている。疑似クラ
ンプパルス発生回路１２Ｃは、抵抗Ｒ２およびコンデン
サＣ２の接続点と、ＯＲゲート１４Ｒ、１４Ｇおよび１
４Ｂの入力とを結ぶ信号線から成っている。
【００１６】図２は、図１に示された本発明のディスプ
レイ装置のテスト回路の一実施例の各部の信号波形の一
例を示す。以下、図２を参照して、図１のテスト回路の
動作を説明する。コンピュータ２の出力端子２Ｒ、２Ｇ
および２Ｂならびに接地端子２Ｅが、それぞれケーブル
４Ｒ、４Ｇ、４Ｂおよび４Ｅによってディスプレイ装置
２の入力端子６Ｒ、６Ｇおよび６Ｂならびに接地端子６
Ｅに接続される通常動作時においては、疑似映像信号発
生回路１２にブランキングパルスＢが供給されると、ダ
イオードＤ３がオンするため、抵抗Ｒ２とコンデンサＣ
２との接続点の電位が一定（接地電位）に保持されるの
で、出力線１２Ｓには疑似全白信号Ｅは発生せず、また
疑似クランプパルス発生回路１２Ｃは疑似クランプパル
スＤを発生しない。
レイ装置のテスト回路の一実施例の各部の信号波形の一
例を示す。以下、図２を参照して、図１のテスト回路の
動作を説明する。コンピュータ２の出力端子２Ｒ、２Ｇ
および２Ｂならびに接地端子２Ｅが、それぞれケーブル
４Ｒ、４Ｇ、４Ｂおよび４Ｅによってディスプレイ装置
２の入力端子６Ｒ、６Ｇおよび６Ｂならびに接地端子６
Ｅに接続される通常動作時においては、疑似映像信号発
生回路１２にブランキングパルスＢが供給されると、ダ
イオードＤ３がオンするため、抵抗Ｒ２とコンデンサＣ
２との接続点の電位が一定（接地電位）に保持されるの
で、出力線１２Ｓには疑似全白信号Ｅは発生せず、また
疑似クランプパルス発生回路１２Ｃは疑似クランプパル
スＤを発生しない。
【００１７】ビデオプリアンプ１０Ｒ、１０Ｇおよび１
０Ｂのペデスタルクランプ回路は、それぞれ入力回路８
Ｒ、８Ｇおよび８Ｂから供給される映像信号Ａのシンク
チップの後側のエッジに応じてクランプパルスＣを生成
し、このパルスＣをそれぞれＯＲゲート１４Ｒ、１４Ｇ
および１４Ｂを介して受けて映像信号をペデスタルレベ
ルにクランプする。
０Ｂのペデスタルクランプ回路は、それぞれ入力回路８
Ｒ、８Ｇおよび８Ｂから供給される映像信号Ａのシンク
チップの後側のエッジに応じてクランプパルスＣを生成
し、このパルスＣをそれぞれＯＲゲート１４Ｒ、１４Ｇ
および１４Ｂを介して受けて映像信号をペデスタルレベ
ルにクランプする。
【００１８】ディスプレイ装置２の入力端子６Ｒ、６Ｇ
および６Ｂならびに接地端子６Ｅが、それぞれコンピュ
ータ２の出力端子２Ｒ、２Ｇおよび２Ｂならびに接地端
子２Ｅと接続されないときには、疑似映像信号発生回路
１２にブランキングパルスＢが供給されると、接地端子
６Ｅは接地端子２Ｅに接地されていないためダイオード
Ｄ３はオフ状態に維持されるので、インバータトランジ
スタＱ１がブランキングパルスＢを反転増幅させて疑似
全白信号Ｅを出力線１２Ｓに発生させる。また、疑似ク
ランプパルス発生回路１２Ｃは、入力されたブランキン
グパルスＢをそのまま疑似クランプルパルスＤとしてＯ
Ｒゲート１４Ｒ、１４Ｇおよび１４Ｂを介してそれぞれ
ビデオプリアンプ１０Ｒ、１０Ｇおよび１０Ｂのペデス
タルクランプ回路に供給する。
および６Ｂならびに接地端子６Ｅが、それぞれコンピュ
ータ２の出力端子２Ｒ、２Ｇおよび２Ｂならびに接地端
子２Ｅと接続されないときには、疑似映像信号発生回路
１２にブランキングパルスＢが供給されると、接地端子
６Ｅは接地端子２Ｅに接地されていないためダイオード
Ｄ３はオフ状態に維持されるので、インバータトランジ
スタＱ１がブランキングパルスＢを反転増幅させて疑似
全白信号Ｅを出力線１２Ｓに発生させる。また、疑似ク
ランプパルス発生回路１２Ｃは、入力されたブランキン
グパルスＢをそのまま疑似クランプルパルスＤとしてＯ
Ｒゲート１４Ｒ、１４Ｇおよび１４Ｂを介してそれぞれ
ビデオプリアンプ１０Ｒ、１０Ｇおよび１０Ｂのペデス
タルクランプ回路に供給する。
【００１９】ビデオプリアンプ１０Ｒ、１０Ｇおよび１
０Ｂのペデスタルクランプ回路は、疑似クランプパルス
Ｄを使用して疑似全白信号Ｅの黒レベルをペデスタルレ
ベル（黒レベル）にクランプする。従って、疑似全白信
号Ｅの白レベルは、そのまま白レベルとして維持でき
る。
０Ｂのペデスタルクランプ回路は、疑似クランプパルス
Ｄを使用して疑似全白信号Ｅの黒レベルをペデスタルレ
ベル（黒レベル）にクランプする。従って、疑似全白信
号Ｅの白レベルは、そのまま白レベルとして維持でき
る。
【００２０】疑似クランプパルス発生回路１２Ｃを設け
ずに、ビデオプリアンプ１０Ｒ、１０Ｇおよび１０Ｂ内
のペデスタルクランプ回路によって疑似全白信号Ｅの立
上がりエッジに応じてクランプパルスＦを発生させる
と、クランプパルスＦの発生タイミングが疑似全白信号
Ｅの白レベル時であるため、疑似全白信号Ｅの白レベル
がペデスタルレベル（黒レベル）にクランプされてしま
い、疑似全白信号Ｅが全白信号ではなくなってしまう。
従って、疑似全白信号Ｅに同期した疑似クランプパルス
２Ｄを発生できる回路１２Ｃが必要となる。
ずに、ビデオプリアンプ１０Ｒ、１０Ｇおよび１０Ｂ内
のペデスタルクランプ回路によって疑似全白信号Ｅの立
上がりエッジに応じてクランプパルスＦを発生させる
と、クランプパルスＦの発生タイミングが疑似全白信号
Ｅの白レベル時であるため、疑似全白信号Ｅの白レベル
がペデスタルレベル（黒レベル）にクランプされてしま
い、疑似全白信号Ｅが全白信号ではなくなってしまう。
従って、疑似全白信号Ｅに同期した疑似クランプパルス
２Ｄを発生できる回路１２Ｃが必要となる。
【００２１】なお、上記実施例では、疑似全白信号を発
生するのに、インバータトランジスタを使用している
が、他の電子素子を使用できることはもちろんである。
生するのに、インバータトランジスタを使用している
が、他の電子素子を使用できることはもちろんである。
【００２２】また、上記実施例では、疑似映像信号とし
て疑似全白信号を発生させているが、例えば疑似赤信
号、青信号等他の疑似映像信号を発生させてもよい。た
だし、疑似全白信号は、赤、緑および青用のビデオプリ
アンプを同時にテストできるので、最も好ましい。
て疑似全白信号を発生させているが、例えば疑似赤信
号、青信号等他の疑似映像信号を発生させてもよい。た
だし、疑似全白信号は、赤、緑および青用のビデオプリ
アンプを同時にテストできるので、最も好ましい。
【００２３】
【発明の効果】請求項１に記載のテスト回路および請求
項２に記載のテスト方法によれば、ディスプレイ装置の
ブランキングパルスから疑似映像信号を生成してビデオ
アンプに供給し、ブランキングパルスから疑似クランプ
パルスを生成してクランプ回路に供給するようにしたの
で、少ない追加部品でビデオアンプをテストすることが
できるとともに、疑似映像信号の例えば黒レベルを正し
く黒レベルにクランプするこより、クランプ回路を有す
るビデオアンプも簡単に正しくテストすることができ
る。
項２に記載のテスト方法によれば、ディスプレイ装置の
ブランキングパルスから疑似映像信号を生成してビデオ
アンプに供給し、ブランキングパルスから疑似クランプ
パルスを生成してクランプ回路に供給するようにしたの
で、少ない追加部品でビデオアンプをテストすることが
できるとともに、疑似映像信号の例えば黒レベルを正し
く黒レベルにクランプするこより、クランプ回路を有す
るビデオアンプも簡単に正しくテストすることができ
る。
【００２４】
【図１】本発明のディスプレイ装置のテスト回路の一実
施例の構成を示す回路図である。
施例の構成を示す回路図である。
【図２】図１のディスプレイ装置のテスト回路の各部の
信号波形の一例を示すタイムチャートである。
信号波形の一例を示すタイムチャートである。
６ ディスプレイ装置 ６Ｅ 接地端子 １０Ｒ，１０Ｇ，１０Ｂ ビデオプリアンプ １２ 疑似映像信号発生回路 １２Ｃ 疑似クランプパルス発生回路 Ｄ１，Ｄ２ 静電保護ダイオード
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 5/00 G09G 5/18 H04N 17/04
Claims (2)
- 【請求項１】 映像信号を増幅するビデオアンプを有
し、前記ビデオアンプが、前記映像信号からクランプパ
ルスを生成してこのクランプパルスによって前記映像信
号を所定のレベルにクランプするクランプ回路を含むデ
ィスプレイ装置のテスト回路において、 前記ディスプレイ装置のブランキングパルスから疑似映
像信号を生成して前記ビデオアンプに供給する疑似映像
信号発生回路と、 前記ブランキングパルスから疑似クランプパルスを生成
して前記クランプ回路に供給する疑似クランプパルス発
生回路と を備えることを特徴とするテスト回路。 - 【請求項２】 映像信号を増幅するビデオアンプを有
し、前記ビデオアンプが、前記映像信号からクランプパ
ルスを生成してこのクランプパルスによって前記映像信
号を所定のレベルにクランプするクランプ回路を含むデ
ィスプレイ装置のテスト方法において、 前記ディスプレイ装置のブランキングパルスから疑似映
像信号を生成して前記ビデオアンプに供給する疑似映像
信号発生ステップと、 前記ブランキングパルスから疑似クランプパルスを生成
して前記クランプ回路に供給する疑似クランプパルス発
生ステップと を含むことを特徴とするテスト方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022806A JP3047479B2 (ja) | 1991-01-22 | 1991-01-22 | ディスプレイ装置のテスト回路および方法 |
| US07/821,042 US5214509A (en) | 1991-01-22 | 1992-01-16 | Display device testing circuit using false video signal generator |
| KR1019920000537A KR920015941A (ko) | 1991-01-22 | 1992-01-16 | 디스플레이 장치의 테스트 회로 |
| EP19920300505 EP0496580A3 (en) | 1991-01-22 | 1992-01-21 | Display device testing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3022806A JP3047479B2 (ja) | 1991-01-22 | 1991-01-22 | ディスプレイ装置のテスト回路および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04238388A JPH04238388A (ja) | 1992-08-26 |
| JP3047479B2 true JP3047479B2 (ja) | 2000-05-29 |
Family
ID=12092935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3022806A Expired - Lifetime JP3047479B2 (ja) | 1991-01-22 | 1991-01-22 | ディスプレイ装置のテスト回路および方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5214509A (ja) |
| EP (1) | EP0496580A3 (ja) |
| JP (1) | JP3047479B2 (ja) |
| KR (1) | KR920015941A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100204225B1 (ko) * | 1996-01-15 | 1999-06-15 | 구자홍 | 모니터의 셀프 라스터 회로 |
| TW516307B (en) * | 2000-03-17 | 2003-01-01 | Benq Corp | Display device with self-test circuit |
| CN107071401B (zh) * | 2017-02-17 | 2019-02-15 | 中国电子科技集团公司第二十四研究所 | 检波对数视频放大器自检电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3959811A (en) * | 1975-05-23 | 1976-05-25 | Rca Corporation | Set-up arrangement for a color television receiver |
| US4204221A (en) * | 1979-01-31 | 1980-05-20 | Rca Corporation | Predictably biased kinescope driver arrangement in a video signal processing system |
| JPS608509B2 (ja) * | 1979-09-28 | 1985-03-04 | 株式会社日立製作所 | カラーデイスプレイ駆動回路 |
| US4417275A (en) * | 1980-10-10 | 1983-11-22 | Visual Information Institute, Inc. | Selectable rate sync generator system |
| US4506292A (en) * | 1982-06-14 | 1985-03-19 | Motorola, Inc. | Video driver circuit and method for automatic gray scale adjustment and elimination of contrast tracking errors |
| GB8524198D0 (en) * | 1985-10-01 | 1985-11-06 | Rca Corp | Brightness controlled akb system |
| GB8524200D0 (en) * | 1985-10-01 | 1985-11-06 | Rca Corp | Combined clamping & blanking circuit |
| KR890004535Y1 (ko) * | 1986-05-06 | 1989-07-08 | 주식회사 금성사 | 모니터 동작상태 확인장치 |
| JPS645569U (ja) * | 1987-06-26 | 1989-01-12 | ||
| JPH02179680A (ja) * | 1988-12-29 | 1990-07-12 | Nec Home Electron Ltd | 画像表示装置のセルフテスト回路 |
-
1991
- 1991-01-22 JP JP3022806A patent/JP3047479B2/ja not_active Expired - Lifetime
-
1992
- 1992-01-16 US US07/821,042 patent/US5214509A/en not_active Expired - Lifetime
- 1992-01-16 KR KR1019920000537A patent/KR920015941A/ko not_active Application Discontinuation
- 1992-01-21 EP EP19920300505 patent/EP0496580A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US5214509A (en) | 1993-05-25 |
| EP0496580A2 (en) | 1992-07-29 |
| JPH04238388A (ja) | 1992-08-26 |
| KR920015941A (ko) | 1992-08-27 |
| EP0496580A3 (en) | 1993-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2243752A (en) | A protection circuit for a cathode ray tube | |
| JP3047479B2 (ja) | ディスプレイ装置のテスト回路および方法 | |
| US4328514A (en) | CRT Drive circuit comprising white and black level clamping circuitry | |
| JPS6276871A (ja) | 画質補正回路 | |
| US5146142A (en) | Dynamic focussing signal power amplifier for magnetically focussed raster scan cathode ray tube | |
| KR20020019884A (ko) | 자동 컨버전스를 위한 센서 신호 처리 | |
| EP1250815B1 (en) | Projection television set with parity error checking | |
| KR100472133B1 (ko) | 캐스코드 트랜지스터를 포함하는 비디오 신호 드라이버 | |
| US5333019A (en) | Method of adjusting white balance of CRT display, apparatus for same, and television receiver | |
| JPS6313581B2 (ja) | ||
| KR100345435B1 (ko) | 영상디스플레이장치및빔스캔속도변조회로 | |
| KR0133878Y1 (ko) | 슈퍼잭 입력용 신호처리장치 | |
| KR100260495B1 (ko) | 원색재현회로 | |
| JP2877072B2 (ja) | カソード電流検出回路 | |
| CN1251242A (zh) | 电源检测电路 | |
| KR960008676Y1 (ko) | 자동해상도 개선회로 | |
| JP2778139B2 (ja) | 映像信号出力装置 | |
| KR940008039B1 (ko) | 하이-비젼(Hi-Vision)용 영상신호 출력회로 | |
| JPS61269573A (ja) | テレビジヨン受像機におけるハ−フト−ン信号処理回路 | |
| JPH048700Y2 (ja) | ||
| JP3282241B2 (ja) | 信号切り換え回路 | |
| JPS583431B2 (ja) | 映像増幅回路 | |
| KR100194020B1 (ko) | 영상기기에 있어서 쉐딩 보정방법 및 회로 | |
| GB2371619A (en) | Photo sensor amplifier for projection video display | |
| JPH09187029A (ja) | Ｄｃレベルシフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080324 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 11 |