JP3835162B2 - 検査方法 - Google Patents

検査方法 Download PDF

Info

Publication number
JP3835162B2
JP3835162B2 JP2000381643A JP2000381643A JP3835162B2 JP 3835162 B2 JP3835162 B2 JP 3835162B2 JP 2000381643 A JP2000381643 A JP 2000381643A JP 2000381643 A JP2000381643 A JP 2000381643A JP 3835162 B2 JP3835162 B2 JP 3835162B2
Authority
JP
Japan
Prior art keywords
reflected
inspection
chip
reflection coefficient
defective product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000381643A
Other languages
English (en)
Other versions
JP2002181869A (ja
Inventor
誠 鳥越
晃一 上坂
中村  聡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000381643A priority Critical patent/JP3835162B2/ja
Publication of JP2002181869A publication Critical patent/JP2002181869A/ja
Application granted granted Critical
Publication of JP3835162B2 publication Critical patent/JP3835162B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体デバイスなどの回路および/または配線の検査方法および検査装置に関するものである。
【0002】
【従来の技術】
従来の半導体デバイスの検査においては、1個1個のチップに作り込まれた回路の入出力特性から各チップの良/不良判定を行っていた。
【0003】
【発明が解決しようとする課題】
しかし、従来の方法では電源グランド端子および入出力端子にプローブを接触させた上で、電源を供給して入出力特性をみる必要があった。このため、製造工程完了後にしか検査ができず、製造過程での検査、修正ができず、歩留まり低下の要因となっていた。
【0004】
また、この方法では全ての入出力パターンについて検査する必要があり、膨大な時間を必要としていた。このため、短時間でチップに作り込まれた回路が正しく動作可能か判定する技術が要求されている。
【0005】
一方、半導体デバイスが形成される途中に於いては、必要な工程において外観検査や異物検査などが行われているが、形成された配線などが電気的に導通しているかどうかを直接的に検査するものとは言い切れず、あくまでも異物や欠陥が付いたか否かを検査するに留まっていた。外観検査については、その検査時間の長さが課題となっている。
【0006】
本発明の目的は、従来の問題点を解決する全く新規な検査を実現することにある。
【0007】
【課題を解決するための手段】
本発明の目的は、配線の形成された半導体ウエハに電磁波を照射し、その反射特性を良品の反射特性と比較する事で達成される。電磁波は、例えば、電磁界プローブを用いて照射することができる。より具体的には、特許請求の範囲の通りに構成することで実現できる。
【0008】
電磁波を検査対象である半導体ウエハに照射すると、特定の成分は半導体ウエハ内部に吸収され、また特定の成分は半導体ウエハ上に形成された配線などにより反射される。そして、例えば、配線間がショートしたような配線形成が十分でないチップと、配線形成が十分なチップ(正常なチップ)とは、その反射波が異なるものとなる。従って、電磁界プローブを半導体ウエハに近づけたときの反射係数または反射係数の空間分布または反射係数の周波数特性が良品のものと一致した場合は被測定対象は良品であり、一致しない場合は不良品であると判別することができる。
【0009】
この場合、検査対象外のチップからの影響が無いように、電磁波を被検査チップにのみ照射することが好ましく、電磁界プローブに照射エリアを制限する、例えば傘上の部材を取り付けることが好ましい。
【0010】
また、ここでは、検査効率を考慮して、チップ単位で比較するように構成したが、チップ内を複数エリアに分割したり、複数チップを1つのエリアとしてエリア単位で比較するように構成しても良い。
【0011】
以上のような手法によれば、被検査対象を動作させることなく配線などが正常に形成されたか否かの判別が可能となり、製造工程途中での検査も可能となる。また、検査時間も短縮することができる。
【0012】
【発明の実施の形態】
本発明に係る実施例を、図1を用いて説明する。
【0013】
本実施例の測定装置は、図1に示す様に被検査体に電磁界を照射しその反射電磁界を検出する電磁界プローブ101と、電磁界プローブ101に対して信号を入力する信号発生装置105と、電磁界プローブ101が受信した信号を測定する測定装置106と、電磁界プローブ101に対して入力する信号と電磁界プローブ101から出力される信号を分離する方向性結合機103と受信信号を処理し表示するコンピュータ104とを有する。
【0014】
まず、信号発生装置105から出力された信号は、電磁界プローブ101から電磁波として放射される。
【0015】
電磁界プローブ101から発生した電磁界は検査対象である半導体ウエハ102に照射され、特定の成分は吸収され、また特定の成分は反射される。
【0016】
これは、ウエハ上の配線は長さ、幅等により共振特性を持っており、特定の周波数において電磁波を吸収するからである。そのため、反射波の周波数特性または空間分布等を測定することで配線の長さ、幅等が分かる。配線がショートしている場合、その配線長が長くなったことに相当し、良品の場合の反射波の周波数特性または空間分布と異なるものになる。
【0017】
従って、所望の配線が形成されたチップはそのチップ固有の反射波を有し、所望の配線が形成されていないチップもそのチップ固有の反射波を有することとなる。
【0018】
この反射波を電磁界プローブ101で受信し、方向性結合機103で分離し、測定装置106により測定する。そして、測定装置106では、方向性結合機103で分離した反射波から、反射係数または反射係数の空間分布または反射係数の周波数特性を測定する。
【0019】
そして、測定された反射係数または反射係数の空間分布または反射係数の周波数特性が良品の場合と一致した場合は被測定対象は良品と判別し、一致しない場合は不良品であると判別する。
【0020】
なお、電磁界プローブ101は、半導体ウエハ102に形成されたチップ毎に電磁波を照射するように制御され、1チップの測定終了後、次のチップに移動するように制御される。また、測定結果に他のチップから反射波が影響しないように、チップのほぼ中央に電磁界プローブ101が位置するように制御される。電磁界プローブ自体も、図11に示すように、傘状の部材を設け、照射エリアを限定すると共に、他のチップからの反射波の影響を抑制する。
【0021】
また、図12に示すようにアンテナをアレイ状に配置し、指向性を鋭くすると、特定のチップのみに電磁界を照射することが出来る。また、指向性を鋭くすることで、チップの特定の部分のみを対象とした測定が可能となる。
【0022】
図1では信号を出力する信号発生装置と受信信号を測定する測定装置を別々の装置で実現した例を示したが、図2に示すようにネットワークアナライザ201等の信号発生機能と信号測定機能を併せ持つ装置を使用することもできる。ネットワークアナライザ201では受信信号のみを観測することが出来るため、方向性結合機が不要となる。当然のこととして、図1や図2に示す、電磁界プローブ、信号を出力する信号発生機能、受信信号を測定する測定機能、測定した結果を演算する演算機能を一体化して検査装置を構成することもできる。
【0023】
次に、図3から図5を用いて、反射係数の空間分布測定結果からチップの良品/不良品判定を行う方法を具体的に示す。図3から図5は、図1または図2の測定系を用いて測定した反射係数の空間分布の測定結果の1例である。前述の通り、反射係数は、形成した回路の配線長、幅等によって異なるので、正常に形成された回路と、異物によってショートした場合の回路や、欠陥によってオープンとなった回路とが区別することができる。なお、図に於いては、反射係数の相違に基づいて濃淡を異ならせて表示している。
【0024】
事前に測定した良品の反射係数が図3に示すような空間分布を有する場合を考える。良品の反射係数については、実際に良品となったもの平均値や、シュミレーションによって得られる推定値や、ウエハ内の隣接するチップの実測値などを用いる。
【0025】
そして、被検査チップにおいて反射係数の空間分布を測定し、予め記憶した前述の良品のものと比較する。例えば、被検査チップの空間分布が図4の様になり、良品の空間分布(図3)と一致する場合は良品と判断し、図5の様に良品の空間分布(図3)と一致しない場合は不良品と判断する。周知の画像処理技術を用いることで一致、不一致を判断させることができる。
【0026】
図5に示すような空間分布は、一般に配線ショートまたは配線オープンにより配線幅が変化し、測定周波数において電磁波の吸収特性が変化したことが原因と考えられる。
【0027】
次に、図6から図8を用いて、反射係数の周波数特性測定結果から半導体の良品/不良品判定を行う方法を具体的に示す。図6から図8は、図1または図2の測定系を用いて測定した反射係数の周波数特性の測定結果の1例である。この場合も、反射係数の周波数特性は、形成した回路の配線長、配線幅等によって異なるので、正常に形成された回路と、異物によってショートした場合の回路や、欠陥によってオープンとなった回路とが区別することができる。
【0028】
事前に測定した良品の反射係数が図6に示すような周波数特性を有する場合を考える。良品の反射係数の選定については前述と同様に選定すればよい。
【0029】
そして、被検査チップにおいて反射係数の周波数特性を測定し、予め記憶した前述の良品のものと比較する。例えば、被検査チップの周波数特性が図7の様になり、良品の周波数特性(図6)と一致する場合は良品と判断し、図8の様に良品の周波数特性(図6)と一致しない場合は不良品と判断する。
【0030】
次に、図13に示すような2本の信号線が配置された回路基板において一方の端をオープンした場合と、ショートとした場合での測定結果を示す。図14にオープン状態での反射係数の測定結果、図15にショートした場合の反射係数の測定結果を示す。図14と図15を比較すると2000MHz付近の反射係数が大きく変化していることが分かる。これはショートすることにより配線長が変化し、配線の共振周波数が変化したためである。このように、本技術を用いることで、チップ内の配線のオープンまたはショートによる不良を判定することが出来る。従って、特定の周波数をモニターし、その反射係数を比較するように構成すれば判別自体を自動化することも出来る。このとき、モニターする周波数は、複数であっても良い。
【0031】
これまでは、電磁波などを照射し、その反射を測定する例について説明してきたが、前工程を終了したウエハに対しては、単に被検査対象のチップを動作させ、そのチップから発生する磁界または磁界の周波数特性を磁界プローブを用いて測定し、同じ動作条件で動作している良品の磁界または磁界の周波数特性と一致した場合は良品、一致しない場合は不良品であると判別することもできる。従って、この場合は、図1や図2に示す信号発生器は不要となる。また、他チップからの測定への影響を考えると、1チップ毎に動作させて測定する必要がある。
【0032】
また、これまでは、被検査体の近傍の磁界を測定した場合の実施例を示したが、本発明における測定対象は磁界に限らない。被検査装置近傍の電界や、発生する熱を測定し、良品と比較する事で良品、不良品の判定を行っても良い。また、半導体近傍から光ファイバを用いて光を照射し、その反射光をスネルの法則に従った入射角、反射角の関係においた光ファイバで受信し、その反射光の空間分布パターンが良品と一致した場合は被測定対象も良品であり、一致しない場合は不良品であると判別することも出来る。
【0033】
また、これまでは、電磁界プローブとしてループアンテナを1つ使用した場合の実施例を示したが、電磁界プローブとしてはループアンテナに限らない。図9に示すような、微小ダイポールアンテナ等、電磁界を測定可能なプローブであればよい。
【0034】
また、図10に示すように電磁界プローブをアレイ状に配置することも可能である。これによりプローブを移動させる必要が無くなる。また、一度に複数の半導体を検査することが可能となり、検査時間をさらに短縮することが出来る。但し、他チップからの影響を考慮すると、1チップ毎に検査することが好ましい。
【0035】
また、これまでは1チップ単位に検査する例を説明したが、1チップ単位に限る必要はなく、2チップ毎、4チップ毎などの複数チップ毎、もしくはチップ内部を複数のエリアに分割し、そのエリア毎に測定してもよい。設定するエリアとしては、システムLSI等の場合は、機能毎にエリアを設定しても良く、不良の発生しやすいエリアだけを測定してもよい。
【0036】
また、これまで説明した技術は、半導体デバイスの製造ラインだけでなく、プリント基板の製造ラインなどにも適用することができる。
【0037】
【発明の効果】
本発明によれば、被検査対象を動作させることなく良品/不良品の判別が可能となり、製造工程の途中でも良品/不良品の判別が可能となる。また、検査時間も短縮することができる。
【図面の簡単な説明】
【図1】本発明にかかる測定装置の図
【図2】本発明にかかる測定装置の図
【図3】反射係数の空間分布の図(良品)
【図4】検査対象の反射係数の空間分布測定結果の図(良品)
【図5】検査対象の反射係数の空間分布測定結果の図(不良品)
【図6】反射係数の周波数特性の図(良品)
【図7】検査対象の反射係数の周波数特性測定結果の図(良品)
【図8】検査対象の反射係数の周波数特性測定結果の図(不良品)
【図9】本発明にかかる電磁界プローブの図
【図10】本発明にかかる測定装置の図
【図11】本発明にかかる電磁界プローブの図
【図12】本発明にかかる電磁界プローブの図
【図13】測定対象を示す図
【図14】検査対象の反射係数の空間分布測定結果の図
【図15】検査対象の反射係数の空間分布測定結果の図
【符号の説明】
101 電磁界プローブ
102 半導体ウエハ
103 方向性結合器
104 コンピュータ
105 信号発生装置
106 測定装置
201 ネットワークアナライザ
1001 電磁界プローブアレイ

Claims (1)

  1. 被検査物に形成された配線のショート及びオープンの有無を該被検査物の良品と比較して検査する検査方法であって、
    前記配線の形成された前記被検査物に電磁波を照射する第1ステップと、
    前記被検査物により反射された前記電磁波の反射波の周波数特性を測定する第2ステップと、
    前記被検査物にて測定された前記反射波の周波数特性を予め得られた前記被検査物の良品における反射波の周波数特性と比較する第3ステップと、
    その比較結果を出力する第4ステップとを有し、
    前記第1ステップにおける前記被検査物への前記電磁波の照射と前記第2ステップにおける該被検査物から反射された前記反射波の検出を微小ループアンテナ、微小モノポールアンテナ、微小ダイポールアンテナ、これらのアンテナを組み合わせたアンテナ、またはこれらのアンテナのアレーアンテナを用いて行い、
    前記被検査物の良品における前記反射波の周波数特性を、該被検査物の良品に前記電磁波を照射し且つ該被検査物の良品により反射された該電磁波の反射波の周波数特性として得ることを特徴とする検査方法。
JP2000381643A 2000-12-11 2000-12-11 検査方法 Expired - Fee Related JP3835162B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000381643A JP3835162B2 (ja) 2000-12-11 2000-12-11 検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000381643A JP3835162B2 (ja) 2000-12-11 2000-12-11 検査方法

Publications (2)

Publication Number Publication Date
JP2002181869A JP2002181869A (ja) 2002-06-26
JP3835162B2 true JP3835162B2 (ja) 2006-10-18

Family

ID=18849606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000381643A Expired - Fee Related JP3835162B2 (ja) 2000-12-11 2000-12-11 検査方法

Country Status (1)

Country Link
JP (1) JP3835162B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5704794B2 (ja) * 2009-01-26 2015-04-22 矢崎総業株式会社 シールド部材の異常検出方法及びシールド部材の異常検出装置
KR101102575B1 (ko) 2010-03-26 2012-01-03 서울시립대학교 산학협력단 유전율 측정을 위한 프로브와 유전율 측정 시스템 및 방법

Also Published As

Publication number Publication date
JP2002181869A (ja) 2002-06-26

Similar Documents

Publication Publication Date Title
US10989749B2 (en) Method and apparatus for detection and identification of counterfeit and substandard electronics
US11450625B2 (en) System and method for physically detecting counterfeit electronics
JP3795071B2 (ja) プリント回路板テスタ
US5218294A (en) Contactless test method for testing printed circuit boards
US9121802B2 (en) Method for characterizing integrated circuits for identification or security purposes
US20060164115A1 (en) Defect analyzing device for semiconductor integrated circuits, system therefor, and detection method
US20150331038A1 (en) Analysis system
US10921264B2 (en) Microwave reflectometry for physical inspections
US9577770B2 (en) Method for analyzing the RF performance of a probe card, detector assembly and system for analyzing the RF performance of a probe card
JP3835162B2 (ja) 検査方法
Chen et al. Nondestructive analysis of interconnection in two-die BGA using TDR
JP2010164427A (ja) プリント基板の検査装置および検査方法
JP6109060B2 (ja) プリント基板検査装置
JP7050842B2 (ja) 偽造電子装置を物理的に検出するシステム及び方法
US8907691B2 (en) Integrated circuit thermally induced noise analysis
JP3754556B2 (ja) 誘電体材料製品の内部品質評価装置および評価方法
CN108369255A (zh) 可调谐波长电子光学分析器
JP2005249548A (ja) 回路基板の検査方法および検査装置
US6891392B2 (en) Substrate impedance measurement
Searls et al. Time domain reflectometry as a device packaging level failure analysis and failure localization tool
JP3512646B2 (ja) Icカードの試験方法および装置
US20040070402A1 (en) Substrate impedance measurement
Abessolo-Bidzo et al. Failure localization in IC packages using time domain reflectometry: technique limitations and possible improvements
JP2004294197A (ja) 半導体集積回路の検査装置および検査方法
JP2001298252A (ja) プリント基板検査方法および装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060307

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060717

LAPS Cancellation because of no payment of annual fees