JP3823452B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP3823452B2 JP3823452B2 JP16918797A JP16918797A JP3823452B2 JP 3823452 B2 JP3823452 B2 JP 3823452B2 JP 16918797 A JP16918797 A JP 16918797A JP 16918797 A JP16918797 A JP 16918797A JP 3823452 B2 JP3823452 B2 JP 3823452B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- inductor
- switching
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、商用交流電源を用いて低周波矩形波出力を得る電源装置に関するものであり、高圧放電灯を点灯させるのに適するものである。
【０００２】
【従来の技術】
図３６は従来の電源装置（当社の特開平２−２８２８０９号）の回路図である。まず、この回路の動作を以下に示す。入力の交流電源Ｖｓの整流素子Ｄ５、Ｄ６の接続点側が正極性の場合、スイッチング素子Ｑ１が高周波でオン・オフの動作を繰り返し、スイッチング素子Ｑ４がオンの状態を維持するように制御回路により動作し、スイッチング素子Ｑ２及びＱ３はその際オフの状態を維持する。また、入力の交流電源Ｖｓの整流素子Ｄ１，Ｄ２の接続点側が正極性の場合、スイッチング素子Ｑ２が高周波でオン・オフの動作を繰り返し、スイッチング素子Ｑ３がオンの状態を維持するように制御回路により動作し、スイッチング素子Ｑ１及びＱ４はその際オフの状態を維持する。以上のごとく回路が動作することにより負荷Ｒには入力の商用周波電源と同期した矩形波状の電圧が印加される。
【０００３】
【発明が解決しようとする課題】
図３６の回路においては負荷Ｒとして高圧放電灯を使用した場合に、以下のような不具合を生ずる。一般に高圧放電灯は、放電を開始するまでの間は極めてインピーダンスの高い状態であり、放電開始直後は管内の温度が低い為、管内の圧力が低く、数オーム程度の極めて低いインピーダンスの状態（すなわち低ランプ電圧状態）となり、その放電状態を持続することで、温度の上昇とともに圧力も高くなり、電気的なインピーダンスも上昇し、安定な点灯状態に移行する。すなわち、高圧放電灯を安定に始動し、点灯させるには低ランプ電圧状態（低Ｖｌａ状態）において所定のランプ電流を流し続ける必要があるのである。
【０００４】
この従来の回路において、入力の交流電源Ｖｓの整流素子Ｄ５，Ｄ６の接続点側が正極性の場合、図３７に示すようにスイッチング素子Ｑ１及びＱ４が同時に導通する期間においては、電源ＶｓからＬ１にエネルギーを供給する電流ループと、コンデンサＣから負荷Ｒにエネルギーを供給する電流ループを生じ、スイッチング素子Ｑ１及びＱ４が同時にオフすると同時にスイッチング素子と逆並列に接続されている整流素子Ｄ３，Ｄ２が導通して、Ｌ１と負荷Ｒに含まれるＬ分に蓄積されたエネルギーがコンデンサＣに還流する２つの電流ループを生じ、それぞれのエネルギーはコンデンサＣに蓄積されて行く。
【０００５】
その際、負荷Ｒの抵抗値がある程度高く、負荷Ｒがエネルギーを消費すれば、負荷ＲのＬ分に蓄積されたエネルギーが還流し、コンデンサＣに戻るエネルギーが減少するとともに、電源より取り込んだエネルギーが負荷Ｒに消費されることとなり、コンデンサＣの電圧は一定値に収束する。一方、高圧放電灯のような負荷で、且つ始動直後のような場合は、前述のように、電流を持続して流し続ける必要がある。この場合、電流値を確保しようとすると、図３７の波形において、スイッチング素子Ｑ１やＱ２がオンの状態である期間（すなわち、オン・デューティー）をある程度確保する必要がある。
【０００６】
しかし、この動作においてはスイッチング素子Ｑ１やＱ２がオンの状態を確保すると、負荷のインピーダンスが低く、エネルギーを消費しない為、負荷ＲのＬ分に蓄積されたエネルギーがコンデンサＣへと還流し戻ってしまい、スイッチング素子Ｑ１やＱ２がオンである期間があるので電源よりコンデンサＣにエネルギーを取り込み続ける状態となる。
【０００７】
すなわち、負荷電流を確保することは、電源Ｖｓからのエネルギーの取り込みを続けることとなり、それを消費せずコンデンサＣにエネルギーが蓄積され続ける状態となり、コンデンサＣの電圧が上昇し続ける状態（異常昇圧と称される状態）に陥る。このような状況では、コンデンサやスイッチング素子の耐圧を大きくする必要があり、装置のコストを押し上げるとともに大型化してしまう。
【０００８】
【課題を解決するための手段】
本発明にあっては、上記の課題を解決するために、交流電源を入力され少なくとも１つのスイッチング素子と少なくとも１つの第１のインダクタとを備えた少なくとも１つの昇圧チョッパ回路と、
少なくとも１つのスイッチング素子と少なくとも１つの第２のインダクタと負荷回路を含み、前記昇圧チョッパ回路に平滑コンデンサを介して接続された少なくとも１つの降圧チョッパ回路とを備え、
前記昇圧チョッパ回路のスイッチング素子と前記降圧チョッパ回路のスイッチング素子を少なくとも１つ兼用し、昇圧動作時の電流と降圧動作時の電流が前記兼用されているスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷回路には入力交流電圧と同期した交流電圧を印加する電源装置において、
前記負荷回路は通電開始直後に定常状態に比べて負荷抵抗が低下する負荷を備え、
昇圧チョッパ回路における、電源からの入力端と第１のインダクタとの直列回路を、実質的に導通した前記兼用されたスイッチング素子により短絡して電源から第１のインダクタにエネルギーを蓄積するように作用するスイッチング素子の導通期間を、前記負荷の通電開始直後の負荷抵抗の低下に伴って減少させることを特徴とするものである。
【０００９】
【発明の実施の形態】
第１の実施例（請求項１）
図１は第１の実施例の回路図である。この回路においては、交流電源１より入力された交流電圧が、電源装置２により交流電源１と同期した矩形波電圧に電力変換されて負荷３に印加されるものである。回路としては、昇圧チョッパ回路４と降圧チョッパ回路５がコンデンサＣを介して接続されている。したがって、コンデンサＣの電圧は電源電圧の最大値及び負荷電圧の両者よりも高い。両チョッパ回路４、５は、それぞれ少なくとも１つ以上のスイッチング素子を含んで構成されており、尚且つ、少なくとも１つのスイッチング素子をこの両回路４、５が共有しているものである。
【００１０】
動作としては、兼用されたスイッチング素子Ｓが実質的に導通している期間に、昇圧チョッパ回路の電流と降圧チョッパ回路の電流とが互いに打ち消す方向にスイッチング素子Ｓに流れるように動作しており、且つ、スイッチング素子Ｓが実質的に導通している期間には交流電源１とインダクタＬ１をスイッチング素子Ｓが短絡し、インダクタＬ１にエネルギーを蓄積する動作を行っている。そして、定常時よりも負荷３の抵抗分が減少した場合には、定常時よりもスイッチング素子Ｓが実質的に導通する期間を短くするように構成する。そのときのインダクタＬ１に流れる電流ｉ１の波形を図２に示す。
【００１１】
このように入力端より電源のエネルギーを吸い込み、出力端より負荷に供給するような電源装置においては、回路部品や動作による電力損失と出力電力の和は、入力電力に必ず一致するようにならなければならない。しかし、負荷抵抗が減少して出力電力が減ったにも関わらず、入力電力が定常時のままであれば内部の損失が大きくなるか、どこかにエネルギーを蓄積し続けなければならなくなる。すなわち、コンデンサＣにエネルギーを蓄積し続ける必要がある。そのような場合、コンデンサＣに蓄積されているエネルギーＰｃが増加し続け、電圧が上昇し続ける異常昇圧と呼ばれる状態となる。
【００１２】
そこで、本発明では、低負荷抵抗時には、図２のように、兼用されているスイッチング素子Ｓが実質的に導通する期間を短くすることで、電源１から装置２内ヘのエネルギーの供給を減少させ、異常昇圧と呼ばれる状態を回避するものである。
以上のように構成することにより、スイッチング素子には互いに打ち消し合う電流が流れ、スイッチング素子の損失が少なくなり、回路の効率を良くした状態にできる上、低負荷抵抗時の異常昇圧現象を回避することができ、素子の耐圧などを低くし、装置の価格を抑えることができる。
【００１３】
第２の実施例（請求項２）
図３は第２の実施例の回路図である。この回路においても第１の実施例と同様に、交流電源１より入力された交流電圧が、電源装置２により交流電源１と同期した矩形波電圧に電力変換されて負荷３に印加されるものである。回路としては、昇圧チョッパ回路４と降圧チョッパ回路５がコンデンサＣを介して接続されている。したがって、コンデンサＣの電圧は電源電圧の最大値及び負荷電圧の両者よりも高い。両チョッパ回路４、５は、それぞれ少なくとも１つ以上のスイッチング素子を含んで構成されており、尚且つ、少なくとも１つの外部制御可能なスイッチング素子Ｓをこの両回路４、５が共有しているものである。
【００１４】
動作としては、兼用されたスイッチング素子Ｓが実質的に導通している期間に、昇圧チョッパ回路の電流と降圧チョッパ回路の電流とが互いに打ち消す方向にスイッチング素子Ｓに流れるように動作しており、且つ、スイッチング素子Ｓが実質的に導通している期間には交流電源１とインダクタＬ１をスイッチング素子Ｓが短絡し、インダクタＬ１にエネルギーを蓄積する動作を行っている。そして、定常時よりも負荷３の抵抗分が減少した場合には、定常時よりもスイッチング素子Ｓを制御している制御信号のオン期間を変化させてスイッチング素子Ｓが導通する期間を短くするように構成する。そのときのインダクタＬ１に流れる電流の波形を図２に示す。
【００１５】
この回路でも第１の実施例と同様に、低負荷抵抗時は兼用されているスイッチング素子Ｓの制御信号を変化させ、図２のように、スイッチング素子Ｓが導通する期間を短くすることで、電源１から装置２内へのエネルギーの供給を減少させ、異常昇圧と呼ばれる状態を回避することができる。
また、このスイッチング動作がスイッチング周期の中に含まれておれば効果が得られるのであって、この他に、他のスイッチング状態、例えばすべてのスイッチング素子がオフであるような状態が含まれていても一向に構わない。
【００１６】
以上のように構成することにより、スイッチング素子には互いに打ち消し合う電流が流れ、スイッチング素子の損失が少なくなり、回路の効率を良くした状態にできる上、低負荷抵抗時の異常昇圧現象を回避することができ、素子の耐圧などを低くし、装置の価格を抑えることができる。
【００１７】
第３の実施例（請求項３）
図４は第３の実施例の回路図である。この回路においても第１の実施例と同様に、交流電源１より入力された交流電圧が、電源装置２により交流電源１と同期した矩形波電圧に電力変換されて負荷３に印加されるものである。回路としては、昇圧チョッパ回路４と降圧チョッパ回路５がコンデンサＣを介して接続されている。したがって、コンデンサＣの電圧は電源電圧の最大値及び負荷電圧の両者よりも高い。両チョッパ回路４、５は、それぞれ少なくとも１つ以上のスイッチング素子を含んで構成されており、尚且つ、少なくとも１つのスイッチング素子Ｓをこの両回路４、５が共有しているものである。この場合、スイッチング素子Ｓとしては図５に示すような特性を持つダイオードや、ＭＯＳ−ＦＥＴ等のダイオードなどが含まれる素子で良い。
【００１８】
動作としては、図６に示すように、降圧チョッパ回路においてインダクタＬ２のエネルギーを負荷３及びコンデンサＣに供給する電流ループ１０が生じ、そのループを形成する際に、兼用されているスイッチング素子Ｓを実質的に導通せしめ、その作用により交流電源１とインダクタＬ１を短絡させ、インダクタＬ１にエネルギーを蓄積する電流ループＢを生じる、昇圧チョッパ回路の動作を行っている。その際、各電流はスイッチング素子Ｓにおいて、昇圧チョッパ回路の電流ＩＬｉと降圧チョッパ回路の電流ＩＬｏとが互いに打ち消す方向に流れるようになっている。
【００１９】
そして、定常時よりも負荷３の抵抗分が減少した場合には、降圧チョッパ回路の動作を変化させ、降圧チョッパ回路の電流ループＡが、スイッチング素子Ｓを導通せしめる時点の電流値を定常時よりも小さくなるように動作させ、その作用によりスイッチング素子Ｓが実質的に導通する期間を短くするように構成する。
【００２０】
そのときの各部の波形を図７に示す。ＩＬｏは降圧チョッパ回路の動作により初期値ｉ０を持ち、次第に減少し、ＩＬｉはスイッチング素子Ｓが導通することで次第に増加していく。そして、ＩＬｏとＩＬｉが同じ電流値となったときに、スイッチング素子Ｓ（この場合ダイオード）は遮断し、スイッチング素子Ｓを含まない電流ループを形成し、ＩＬｏ＝ＩＬｉの状態を維持したまま、次第に減少していく。その際、ＩＬｏの初期値をｉ０’のように小さくすることで、ＩＬｏ＝ＩＬｉとなるまでの時間が短くなり、電源からインダクタＬ１に蓄積されるエネルギーが小さくなり、電源１から装置２に流入するエネルギーの量を減らすことができ、異常昇圧状態を回避することができる。
【００２１】
また、このスイッチング動作がスイッチング周期の中に含まれておれば効果が得られるのであって、この他に、他のスイッチング状態、例えばすべてのスイッチング素子がオフであるような状態が含まれていても一向に構わない。
以上のように構成することにより、スイッチング素子には互いに打ち消し合う電流が流れ、スイッチング素子の損失が少なくなり、回路の効率を良くした状態にできる上、低負荷抵抗時の異常昇圧現象を回避することができ、素子の耐圧などを低くし、装置の価格を抑えることができる。
【００２２】
第４の実施例（請求項４）
図８は第４の実施例の回路図である。この回路においても第１の実施例と同様に、交流電源１より入力された交流電圧が、電源装置２により交流電源１と同期した矩形波電圧に電力変換されて負荷３に印加されるものである。回路としては、昇圧チョッパ回路４と降圧チョッパ回路５がコンデンサＣを介して接続されている。したがって、コンデンサＣの電圧は電源電圧の最大値及び負荷電圧の両者よりも高い。両チョッパ回路４、５は、それぞれ少なくとも１つ以上のスイッチング素子を含んで構成されており、尚且つ、少なくとも１つの外部制御可能なスイッチング素子Ｓをこの両回路４、５が共有しているものである。この場合、スイッチング素子Ｓとしては、ＭＯＳ−ＦＥＴ等のダイオードなどが含まれる素子でも良い。
【００２３】
動作としては、図９に示すように、降圧チョッパ回路においてインダクタＬ２のエネルギーをコンデンサＣに供給する電流ループＡが生じ、そのループを形成する際に、兼用されているスイッチング素子Ｓを実質的に導通せしめ、その作用により交流電源１とインダクタＬ１を短絡させ、インダクタにエネルギーを蓄積する電流ループＢを生じる、昇圧チョッパ回路の動作を行っている。その際、各電流はスイッチング素子Ｓにおいて、昇圧チョッパ回路の電流と降圧チョッパ回路の電流とが互いに打ち消す方向に流れるようになっている。
【００２４】
そして、定常時よりも負荷３の抵抗分が減少した場合には降圧チョッパ回路の動作を変化させ、降圧チョッパ回路の電流ループＡが、スイッチング素子Ｓを導通せしめる時点の電流値を定常時よりも小さくなるように動作させ、その作用によりスイッチング素子Ｓが実質的に導通する期間を短くするように構成する。
【００２５】
そのときの各部の波形を図７に示す。ＩＬｏは降圧チョッパ回路の動作により初期値ｉ０を持ち、次第に減少し、ＩＬｉはスイッチング素子Ｓが導通することで次第に増加していく。そして、ＩＬｏとＩＬｉが同じ電流値となったときに、スイッチング素子Ｓ（この場合ダイオード）は遮断し、スイッチング素子Ｓを含まない電流ループを形成し、ＩＬｏ＝ＩＬｉの状態を維持したまま、次第に減少していく。
【００２６】
その際、ＩＬｏの初期値を低負荷抵抗時にはｉ０’のように小さくすることで、ＩＬｏ＝ＩＬｉとなるまでの時間が短くなり、電源１からインダクタＬ１に蓄積されるエネルギーが小さくなり、電源１から装置２に流入するエネルギーの量を減らすことができ、異常昇圧状態を回避することができる。
また、このスイッチング動作がスイッチング周期の中に含まれておれば効果が得られるのであって、この他に、他のスイッチング状態、例えばすべてのスイッチング素子がオフであるような状態が含まれていても一向に構わない。
【００２７】
以上のように構成することにより、スイッチング素子には互いに打ち消し合う電流が流れ、スイッチング素子の損失が少なくなり、回路の効率を良くした状態にできる上、低負荷抵抗時の異常昇圧現象を回避することができ、素子の耐圧などを低くし、装置の価格を抑えることができる。
【００２８】
第５の実施例（請求項５）
第５の実施例の回路図は図３と同じである。この回路においても第１の実施例と同様に、交流電源１より入力された交流電圧が、電源装置２により交流電源１と同期した矩形波電圧に電力変換されて負荷３に印加されるものである。回路としては、昇圧チョッパ回路４と降圧チョッパ回路５がコンデンサＣを介して接続されている。したがって、コンデンサＣの電圧は電源電圧の最大値及び負荷電圧の両者よりも高い。両チョッパ回路４、５は、それぞれ少なくとも１つ以上のスイッチング素子を含んで構成されており、尚且つ、少なくとも１つのスイッチング素子をこの両回路４、５が共有しているものである。この場合、スイッチング素子としては図５に示すような特性を持つダイオードや、ＭＯＳ−ＦＥＴ等のダイオードなどが含まれる素子でも良い。
【００２９】
動作としては、図１０に示すように、まず、降圧チョッパ回路において共用していないスイッチング素子を動作させてコンデンサＣのエネルギーを負荷３とインダクタＬ２に供給するループＡ’を発生させる。なお、この期間には負荷３に流れる電流値を調整する働きがある。そして、ループＡ’を形成していたスイッチング素子の状態を変化させ、図６に示すように、インダクタＬ２のエネルギーを負荷３及びコンデンサＣに供給する電流ループＡを発生させ、兼用されているスイッチング素子Ｓを実質的に導通せしめ、その作用により交流電源１とインダクタＬ１を短絡させ、インダクタＬ１にエネルギーを蓄積する電流ループＢを生じる、昇圧チョッパ回路の動作を行っている。その際、各電流はスイッチング素子Ｓにおいて、昇圧チョッパ回路の電流ＩＬｉと降圧チョッパ回路の電流ＩＬｏとが互いに打ち消す方向に流れるようになっている。
【００３０】
そして、定常時よりも負荷３の抵抗分が減少した場合には、降圧チョッパ回路の動作を変化させ、図１０の電流ループＡ’の値が小さい内に、図６の電流ループＡを形成するように動作させ、その作用によりスイッチング素子Ｓが実質的に導通する期間を短くするように構成する。
【００３１】
降圧チョッパ回路の電流ループＡ’を形成する動作により、スイッチング素子Ｓを導通せしめる時点ではＩＬｏは上述の第４の実施例と同様に初期値ｉ０を持ち、その後次第に減少し、ＩＬｉはスイッチング素子Ｓが導通することで次第に増加していく。そして、ＩＬｏとＩＬｉが同じ電流値となったときに、スイッチング素子Ｓ（この場合ダイオード）は遮断し、スイッチング素子Ｓを含まない電流ループを形成し、ＩＬｏ＝ＩＬｉの状態を維持したまま、次第に減少していく。
【００３２】
そのときのインダクタＬ２の電流波形を図１１に示す。図中、Ｔ１は図１０の電流ループＡ’が形成されている期間、Ｔ２は図６の電流ループＡとＢが形成されている期間の電流ＩＬｏの波形である。その際、ＩＬｏの初期値ｉ０を小さくすることで、ＩＬｏ＝ＩＬｉとなるまでの時間が短くなり、すなわち、電源１からインダクタＬ１に蓄積するエネルギーが小さくなり、電源１から装置２に流入するエネルギーの量を減らすことができ、異常昇圧状態を回避することができる。
【００３３】
また、このスイッチング動作がスイッチング周期の中に含まれておれば効果が得られるのであって、この他に、他のスイッチング状態、例えばすべてのスイッチング素子がオフであるような状態が含まれていても一向に構わない。
以上のように構成することにより、スイッチング素子には互いに打ち消し合う電流が流れ、スイッチング素子の損失が少なくなり、回路の効率を良くした状態にできる上、低負荷抵抗時の異常昇圧現象を回避することができ、素子の耐圧などを低くし、装置の価格を抑えることができる。
【００３４】
第６の実施例（請求項６）
第６の実施例の回路図も図３と同じである。この回路においても第１の実施例と同様に、交流電源１より入力された交流電圧が、電源装置２により交流電源１と同期した矩形波電圧に電力変換されて負荷３に印加されるものである。回路としては、昇圧チョッパ回路４と降圧チョッパ回路５がコンデンサＣを介して接続されている。したがって、コンデンサＣの電圧は電源電圧の最大値及び負荷電圧の両者よりも高い。両チョッパ回路４、５は、それぞれ少なくとも１つ以上のスイッチング素子を含んで構成されており、尚且つ、少なくとも１つのスイッチング素子をこの両回路４、５が共有しているものである。この場合、スイッチング素子としては図５に示すような特性を持つダイオードや、ＭＯＳ−ＦＥＴ等のダイオードなどが含まれる素子でも良い。
【００３５】
動作としては、まず、第５の実施例と同様に、図１０に示すように、降圧チョッパ回路において共用していないスイッチング素子を動作させてコンデンサＣのエネルギーを負荷３とインダクタＬ２に供給するループＡ’を発生させる。なお、この期間には負荷３に流れる電流値を調整する働きがある。次に、ループＡ’を形成していたスイッチング素子の状態を変化させ、図１２に示すように、インダクタＬ２のエネルギーを負荷３に供給する電流ループＡ”を発生させ、そのループでインダクタＬ２のエネルギーを負荷３に供給し、その後、再度兼用されていないＳＷの状態を変化させ、図６に示すように、インダクタＬ２のエネルギーを負荷３及びコンデンサＣに供給する電流ループＡを発生させ、兼用されているスイッチング素子Ｓを実質的に導通せしめ、その作用により交流電源１とインダクタＬ１を短絡させ、インダクタＬ１にエネルギーを蓄積する電流ループＢを生じる、昇圧チョッパ回路の動作を行っている。その際、各電流はスイッチング素子Ｓにおいて、昇圧チョッパ回路の電流ＩＬｉと降圧チョッパ回路の電流ＩＬｏとが互いに打ち消す方向に流れるようになっている。
【００３６】
そして、定常時よりも負荷３の抵抗分が減少した場合には、降圧チョッパ回路の動作を変化させ、図１２に示す電流ループＡ”を形成する期間を長くして、インダクタＬ２のエネルギーを負荷３に消費させ、電流ループＡ”の値が小さくなってから図６に示す電流ループＡを形成するように動作させ、その作用によりスイッチング素子Ｓが実質的に導通する期間を短くするように構成する。
【００３７】
その際、降圧チョッパ回路の電流ループＡ”を形成する動作（図１２参照）により、スイッチング素子Ｓを導通せしめる時点ではＩＬｏは初期値ｉ０を持ち、図６のループＡを形成した後、次第に減少し、ＩＬｉはスイッチング素子Ｓが導通することで次第に増加していく。そして、ＩＬｏとＩＬｉが同じ電流値となったときに、スイッチング素子Ｓ（この場合ダイオード）は遮断し、スイッチング素子Ｓを含まない電流ループを形成し、ＩＬｏ＝ＩＬｉの状態を維持したまま、次第に減少していく。
【００３８】
そのときのインダクタＬ２の電流波形を図１３に示す。図中、Ｔ１は図１０の電流ループＡ’が形成されている期間、図１２の電流ループＡ”が形成されている期間、Ｔ３は図６の電流ループＡとＢが形成されている期間の電流ＩＬｏの波形である。負荷低抵抗時には、ＩＬｏの初期値ｉ０を小さくすることで、ＩＬｏ＝ＩＬｉとなるまでの時間が短くなり、すなわち、電源１からインダクタＬ１に蓄積されるエネルギーが小さくなり、電源１から装置２に流入するエネルギーの量を減らすことができ、異常昇圧状態を回避することができる。
【００３９】
また、このスイッチング動作がスイッチング周期の中に含まれておれば効果が得られるのであって、この他に、他のスイッチング状態、例えばすべてのスイッチング素子がオフであるような状態が含まれていても一向に構わない。
以上のように構成することにより、スイッチング素子には互いに打ち消し合う電流が流れ、スイッチング素子の損失が少なくなり、回路の効率を良くした状態にできる上、低負荷抵抗時の異常昇圧現象を回避することができ、素子の耐圧などを低くし、装置の価格を抑えることができる。
【００４０】
第７の実施例（請求項７）
第７の実施例の回路図も図３と同じである。この回路においても第１の実施例と同様に、交流電源１より入力された交流電圧が、電源装置２により交流電源１と同期した矩形波電圧に電力変換されて負荷３に印加されるものである。回路としては、昇圧チョッパ回路４と降圧チョッパ回路５がコンデンサＣを介して接続されている。したがって、コンデンサＣの電圧は電源電圧の最大値及び負荷電圧の両者よりも高い。両チョッパ回路４、５は、それぞれ少なくとも１つ以上のスイッチング素子を含んで構成されており、尚且つ、少なくとも１つのスイッチング素子をこの両回路４、５が共有しているものである。この場合、スイッチング素子としては図５に示すような特性を持つダイオードや、ＭＯＳ−ＦＥＴ等のダイオードなどが含まれる素子でも良い。
【００４１】
動作としては、まず、第５の実施例と同様に、図１０に示すように、降圧チョッパ回路において共用していないスイッチング素子を動作させてコンデンサＣのエネルギーを負荷３とインダクタＬ２に供給するループＡ’を発生させた後、図１４に示すように、インダクタＬ２のエネルギーを負荷３に供給する電流ループＡを発生させ、兼用されているスイッチング素子Ｓを実質的に導通せしめ、その作用により交流電源１とインダクタＬ１を短絡させ、インダクタＬ１にエネルギーを蓄積する電流ループＢを生じる、昇圧チョッパ回路の動作を行っている。その際、各電流はスイッチング素子Ｓにおいて、昇圧チョッパ回路の電流ＩＬｉと降圧チョッパ回路の電流ＩＬｏとが互いに打ち消す方向に流れるようになっている。
【００４２】
そして、定常時よりも負荷３の抵抗分が減少した場合には、降圧チョッパ回路の動作を変化させ、図１０の電流ループＡ’を形成する期間を短くして、インダクタＬ２に蓄積されるエネルギーが少ない内に図１４に示す電流ループＡを形成するように動作させ、その作用によりスイッチング素子Ｓが実質的に導通する期間を短くするように構成する。
【００４３】
その際、降圧チョッパ回路の電流ループＡ’を形成する動作（図１０参照）によりスイッチング素子Ｓを導通せしめる時点ではＩＬｏは初期値ｉ０を持ち、図１４の電流ループＡを形成した後、次第に減少し、ＩＬｉはスイッチング素子Ｓが導通することで次第に増加していく。そして、ＩＬｏとＩＬｉが同じ電流値となったときに、スイッチング素子Ｓ（この場合ダイオード）は遮断し、スイッチング素子Ｓを含まない電流ループを形成し、ＩＬｏ＝ＩＬｉの状態を維持したまま、次第に減少していく。
【００４４】
そのときのインダクタＬ２の電流波形を図１１に示す。図中、Ｔ１は図１０の電流ループＡ’が形成されている期間、Ｔ２は図１４の電流ループＡとＢが形成されている期間の電流ＩＬｏの波形である。負荷低抵抗時には、ＩＬｏの初期値ｉ０を小さくすることで、ＩＬｏ＝ＩＬｉとなるまでの時間が短くなり、すなわち、電源１からインダクタＬ１に蓄積されるエネルギーが小さくなり、電源１から装置２に流入するエネルギーの量を減らすことができ、異常昇圧状態を回避することができる。
【００４５】
また、このスイッチング動作がスイッチング周期の中に含まれておれば効果が得られるのであって、この他に、他のスイッチング状態、例えばすべてのスイッチング素子がオフであるような状態が含まれていても一向に構わない。
以上のように構成することにより、スイッチング素子には互いに打ち消し合う電流が流れ、スイッチング素子の損失が少なくなり、回路の効率を良くした状態にできる上、低負荷抵抗時の異常昇圧現象を回避することができ、素子の耐圧などを低くし、装置の価格を抑えることができる。
【００４６】
第８の実施例（請求項８）
第８の実施例の回路図も図３と同じである。この回路においても第１の実施例と同様に、交流電源１より入力された交流電圧が、電源装置２により交流電源１と同期した矩形波電圧に電力変換されて負荷３に印加されるものである。回路としては、昇圧チョッパ回路４と降圧チョッパ回路５がコンデンサＣを介して接続されている。したがって、コンデンサＣの電圧は電源電圧の最大値及び負荷電圧の両者よりも高い。両チョッパ回路４、５は、それぞれ少なくとも１つ以上のスイッチング素子を含んで構成されており、尚且つ、少なくとも１つのスイッチング素子をこの両回路４、５が共有しているものである。この場合、スイッチング素子としては図５に示すような特性を持つダイオードや、ＭＯＳ−ＦＥＴ等のダイオードなどが含まれる素子でも良い。
【００４７】
動作としては、まず、第５の実施例と同様に、図１０に示すように、降圧チョッパ回路において共用していないスイッチング素子を動作させてコンデンサＣのエネルギーを負荷３とインダクタＬ２に供給するループＡ’を発生させる。なお、この期間には負荷３に流れる電流値を調整する働きがある。次に、ループＡ’を形成していたスイッチング素子の状態を変化させ、図１２に示すように、インダクタＬ２のエネルギーを負荷３に供給する電流ループＡ”を発生させ、そのループでインダクタＬ２のエネルギーを負荷３に供給し、その後、再度兼用されていないＳＷの状態を変化させ、図１４に示すように、インダクタＬ２のエネルギーを負荷３に供給する電流ループＡを発生させ、兼用されているスイッチング素子Ｓを実質的に導通せしめ、その作用により交流電源１とインダクタＬ１を短絡させ、インダクタＬ１にエネルギーを蓄積する電流ループＢを生じる、昇圧チョッパ回路の動作を行っている。その際、各電流はスイッチング素子Ｓにおいて、昇圧チョッパ回路の電流ＩＬｉと降圧チョッパ回路の電流ＩＬｏとが互いに打ち消す方向に流れるようになっている。
【００４８】
そして、定常時よりも負荷３の抵抗分が減少した場合には降圧チョッパ回路の動作を変化させ、図１２に示す電流ループＡ”を形成する期間を長くして、インダクタＬ２のエネルギーを負荷３に消費させ、電流ループＡ”の値が小さくなってから電流ループＡを形成するように動作させ、その作用によりスイッチング素子Ｓが実質的に導通する期間を短くするように構成する。
【００４９】
その際、ＩＬｏは降圧チョッパ回路の電流ループＡ”を形成する動作（図１２参照）により、スイッチング素子Ｓを導通せしめる時点では初期値ｉ０を持ち、図１４のループＡを形成した後、次第に減少し、ＩＬｉはスイッチング素子Ｓが導通することで次第に増加していく。そして、ＩＬｏとＩＬｉが同じ電流値となったときに、スイッチング素子Ｓ（この場合ダイオード）は遮断し、スイッチング素子Ｓを含まない電流ループを形成し、ＩＬｏ＝ＩＬｉの状態を維持したまま、次第に減少していく。
【００５０】
そのときのインダクタＬ２の電流波形を図１３に示す。図中、Ｔ１は図１０の電流ループＡ’が形成されている期間、図１２の電流ループＡ”が形成されている期間、Ｔ３は図１４の電流ループＡとＢが形成されている期間の電流ＩＬｏの波形である。負荷低抵抗時には、ＩＬｏの初期値ｉ０を小さくすることで、ＩＬｏ＝ＩＬｉとなるまでの時間が短くなり、すなわち、電源１からインダクタＬ１に蓄積されるエネルギーが小さくなり、電源１から装置２に流入するエネルギーの量を減らすことができ、異常昇圧状態を回避することができる。
【００５１】
また、このスイッチング動作がスイッチング周期の中に含まれておれば効果が得られるのであって、この他に、他のスイッチング状態、例えばすべてのスイッチング素子がオフであるような状態が含まれていても一向に構わない。
以上のように構成することにより、スイッチング素子には互いに打ち消し合う電流が流れ、スイッチング素子の損失が少なくなり、回路の効率を良くした状態にできる上、低負荷抵抗時の異常昇圧現象を回避することができ、素子の耐圧などを低くし、装置の価格を抑えることができる。
【００５２】
第９の実施例（請求項９）
図１５は第９の実施例の詳細な回路図である。この電源装置は、逆方向通電要素Ｄ１，Ｄ２をそれぞれ並列に備える第１及び第２のスイッチング素子Ｑ１，Ｑ２を順方向が一致するように直列に接続した回路と、逆方向通電要素Ｄ３，Ｄ４をそれぞれ並列に備える第３及び第４のスイッチング素子Ｑ３，Ｑ４を順方向が一致するように直列に接続した回路とを同じ極性でコンデンサＣと並列に接続し、２つの整流素子Ｄ５，Ｄ６を直列に接続した回路を前記コンデンサＣに対して逆極性となるように並列接続し、前記２つの整流素子Ｄ５，Ｄ６の接続点と第１及び第２のスイッチング素子Ｑ１，Ｑ２の接続点との間に、交流電源１と第１のインダクタＬ１の直列回路を接続し、前記第１及び第２のスイッチング素子Ｑ１，Ｑ２の接続点と第３及び第４のスイッチング素子Ｑ３，Ｑ４の接続点との間に、負荷回路３と第２のインダクタＬ２の直列回路を接続した回路構成を備え、制御回路の作用により、交流電源１の前記２つの整流素子Ｄ５，Ｄ６の接続点側の極性が正（図１６）のときは、図１６（ａ）のように、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯＮし、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＦＦさせる第１の制御期間の後、図１６（ｂ）のように、第１と第３のスイッチング素子Ｑ１，Ｑ３をＯＮし、第２と第４のスイッチング素子Ｑ２，Ｑ４をＯＦＦさせる第２の制御期間を少なくとも含むスイッチング周期の動作を行い、交流電源１の前記２つの整流素子Ｄ５，Ｄ６の接続点側の極性が負（図１７）のときは、図１７（ａ）のように、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＮし、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯＦＦさせる第３の制御期間の後、図１７（ｂ）のように、第２と第４のスイッチング素子Ｑ２，Ｑ４をＯＮし、第１と第３のスイッチング素子Ｑ１，Ｑ３をＯＦＦさせる第４の制御期間を少なくとも含むスイッチング周期の動作を行う電源装置において、負荷抵抗の低下に伴って、第２と第４の制御期間を短くするものである。
【００５３】
この実施例の場合、兼用されているスイッチング素子はＱ１、Ｑ２である。この第９の実施例は一例であり、回路構成が異なっても構わない。また、スイッチング素子Ｑ１〜Ｑ４及びダイオードＤ１〜Ｄ４の並列接続の部分はＭＯＳ−ＦＥＴ等に置き換えてもなんら問題はない。
図１６は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）のスイッチング動作であり、図１７は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）のスイッチング動作を示しており、図（ａ），（ｂ），（ｃ）の順に動作する。
【００５４】
図１８は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示しており、図１９は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示している。
また、図１６、１７のそれぞれ（ａ）は図１８、図１９のＴ１の期間のＳＷ状態、図１６、１７のそれぞれ（ｂ）は図１８、図１９のＴ２の期間のＳＷ状態、図１６、１７のそれぞれ（ｃ）は図１８、図１９のＴ３の期間のＳＷ状態を示している。入力電力は図１８、図１９のＴ２のＳＷの期間を調整して行う。この負荷状態が異なるときの駆動信号の切り替え方法は、ある特定の負荷抵抗値を境に切り替えても、徐々に変化させても構わない。この実施例は前述の実施例２の回路をより具体的に示したもので、作用等はまったく同様で、兼用されたスイッチング素子の導通期間を制御して異常昇圧を防止することができる。
【００５５】
第１０の実施例（請求項１０）
実施例１０の回路構成は図１５と同じである。本実施例では、交流電源１の整流素子Ｄ５，Ｄ６の接続点側の極性が正（図２０）のときは、図２０（ａ）のように、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯＮし、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＦＦさせる第１の制御期間の後、図２０（ｂ）のように、すべてのスイッチング素子Ｑ１〜Ｑ４をＯＦＦさせる第２の制御期間を少なくとも含むスイッチング周期の動作を行い、交流電源１の前記２つの整流素子の接続点側の極性が負（図２１）のときは、図２１（ａ）のように、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＮし、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯＦＦさせる第３の制御期間の後、図２１（ｂ）のように、すべてのスイッチング素子Ｑ１〜Ｑ４をＯＦＦさせる第４の制御期間を少なくとも含むスイッチング周期の動作を行う電源装置において、負荷抵抗の低下に伴って、第１と第３の制御期間を短くするものである。
【００５６】
図２０は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）のスイッチング動作であり、図２１は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）のスイッチング動作を示しており、図（ａ），（ｂ）の順に動作する。
図２２は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示しており、図２３は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示している。
【００５７】
また、図２０、２１のそれぞれ（ａ）は図２２、図２３のＴ１の期間のＳＷ状態、図２０、２１のそれぞれ（ｂ）は図２２、図２３のＴ２の期間のＳＷ状態を示している。入力電力は図２２、図２３のＴ１のＳＷの期間を調整して行う。この負荷状態が異なるときの駆動信号の切り替え方法は、ある特定の負荷抵抗値を境に切り替えても、徐々に変化させても構わない。この実施例は前述の実施例５の回路をより具体的に示したもので、作用等はまったく同様で、兼用されたスイッチング素子の導通期間を制御して異常昇圧を防止することができる。
【００５８】
第１１の実施例（請求項１１）
実施例１１の回路構成は図１５と同じである。本実施例では、交流電源１の前記２つの整流素子Ｄ５，Ｄ６の接続点側の極性が正（図２４）のときは、図２４（ａ）のように、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯＮし、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＦＦさせる第１の制御期間の後、図２４（ｂ）のように、第２のスイッチング素子Ｑ２をＯＮし、第１、第３、第４のスイッチング素子Ｑ１，Ｑ３，Ｑ４をＯＦＦさせる第２の制御期間を設け、その後、図２４（ｃ）のように、すべてのスイッチング素子Ｑ１〜Ｑ４をＯＦＦさせる第３の制御期間を少なくとも含むスイッチング周期の動作を行い、交流電源１の前記２つの整流素子Ｄ５，Ｄ６の接続点側の極性が負（図２５）のときは、図２５（ａ）のように、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＮし、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯＦＦさせる第４の制御期間の後、図２５（ｂ）のように、第１のスイッチング素子Ｑ１をＯＮし、第２、第３、第４のスイッチング素子Ｑ２，Ｑ３，Ｑ４をＯＦＦさせる第５の制御期間を設け、その後、図２５（ｃ）のように、すべてのスイッチング素子Ｑ１〜Ｑ４をＯＦＦさせる第６の制御期間を少なくとも含むスイッチング周期の動作を行う電源装置において、負荷抵抗の低下に伴って、第２と第５の制御期間を短くするものである。
【００５９】
図２４は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）のスイッチング動作であり、図２５は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）のスイッチング動作を示しており、図（ａ），（ｂ），（ｃ）の順に動作する。
図２６は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示しており、図２７は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示している。
【００６０】
また、図２４、図２５のそれぞれ（ａ）は図２６、図２７のＴ１の期間のＳＷ状態、図２４、図２５のそれぞれ（ｂ）は図２６、図２７のＴ２の期間のＳＷ状態、図２４、図２５のそれぞれ（ｃ）は図２６、図２７のＴ３の期間のＳＷ状態を示している。入力電力は図２６、図２７のＴ２のＳＷの期間を調整して行う。この負荷状態が異なるときの駆動信号の切り替え方法は、ある特定の負荷抵抗値を境に切り替えても、徐々に変化させても構わない。この実施例は前述の実施例６の回路をより具体的に示したもので、作用等はまったく同様で、兼用されたスイッチング素子の導通期間を制御して異常昇圧を防止することができる。
【００６１】
第１２の実施例（請求項１２）
実施例１２の回路構成は図１５と同じである。本実施例では、交流電源１の前記２つの整流素子Ｄ５，Ｄ６の接続点側の極性が正（図２８）のときは、図２８（ａ）のように、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯＮし、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＦＦさせる第１の制御期間の後、図２８（ｂ）のように、第３のスイッチング素子Ｑ３をＯＮし、第１、第２、第４のスイッチング素子Ｑ１，Ｑ２，Ｑ４をＯＦＦさせる第２の制御期間を少なくとも含むスイッチング周期の動作を行い、交流電源１の前記２つの整流素子Ｄ５，Ｄ６の接続点側の極性が負（図２９）のときは、図２９（ａ）のように、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＮし、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯＦＦさせる第３の制御期間の後、図２９（ｂ）のように、第４のスイッチング素子Ｑ４をＯＮし、第１、第２、第３のスイッチング素子Ｑ１，Ｑ２，Ｑ３をＯＦＦさせる第４の制御期間を少なくとも含むスイッチング周期の動作を行う電源装置において、負荷抵抗の低下に伴って、第１と第３の制御期間を短くするものである。
【００６２】
図２８は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）のスイッチング動作であり、図２９は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）のスイッチング動作を示しており、図（ａ），（ｂ），（ｃ）の順に動作する。
図３０は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示しており、図３１は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示している。
【００６３】
また、図２８、図２９のそれぞれ（ａ）は図３０、図３１のＴ１の期間のＳＷ状態、図２８、図２９のそれぞれ（ｂ）は図３０、図３１のＴ２の期間のＳＷ状態、図２８、図２９のそれぞれ（ｃ）は図３０、図３１のＴ３の期間のＳＷ状態を示している。入力電力は図３０、図３１のＴ１のＳＷの期間を調整して行う。この負荷状態が異なるときの駆動信号の切り替え方法は、ある特定の負荷抵抗値を境に切り替えても、徐々に変化させても構わない。この実施例は前述の実施例７の回路をより具体的に示したもので、作用等はまったく同様で、兼用されたスイッチング素子の導通期間を制御して異常昇圧を防止することができる。
【００６４】
第１３の実施例（請求項１３）
実施例１３の回路構成は図１５と同じである。本実施例では、交流電源１の前記２つの整流素子Ｄ５，Ｄ６の接続点側の極性が正（図３２）のときは、図３２（ａ）のように、第２と第３のスイッチング素子Ｑ１，Ｑ３をＯＮし、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＦＦさせる第１の制御期間の後、図３２（ｂ）のように、第２のスイッチング素子Ｑ２をＯＮし、第１、第３、第４のスイッチング素子Ｑ１，Ｑ３，Ｑ４をＯＦＦさせる第２の制御期間を設け、その後、図３２（ｃ）のように、第３のスイッチング素子Ｑ３をＯＮし、第１、第２、第４のスイッチング素子Ｑ１，Ｑ２，Ｑ４をＯＦＦさせる第３の制御期間を少なくとも含むスイッチング周期の動作を行い、交流電源１の前記２つの整流素子Ｄ５，Ｄ６の接続点側の極性が負（図３３）のときは、図３３（ａ）のように、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＮし、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯＦＦさせる第４の制御期間の後、図３３（ｂ）のように、第１のスイッチング素子Ｑ１をＯＮし、第２、第３、第４のスイッチング素子Ｑ２，Ｑ３，Ｑ４をＯＦＦさせる第５の制御期間を設け、その後、図３３（ｃ）のように、第４のスイッチング素子Ｑ４をＯＮし、第１、第２、第３のスイッチング素子Ｑ１，Ｑ２，Ｑ３をＯＦＦさせる第６の制御期間を少なくとも含むスイッチング周期の動作を行う電源装置において、負荷抵抗の低下に伴って、第２と第５の制御期間を短くするものである。
【００６５】
図３２は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）のスイッチング動作であり、図３３は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）のスイッチング動作を示しており、図（ａ），（ｂ），（ｃ），（ｄ）の順に動作する。
図３４は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示しており、図３５は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示している。
【００６６】
また、図３２、図３３のそれぞれ（ａ）は図３４、図３５のＴ１の期間のＳＷ状態、図３２、図３３のそれぞれ（ｂ）は図３４、図３５のＴ２の期間のＳＷ状態、図３２、図３３のそれぞれ（ｃ）は図３４、図３５のＴ３の期間のＳＷ状態、図３２、図３３のそれぞれ（ｄ）は図３４、図３５のＴ４の期間のＳＷ状態を示している。入力電力は図３４、図３５のＴ２、Ｔ４のＳＷの期間を調整して行う。この負荷状態が異なるときの駆動信号の切り替え方法は、ある特定の負荷抵抗値を境に切り替えても、徐々に変化させても構わない。この実施例は前述の実施例８の回路をより具体的に示したもので、作用等はまったく同様で、兼用されたスイッチング素子の導通期間を制御して異常昇圧を防止することができる。
【００６７】
【発明の効果】
以上のように本発明によれば、スイッチング素子には互いに打ち消し合う電流が流れ、スイッチング素子の損失が少なくなり、回路の効率を良くした状態にできる上、低負荷抵抗時にも負荷電流を確保しつつ、昇圧チョッパ回路と降圧チョッパ回路の間に介在するコンデンサの異常昇圧現象を回避することができ、素子の耐圧などを低くし、装置の価格を抑えることができるという効果がある。
【図面の簡単な説明】
【図１】請求項１の発明の回路図である。
【図２】請求項１の発明の動作波形図である。
【図３】請求項２の発明の回路図である。
【図４】請求項３の発明の回路図である。
【図５】請求項３のスイッチング素子の特性図である。
【図６】請求項３の発明の電流ループを示す等価回路図である。
【図７】請求項３の発明の動作波形図である。
【図８】請求項４の発明の回路図である。
【図９】請求項４の発明の電流ループを示す等価回路図である。
【図１０】請求項５の発明の電流ループを示す等価回路図である。
【図１１】請求項５の発明の動作波形図である。
【図１２】請求項６の発明の電流ループを示す等価回路図である。
【図１３】請求項６の発明の動作波形図である。
【図１４】請求項７の発明の電流ループを示す等価回路図である。
【図１５】請求項９の発明の動作波形図である。
【図１６】請求項９の発明の一方の電源極性時の電流ループを示す回路図である。
【図１７】請求項９の発明の他方の電源極性時の電流ループを示す回路図である。
【図１８】請求項９の発明の一方の電源極性時のスイッチング動作を示す動作説明図である。
【図１９】請求項９の発明の他方の電源極性時のスイッチング動作を示す動作説明図である。
【図２０】請求項１０の発明の一方の電源極性時の電流ループを示す回路図である。
【図２１】請求項１０の発明の他方の電源極性時の電流ループを示す回路図である。
【図２２】請求項１０の発明の一方の電源極性時のスイッチング動作を示す動作説明図である。
【図２３】請求項１０の発明の他方の電源極性時のスイッチング動作を示す動作説明図である。
【図２４】請求項１１の発明の一方の電源極性時の電流ループを示す回路図である。
【図２５】請求項１１の発明の他方の電源極性時の電流ループを示す回路図である。
【図２６】請求項１１の発明の一方の電源極性時のスイッチング動作を示す動作説明図である。
【図２７】請求項１１の発明の他方の電源極性時のスイッチング動作を示す動作説明図である。
【図２８】請求項１２の発明の一方の電源極性時の電流ループを示す回路図である。
【図２９】請求項１２の発明の他方の電源極性時の電流ループを示す回路図である。
【図３０】請求項１２の発明の一方の電源極性時のスイッチング動作を示す動作説明図である。
【図３１】請求項１２の発明の他方の電源極性時のスイッチング動作を示す動作説明図である。
【図３２】請求項１３の発明の一方の電源極性時の電流ループを示す回路図である。
【図３３】請求項１３の発明の他方の電源極性時の電流ループを示す回路図である。
【図３４】請求項１３の発明の一方の電源極性時のスイッチング動作を示す動作説明図である。
【図３５】請求項１３の発明の他方の電源極性時のスイッチング動作を示す動作説明図である。
【図３６】従来の電源装置の回路図である。
【図３７】従来の電源装置の動作波形図である。
【符号の説明】
１ 交流電源
２ 電源装置
３ 負荷回路
４ 昇圧チョッパ回路
５ 降圧チョッパ回路
Ｌ１ 第１のインダクタ
Ｌ２ 第２のインダクタ
Ｃ コンデンサ
Ｓ スイッチング素子
【発明の属する技術分野】
本発明は、商用交流電源を用いて低周波矩形波出力を得る電源装置に関するものであり、高圧放電灯を点灯させるのに適するものである。
【０００２】
【従来の技術】
図３６は従来の電源装置（当社の特開平２−２８２８０９号）の回路図である。まず、この回路の動作を以下に示す。入力の交流電源Ｖｓの整流素子Ｄ５、Ｄ６の接続点側が正極性の場合、スイッチング素子Ｑ１が高周波でオン・オフの動作を繰り返し、スイッチング素子Ｑ４がオンの状態を維持するように制御回路により動作し、スイッチング素子Ｑ２及びＱ３はその際オフの状態を維持する。また、入力の交流電源Ｖｓの整流素子Ｄ１，Ｄ２の接続点側が正極性の場合、スイッチング素子Ｑ２が高周波でオン・オフの動作を繰り返し、スイッチング素子Ｑ３がオンの状態を維持するように制御回路により動作し、スイッチング素子Ｑ１及びＱ４はその際オフの状態を維持する。以上のごとく回路が動作することにより負荷Ｒには入力の商用周波電源と同期した矩形波状の電圧が印加される。
【０００３】
【発明が解決しようとする課題】
図３６の回路においては負荷Ｒとして高圧放電灯を使用した場合に、以下のような不具合を生ずる。一般に高圧放電灯は、放電を開始するまでの間は極めてインピーダンスの高い状態であり、放電開始直後は管内の温度が低い為、管内の圧力が低く、数オーム程度の極めて低いインピーダンスの状態（すなわち低ランプ電圧状態）となり、その放電状態を持続することで、温度の上昇とともに圧力も高くなり、電気的なインピーダンスも上昇し、安定な点灯状態に移行する。すなわち、高圧放電灯を安定に始動し、点灯させるには低ランプ電圧状態（低Ｖｌａ状態）において所定のランプ電流を流し続ける必要があるのである。
【０００４】
この従来の回路において、入力の交流電源Ｖｓの整流素子Ｄ５，Ｄ６の接続点側が正極性の場合、図３７に示すようにスイッチング素子Ｑ１及びＱ４が同時に導通する期間においては、電源ＶｓからＬ１にエネルギーを供給する電流ループと、コンデンサＣから負荷Ｒにエネルギーを供給する電流ループを生じ、スイッチング素子Ｑ１及びＱ４が同時にオフすると同時にスイッチング素子と逆並列に接続されている整流素子Ｄ３，Ｄ２が導通して、Ｌ１と負荷Ｒに含まれるＬ分に蓄積されたエネルギーがコンデンサＣに還流する２つの電流ループを生じ、それぞれのエネルギーはコンデンサＣに蓄積されて行く。
【０００５】
その際、負荷Ｒの抵抗値がある程度高く、負荷Ｒがエネルギーを消費すれば、負荷ＲのＬ分に蓄積されたエネルギーが還流し、コンデンサＣに戻るエネルギーが減少するとともに、電源より取り込んだエネルギーが負荷Ｒに消費されることとなり、コンデンサＣの電圧は一定値に収束する。一方、高圧放電灯のような負荷で、且つ始動直後のような場合は、前述のように、電流を持続して流し続ける必要がある。この場合、電流値を確保しようとすると、図３７の波形において、スイッチング素子Ｑ１やＱ２がオンの状態である期間（すなわち、オン・デューティー）をある程度確保する必要がある。
【０００６】
しかし、この動作においてはスイッチング素子Ｑ１やＱ２がオンの状態を確保すると、負荷のインピーダンスが低く、エネルギーを消費しない為、負荷ＲのＬ分に蓄積されたエネルギーがコンデンサＣへと還流し戻ってしまい、スイッチング素子Ｑ１やＱ２がオンである期間があるので電源よりコンデンサＣにエネルギーを取り込み続ける状態となる。
【０００７】
すなわち、負荷電流を確保することは、電源Ｖｓからのエネルギーの取り込みを続けることとなり、それを消費せずコンデンサＣにエネルギーが蓄積され続ける状態となり、コンデンサＣの電圧が上昇し続ける状態（異常昇圧と称される状態）に陥る。このような状況では、コンデンサやスイッチング素子の耐圧を大きくする必要があり、装置のコストを押し上げるとともに大型化してしまう。
【０００８】
【課題を解決するための手段】
本発明にあっては、上記の課題を解決するために、交流電源を入力され少なくとも１つのスイッチング素子と少なくとも１つの第１のインダクタとを備えた少なくとも１つの昇圧チョッパ回路と、
少なくとも１つのスイッチング素子と少なくとも１つの第２のインダクタと負荷回路を含み、前記昇圧チョッパ回路に平滑コンデンサを介して接続された少なくとも１つの降圧チョッパ回路とを備え、
前記昇圧チョッパ回路のスイッチング素子と前記降圧チョッパ回路のスイッチング素子を少なくとも１つ兼用し、昇圧動作時の電流と降圧動作時の電流が前記兼用されているスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷回路には入力交流電圧と同期した交流電圧を印加する電源装置において、
前記負荷回路は通電開始直後に定常状態に比べて負荷抵抗が低下する負荷を備え、
昇圧チョッパ回路における、電源からの入力端と第１のインダクタとの直列回路を、実質的に導通した前記兼用されたスイッチング素子により短絡して電源から第１のインダクタにエネルギーを蓄積するように作用するスイッチング素子の導通期間を、前記負荷の通電開始直後の負荷抵抗の低下に伴って減少させることを特徴とするものである。
【０００９】
【発明の実施の形態】
第１の実施例（請求項１）
図１は第１の実施例の回路図である。この回路においては、交流電源１より入力された交流電圧が、電源装置２により交流電源１と同期した矩形波電圧に電力変換されて負荷３に印加されるものである。回路としては、昇圧チョッパ回路４と降圧チョッパ回路５がコンデンサＣを介して接続されている。したがって、コンデンサＣの電圧は電源電圧の最大値及び負荷電圧の両者よりも高い。両チョッパ回路４、５は、それぞれ少なくとも１つ以上のスイッチング素子を含んで構成されており、尚且つ、少なくとも１つのスイッチング素子をこの両回路４、５が共有しているものである。
【００１０】
動作としては、兼用されたスイッチング素子Ｓが実質的に導通している期間に、昇圧チョッパ回路の電流と降圧チョッパ回路の電流とが互いに打ち消す方向にスイッチング素子Ｓに流れるように動作しており、且つ、スイッチング素子Ｓが実質的に導通している期間には交流電源１とインダクタＬ１をスイッチング素子Ｓが短絡し、インダクタＬ１にエネルギーを蓄積する動作を行っている。そして、定常時よりも負荷３の抵抗分が減少した場合には、定常時よりもスイッチング素子Ｓが実質的に導通する期間を短くするように構成する。そのときのインダクタＬ１に流れる電流ｉ１の波形を図２に示す。
【００１１】
このように入力端より電源のエネルギーを吸い込み、出力端より負荷に供給するような電源装置においては、回路部品や動作による電力損失と出力電力の和は、入力電力に必ず一致するようにならなければならない。しかし、負荷抵抗が減少して出力電力が減ったにも関わらず、入力電力が定常時のままであれば内部の損失が大きくなるか、どこかにエネルギーを蓄積し続けなければならなくなる。すなわち、コンデンサＣにエネルギーを蓄積し続ける必要がある。そのような場合、コンデンサＣに蓄積されているエネルギーＰｃが増加し続け、電圧が上昇し続ける異常昇圧と呼ばれる状態となる。
【００１２】
そこで、本発明では、低負荷抵抗時には、図２のように、兼用されているスイッチング素子Ｓが実質的に導通する期間を短くすることで、電源１から装置２内ヘのエネルギーの供給を減少させ、異常昇圧と呼ばれる状態を回避するものである。
以上のように構成することにより、スイッチング素子には互いに打ち消し合う電流が流れ、スイッチング素子の損失が少なくなり、回路の効率を良くした状態にできる上、低負荷抵抗時の異常昇圧現象を回避することができ、素子の耐圧などを低くし、装置の価格を抑えることができる。
【００１３】
第２の実施例（請求項２）
図３は第２の実施例の回路図である。この回路においても第１の実施例と同様に、交流電源１より入力された交流電圧が、電源装置２により交流電源１と同期した矩形波電圧に電力変換されて負荷３に印加されるものである。回路としては、昇圧チョッパ回路４と降圧チョッパ回路５がコンデンサＣを介して接続されている。したがって、コンデンサＣの電圧は電源電圧の最大値及び負荷電圧の両者よりも高い。両チョッパ回路４、５は、それぞれ少なくとも１つ以上のスイッチング素子を含んで構成されており、尚且つ、少なくとも１つの外部制御可能なスイッチング素子Ｓをこの両回路４、５が共有しているものである。
【００１４】
動作としては、兼用されたスイッチング素子Ｓが実質的に導通している期間に、昇圧チョッパ回路の電流と降圧チョッパ回路の電流とが互いに打ち消す方向にスイッチング素子Ｓに流れるように動作しており、且つ、スイッチング素子Ｓが実質的に導通している期間には交流電源１とインダクタＬ１をスイッチング素子Ｓが短絡し、インダクタＬ１にエネルギーを蓄積する動作を行っている。そして、定常時よりも負荷３の抵抗分が減少した場合には、定常時よりもスイッチング素子Ｓを制御している制御信号のオン期間を変化させてスイッチング素子Ｓが導通する期間を短くするように構成する。そのときのインダクタＬ１に流れる電流の波形を図２に示す。
【００１５】
この回路でも第１の実施例と同様に、低負荷抵抗時は兼用されているスイッチング素子Ｓの制御信号を変化させ、図２のように、スイッチング素子Ｓが導通する期間を短くすることで、電源１から装置２内へのエネルギーの供給を減少させ、異常昇圧と呼ばれる状態を回避することができる。
また、このスイッチング動作がスイッチング周期の中に含まれておれば効果が得られるのであって、この他に、他のスイッチング状態、例えばすべてのスイッチング素子がオフであるような状態が含まれていても一向に構わない。
【００１６】
以上のように構成することにより、スイッチング素子には互いに打ち消し合う電流が流れ、スイッチング素子の損失が少なくなり、回路の効率を良くした状態にできる上、低負荷抵抗時の異常昇圧現象を回避することができ、素子の耐圧などを低くし、装置の価格を抑えることができる。
【００１７】
第３の実施例（請求項３）
図４は第３の実施例の回路図である。この回路においても第１の実施例と同様に、交流電源１より入力された交流電圧が、電源装置２により交流電源１と同期した矩形波電圧に電力変換されて負荷３に印加されるものである。回路としては、昇圧チョッパ回路４と降圧チョッパ回路５がコンデンサＣを介して接続されている。したがって、コンデンサＣの電圧は電源電圧の最大値及び負荷電圧の両者よりも高い。両チョッパ回路４、５は、それぞれ少なくとも１つ以上のスイッチング素子を含んで構成されており、尚且つ、少なくとも１つのスイッチング素子Ｓをこの両回路４、５が共有しているものである。この場合、スイッチング素子Ｓとしては図５に示すような特性を持つダイオードや、ＭＯＳ−ＦＥＴ等のダイオードなどが含まれる素子で良い。
【００１８】
動作としては、図６に示すように、降圧チョッパ回路においてインダクタＬ２のエネルギーを負荷３及びコンデンサＣに供給する電流ループ１０が生じ、そのループを形成する際に、兼用されているスイッチング素子Ｓを実質的に導通せしめ、その作用により交流電源１とインダクタＬ１を短絡させ、インダクタＬ１にエネルギーを蓄積する電流ループＢを生じる、昇圧チョッパ回路の動作を行っている。その際、各電流はスイッチング素子Ｓにおいて、昇圧チョッパ回路の電流ＩＬｉと降圧チョッパ回路の電流ＩＬｏとが互いに打ち消す方向に流れるようになっている。
【００１９】
そして、定常時よりも負荷３の抵抗分が減少した場合には、降圧チョッパ回路の動作を変化させ、降圧チョッパ回路の電流ループＡが、スイッチング素子Ｓを導通せしめる時点の電流値を定常時よりも小さくなるように動作させ、その作用によりスイッチング素子Ｓが実質的に導通する期間を短くするように構成する。
【００２０】
そのときの各部の波形を図７に示す。ＩＬｏは降圧チョッパ回路の動作により初期値ｉ０を持ち、次第に減少し、ＩＬｉはスイッチング素子Ｓが導通することで次第に増加していく。そして、ＩＬｏとＩＬｉが同じ電流値となったときに、スイッチング素子Ｓ（この場合ダイオード）は遮断し、スイッチング素子Ｓを含まない電流ループを形成し、ＩＬｏ＝ＩＬｉの状態を維持したまま、次第に減少していく。その際、ＩＬｏの初期値をｉ０’のように小さくすることで、ＩＬｏ＝ＩＬｉとなるまでの時間が短くなり、電源からインダクタＬ１に蓄積されるエネルギーが小さくなり、電源１から装置２に流入するエネルギーの量を減らすことができ、異常昇圧状態を回避することができる。
【００２１】
また、このスイッチング動作がスイッチング周期の中に含まれておれば効果が得られるのであって、この他に、他のスイッチング状態、例えばすべてのスイッチング素子がオフであるような状態が含まれていても一向に構わない。
以上のように構成することにより、スイッチング素子には互いに打ち消し合う電流が流れ、スイッチング素子の損失が少なくなり、回路の効率を良くした状態にできる上、低負荷抵抗時の異常昇圧現象を回避することができ、素子の耐圧などを低くし、装置の価格を抑えることができる。
【００２２】
第４の実施例（請求項４）
図８は第４の実施例の回路図である。この回路においても第１の実施例と同様に、交流電源１より入力された交流電圧が、電源装置２により交流電源１と同期した矩形波電圧に電力変換されて負荷３に印加されるものである。回路としては、昇圧チョッパ回路４と降圧チョッパ回路５がコンデンサＣを介して接続されている。したがって、コンデンサＣの電圧は電源電圧の最大値及び負荷電圧の両者よりも高い。両チョッパ回路４、５は、それぞれ少なくとも１つ以上のスイッチング素子を含んで構成されており、尚且つ、少なくとも１つの外部制御可能なスイッチング素子Ｓをこの両回路４、５が共有しているものである。この場合、スイッチング素子Ｓとしては、ＭＯＳ−ＦＥＴ等のダイオードなどが含まれる素子でも良い。
【００２３】
動作としては、図９に示すように、降圧チョッパ回路においてインダクタＬ２のエネルギーをコンデンサＣに供給する電流ループＡが生じ、そのループを形成する際に、兼用されているスイッチング素子Ｓを実質的に導通せしめ、その作用により交流電源１とインダクタＬ１を短絡させ、インダクタにエネルギーを蓄積する電流ループＢを生じる、昇圧チョッパ回路の動作を行っている。その際、各電流はスイッチング素子Ｓにおいて、昇圧チョッパ回路の電流と降圧チョッパ回路の電流とが互いに打ち消す方向に流れるようになっている。
【００２４】
そして、定常時よりも負荷３の抵抗分が減少した場合には降圧チョッパ回路の動作を変化させ、降圧チョッパ回路の電流ループＡが、スイッチング素子Ｓを導通せしめる時点の電流値を定常時よりも小さくなるように動作させ、その作用によりスイッチング素子Ｓが実質的に導通する期間を短くするように構成する。
【００２５】
そのときの各部の波形を図７に示す。ＩＬｏは降圧チョッパ回路の動作により初期値ｉ０を持ち、次第に減少し、ＩＬｉはスイッチング素子Ｓが導通することで次第に増加していく。そして、ＩＬｏとＩＬｉが同じ電流値となったときに、スイッチング素子Ｓ（この場合ダイオード）は遮断し、スイッチング素子Ｓを含まない電流ループを形成し、ＩＬｏ＝ＩＬｉの状態を維持したまま、次第に減少していく。
【００２６】
その際、ＩＬｏの初期値を低負荷抵抗時にはｉ０’のように小さくすることで、ＩＬｏ＝ＩＬｉとなるまでの時間が短くなり、電源１からインダクタＬ１に蓄積されるエネルギーが小さくなり、電源１から装置２に流入するエネルギーの量を減らすことができ、異常昇圧状態を回避することができる。
また、このスイッチング動作がスイッチング周期の中に含まれておれば効果が得られるのであって、この他に、他のスイッチング状態、例えばすべてのスイッチング素子がオフであるような状態が含まれていても一向に構わない。
【００２７】
以上のように構成することにより、スイッチング素子には互いに打ち消し合う電流が流れ、スイッチング素子の損失が少なくなり、回路の効率を良くした状態にできる上、低負荷抵抗時の異常昇圧現象を回避することができ、素子の耐圧などを低くし、装置の価格を抑えることができる。
【００２８】
第５の実施例（請求項５）
第５の実施例の回路図は図３と同じである。この回路においても第１の実施例と同様に、交流電源１より入力された交流電圧が、電源装置２により交流電源１と同期した矩形波電圧に電力変換されて負荷３に印加されるものである。回路としては、昇圧チョッパ回路４と降圧チョッパ回路５がコンデンサＣを介して接続されている。したがって、コンデンサＣの電圧は電源電圧の最大値及び負荷電圧の両者よりも高い。両チョッパ回路４、５は、それぞれ少なくとも１つ以上のスイッチング素子を含んで構成されており、尚且つ、少なくとも１つのスイッチング素子をこの両回路４、５が共有しているものである。この場合、スイッチング素子としては図５に示すような特性を持つダイオードや、ＭＯＳ−ＦＥＴ等のダイオードなどが含まれる素子でも良い。
【００２９】
動作としては、図１０に示すように、まず、降圧チョッパ回路において共用していないスイッチング素子を動作させてコンデンサＣのエネルギーを負荷３とインダクタＬ２に供給するループＡ’を発生させる。なお、この期間には負荷３に流れる電流値を調整する働きがある。そして、ループＡ’を形成していたスイッチング素子の状態を変化させ、図６に示すように、インダクタＬ２のエネルギーを負荷３及びコンデンサＣに供給する電流ループＡを発生させ、兼用されているスイッチング素子Ｓを実質的に導通せしめ、その作用により交流電源１とインダクタＬ１を短絡させ、インダクタＬ１にエネルギーを蓄積する電流ループＢを生じる、昇圧チョッパ回路の動作を行っている。その際、各電流はスイッチング素子Ｓにおいて、昇圧チョッパ回路の電流ＩＬｉと降圧チョッパ回路の電流ＩＬｏとが互いに打ち消す方向に流れるようになっている。
【００３０】
そして、定常時よりも負荷３の抵抗分が減少した場合には、降圧チョッパ回路の動作を変化させ、図１０の電流ループＡ’の値が小さい内に、図６の電流ループＡを形成するように動作させ、その作用によりスイッチング素子Ｓが実質的に導通する期間を短くするように構成する。
【００３１】
降圧チョッパ回路の電流ループＡ’を形成する動作により、スイッチング素子Ｓを導通せしめる時点ではＩＬｏは上述の第４の実施例と同様に初期値ｉ０を持ち、その後次第に減少し、ＩＬｉはスイッチング素子Ｓが導通することで次第に増加していく。そして、ＩＬｏとＩＬｉが同じ電流値となったときに、スイッチング素子Ｓ（この場合ダイオード）は遮断し、スイッチング素子Ｓを含まない電流ループを形成し、ＩＬｏ＝ＩＬｉの状態を維持したまま、次第に減少していく。
【００３２】
そのときのインダクタＬ２の電流波形を図１１に示す。図中、Ｔ１は図１０の電流ループＡ’が形成されている期間、Ｔ２は図６の電流ループＡとＢが形成されている期間の電流ＩＬｏの波形である。その際、ＩＬｏの初期値ｉ０を小さくすることで、ＩＬｏ＝ＩＬｉとなるまでの時間が短くなり、すなわち、電源１からインダクタＬ１に蓄積するエネルギーが小さくなり、電源１から装置２に流入するエネルギーの量を減らすことができ、異常昇圧状態を回避することができる。
【００３３】
また、このスイッチング動作がスイッチング周期の中に含まれておれば効果が得られるのであって、この他に、他のスイッチング状態、例えばすべてのスイッチング素子がオフであるような状態が含まれていても一向に構わない。
以上のように構成することにより、スイッチング素子には互いに打ち消し合う電流が流れ、スイッチング素子の損失が少なくなり、回路の効率を良くした状態にできる上、低負荷抵抗時の異常昇圧現象を回避することができ、素子の耐圧などを低くし、装置の価格を抑えることができる。
【００３４】
第６の実施例（請求項６）
第６の実施例の回路図も図３と同じである。この回路においても第１の実施例と同様に、交流電源１より入力された交流電圧が、電源装置２により交流電源１と同期した矩形波電圧に電力変換されて負荷３に印加されるものである。回路としては、昇圧チョッパ回路４と降圧チョッパ回路５がコンデンサＣを介して接続されている。したがって、コンデンサＣの電圧は電源電圧の最大値及び負荷電圧の両者よりも高い。両チョッパ回路４、５は、それぞれ少なくとも１つ以上のスイッチング素子を含んで構成されており、尚且つ、少なくとも１つのスイッチング素子をこの両回路４、５が共有しているものである。この場合、スイッチング素子としては図５に示すような特性を持つダイオードや、ＭＯＳ−ＦＥＴ等のダイオードなどが含まれる素子でも良い。
【００３５】
動作としては、まず、第５の実施例と同様に、図１０に示すように、降圧チョッパ回路において共用していないスイッチング素子を動作させてコンデンサＣのエネルギーを負荷３とインダクタＬ２に供給するループＡ’を発生させる。なお、この期間には負荷３に流れる電流値を調整する働きがある。次に、ループＡ’を形成していたスイッチング素子の状態を変化させ、図１２に示すように、インダクタＬ２のエネルギーを負荷３に供給する電流ループＡ”を発生させ、そのループでインダクタＬ２のエネルギーを負荷３に供給し、その後、再度兼用されていないＳＷの状態を変化させ、図６に示すように、インダクタＬ２のエネルギーを負荷３及びコンデンサＣに供給する電流ループＡを発生させ、兼用されているスイッチング素子Ｓを実質的に導通せしめ、その作用により交流電源１とインダクタＬ１を短絡させ、インダクタＬ１にエネルギーを蓄積する電流ループＢを生じる、昇圧チョッパ回路の動作を行っている。その際、各電流はスイッチング素子Ｓにおいて、昇圧チョッパ回路の電流ＩＬｉと降圧チョッパ回路の電流ＩＬｏとが互いに打ち消す方向に流れるようになっている。
【００３６】
そして、定常時よりも負荷３の抵抗分が減少した場合には、降圧チョッパ回路の動作を変化させ、図１２に示す電流ループＡ”を形成する期間を長くして、インダクタＬ２のエネルギーを負荷３に消費させ、電流ループＡ”の値が小さくなってから図６に示す電流ループＡを形成するように動作させ、その作用によりスイッチング素子Ｓが実質的に導通する期間を短くするように構成する。
【００３７】
その際、降圧チョッパ回路の電流ループＡ”を形成する動作（図１２参照）により、スイッチング素子Ｓを導通せしめる時点ではＩＬｏは初期値ｉ０を持ち、図６のループＡを形成した後、次第に減少し、ＩＬｉはスイッチング素子Ｓが導通することで次第に増加していく。そして、ＩＬｏとＩＬｉが同じ電流値となったときに、スイッチング素子Ｓ（この場合ダイオード）は遮断し、スイッチング素子Ｓを含まない電流ループを形成し、ＩＬｏ＝ＩＬｉの状態を維持したまま、次第に減少していく。
【００３８】
そのときのインダクタＬ２の電流波形を図１３に示す。図中、Ｔ１は図１０の電流ループＡ’が形成されている期間、図１２の電流ループＡ”が形成されている期間、Ｔ３は図６の電流ループＡとＢが形成されている期間の電流ＩＬｏの波形である。負荷低抵抗時には、ＩＬｏの初期値ｉ０を小さくすることで、ＩＬｏ＝ＩＬｉとなるまでの時間が短くなり、すなわち、電源１からインダクタＬ１に蓄積されるエネルギーが小さくなり、電源１から装置２に流入するエネルギーの量を減らすことができ、異常昇圧状態を回避することができる。
【００３９】
また、このスイッチング動作がスイッチング周期の中に含まれておれば効果が得られるのであって、この他に、他のスイッチング状態、例えばすべてのスイッチング素子がオフであるような状態が含まれていても一向に構わない。
以上のように構成することにより、スイッチング素子には互いに打ち消し合う電流が流れ、スイッチング素子の損失が少なくなり、回路の効率を良くした状態にできる上、低負荷抵抗時の異常昇圧現象を回避することができ、素子の耐圧などを低くし、装置の価格を抑えることができる。
【００４０】
第７の実施例（請求項７）
第７の実施例の回路図も図３と同じである。この回路においても第１の実施例と同様に、交流電源１より入力された交流電圧が、電源装置２により交流電源１と同期した矩形波電圧に電力変換されて負荷３に印加されるものである。回路としては、昇圧チョッパ回路４と降圧チョッパ回路５がコンデンサＣを介して接続されている。したがって、コンデンサＣの電圧は電源電圧の最大値及び負荷電圧の両者よりも高い。両チョッパ回路４、５は、それぞれ少なくとも１つ以上のスイッチング素子を含んで構成されており、尚且つ、少なくとも１つのスイッチング素子をこの両回路４、５が共有しているものである。この場合、スイッチング素子としては図５に示すような特性を持つダイオードや、ＭＯＳ−ＦＥＴ等のダイオードなどが含まれる素子でも良い。
【００４１】
動作としては、まず、第５の実施例と同様に、図１０に示すように、降圧チョッパ回路において共用していないスイッチング素子を動作させてコンデンサＣのエネルギーを負荷３とインダクタＬ２に供給するループＡ’を発生させた後、図１４に示すように、インダクタＬ２のエネルギーを負荷３に供給する電流ループＡを発生させ、兼用されているスイッチング素子Ｓを実質的に導通せしめ、その作用により交流電源１とインダクタＬ１を短絡させ、インダクタＬ１にエネルギーを蓄積する電流ループＢを生じる、昇圧チョッパ回路の動作を行っている。その際、各電流はスイッチング素子Ｓにおいて、昇圧チョッパ回路の電流ＩＬｉと降圧チョッパ回路の電流ＩＬｏとが互いに打ち消す方向に流れるようになっている。
【００４２】
そして、定常時よりも負荷３の抵抗分が減少した場合には、降圧チョッパ回路の動作を変化させ、図１０の電流ループＡ’を形成する期間を短くして、インダクタＬ２に蓄積されるエネルギーが少ない内に図１４に示す電流ループＡを形成するように動作させ、その作用によりスイッチング素子Ｓが実質的に導通する期間を短くするように構成する。
【００４３】
その際、降圧チョッパ回路の電流ループＡ’を形成する動作（図１０参照）によりスイッチング素子Ｓを導通せしめる時点ではＩＬｏは初期値ｉ０を持ち、図１４の電流ループＡを形成した後、次第に減少し、ＩＬｉはスイッチング素子Ｓが導通することで次第に増加していく。そして、ＩＬｏとＩＬｉが同じ電流値となったときに、スイッチング素子Ｓ（この場合ダイオード）は遮断し、スイッチング素子Ｓを含まない電流ループを形成し、ＩＬｏ＝ＩＬｉの状態を維持したまま、次第に減少していく。
【００４４】
そのときのインダクタＬ２の電流波形を図１１に示す。図中、Ｔ１は図１０の電流ループＡ’が形成されている期間、Ｔ２は図１４の電流ループＡとＢが形成されている期間の電流ＩＬｏの波形である。負荷低抵抗時には、ＩＬｏの初期値ｉ０を小さくすることで、ＩＬｏ＝ＩＬｉとなるまでの時間が短くなり、すなわち、電源１からインダクタＬ１に蓄積されるエネルギーが小さくなり、電源１から装置２に流入するエネルギーの量を減らすことができ、異常昇圧状態を回避することができる。
【００４５】
また、このスイッチング動作がスイッチング周期の中に含まれておれば効果が得られるのであって、この他に、他のスイッチング状態、例えばすべてのスイッチング素子がオフであるような状態が含まれていても一向に構わない。
以上のように構成することにより、スイッチング素子には互いに打ち消し合う電流が流れ、スイッチング素子の損失が少なくなり、回路の効率を良くした状態にできる上、低負荷抵抗時の異常昇圧現象を回避することができ、素子の耐圧などを低くし、装置の価格を抑えることができる。
【００４６】
第８の実施例（請求項８）
第８の実施例の回路図も図３と同じである。この回路においても第１の実施例と同様に、交流電源１より入力された交流電圧が、電源装置２により交流電源１と同期した矩形波電圧に電力変換されて負荷３に印加されるものである。回路としては、昇圧チョッパ回路４と降圧チョッパ回路５がコンデンサＣを介して接続されている。したがって、コンデンサＣの電圧は電源電圧の最大値及び負荷電圧の両者よりも高い。両チョッパ回路４、５は、それぞれ少なくとも１つ以上のスイッチング素子を含んで構成されており、尚且つ、少なくとも１つのスイッチング素子をこの両回路４、５が共有しているものである。この場合、スイッチング素子としては図５に示すような特性を持つダイオードや、ＭＯＳ−ＦＥＴ等のダイオードなどが含まれる素子でも良い。
【００４７】
動作としては、まず、第５の実施例と同様に、図１０に示すように、降圧チョッパ回路において共用していないスイッチング素子を動作させてコンデンサＣのエネルギーを負荷３とインダクタＬ２に供給するループＡ’を発生させる。なお、この期間には負荷３に流れる電流値を調整する働きがある。次に、ループＡ’を形成していたスイッチング素子の状態を変化させ、図１２に示すように、インダクタＬ２のエネルギーを負荷３に供給する電流ループＡ”を発生させ、そのループでインダクタＬ２のエネルギーを負荷３に供給し、その後、再度兼用されていないＳＷの状態を変化させ、図１４に示すように、インダクタＬ２のエネルギーを負荷３に供給する電流ループＡを発生させ、兼用されているスイッチング素子Ｓを実質的に導通せしめ、その作用により交流電源１とインダクタＬ１を短絡させ、インダクタＬ１にエネルギーを蓄積する電流ループＢを生じる、昇圧チョッパ回路の動作を行っている。その際、各電流はスイッチング素子Ｓにおいて、昇圧チョッパ回路の電流ＩＬｉと降圧チョッパ回路の電流ＩＬｏとが互いに打ち消す方向に流れるようになっている。
【００４８】
そして、定常時よりも負荷３の抵抗分が減少した場合には降圧チョッパ回路の動作を変化させ、図１２に示す電流ループＡ”を形成する期間を長くして、インダクタＬ２のエネルギーを負荷３に消費させ、電流ループＡ”の値が小さくなってから電流ループＡを形成するように動作させ、その作用によりスイッチング素子Ｓが実質的に導通する期間を短くするように構成する。
【００４９】
その際、ＩＬｏは降圧チョッパ回路の電流ループＡ”を形成する動作（図１２参照）により、スイッチング素子Ｓを導通せしめる時点では初期値ｉ０を持ち、図１４のループＡを形成した後、次第に減少し、ＩＬｉはスイッチング素子Ｓが導通することで次第に増加していく。そして、ＩＬｏとＩＬｉが同じ電流値となったときに、スイッチング素子Ｓ（この場合ダイオード）は遮断し、スイッチング素子Ｓを含まない電流ループを形成し、ＩＬｏ＝ＩＬｉの状態を維持したまま、次第に減少していく。
【００５０】
そのときのインダクタＬ２の電流波形を図１３に示す。図中、Ｔ１は図１０の電流ループＡ’が形成されている期間、図１２の電流ループＡ”が形成されている期間、Ｔ３は図１４の電流ループＡとＢが形成されている期間の電流ＩＬｏの波形である。負荷低抵抗時には、ＩＬｏの初期値ｉ０を小さくすることで、ＩＬｏ＝ＩＬｉとなるまでの時間が短くなり、すなわち、電源１からインダクタＬ１に蓄積されるエネルギーが小さくなり、電源１から装置２に流入するエネルギーの量を減らすことができ、異常昇圧状態を回避することができる。
【００５１】
また、このスイッチング動作がスイッチング周期の中に含まれておれば効果が得られるのであって、この他に、他のスイッチング状態、例えばすべてのスイッチング素子がオフであるような状態が含まれていても一向に構わない。
以上のように構成することにより、スイッチング素子には互いに打ち消し合う電流が流れ、スイッチング素子の損失が少なくなり、回路の効率を良くした状態にできる上、低負荷抵抗時の異常昇圧現象を回避することができ、素子の耐圧などを低くし、装置の価格を抑えることができる。
【００５２】
第９の実施例（請求項９）
図１５は第９の実施例の詳細な回路図である。この電源装置は、逆方向通電要素Ｄ１，Ｄ２をそれぞれ並列に備える第１及び第２のスイッチング素子Ｑ１，Ｑ２を順方向が一致するように直列に接続した回路と、逆方向通電要素Ｄ３，Ｄ４をそれぞれ並列に備える第３及び第４のスイッチング素子Ｑ３，Ｑ４を順方向が一致するように直列に接続した回路とを同じ極性でコンデンサＣと並列に接続し、２つの整流素子Ｄ５，Ｄ６を直列に接続した回路を前記コンデンサＣに対して逆極性となるように並列接続し、前記２つの整流素子Ｄ５，Ｄ６の接続点と第１及び第２のスイッチング素子Ｑ１，Ｑ２の接続点との間に、交流電源１と第１のインダクタＬ１の直列回路を接続し、前記第１及び第２のスイッチング素子Ｑ１，Ｑ２の接続点と第３及び第４のスイッチング素子Ｑ３，Ｑ４の接続点との間に、負荷回路３と第２のインダクタＬ２の直列回路を接続した回路構成を備え、制御回路の作用により、交流電源１の前記２つの整流素子Ｄ５，Ｄ６の接続点側の極性が正（図１６）のときは、図１６（ａ）のように、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯＮし、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＦＦさせる第１の制御期間の後、図１６（ｂ）のように、第１と第３のスイッチング素子Ｑ１，Ｑ３をＯＮし、第２と第４のスイッチング素子Ｑ２，Ｑ４をＯＦＦさせる第２の制御期間を少なくとも含むスイッチング周期の動作を行い、交流電源１の前記２つの整流素子Ｄ５，Ｄ６の接続点側の極性が負（図１７）のときは、図１７（ａ）のように、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＮし、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯＦＦさせる第３の制御期間の後、図１７（ｂ）のように、第２と第４のスイッチング素子Ｑ２，Ｑ４をＯＮし、第１と第３のスイッチング素子Ｑ１，Ｑ３をＯＦＦさせる第４の制御期間を少なくとも含むスイッチング周期の動作を行う電源装置において、負荷抵抗の低下に伴って、第２と第４の制御期間を短くするものである。
【００５３】
この実施例の場合、兼用されているスイッチング素子はＱ１、Ｑ２である。この第９の実施例は一例であり、回路構成が異なっても構わない。また、スイッチング素子Ｑ１〜Ｑ４及びダイオードＤ１〜Ｄ４の並列接続の部分はＭＯＳ−ＦＥＴ等に置き換えてもなんら問題はない。
図１６は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）のスイッチング動作であり、図１７は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）のスイッチング動作を示しており、図（ａ），（ｂ），（ｃ）の順に動作する。
【００５４】
図１８は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示しており、図１９は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示している。
また、図１６、１７のそれぞれ（ａ）は図１８、図１９のＴ１の期間のＳＷ状態、図１６、１７のそれぞれ（ｂ）は図１８、図１９のＴ２の期間のＳＷ状態、図１６、１７のそれぞれ（ｃ）は図１８、図１９のＴ３の期間のＳＷ状態を示している。入力電力は図１８、図１９のＴ２のＳＷの期間を調整して行う。この負荷状態が異なるときの駆動信号の切り替え方法は、ある特定の負荷抵抗値を境に切り替えても、徐々に変化させても構わない。この実施例は前述の実施例２の回路をより具体的に示したもので、作用等はまったく同様で、兼用されたスイッチング素子の導通期間を制御して異常昇圧を防止することができる。
【００５５】
第１０の実施例（請求項１０）
実施例１０の回路構成は図１５と同じである。本実施例では、交流電源１の整流素子Ｄ５，Ｄ６の接続点側の極性が正（図２０）のときは、図２０（ａ）のように、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯＮし、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＦＦさせる第１の制御期間の後、図２０（ｂ）のように、すべてのスイッチング素子Ｑ１〜Ｑ４をＯＦＦさせる第２の制御期間を少なくとも含むスイッチング周期の動作を行い、交流電源１の前記２つの整流素子の接続点側の極性が負（図２１）のときは、図２１（ａ）のように、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＮし、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯＦＦさせる第３の制御期間の後、図２１（ｂ）のように、すべてのスイッチング素子Ｑ１〜Ｑ４をＯＦＦさせる第４の制御期間を少なくとも含むスイッチング周期の動作を行う電源装置において、負荷抵抗の低下に伴って、第１と第３の制御期間を短くするものである。
【００５６】
図２０は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）のスイッチング動作であり、図２１は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）のスイッチング動作を示しており、図（ａ），（ｂ）の順に動作する。
図２２は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示しており、図２３は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示している。
【００５７】
また、図２０、２１のそれぞれ（ａ）は図２２、図２３のＴ１の期間のＳＷ状態、図２０、２１のそれぞれ（ｂ）は図２２、図２３のＴ２の期間のＳＷ状態を示している。入力電力は図２２、図２３のＴ１のＳＷの期間を調整して行う。この負荷状態が異なるときの駆動信号の切り替え方法は、ある特定の負荷抵抗値を境に切り替えても、徐々に変化させても構わない。この実施例は前述の実施例５の回路をより具体的に示したもので、作用等はまったく同様で、兼用されたスイッチング素子の導通期間を制御して異常昇圧を防止することができる。
【００５８】
第１１の実施例（請求項１１）
実施例１１の回路構成は図１５と同じである。本実施例では、交流電源１の前記２つの整流素子Ｄ５，Ｄ６の接続点側の極性が正（図２４）のときは、図２４（ａ）のように、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯＮし、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＦＦさせる第１の制御期間の後、図２４（ｂ）のように、第２のスイッチング素子Ｑ２をＯＮし、第１、第３、第４のスイッチング素子Ｑ１，Ｑ３，Ｑ４をＯＦＦさせる第２の制御期間を設け、その後、図２４（ｃ）のように、すべてのスイッチング素子Ｑ１〜Ｑ４をＯＦＦさせる第３の制御期間を少なくとも含むスイッチング周期の動作を行い、交流電源１の前記２つの整流素子Ｄ５，Ｄ６の接続点側の極性が負（図２５）のときは、図２５（ａ）のように、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＮし、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯＦＦさせる第４の制御期間の後、図２５（ｂ）のように、第１のスイッチング素子Ｑ１をＯＮし、第２、第３、第４のスイッチング素子Ｑ２，Ｑ３，Ｑ４をＯＦＦさせる第５の制御期間を設け、その後、図２５（ｃ）のように、すべてのスイッチング素子Ｑ１〜Ｑ４をＯＦＦさせる第６の制御期間を少なくとも含むスイッチング周期の動作を行う電源装置において、負荷抵抗の低下に伴って、第２と第５の制御期間を短くするものである。
【００５９】
図２４は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）のスイッチング動作であり、図２５は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）のスイッチング動作を示しており、図（ａ），（ｂ），（ｃ）の順に動作する。
図２６は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示しており、図２７は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示している。
【００６０】
また、図２４、図２５のそれぞれ（ａ）は図２６、図２７のＴ１の期間のＳＷ状態、図２４、図２５のそれぞれ（ｂ）は図２６、図２７のＴ２の期間のＳＷ状態、図２４、図２５のそれぞれ（ｃ）は図２６、図２７のＴ３の期間のＳＷ状態を示している。入力電力は図２６、図２７のＴ２のＳＷの期間を調整して行う。この負荷状態が異なるときの駆動信号の切り替え方法は、ある特定の負荷抵抗値を境に切り替えても、徐々に変化させても構わない。この実施例は前述の実施例６の回路をより具体的に示したもので、作用等はまったく同様で、兼用されたスイッチング素子の導通期間を制御して異常昇圧を防止することができる。
【００６１】
第１２の実施例（請求項１２）
実施例１２の回路構成は図１５と同じである。本実施例では、交流電源１の前記２つの整流素子Ｄ５，Ｄ６の接続点側の極性が正（図２８）のときは、図２８（ａ）のように、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯＮし、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＦＦさせる第１の制御期間の後、図２８（ｂ）のように、第３のスイッチング素子Ｑ３をＯＮし、第１、第２、第４のスイッチング素子Ｑ１，Ｑ２，Ｑ４をＯＦＦさせる第２の制御期間を少なくとも含むスイッチング周期の動作を行い、交流電源１の前記２つの整流素子Ｄ５，Ｄ６の接続点側の極性が負（図２９）のときは、図２９（ａ）のように、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＮし、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯＦＦさせる第３の制御期間の後、図２９（ｂ）のように、第４のスイッチング素子Ｑ４をＯＮし、第１、第２、第３のスイッチング素子Ｑ１，Ｑ２，Ｑ３をＯＦＦさせる第４の制御期間を少なくとも含むスイッチング周期の動作を行う電源装置において、負荷抵抗の低下に伴って、第１と第３の制御期間を短くするものである。
【００６２】
図２８は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）のスイッチング動作であり、図２９は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）のスイッチング動作を示しており、図（ａ），（ｂ），（ｃ）の順に動作する。
図３０は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示しており、図３１は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示している。
【００６３】
また、図２８、図２９のそれぞれ（ａ）は図３０、図３１のＴ１の期間のＳＷ状態、図２８、図２９のそれぞれ（ｂ）は図３０、図３１のＴ２の期間のＳＷ状態、図２８、図２９のそれぞれ（ｃ）は図３０、図３１のＴ３の期間のＳＷ状態を示している。入力電力は図３０、図３１のＴ１のＳＷの期間を調整して行う。この負荷状態が異なるときの駆動信号の切り替え方法は、ある特定の負荷抵抗値を境に切り替えても、徐々に変化させても構わない。この実施例は前述の実施例７の回路をより具体的に示したもので、作用等はまったく同様で、兼用されたスイッチング素子の導通期間を制御して異常昇圧を防止することができる。
【００６４】
第１３の実施例（請求項１３）
実施例１３の回路構成は図１５と同じである。本実施例では、交流電源１の前記２つの整流素子Ｄ５，Ｄ６の接続点側の極性が正（図３２）のときは、図３２（ａ）のように、第２と第３のスイッチング素子Ｑ１，Ｑ３をＯＮし、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＦＦさせる第１の制御期間の後、図３２（ｂ）のように、第２のスイッチング素子Ｑ２をＯＮし、第１、第３、第４のスイッチング素子Ｑ１，Ｑ３，Ｑ４をＯＦＦさせる第２の制御期間を設け、その後、図３２（ｃ）のように、第３のスイッチング素子Ｑ３をＯＮし、第１、第２、第４のスイッチング素子Ｑ１，Ｑ２，Ｑ４をＯＦＦさせる第３の制御期間を少なくとも含むスイッチング周期の動作を行い、交流電源１の前記２つの整流素子Ｄ５，Ｄ６の接続点側の極性が負（図３３）のときは、図３３（ａ）のように、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＮし、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯＦＦさせる第４の制御期間の後、図３３（ｂ）のように、第１のスイッチング素子Ｑ１をＯＮし、第２、第３、第４のスイッチング素子Ｑ２，Ｑ３，Ｑ４をＯＦＦさせる第５の制御期間を設け、その後、図３３（ｃ）のように、第４のスイッチング素子Ｑ４をＯＮし、第１、第２、第３のスイッチング素子Ｑ１，Ｑ２，Ｑ３をＯＦＦさせる第６の制御期間を少なくとも含むスイッチング周期の動作を行う電源装置において、負荷抵抗の低下に伴って、第２と第５の制御期間を短くするものである。
【００６５】
図３２は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）のスイッチング動作であり、図３３は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）のスイッチング動作を示しており、図（ａ），（ｂ），（ｃ），（ｄ）の順に動作する。
図３４は電源の極性が正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示しており、図３５は電源の極性が負極性のとき（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）の駆動信号の波形を定常負荷時と低抵抗負荷時について示している。
【００６６】
また、図３２、図３３のそれぞれ（ａ）は図３４、図３５のＴ１の期間のＳＷ状態、図３２、図３３のそれぞれ（ｂ）は図３４、図３５のＴ２の期間のＳＷ状態、図３２、図３３のそれぞれ（ｃ）は図３４、図３５のＴ３の期間のＳＷ状態、図３２、図３３のそれぞれ（ｄ）は図３４、図３５のＴ４の期間のＳＷ状態を示している。入力電力は図３４、図３５のＴ２、Ｔ４のＳＷの期間を調整して行う。この負荷状態が異なるときの駆動信号の切り替え方法は、ある特定の負荷抵抗値を境に切り替えても、徐々に変化させても構わない。この実施例は前述の実施例８の回路をより具体的に示したもので、作用等はまったく同様で、兼用されたスイッチング素子の導通期間を制御して異常昇圧を防止することができる。
【００６７】
【発明の効果】
以上のように本発明によれば、スイッチング素子には互いに打ち消し合う電流が流れ、スイッチング素子の損失が少なくなり、回路の効率を良くした状態にできる上、低負荷抵抗時にも負荷電流を確保しつつ、昇圧チョッパ回路と降圧チョッパ回路の間に介在するコンデンサの異常昇圧現象を回避することができ、素子の耐圧などを低くし、装置の価格を抑えることができるという効果がある。
【図面の簡単な説明】
【図１】請求項１の発明の回路図である。
【図２】請求項１の発明の動作波形図である。
【図３】請求項２の発明の回路図である。
【図４】請求項３の発明の回路図である。
【図５】請求項３のスイッチング素子の特性図である。
【図６】請求項３の発明の電流ループを示す等価回路図である。
【図７】請求項３の発明の動作波形図である。
【図８】請求項４の発明の回路図である。
【図９】請求項４の発明の電流ループを示す等価回路図である。
【図１０】請求項５の発明の電流ループを示す等価回路図である。
【図１１】請求項５の発明の動作波形図である。
【図１２】請求項６の発明の電流ループを示す等価回路図である。
【図１３】請求項６の発明の動作波形図である。
【図１４】請求項７の発明の電流ループを示す等価回路図である。
【図１５】請求項９の発明の動作波形図である。
【図１６】請求項９の発明の一方の電源極性時の電流ループを示す回路図である。
【図１７】請求項９の発明の他方の電源極性時の電流ループを示す回路図である。
【図１８】請求項９の発明の一方の電源極性時のスイッチング動作を示す動作説明図である。
【図１９】請求項９の発明の他方の電源極性時のスイッチング動作を示す動作説明図である。
【図２０】請求項１０の発明の一方の電源極性時の電流ループを示す回路図である。
【図２１】請求項１０の発明の他方の電源極性時の電流ループを示す回路図である。
【図２２】請求項１０の発明の一方の電源極性時のスイッチング動作を示す動作説明図である。
【図２３】請求項１０の発明の他方の電源極性時のスイッチング動作を示す動作説明図である。
【図２４】請求項１１の発明の一方の電源極性時の電流ループを示す回路図である。
【図２５】請求項１１の発明の他方の電源極性時の電流ループを示す回路図である。
【図２６】請求項１１の発明の一方の電源極性時のスイッチング動作を示す動作説明図である。
【図２７】請求項１１の発明の他方の電源極性時のスイッチング動作を示す動作説明図である。
【図２８】請求項１２の発明の一方の電源極性時の電流ループを示す回路図である。
【図２９】請求項１２の発明の他方の電源極性時の電流ループを示す回路図である。
【図３０】請求項１２の発明の一方の電源極性時のスイッチング動作を示す動作説明図である。
【図３１】請求項１２の発明の他方の電源極性時のスイッチング動作を示す動作説明図である。
【図３２】請求項１３の発明の一方の電源極性時の電流ループを示す回路図である。
【図３３】請求項１３の発明の他方の電源極性時の電流ループを示す回路図である。
【図３４】請求項１３の発明の一方の電源極性時のスイッチング動作を示す動作説明図である。
【図３５】請求項１３の発明の他方の電源極性時のスイッチング動作を示す動作説明図である。
【図３６】従来の電源装置の回路図である。
【図３７】従来の電源装置の動作波形図である。
【符号の説明】
１ 交流電源
２ 電源装置
３ 負荷回路
４ 昇圧チョッパ回路
５ 降圧チョッパ回路
Ｌ１ 第１のインダクタ
Ｌ２ 第２のインダクタ
Ｃ コンデンサ
Ｓ スイッチング素子
Claims (17)
- 交流電源を入力され少なくとも１つのスイッチング素子と少なくとも１つの第１のインダクタとを備えた少なくとも１つの昇圧チョッパ回路と、
少なくとも１つのスイッチング素子と少なくとも１つの第２のインダクタと負荷回路を含み、前記昇圧チョッパ回路に平滑コンデンサを介して接続された少なくとも１つの降圧チョッパ回路とを備え、
前記昇圧チョッパ回路のスイッチング素子と前記降圧チョッパ回路のスイッチング素子を少なくとも１つ兼用し、昇圧動作時の電流と降圧動作時の電流が前記兼用されているスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷回路には入力交流電圧と同期した交流電圧を印加する電源装置において、
前記負荷回路は通電開始直後に定常状態に比べて負荷抵抗が低下する負荷を備え、
昇圧チョッパ回路における、電源からの入力端と第１のインダクタとの直列回路を、実質的に導通した前記兼用されたスイッチング素子により短絡して電源から第１のインダクタにエネルギーを蓄積するように作用するスイッチング素子の導通期間を、前記負荷の通電開始直後の負荷抵抗の低下に伴って減少させることを特徴とする電源装置。 - 交流電源を入力され少なくとも１つのスイッチング素子と少なくとも１つの第１のインダクタとを備えた少なくとも１つの昇圧チョッパ回路と、
少なくとも１つのスイッチング素子と少なくとも１つの第２のインダクタと負荷回路を含み、前記昇圧チョッパ回路に平滑コンデンサを介して接続された少なくとも１つの降圧チョッパ回路とを備え、
前記昇圧チョッパ回路のスイッチング素子と前記降圧チョッパ回路のスイッチング素子を少なくとも１つ兼用し、昇圧動作時の電流と降圧動作時の電流が前記兼用されているスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷回路には入力交流電圧と同期した交流電圧を印加する電源装置において、
負荷抵抗の低下に伴って、昇圧チョッパ回路における、電源からの入力端と第１のインダクタとの直列回路に接続された前記兼用されたスイッチング素子が導通することにより電源からのエネルギーが第１のインダクタに蓄積するように作用する導通期間を、スイッチング素子の制御信号を制御することにより短くすることを特徴とする請求項１記載の電源装置。 - 交流電源を入力され少なくとも１つのスイッチング素子と少なくとも１つの第１のインダクタとを備えた少なくとも１つの昇圧チョッパ回路と、
少なくとも１つのスイッチング素子と少なくとも１つの第２のインダクタと負荷回路を含み、前記昇圧チョッパ回路に平滑コンデンサを介して接続された少なくとも１つの降圧チョッパ回路とを備え、
前記昇圧チョッパ回路のスイッチング素子と前記降圧チョッパ回路のスイッチング素子を少なくとも１つ兼用し、昇圧動作時の電流と降圧動作時の電流が前記兼用されているスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷回路には入力交流電圧と同期した交流電圧を印加する電源装置において、
負荷抵抗の低下に伴って、降圧チョッパ回路において、インダクタのエネルギーを負荷及び前記平滑コンデンサに供給し、且つ兼用されたスイッチング素子を含む電流ループを生じ、その電流の作用により兼用されたスイッチング素子を実質的に導通せしめる時点の電流値を小さくすることにより、昇圧チョッパ回路において、電源からの入力端と第１のインダクタとの直列回路に接続された前記兼用されたスイッチング素子が前記降圧チョッパ回路の電流ループの作用により実質的に導通し、電源からのエネルギーが第１のインダクタに蓄積するように作用するスイッチング素子の実質的な導通期間を短くすることを特徴とする請求項１記載の電源装置。 - 交流電源を入力され少なくとも１つのスイッチング素子と少なくとも１つの第１のインダクタとを備えた少なくとも１つの昇圧チョッパ回路と、
少なくとも１つのスイッチング素子と少なくとも１つの第２のインダクタと負荷回路を含み、前記昇圧チョッパ回路に平滑コンデンサを介して接続された少なくとも１つの降圧チョッパ回路とを備え、
前記昇圧チョッパ回路のスイッチング素子と前記降圧チョッパ回路のスイッチング素子を少なくとも１つ兼用し、昇圧動作時の電流と降圧動作時の電流が前記兼用されているスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷回路には入力交流電圧と同期した交流電圧を印加する電源装置において、
負荷抵抗の低下に伴って、降圧チョッパ回路において、第２のインダクタのエネルギーを負荷に供給し、且つ兼用されたスイッチング素子を含む電流ループを生じ、その電流の作用により兼用されたスイッチング素子を実質的に導通せしめる時点の電流値を小さくすることにより、昇圧チョッパ回路において、電源からの入力端と第１のインダクタとの直列回路に接続された前記兼用されたスイッチング素子が前記降圧チョッパ回路の電流ループの作用により実質的に導通し、電源からのエネルギーが第１のインダクタに蓄積するように作用するスイッチング素子の実質的な導通期間を短くすることを特徴とする請求項１記載の電源装置。 - 交流電源を入力され少なくとも１つのスイッチング素子と少なくとも１つの第１のインダクタとを備えた少なくとも１つの昇圧チョッパ回路と、
少なくとも１つのスイッチング素子と少なくとも１つの第２のインダクタと負荷回路を含み、前記昇圧チョッパ回路に平滑コンデンサを介して接続された少なくとも１つの降圧チョッパ回路とを備え、
前記昇圧チョッパ回路のスイッチング素子と前記降圧チョッパ回路のスイッチング素子を少なくとも１つ兼用し、昇圧動作時の電流と降圧動作時の電流が前記兼用されているスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷回路には入力交流電圧と同期した交流電圧を印加する電源装置において、
負荷抵抗の低下に伴って、降圧チョッパ回路において、スイッチング素子の動作周期のうち、前記平滑コンデンサのエネルギーを負荷と第２のインダクタの直列回路に供給する期間を短くして、第２のインダクタのエネルギーを負荷及び前記平滑コンデンサに供給し、且つ兼用されたスイッチング素子を含む電流ループを生じ、その電流の作用により兼用されたスイッチング素子を実質的に導通せしめる時点の電流値を小さくすることにより、昇圧チョッパ回路において、電源からの入力端と第１のインダクタとの直列回路に接続された前記兼用されたスイッチング素子が前記降圧チョッパ回路の電流ループの作用により実質的に導通し、電源からのエネルギーが第１のインダクタに蓄積するように作用するスイッチング素子の実質的な導通期間を短くすることを特徴とする請求項３記載の電源装置。 - 交流電源を入力され少なくとも１つのスイッチング素子と少なくとも１つの第１のインダクタとを備えた少なくとも１つの昇圧チョッパ回路と、
少なくとも１つのスイッチング素子と少なくとも１つの第２のインダクタと負荷回路を含み、前記昇圧チョッパ回路に平滑コンデンサを介して接続された少なくとも１つの降圧チョッパ回路とを備え、
前記昇圧チョッパ回路のスイッチング素子と前記降圧チョッパ回路のスイッチング素子を少なくとも１つ兼用し、昇圧動作時の電流と降圧動作時の電流が前記兼用されているスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷回路には入力交流電圧と同期した交流電圧を印加する電源装置において、
負荷抵抗の低下に伴って、前記降圧チョッパ回路において、スイッチング素子の動作周期のうち、第２のインダクタに蓄積されたエネルギーを負荷のみに供給する期間を長くして、第２のインダクタのエネルギーを負荷及び前記平滑コンデンサに供給し、且つ兼用されたスイッチング素子を含む電流ループを生じ、その電流の作用により兼用されたスイッチング素子を実質的に導通せしめる時点の電流値を小さくすることにより、昇圧チョッパ回路において、電源からの入力端と第１のインダクタとの直列回路に接続された前記兼用されたスイッチング素子が前記降圧チョッパ回路の電流ループの作用により実質的に導通し、電源からのエネルギーが第１のインダクタに蓄積するように作用するスイッチング素子の実質的な導通期間を短くすることを特徴とする請求項３記載の電源装置。 - 交流電源を入力され少なくとも１つのスイッチング素子と少なくとも１つの第１のインダクタとを備えた少なくとも１つの昇圧チョッパ回路と、
少なくとも１つのスイッチング素子と少なくとも１つの第２のインダクタと負荷回路を含み、前記昇圧チョッパ回路に平滑コンデンサを介して接続された少なくとも１つの降圧チョッパ回路とを備え、
前記昇圧チョッパ回路のスイッチング素子と前記降圧チョッパ回路のスイッチング素子を少なくとも１つ兼用し、昇圧動作時の電流と降圧動作時の電流が前記兼用されているスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷回路には入力交流電圧と同期した交流電圧を印加する電源装置において、
負荷抵抗の低下に伴って、降圧チョッパ回路においてスイッチング素子の動作周期のうち、前記平滑コンデンサのエネルギーを負荷とインダクタの直列回路に供給する期間を短くして、第２のインダクタのエネルギーを負荷に供給し、且つ兼用されたスイッチング素子を含む電流ループを生じ、その電流の作用により兼用されたスイッチング素子を実質的に導通せしめる時点の電流値を小さくすることにより、昇圧チョッパ回路において、電源からの入力端と第１のインダクタとの直列回路に接続された前記兼用されたスイッチング素子が前記降圧チョッパ回路の電流ループの作用により実質的に導通し、電源からのエネルギーが第１のインダクタに蓄積するように作用するスイッチング素子の実質的な導通期間を短くすることを特徴とする請求項４記載の電源装置。 - 交流電源を入力され少なくとも１つのスイッチング素子と少なくとも１つの第１のインダクタとを備えた少なくとも１つの昇圧チョッパ回路と、
少なくとも１つのスイッチング素子と少なくとも１つの第２のインダクタと負荷回路を含み、前記昇圧チョッパ回路に平滑コンデンサを介して接続された少なくとも１つの降圧チョッパ回路とを備え、
前記昇圧チョッパ回路のスイッチング素子と前記降圧チョッパ回路のスイッチング素子を少なくとも１つ兼用し、昇圧動作時の電流と降圧動作時の電流が前記兼用されているスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷回路には入力交流電圧と同期した交流電圧を印加する電源装置において、
負荷抵抗の低下に伴って、前記降圧チョッパ回路においてスイッチング素子の動作周期のうち、第２のインダクタに蓄積されたエネルギーを負荷のみに供給する期間を長くして、第２のインダクタのエネルギーを負荷に供給し、且つ兼用されたスイッチング素子を含む電流ループを生じ、その電流の作用により兼用されたスイッチング素子を実質的に導通せしめる時点の電流値を小さくすることにより、昇圧チョッパ回路において、電源からの入力端と第１のインダクタとの直列回路に接続された前記兼用されたスイッチング素子が前記降圧チョッパ回路の電流ループの作用により実質的に導通し、電源からのエネルギーが第１のインダクタに蓄積するように作用するスイッチング素子の実質的な導通期間を短くすることを特徴とする請求項４記載の電源装置。 - 逆方向通電要素をそれぞれ並列に備える第１及び第２のスイッチング素子を順方向が一致するように直列に接続した回路と、逆方向通電要素をそれぞれ並列に備える第３及び第４のスイッチング素子を順方向が一致するように直列に接続した回路とを同じ極性で平滑コンデンサと並列に接続し、２つの整流素子を直列に接続した回路を前記平滑コンデンサに対して逆極性となるように並列接続し、前記２つの整流素子の接続点と第１及び第２のスイッチング素子の接続点との間に、交流電源と第１のインダクタの直列回路を接続し、前記第１及び第２のスイッチング素子の接続点と第３及び第４のスイッチング素子の接続点との間に、負荷回路と第２のインダクタの直列回路を接続した回路構成を備え、制御回路の作用により、交流電源の前記２つの整流素子の接続点側の極性が正のときは、第２と第３のスイッチング素子をＯＮし、第１と第４のスイッチング素子をＯＦＦさせる第１の制御期間の後、第１と第３のスイッチング素子をＯＮし、第２と第４のスイッチング素子をＯＦＦさせる第２の制御期間を少なくとも含むスイッチング周期の動作を行い、交流電源の前記２つの整流素子の接続点側の極性が負のときは、第１と第４のスイッチング素子をＯＮし、第２と第３のスイッチング素子をＯＦＦさせる第３の制御期間の後、第２と第４のスイッチング素子をＯＮし、第１と第３のスイッチング素子をＯＦＦさせる第４の制御期間を少なくとも含むスイッチング周期の動作を行う請求項２の電源装置において、負荷抵抗の低下に伴って、第２と第４の制御期間を短くすることを特徴とする電源装置。
- 逆方向通電要素をそれぞれ並列に備える第１及び第２のスイッチング素子を順方向が一致するように直列に接続した回路と、逆方向通電要素をそれぞれ並列に備える第３及び第４のスイッチング素子を順方向が一致するように直列に接続した回路とを同じ極性で平滑コンデンサと並列に接続し、２つの整流素子を直列に接続した回路を前記平滑コンデンサに対して逆極性となるように並列接続し、前記２つの整流素子の接続点と第１及び第２のスイッチング素子の接続点との間に、交流電源と第１のインダクタの直列回路を接続し、前記第１及び第２のスイッチング素子の接続点と第３及び第４のスイッチング素子の接続点との間に、負荷回路と第２のインダクタの直列回路を接続した回路構成を備え、制御回路の作用により、交流電源の前記２つの整流素子の接続点側の極性が正のときは、第２と第３のスイッチング素子をＯＮし、第１と第４のスイッチング素子をＯＦＦさせる第１の制御期間の後、すべてのスイッチング素子をＯＦＦさせる第２の制御期間を少なくとも含むスイッチング周期の動作を行い、交流電源の前記２つの整流素子の接続点側の極性が負のときは、第１と第４のスイッチング素子をＯＮし、第２と第３のスイッチング素子をＯＦＦさせる第３の制御期間の後、すべてのスイッチング素子をＯＦＦさせる第４の制御期間を少なくとも含むスイッチング周期の動作を行う請求項５の電源装置において、負荷抵抗の低下に伴って、第１と第３の制御期間を短くすることを特徴とする電源装置。
- 逆方向通電要素をそれぞれ並列に備える第１及び第２のスイッチング素子を順方向が一致するように直列に接続した回路と、逆方向通電要素をそれぞれ並列に備える第３及び第４のスイッチング素子を順方向が一致するように直列に接続した回路とを同じ極性で平滑コンデンサと並列に接続し、２つの整流素子を直列に接続した回路を前記平滑コンデンサに対して逆極性となるように並列接続し、前記２つの整流素子の接続点と第１及び第２のスイッチング素子の接続点との間に、交流電源と第１のインダクタの直列回路を接続し、前記第１及び第２のスイッチング素子の接続点と第３及び第４のスイッチング素子の接続点との間に、負荷回路と第２のインダクタの直列回路を接続した回路構成を備え、制御回路の作用により、交流電源の前記２つの整流素子の接続点側の極性が正のときは、第２と第３のスイッチング素子をＯＮし、第１と第４のスイッチング素子をＯＦＦさせる第１の制御期間の後、第２のスイッチング素子をＯＮし、第１、第３、第４のスイッチング素子をＯＦＦさせる第２の制御期間を設け、その後、すべてのスイッチング素子をＯＦＦさせる第３の制御期間を少なくとも含むスイッチング周期の動作を行い、交流電源の前記２つの整流素子の接続点側の極性が負のときは、第１と第４のスイッチング素子をＯＮし、第２と第３のスイッチング素子をＯＦＦさせる第４の制御期間の後、第１のスイッチング素子をＯＮし、第２、第３、第４のスイッチング素子をＯＦＦさせる第５の制御期間を設け、その後、すべてのスイッチング素子をＯＦＦさせる第６の制御期間を少なくとも含むスイッチング周期の動作を行う請求項６の電源装置において、負荷抵抗の低下に伴って、第２と第５の制御期間を短くすることを特徴とする電源装置。
- 逆方向通電要素をそれぞれ並列に備える第１及び第２のスイッチング素子を順方向が一致するように直列に接続した回路と、逆方向通電要素をそれぞれ並列に備える第３及び第４のスイッチング素子を順方向が一致するように直列に接続した回路とを同じ極性で平滑コンデンサと並列に接続し、２つの整流素子を直列に接続した回路を前記平滑コンデンサに対して逆極性となるように並列接続し、前記２つの整流素子の接続点と第１及び第２のスイッチング素子の接続点との間に、交流電源と第１のインダクタの直列回路を接続し、前記第１及び第２のスイッチング素子の接続点と第３及び第４のスイッチング素子の接続点との間に、負荷回路と第２のインダクタの直列回路を接続した回路構成を備え、制御回路の作用により、交流電源の前記２つの整流素子の接続点側の極性が正のときは、第２と第３のスイッチング素子をＯＮし、第１と第４のスイッチング素子をＯＦＦさせる第１の制御期間の後、第３のスイッチング素子をＯＮし、第１、第２、第４のスイッチング素子をＯＦＦさせる第２の制御期間を少なくとも含むスイッチング周期の動作を行い、交流電源の前記２つの整流素子の接続点側の極性が負のときは、第１と第４のスイッチング素子をＯＮし、第２と第３のスイッチング素子をＯＦＦさせる第３の制御期間の後、第４のスイッチング素子をＯＮし、第１、第２、第３のスイッチング素子をＯＦＦさせる第４の制御期間を少なくとも含むスイッチング周期の動作を行う請求項７の電源装置において、負荷抵抗の低下に伴って、第１と第３の制御期間を短くすることを特徴とする電源装置。
- 逆方向通電要素をそれぞれ並列に備える第１及び第２のスイッチング素子を順方向が一致するように直列に接続した回路と、逆方向通電要素をそれぞれ並列に備える第３及び第４のスイッチング素子を順方向が一致するように直列に接続した回路とを同じ極性で平滑コンデンサと並列に接続し、２つの整流素子を直列に接続した回路を前記平滑コンデンサに対して逆極性となるように並列接続し、前記２つの整流素子の接続点と第１及び第２のスイッチング素子の接続点との間に、交流電源と第１のインダクタの直列回路を接続し、前記第１及び第２のスイッチング素子の接続点と第３及び第４のスイッチング素子の接続点との間に、負荷回路と第２のインダクタの直列回路を接続した回路構成を備え、制御回路の作用により、交流電源の前記２つの整流素子の接続点側の極性が正のときは、第２と第３のスイッチング素子をＯＮし、第１と第４のスイッチング素子をＯＦＦさせる第１の制御期間の後、第２のスイッチング素子をＯＮし、第１、第３、第４のスイッチング素子をＯＦＦさせる第２の制御期間を設け、その後、第３のスイッチング素子をＯＮし、第１、第２、第４のスイッチング素子をＯＦＦさせる第３の制御期間を少なくとも含むスイッチング周期の動作を行い、交流電源の前記２つの整流素子の接続点側の極性が負のときは、第１と第４のスイッチング素子をＯＮし、第２と第３のスイッチング素子をＯＦＦさせる第４の制御期間の後、第１のスイッチング素子をＯＮし、第２、第３、第４のスイッチング素子をＯＦＦさせる第５の制御期間を設け、その後、第４のスイッチング素子をＯＮし、第１、第２、第３のスイッチング素子をＯＦＦさせる第６の制御期間を少なくとも含むスイッチング周期の動作を行う請求項８の電源装置において、負荷抵抗の低下に伴って、第２と第５の制御期間を短くすることを特徴とする電源装置。
- 逆方向通電要素をそれぞれ並列に備えるスイッチング素子は、ＭＯＳＦＥＴのように逆方向電流を阻止することのできないスイッチング素子で構成されていることを特徴とする請求項９乃至１３のいずれかに記載の電源装置。
- 負荷は放電灯であることを特徴とする請求項１乃至１４のいずれかに記載の電源装置。
- 昇圧チョッパ回路を昇降圧チョッパ回路に置き換えたことを特徴とする請求項１乃至８のいずれかに記載の電源装置。
- 交流電源を入力され少なくとも１つのスイッチング素子と少なくとも１つの第１のインダクタとを備えた少なくとも１つの昇圧チョッパ回路と、
少なくとも１つのスイッチング素子と少なくとも１つの第２のインダクタと負荷回路を含み、前記昇圧チョッパ回路に平滑コンデンサを介して接続された少なくとも１つの降圧チョッパ回路とを備え、
前記昇圧チョッパ回路のスイッチング素子と前記降圧チョッパ回路のスイッチング素子を少なくとも１つ兼用し、昇圧動作時の電流と降圧動作時の電流が前記兼用されているスイッチング素子に互いに打ち消す方向に流れる期間を少なくとも生ずるように動作させる制御回路を備え、負荷回路には入力交流電圧と同期した交流電圧を印加する電源装置において、
前記負荷回路は通電開始直後に定常状態に比べて負荷抵抗が低下する負荷を備え、
昇圧チョッパ回路における、電源からの入力端と第１のインダクタとの直列回路を実質的に導通した前記兼用されたスイッチング素子により短絡して電源から第１のインダクタにエネルギーを蓄積するように作用するスイッチング素子の導通期間を、
前記負荷の通電開始直後の負荷抵抗の低下に伴って、降圧チョッパ回路における、前記平滑コンデンサのエネルギーを負荷と第２のインダクタの直列回路に供給する期間に比べて相対的に減少させることを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16918797A JP3823452B2 (ja) | 1997-06-25 | 1997-06-25 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16918797A JP3823452B2 (ja) | 1997-06-25 | 1997-06-25 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1116688A JPH1116688A (ja) | 1999-01-22 |
| JP3823452B2 true JP3823452B2 (ja) | 2006-09-20 |
Family
ID=15881852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16918797A Expired - Fee Related JP3823452B2 (ja) | 1997-06-25 | 1997-06-25 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3823452B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100586493B1 (ko) | 2004-03-25 | 2006-06-07 | (주)디에이치텔레콤 | 반도체 적용 교류전원 변압 장치 |
-
1997
- 1997-06-25 JP JP16918797A patent/JP3823452B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1116688A (ja) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06245530A (ja) | 電源装置 | |
| JPH1197195A (ja) | 放電灯点灯回路 | |
| JP3823452B2 (ja) | 電源装置 | |
| JP3787965B2 (ja) | 電源装置 | |
| JP2003203790A (ja) | 放電灯点灯装置 | |
| JP3757577B2 (ja) | 放電灯点灯装置 | |
| JP4465789B2 (ja) | 放電灯点灯装置 | |
| JP3111505B2 (ja) | 放電灯点灯装置 | |
| JP3505937B2 (ja) | インバータ装置 | |
| JP3405096B2 (ja) | 電源装置 | |
| JP2022134626A (ja) | 点灯装置および照明器具 | |
| JPH09308255A (ja) | 放電灯点灯装置 | |
| JP3397012B2 (ja) | 電源装置 | |
| JPH09245982A (ja) | 車輌用放電灯の点灯回路 | |
| JP2000133484A (ja) | 放電管駆動回路 | |
| JP3378117B2 (ja) | 点灯装置 | |
| JP6417844B2 (ja) | 放電灯点灯装置 | |
| JP3235295B2 (ja) | 電源装置 | |
| JP3480328B2 (ja) | 電源装置 | |
| JPH08279396A (ja) | 高力率蛍光灯点灯装置 | |
| JPH03276598A (ja) | 放電灯点灯装置 | |
| JP2001135490A (ja) | 放電灯点灯装置 | |
| JPH11285269A (ja) | 電源装置 | |
| JP2004281281A (ja) | 高圧放電灯点灯装置及び照明装置 | |
| JPH05284754A (ja) | 電源装置、放電灯点灯装置及びこれを用いた照明装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060619 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |