JPH1116688A - 電源装置 - Google Patents

Abstract

(57)【要約】 【課題】昇圧チョッパ回路と降圧チョッパ回路とでスイ
ッチング素子を兼用し、商用交流電源を用いて低周波矩
形波出力を得る電源装置において、負荷が高圧放電灯で
ある場合に、始動時の負荷抵抗が低い期間に、平滑コン
デンサの電圧が上昇し続ける異常昇圧を防止する。 【解決手段】昇圧チョッパ回路における商用交流電源か
らの入力端とインダクタとの直列回路を、降圧チョッパ
回路とで兼用されたスイッチング素子により短絡して電
源からインダクタにエネルギーを蓄積するように作用す
るスイッチング素子の導通期間を、負荷抵抗の低下に伴
って減少させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、商用交流電源を用
いて低周波矩形波出力を得る電源装置に関するものであ
り、高圧放電灯を点灯させるのに適するものである。

【０００２】

【従来の技術】図３６は従来の電源装置（当社の特開平
２−２８２８０９号）の回路図である。まず、この回路
の動作を以下に示す。入力の交流電源１の整流素子Ｄ
５、Ｄ６の接続点側が正極性の場合、スイッチング素子
Ｑ１が高周波でオン・オフの動作を繰り返し、スイッチ
ング素子Ｑ４がオンの状態を維持するように制御回路に
より動作し、スイッチング素子Ｑ２及びＱ３はその際オ
フの状態を維持する。また、入力の交流電源１の整流素
子Ｄ１，Ｄ２の接続点側が正極性の場合、スイッチング
素子Ｑ２が高周波でオン・オフの動作を繰り返し、スイ
ッチング素子Ｑ３がオンの状態を維持するように制御回
路により動作し、スイッチング素子Ｑ１及びＱ４はその
際オフの状態を維持する。以上のごとく回路が動作する
ことにより負荷Ｒには入力の商用周波電源と同期した矩
形波状の電圧が印加される。

【０００３】

【発明が解決しようとする課題】図３６の回路において
は負荷Ｒとして高圧放電灯を使用した場合に、以下のよ
うな不具合を生ずる。一般に高圧放電灯は、放電を開始
するまでの間は極めてインピーダンスの高い状態であ
り、放電開始直後は管内の温度が低い為、管内の圧力が
低く、数オーム程度の極めて低いインピーダンスの状態
（すなわち低ランプ電圧状態）となり、その放電状態を
持続することで、温度の上昇とともに圧力も高くなり、
電気的なインピーダンスも上昇し、安定な点灯状態に移
行する。すなわち、高圧放電灯を安定に始動し、点灯さ
せるには低ランプ電圧状態（低Ｖｌａ状態）において所
定のランプ電流を流し続ける必要があるのである。

【０００４】この従来の回路において、入力の交流電源
１の整流素子Ｄ５，Ｄ６の接続点側が正極性の場合、図
３７に示すようにスイッチング素子Ｑ１及びＱ４が同時
に導通する期間においては、電源１からＬ１にエネルギ
ーを供給する電流ループと、コンデンサＣから負荷Ｒに
エネルギーを供給する電流ループを生じ、スイッチング
素子Ｑ１及びＱ４が同時にオフすると同時にスイッチン
グ素子と逆並列に接続されている整流素子Ｄ１，Ｄ２が
導通して、Ｌ１と負荷Ｒに含まれるＬ分に蓄積されたエ
ネルギーがコンデンサＣに還流する２つの電流ループを
生じ、それぞれのエネルギーはコンデンサＣに蓄積され
て行く。

【０００５】その際、負荷Ｒの抵抗値がある程度高く、
負荷Ｒがエネルギーを消費すれば、負荷ＲのＬ分に蓄積
されたエネルギーが還流し、コンデンサＣに戻るエネル
ギーが減少するとともに、電源より取り込んだエネルギ
ーが負荷Ｒに消費されることとなり、コンデンサＣの電
圧は一定値に収束する。一方、高圧放電灯のような負荷
で、且つ始動直後のような場合は、前述のように、電流
を持続して流し続ける必要がある。この場合、電流値を
確保しようとすると、図３７の波形において、スイッチ
ング素子Ｑ１やＱ２がオンの状態である期間（すなわ
ち、オン・デューティー）をある程度確保する必要があ
る。

【０００６】しかし、この動作においてはスイッチング
素子Ｑ１やＱ２がオンの状態を確保すると、負荷のイン
ピーダンスが低く、エネルギーを消費しない為、負荷Ｒ
のＬ分に蓄積されたエネルギーがコンデンサＣへと還流
し戻ってしまい、スイッチング素子Ｑ１やＱ２がオンで
ある期間があるので電源よりコンデンサＣにエネルギー
を取り込み続ける状態となる。

【０００７】すなわち、負荷電流を確保することは、電
源１からのエネルギーの取り込みを続けることとなり、
それを消費せずコンデンサＣにエネルギーが蓄積され続
ける状態となり、コンデンサＣの電圧が上昇し続ける状
態（異常昇圧と称される状態）に陥る。このような状況
では、コンデンサやスイッチング素子の耐圧を大きくす
る必要があり、装置のコストを押し上げるとともに大型
化してしまう。

【０００８】

【課題を解決するための手段】本発明にあっては、上記
の課題を解決するために、交流電源を入力され少なくと
も１つのスイッチング素子と少なくとも１つの第１のイ
ンダクタとを備えた少なくとも１つの昇圧チョッパ回路
と、少なくとも１つのスイッチング素子と少なくとも１
つの第２のインダクタと負荷回路を含み、前記昇圧チョ
ッパ回路に平滑コンデンサを介して接続された少なくと
も１つの降圧チョッパ回路とを備え、前記昇圧チョッパ
回路のスイッチング素子と前記降圧チョッパ回路のスイ
ッチング素子を少なくとも１つ兼用し、昇圧動作時の電
流と降圧動作時の電流が前記兼用されているスイッチン
グ素子に互いに打ち消す方向に流れる期間を少なくとも
生ずるように動作させる制御回路を備え、負荷回路には
入力交流電圧と同期した交流電圧を印加する電源装置に
おいて、昇圧チョッパ回路における、電源からの入力端
と第１のインダクタとの直列回路を、実質的に導通した
前記兼用されたスイッチング素子により短絡して電源か
ら第１のインダクタにエネルギーを蓄積するように作用
するスイッチング素子の導通期間を、負荷抵抗の低下に
伴って減少させることを特徴とするものである。

【０００９】

【発明の実施の形態】

第１の実施例（請求項１） 図１は第１の実施例の回路図である。この回路において
は、交流電源１より入力された交流電圧が、電源装置２
により交流電源１と同期した矩形波電圧に電力変換され
て負荷３に印加されるものである。回路としては、昇圧
チョッパ回路４と降圧チョッパ回路５がコンデンサＣを
介して接続されている。したがって、コンデンサＣの電
圧は電源電圧の最大値及び負荷電圧の両者よりも高い。
両チョッパ回路４、５は、それぞれ少なくとも１つ以上
のスイッチング素子を含んで構成されており、尚且つ、
少なくとも１つのスイッチング素子をこの両回路４、５
が共有しているものである。

【００１０】動作としては、兼用されたスイッチング素
子Ｓが実質的に導通している期間に、昇圧チョッパ回路
の電流と降圧チョッパ回路の電流とが互いに打ち消す方
向にスイッチング素子Ｓに流れるように動作しており、
且つ、スイッチング素子Ｓが実質的に導通している期間
には交流電源１とインダクタＬ１をスイッチング素子Ｓ
が短絡し、インダクタＬ１にエネルギーを蓄積する動作
を行っている。そして、定常時よりも負荷３の抵抗分が
減少した場合には、定常時よりもスイッチング素子Ｓが
実質的に導通する期間を短くするように構成する。その
ときのインダクタＬ１に流れる電流ｉ１の波形を図２に
示す。

【００１１】このように入力端より電源のエネルギーを
吸い込み、出力端より負荷に供給するような電源装置に
おいては、回路部品や動作による電力損失と出力電力の
和は、入力電力に必ず−致するようにならなければなら
ない。しかし、負荷抵抗が減少して出力電力が減ったに
も関わらず、入力電力が定常時のままであれば内部の損
失が大きくなるか、どこかにエネルギーを蓄積し続けな
ければならなくなる。すなわち、コンデンサＣにエネル
ギーを蓄積し続ける必要がある。そのような場合、コン
デンサＣに蓄積されているエネルギーＰｃが増加し続
け、電圧が上昇し続ける異常昇圧と呼ばれる状態とな
る。

【００１２】そこで、本発明では、低負荷抵抗時には、
図２のように、兼用されているスイッチング素子Ｓが実
質的に導通する期間を短くすることで、電源１から装置
２内ヘのエネルギーの供給を減少させ、異常昇圧と呼ば
れる状態を回避するものである。以上のように構成する
ことにより、スイッチング素子には互いに打ち消し合う
電流が流れ、スイッチング素子の損失が少なくなり、回
路の効率を良くした状態にできる上、低負荷抵抗時の異
常昇圧現象を回避することができ、素子の耐圧などを低
くし、装置の価格を抑えることができる。

【００１３】第２の実施例（請求項２） 図３は第２の実施例の回路図である。この回路において
も第１の実施例と同様に、交流電源１より入力された交
流電圧が、電源装置２により交流電源１と同期した矩形
波電圧に電力変換されて負荷３に印加されるものであ
る。回路としては、昇圧チョッパ回路４と降圧チョッパ
回路５がコンデンサＣを介して接続されている。したが
って、コンデンサＣの電圧は電源電圧の最大値及び負荷
電圧の両者よりも高い。両チョッパ回路４、５は、それ
ぞれ少なくとも１つ以上のスイッチング素子を含んで構
成されており、尚且つ、少なくとも１つの外部制御可能
なスイッチング素子Ｓをこの両回路４、５が共有してい
るものである。

【００１４】動作としては、兼用されたスイッチング素
子Ｓが実質的に導通している期間に、昇圧チョッパ回路
の電流と降圧チョッパ回路の電流とが互いに打ち消す方
向にスイッチング素子Ｓに流れるように動作しており、
且つ、スイッチング素子Ｓが実質的に導通している期間
には交流電源１とインダクタＬ１をスイッチング素子Ｓ
が短絡し、インダクタＬ１にエネルギーを蓄積する動作
を行っている。そして、定常時よりも負荷３の抵抗分が
減少した場合には、定常時よりもスイッチング素子Ｓを
制御している制御信号のオン期間を変化させてスイッチ
ング素子Ｓが導通する期間を短くするように構成する。
そのときのインダクタＬ１に流れる電流の波形を図２に
示す。

【００１５】この回路でも第１の実施例と同様に、低負
荷抵抗時は兼用されているスイッチング素子Ｓの制御信
号を変化させ、図２のように、スイッチング素子Ｓが導
通する期間を短くすることで、電源１から装置２内への
エネルギーの供給を減少させ、異常昇圧と呼ばれる状態
を回避することができる。また、このスイッチング動作
がスイッチング周期の中に含まれておれば効果が得られ
るのであって、この他に、他のスイッチング状態、例え
ばすべてのスイッチング素子がオフであるような状態が
含まれていても一向に構わない。

【００１６】以上のように構成することにより、スイッ
チング素子には互いに打ち消し合う電流が流れ、スイッ
チング素子の損失が少なくなり、回路の効率を良くした
状態にできる上、低負荷抵抗時の異常昇圧現象を回避す
ることができ、素子の耐圧などを低くし、装置の価格を
抑えることができる。

【００１７】第３の実施例（請求項３） 図４は第３の実施例の回路図である。この回路において
も第１の実施例と同様に、交流電源１より入力された交
流電圧が、電源装置２により交流電源１と同期した矩形
波電圧に電力変換されて負荷３に印加されるものであ
る。回路としては、昇圧チョッパ回路４と降圧チョッパ
回路５がコンデンサＣを介して接続されている。したが
って、コンデンサＣの電圧は電源電圧の最大値及び負荷
電圧の両者よりも高い。両チョッパ回路４、５は、それ
ぞれ少なくとも１つ以上のスイッチング素子を含んで構
成されており、尚且つ、少なくとも１つのスイッチング
素子Ｓをこの両回路４、５が共有しているものである。
この場合、スイッチング素子Ｓとしては図５に示すよう
な特性を持つダイオードや、ＭＯＳ−ＦＥＴ等のダイオ
ードなどが含まれる素子で良い。

【００１８】動作としては、図６に示すように、降圧チ
ョッパ回路においてインダクタＬ２のエネルギーを負荷
３及びコンデンサＣに供給する電流ループ１０が生じ、
そのループを形成する際に、兼用されているスイッチン
グ素子Ｓを実質的に導通せしめ、その作用により交流電
源１とインダクタＬ１を短絡させ、インダクタＬ１にエ
ネルギーを蓄積する電流ループＢを生じる、昇圧チョッ
パ回路の動作を行っている。その際、各電流はスイッチ
ング素子Ｓにおいて、昇圧チョッパ回路の電流ＩＬｉと
降圧チョッパ回路の電流ＩＬｏとが互いに打ち消す方向
に流れるようになっている。

【００１９】そして、定常時よりも負荷３の抵抗分が減
少した場合には、降圧チョッパ回路の動作を変化させ、
降圧チョッパ回路の電流ループＡが、スイッチング素子
Ｓを導通せしめる時点の電流値を定常時よりも小さくな
るように動作させ、その作用によりスイッチング素子Ｓ
が実質的に導通する期間を短くするように構成する。

【００２０】そのときの各部の波形を図７に示す。ＩＬ
ｏは降圧チョッパ回路の動作により初期値ｉ０を持ち、
次第に減少し、ＩＬｉはスイッチング素子Ｓが導通する
ことで次第に増加していく。そして、ＩＬｏとＩＬｉが
同じ電流値となったときに、スイッチング素子Ｓ（この
場合ダイオード）は遮断し、スイッチング素子Ｓを含ま
ない電流ループを形成し、ＩＬｏ＝ＩＬｉの状態を維持
したまま、次第に減少していく。その際、ＩＬｏの初期
値をｉ０’のように小さくすることで、ＩＬｏ＝ＩＬｉ
となるまでの時間が短くなり、電源からインダクタＬ１
に蓄積されるエネルギーが小さくなり、電源１から装置
２に流入するエネルギーの量を減らすことができ、異常
昇圧状態を回避することができる。

【００２１】また、このスイッチング動作がスイッチン
グ周期の中に含まれておれば効果が得られるのであっ
て、この他に、他のスイッチング状態、例えばすべての
スイッチング素子がオフであるような状態が含まれてい
ても一向に構わない。以上のように構成することによ
り、スイッチング素子には互いに打ち消し合う電流が流
れ、スイッチング素子の損失が少なくなり、回路の効率
を良くした状態にできる上、低負荷抵抗時の異常昇圧現
象を回避することができ、素子の耐圧などを低くし、装
置の価格を抑えることができる。

【００２２】第４の実施例（請求項４） 図８は第４の実施例の回路図である。この回路において
も第１の実施例と同様に、交流電源１より入力された交
流電圧が、電源装置２により交流電源１と同期した矩形
波電圧に電力変換されて負荷３に印加されるものであ
る。回路としては、昇圧チョッパ回路４と降圧チョッパ
回路５がコンデンサＣを介して接続されている。したが
って、コンデンサＣの電圧は電源電圧の最大値及び負荷
電圧の両者よりも高い。両チョッパ回路４、５は、それ
ぞれ少なくとも１つ以上のスイッチング素子を含んで構
成されており、尚且つ、少なくとも１つの外部制御可能
なスイッチング素子Ｓをこの両回路４、５が共有してい
るものである。この場合、スイッチング素子Ｓとして
は、ＭＯＳ−ＦＥＴ等のダイオードなどが含まれる素子
でも良い。

【００２３】動作としては、図９に示すように、降圧チ
ョッパ回路においてインダクタＬ２のエネルギーをコン
デンサＣに供給する電流ループＡが生じ、そのループを
形成する際に、兼用されているスイッチング素子Ｓを実
質的に導通せしめ、その作用により交流電源１とインダ
クタＬ１を短絡させ、インダクタにエネルギーを蓄積す
る電流ループＢを生じる、昇圧チョッパ回路の動作を行
っている。その際、各電流はスイッチング素子Ｓにおい
て、昇圧チョッパ回路の電流と降圧チョッパ回路の電流
とが互いに打ち消す方向に流れるようになっている。

【００２４】そして、定常時よりも負荷３の抵抗分が減
少した場合には降圧チョッパ回路の動作を変化させ、降
圧チョッパ回路の電流ループＡが、スイッチング素子Ｓ
を導通せしめる時点の電流値を定常時よりも小さくなる
ように動作させ、その作用によりスイッチング素子Ｓが
実質的に導通する期間を短くするように構成する。

【００２５】そのときの各部の波形を図７に示す。ＩＬ
ｏは降圧チョッパ回路の動作により初期値ｉ０を持ち、
次第に減少し、ＩＬｉはスイッチング素子Ｓが導通する
ことで次第に増加していく。そして、ＩＬｏとＩＬｉが
同じ電流値となったときに、スイッチング素子Ｓ（この
場合ダイオード）は遮断し、スイッチング素子Ｓを含ま
ない電流ループを形成し、ＩＬｏ＝ＩＬｉの状態を維持
したまま、次第に減少していく。

【００２６】その際、ＩＬｏの初期値を低負荷抵抗時に
はｉ０’のように小さくすることで、ＩＬｏ＝ＩＬｉと
なるまでの時間が短くなり、電源１からインダクタＬ１
に蓄積されるエネルギーが小さくなり、電源１から装置
２に流入するエネルギーの量を減らすことができ、異常
昇圧状態を回避することができる。また、このスイッチ
ング動作がスイッチング周期の中に含まれておれば効果
が得られるのであって、この他に、他のスイッチング状
態、例えばすべてのスイッチング素子がオフであるよう
な状態が含まれていても一向に構わない。

【００２７】以上のように構成することにより、スイッ
チング素子には互いに打ち消し合う電流が流れ、スイッ
チング素子の損失が少なくなり、回路の効率を良くした
状態にできる上、低負荷抵抗時の異常昇圧現象を回避す
ることができ、素子の耐圧などを低くし、装置の価格を
抑えることができる。

【００２８】第５の実施例（請求項５） 第５の実施例の回路図は図３と同じである。この回路に
おいても第１の実施例と同様に、交流電源１より入力さ
れた交流電圧が、電源装置２により交流電源１と同期し
た矩形波電圧に電力変換されて負荷３に印加されるもの
である。回路としては、昇圧チョッパ回路４と降圧チョ
ッパ回路５がコンデンサＣを介して接続されている。し
たがって、コンデンサＣの電圧は電源電圧の最大値及び
負荷電圧の両者よりも高い。両チョッパ回路４、５は、
それぞれ少なくとも１つ以上のスイッチング素子を含ん
で構成されており、尚且つ、少なくとも１つのスイッチ
ング素子をこの両回路４、５が共有しているものであ
る。この場合、スイッチング素子としては図５に示すよ
うな特性を持つダイオードや、ＭＯＳ−ＦＥＴ等のダイ
オードなどが含まれる素子でも良い。

【００２９】動作としては、図１０に示すように、ま
ず、降圧チョッパ回路において共用していないスイッチ
ング素子を動作させてコンデンサＣのエネルギーを負荷
３とインダクタＬ２に供給するループＡ’を発生させ
る。なお、この期間には負荷３に流れる電流値を調整す
る働きがある。そして、ループＡ’を形成していたスイ
ッチング素子の状態を変化させ、図６に示すように、イ
ンダクタＬ２のエネルギーを負荷３及びコンデンサＣに
供給する電流ループＡを発生させ、兼用されているスイ
ッチング素子Ｓを実質的に導通せしめ、その作用により
交流電源１とインダクタＬ１を短絡させ、インダクタＬ
１にエネルギーを蓄積する電流ループＢを生じる、昇圧
チョッパ回路の動作を行っている。その際、各電流はス
イッチング素子Ｓにおいて、昇圧チョッパ回路の電流Ｉ
Ｌｉと降圧チョッパ回路の電流ＩＬｏとが互いに打ち消
す方向に流れるようになっている。

【００３０】そして、定常時よりも負荷３の抵抗分が減
少した場合には、降圧チョッパ回路の動作を変化させ、
図１０の電流ループＡ’の値が小さい内に、図６の電流
ループＡを形成するように動作させ、その作用によりス
イッチング素子Ｓが実質的に導通する期間を短くするよ
うに構成する。

【００３１】降圧チョッパ回路の電流ループＡ’を形成
する動作により、スイッチング素子Ｓを導通せしめる時
点ではＩＬｏは上述の第４の実施例と同様に初期値ｉ０
を持ち、その後次第に減少し、ＩＬｉはスイッチング素
子Ｓが導通することで次第に増加していく。そして、Ｉ
ＬｏとＩＬｉが同じ電流値となったときに、スイッチン
グ素子Ｓ（この場合ダイオード）は遮断し、スイッチン
グ素子Ｓを含まない電流ループを形成し、ＩＬｏ＝ＩＬ
ｉの状態を維持したまま、次第に減少していく。

【００３２】そのときのインダクタＬ２の電流波形を図
１１に示す。図中、Ｔ１は図１０の電流ループＡ’が形
成されている期間、Ｔ２は図６の電流ループＡとＢが形
成されている期間の電流ＩＬｏの波形である。その際、
ＩＬｏの初期値ｉ０を小さくすることで、ＩＬｏ＝ＩＬ
ｉとなるまでの時間が短くなり、すなわち、電源１から
インダクタＬ１に蓄積するエネルギ−が小さくなり、電
源１から装置２に流入するエネルギーの量を減らすこと
ができ、異常昇圧状態を回避することができる。

【００３３】また、このスイッチング動作がスイッチン
グ周期の中に含まれておれば効果が得られるのであっ
て、この他に、他のスイッチング状態、例えばすべての
スイッチング素子がオフであるような状態が含まれてい
ても一向に構わない。以上のように構成することによ
り、スイッチング素子には互いに打ち消し合う電流が流
れ、スイッチング素子の損失が少なくなり、回路の効率
を良くした状態にできる上、低負荷抵抗時の異常昇圧現
象を回避することができ、素子の耐圧などを低くし、装
置の価格を抑えることができる。

【００３４】第６の実施例（請求項６） 第６の実施例の回路図も図３と同じである。この回路に
おいても第１の実施例と同様に、交流電源１より入力さ
れた交流電圧が、電源装置２により交流電源１と同期し
た矩形波電圧に電力変換されて負荷３に印加されるもの
である。回路としては、昇圧チョッパ回路４と降圧チョ
ッパ回路５がコンデンサＣを介して接続されている。し
たがって、コンデンサＣの電圧は電源電圧の最大値及び
負荷電圧の両者よりも高い。両チョッパ回路４、５は、
それぞれ少なくとも１つ以上のスイッチング素子を含ん
で構成されており、尚且つ、少なくとも１つのスイッチ
ング素子をこの両回路４、５が共有しているものであ
る。この場合、スイッチング素子としては図５に示すよ
うな特性を持つダイオードや、ＭＯＳ−ＦＥＴ等のダイ
オードなどが含まれる素子でも良い。

【００３５】動作としては、まず、第５の実施例と同様
に、図１０に示すように、降圧チョッパ回路において共
用していないスイッチング素子を動作させてコンデンサ
Ｃのエネルギーを負荷３とインダクタＬ２に供給するル
ープＡ’を発生させる。なお、この期間には負荷３に流
れる電流値を調整する働きがある。次に、ループＡ’を
形成していたスイッチング素子の状態を変化させ、図１
２に示すように、インダクタＬ２のエネルギーを負荷３
に供給する電流ループＡ”を発生させ、そのループでイ
ンダクタＬ２のエネルギーを負荷３に供給し、その後、
再度兼用されていないＳＷの状態を変化させ、図６に示
すように、インダクタＬ２のエネルギーを負荷３及びコ
ンデンサＣに供給する電流ループＡを発生させ、兼用さ
れているスイッチング素子Ｓを実質的に導通せしめ、そ
の作用により交流電源１とインダクタＬ１を短絡させ、
インダクタＬ１にエネルギーを蓄積する電流ループＢを
生じる、昇圧チョッパ回路の動作を行っている。その
際、各電流はスイッチング素子Ｓにおいて、昇圧チョッ
パ回路の電流ＩＬｉと降圧チョッパ回路の電流ＩＬｏと
が互いに打ち消す方向に流れるようになっている。

【００３６】そして、定常時よりも負荷３の抵抗分が減
少した場合には、降圧チョッパ回路の動作を変化させ、
図１２に示す電流ループＡ”を形成する期間を長くし
て、インダクタＬ２のエネルギーを負荷３に消費させ、
電流ループＡ”の値が小さくなってから図６に示す電流
ループＡを形成するように動作させ、その作用によりス
イッチング素子Ｓが実質的に導通する期間を短くするよ
うに構成する。

【００３７】その際、降圧チョッパ回路の電流ループ
Ａ”を形成する動作（図１２参照）により、スイッチン
グ素子Ｓを導通せしめる時点ではＩＬｏは初期値ｉ０を
持ち、図６のループＡを形成した後、次第に減少し、Ｉ
Ｌｉはスイッチング素子Ｓが導通することで次第に増加
していく。そして、ＩＬｏとＩＬｉが同じ電流値となっ
たときに、スイッチング素子Ｓ（この場合ダイオード）
は遮断し、スイッチング素子Ｓを含まない電流ループを
形成し、ＩＬｏ＝ＩＬｉの状態を維持したまま、次第に
減少していく。

【００３８】そのときのインダクタＬ２の電流波形を図
１３に示す。図中、Ｔ１は図１０の電流ループＡ’が形
成されている期間、図１２の電流ループＡ”が形成され
ている期間、Ｔ３は図６の電流ループＡとＢが形成され
ている期間の電流ＩＬｏの波形である。負荷低抵抗時に
は、ＩＬｏの初期値ｉ０を小さくすることで、ＩＬｏ＝
ＩＬｉとなるまでの時間が短くなり、すなわち、電源１
からインダクタＬ１に蓄積されるエネルギーが小さくな
り、電源１から装置２に流入するエネルギーの量を減ら
すことができ、異常昇圧状態を回避することができる。

【００３９】また、このスイッチング動作がスイッチン
グ周期の中に含まれておれば効果が得られるのであっ
て、この他に、他のスイッチング状態、例えばすべての
スイッチング素子がオフであるような状態が含まれてい
ても一向に構わない。以上のように構成することによ
り、スイッチング素子には互いに打ち消し合う電流が流
れ、スイッチング素子の損失が少なくなり、回路の効率
を良くした状態にできる上、低負荷抵抗時の異常昇圧現
象を回避することができ、素子の耐圧などを低くし、装
置の価格を抑えることができる。

【００４０】第７の実施例（請求項７） 第７の実施例の回路図も図３と同じである。この回路に
おいても第１の実施例と同様に、交流電源１より入力さ
れた交流電圧が、電源装置２により交流電源１と同期し
た矩形波電圧に電力変換されて負荷３に印加されるもの
である。回路としては、昇圧チョッパ回路４と降圧チョ
ッパ回路５がコンデンサＣを介して接続されている。し
たがって、コンデンサＣの電圧は電源電圧の最大値及び
負荷電圧の両者よりも高い。両チョッパ回路４、５は、
それぞれ少なくとも１つ以上のスイッチング素子を含ん
で構成されており、尚且つ、少なくとも１つのスイッチ
ング素子をこの両回路４、５が共有しているものであ
る。この場合、スイッチング素子としては図５に示すよ
うな特性を持つダイオードや、ＭＯＳ−ＦＥＴ等のダイ
オードなどが含まれる素子でも良い。

【００４１】動作としては、まず、第５の実施例と同様
に、図１０に示すように、降圧チョッパ回路において共
用していないスイッチング素子を動作させてコンデンサ
Ｃのエネルギーを負荷３とインダクタＬ２に供給するル
ープＡ’を発生させた後、図１４に示すように、インダ
クタＬ２のエネルギーを負荷３に供給する電流ループＡ
を発生させ、兼用されているスイッチング素子Ｓを実質
的に導通せしめ、その作用により交流電源１とインダク
タＬ１を短絡させ、インダクタＬ１にエネルギーを蓄積
する電流ループＢを生じる、昇圧チョッパ回路の動作を
行っている。その際、各電流はスイッチング素子Ｓにお
いて、昇圧チョッパ回路の電流ＩＬｉと降圧チョッパ回
路の電流ＩＬｏとが互いに打ち消す方向に流れるように
なっている。

【００４２】そして、定常時よりも負荷３の抵抗分が減
少した場合には、降圧チョッパ回路の動作を変化させ、
図１０の電流ループＡ’を形成する期間を短くして、イ
ンダクタＬ２に蓄積されるエネルギーが少ない内に図１
４に示す電流ループＡを形成するように動作させ、その
作用によりスイッチング素子Ｓが実質的に導通する期間
を短くするように構成する。

【００４３】その際、降圧チョッパ回路の電流ループ
Ａ’を形成する動作（図１０参照）によりスイッチング
素子Ｓを導通せしめる時点ではＩＬｏは初期値ｉ０を持
ち、図１４の電流ループＡを形成した後、次第に減少
し、ＩＬｉはスイッチング素子Ｓが導通することで次第
に増加していく。そして、ＩＬｏとＩＬｉが同じ電流値
となったときに、スイッチング素子Ｓ（この場合ダイオ
ード）は遮断し、スイッチング素子Ｓを含まない電流ル
ープを形成し、ＩＬｏ＝ＩＬｉの状態を維持したまま、
次第に減少していく。

【００４４】そのときのインダクタＬ２の電流波形を図
１１に示す。図中、Ｔ１は図１０の電流ループＡ’が形
成されている期間、Ｔ２は図１４の電流ループＡとＢが
形成されている期間の電流ＩＬｏの波形である。負荷低
抵抗時には、ＩＬｏの初期値ｉ０を小さくすることで、
ＩＬｏ＝ＩＬｉとなるまでの時間が短くなり、すなわ
ち、電源１からインダクタＬ１に蓄積されるエネルギー
が小さくなり、電源１から装置２に流入するエネルギー
の量を減らすことができ、異常昇圧状態を回避すること
ができる。

【００４５】また、このスイッチング動作がスイッチン
グ周期の中に含まれておれば効果が得られるのであっ
て、この他に、他のスイッチング状態、例えばすべての
スイッチング素子がオフであるような状態が含まれてい
ても一向に構わない。以上のように構成することによ
り、スイッチング素子には互いに打ち消し合う電流が流
れ、スイッチング素子の損失が少なくなり、回路の効率
を良くした状態にできる上、低負荷抵抗時の異常昇圧現
象を回避することができ、素子の耐圧などを低くし、装
置の価格を抑えることができる。

【００４６】第８の実施例（請求項８） 第８の実施例の回路図も図３と同じである。この回路に
おいても第１の実施例と同様に、交流電源１より入力さ
れた交流電圧が、電源装置２により交流電源１と同期し
た矩形波電圧に電力変換されて負荷３に印加されるもの
である。回路としては、昇圧チョッパ回路４と降圧チョ
ッパ回路５がコンデンサＣを介して接続されている。し
たがって、コンデンサＣの電圧は電源電圧の最大値及び
負荷電圧の両者よりも高い。両チョッパ回路４、５は、
それぞれ少なくとも１つ以上のスイッチング素子を含ん
で構成されており、尚且つ、少なくとも１つのスイッチ
ング素子をこの両回路４、５が共有しているものであ
る。この場合、スイッチング素子としては図５に示すよ
うな特性を持つダイオードや、ＭＯＳ−ＦＥＴ等のダイ
オードなどが含まれる素子でも良い。

【００４７】動作としては、まず、第５の実施例と同様
に、図１０に示すように、降圧チョッパ回路において共
用していないスイッチング素子を動作させてコンデンサ
Ｃのエネルギーを負荷３とインダクタＬ２に供給するル
ープＡ’を発生させる。なお、この期間には負荷３に流
れる電流値を調整する働きがある。次に、ループＡ’を
形成していたスイッチング素子の状態を変化させ、図１
２に示すように、インダクタＬ２のエネルギーを負荷３
に供給する電流ループＡ”を発生させ、そのループでイ
ンダクタＬ２のエネルギーを負荷３に供給し、その後、
再度兼用されていないＳＷの状態を変化させ、図１４に
示すように、インダクタＬ２のエネルギーを負荷３に供
給する電流ループＡを発生させ、兼用されているスイッ
チング素子Ｓを実質的に導通せしめ、その作用により交
流電源１とインダクタＬ１を短絡させ、インダクタＬ１
にエネルギーを蓄積する電流ループＢを生じる、昇圧チ
ョッパ回路の動作を行っている。その際、各電流はスイ
ッチング素子Ｓにおいて、昇圧チョッパ回路の電流ＩＬ
ｉと降圧チョッパ回路の電流ＩＬｏとが互いに打ち消す
方向に流れるようになっている。

【００４８】そして、定常時よりも負荷３の抵抗分が減
少した場合には降圧チョッパ回路の動作を変化させ、図
１２に示す電流ループＡ”を形成する期間を長くして、
インダクタＬ２のエネルギーを負荷３に消費させ、電流
ループＡ”の値が小さくなってから電流ループＡを形成
するように動作させ、その作用によりスイッチング素子
Ｓが実質的に導通する期間を短くするように構成する。

【００４９】その際、ＩＬｏは降圧チョッパ回路の電流
ループＡ”を形成する動作（図１２参照）により、スイ
ッチング素子Ｓを導通せしめる時点では初期値ｉ０を持
ち、図１４のループＡを形成した後、次第に減少し、Ｉ
Ｌｉはスイッチング素子Ｓが導通することで次第に増加
していく。そして、ＩＬｏとＩＬｉが同じ電流値となっ
たときに、スイッチング素子Ｓ（この場合ダイオード）
は遮断し、スイッチング素子Ｓを含まない電流ループを
形成し、ＩＬｏ＝ＩＬｉの状態を維持したまま、次第に
減少していく。

【００５０】そのときのインダクタＬ２の電流波形を図
１３に示す。図中、Ｔ１は図１０の電流ループＡ’が形
成されている期間、図１２の電流ループＡ”が形成され
ている期間、Ｔ３は図１４の電流ループＡとＢが形成さ
れている期間の電流ＩＬｏの波形である。負荷低抵抗時
には、ＩＬｏの初期値ｉ０を小さくすることで、ＩＬｏ
＝ＩＬｉとなるまでの時間が短くなり、すなわち、電源
１からインダクタＬ１に蓄積されるエネルギーが小さく
なり、電源１から装置２に流入するエネルギーの量を減
らすことができ、異常昇圧状態を回避することができ
る。

【００５１】また、このスイッチング動作がスイッチン
グ周期の中に含まれておれば効果が得られるのであっ
て、この他に、他のスイッチング状態、例えばすべての
スイッチング素子がオフであるような状態が含まれてい
ても一向に構わない。以上のように構成することによ
り、スイッチング素子には互いに打ち消し合う電流が流
れ、スイッチング素子の損失が少なくなり、回路の効率
を良くした状態にできる上、低負荷抵抗時の異常昇圧現
象を回避することができ、素子の耐圧などを低くし、装
置の価格を抑えることができる。

【００５２】第９の実施例（請求項９） 図１５は第９の実施例の詳細な回路図である。この電源
装置は、逆方向通電要素Ｄ１，Ｄ２をそれぞれ並列に備
える第１及び第２のスイッチング素子Ｑ１，Ｑ２を順方
向が一致するように直列に接続した回路と、逆方向通電
要素Ｄ３，Ｄ４をそれぞれ並列に備える第３及び第４の
スイッチング素子Ｑ３，Ｑ４を順方向が一致するように
直列に接続した回路とを同じ極性でコンデンサＣと並列
に接続し、２つの整流素子Ｄ５，Ｄ６を直列に接続した
回路を前記コンデンサＣに対して逆極性となるように並
列接続し、前記２つの整流素子Ｄ５，Ｄ６の接続点と第
１及び第２のスイッチング素子Ｑ１，Ｑ２の接続点との
間に、交流電源１と第１のインダクタＬ１の直列回路を
接続し、前記第１及び第２のスイッチング素子Ｑ１，Ｑ
２の接続点と第３及び第４のスイッチング素子Ｑ３，Ｑ
４の接続点との間に、負荷回路３と第２のインダクタＬ
２の直列回路を接続した回路構成を備え、制御回路の作
用により、交流電源１の前記２つの整流素子Ｄ５，Ｄ６
の接続点側の極性が正（図１６）のときは、図１６
（ａ）のように、第２と第３のスイッチング素子Ｑ２，
Ｑ３をＯＮし、第１と第４のスイッチング素子Ｑ１，Ｑ
４をＯＦＦさせる第１の制御期間の後、図１６（ｂ）の
ように、第１と第３のスイッチング素子Ｑ１，Ｑ３をＯ
Ｎし、第２と第４のスイッチング素子Ｑ２，Ｑ４をＯＦ
Ｆさせる第２の制御期間を少なくとも含むスイッチング
周期の動作を行い、交流電源１の前記２つの整流素子Ｄ
５，Ｄ６の接続点側の極性が負（図１７）のときは、図
１７（ａ）のように、第１と第４のスイッチング素子Ｑ
１，Ｑ４をＯＮし、第２と第３のスイッチング素子Ｑ
２，Ｑ３をＯＦＦさせる第３の制御期間の後、図１７
（ｂ）のように、第２と第４のスイッチング素子Ｑ２，
Ｑ４をＯＮし、第１と第３のスイッチング素子Ｑ１，Ｑ
３をＯＦＦさせる第４の制御期間を少なくとも含むスイ
ッチング周期の動作を行う電源装置において、負荷抵抗
の低下に伴って、第２と第４の制御期間を短くするもの
である。

【００５３】この実施例の場合、兼用されているスイッ
チング素子はＱ１、Ｑ２である。この第９の実施例は一
例であり、回路構成が異なっても構わない。また、スイ
ッチング素子Ｑ１〜Ｑ４及びダイオードＤ１〜Ｄ４の並
列接続の部分はＭＯＳ−ＦＥＴ等に置き換えてもなんら
問題はない。図１６は電源の極性が正極性のとき（整流
素子Ｄ５、Ｄ６の接続点側が正極である場合）のスイッ
チング動作であり、図１７は電源の極性が負極性のとき
（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）の
スイッチング動作を示しており、図（ａ），（ｂ），
（ｃ）の順に動作する。

【００５４】図１８は電源の極性が正極性のとき（整流
素子Ｄ５、Ｄ６の接続点側が正極である場合）の駆動信
号の波形を定常負荷時と低抵抗負荷時について示してお
り、図１９は電源の極性が負極性のとき（整流素子Ｄ
５、Ｄ６の接続点側が負極である場合）の駆動信号の波
形を定常負荷時と低抵抗負荷時について示している。ま
た、図１６、１７のそれぞれ（ａ）は図１８、図１９の
Ｔ１の期間のＳＷ状態、図１６、１７のそれぞれ（ｂ）
は図１８、図１９のＴ２の期間のＳＷ状態、図１６、１
７のそれぞれ（ｃ）は図１８、図１９のＴ３の期間のＳ
Ｗ状態を示している。入力電力は図１８、図１９のＴ２
のＳＷの期間を調整して行う。この負荷状態が異なると
きの駆動信号の切り替え方法は、ある特定の負荷抵抗値
を境に切り替えても、徐々に変化させても構わない。こ
の実施例は前述の実施例２の回路をより具体的に示した
もので、作用等はまったく同様で、兼用されたスイッチ
ング素子の導通期間を制御して異常昇圧を防止すること
ができる。

【００５５】第１０の実施例（請求項１０） 実施例１０の回路構成は図１５と同じである。本実施例
では、交流電源１の整流素子Ｄ５，Ｄ６の接続点側の極
性が正（図２０）のときは、図２０（ａ）のように、第
２と第３のスイッチング素子Ｑ２，Ｑ３をＯＮし、第１
と第４のスイッチング素子Ｑ１，Ｑ４をＯＦＦさせる第
１の制御期間の後、図２０（ｂ）のように、すべてのス
イッチング素子Ｑ１〜Ｑ４をＯＦＦさせる第２の制御期
間を少なくとも含むスイッチング周期の動作を行い、交
流電源１の前記２つの整流素子の接続点側の極性が負
（図２１）のときは、図２１（ａ）のように、第１と第
４のスイッチング素子Ｑ１，Ｑ４をＯＮし、第２と第３
のスイッチング素子Ｑ２，Ｑ３をＯＦＦさせる第３の制
御期間の後、図２１（ｂ）のように、すべてのスイッチ
ング素子Ｑ１〜Ｑ４をＯＦＦさせる第４の制御期間を少
なくとも含むスイッチング周期の動作を行う電源装置に
おいて、負荷抵抗の低下に伴って、第１と第３の制御期
間を短くするものである。

【００５６】図２０は電源の極性が正極性のとき（整流
素子Ｄ５、Ｄ６の接続点側が正極である場合）のスイッ
チング動作であり、図２１は電源の極性が負極性のとき
（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）の
スイッチング動作を示しており、図（ａ），（ｂ）の順
に動作する。図２２は電源の極性が正極性のとき（整流
素子Ｄ５、Ｄ６の接続点側が正極である場合）の駆動信
号の波形を定常負荷時と低抵抗負荷時について示してお
り、図２３は電源の極性が負極性のとき（整流素子Ｄ
５、Ｄ６の接続点側が負極である場合）の駆動信号の波
形を定常負荷時と低抵抗負荷時について示している。

【００５７】また、図２０、２１のそれぞれ（ａ）は図
２２、図２３のＴ１の期間のＳＷ状態、図２０、２１の
それぞれ（ｂ）は図２２、図２３のＴ２の期間のＳＷ状
態を示している。入力電力は図２２、図２３のＴ１のＳ
Ｗの期間を調整して行う。この負荷状態が異なるときの
駆動信号の切り替え方法は、ある特定の負荷抵抗値を境
に切り替えても、徐々に変化させても構わない。この実
施例は前述の実施例５の回路をより具体的に示したもの
で、作用等はまったく同様で、兼用されたスイッチング
素子の導通期間を制御して異常昇圧を防止することがで
きる。

【００５８】第１１の実施例（請求項１１） 実施例１１の回路構成は図１５と同じである。本実施例
では、交流電源１の前記２つの整流素子Ｄ５，Ｄ６の接
続点側の極性が正（図２４）のときは、図２４（ａ）の
ように、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯ
Ｎし、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＦ
Ｆさせる第１の制御期間の後、図２４（ｂ）のように、
第２のスイッチング素子Ｑ２をＯＮし、第１、第３、第
４のスイッチング素子Ｑ１，Ｑ３，Ｑ４をＯＦＦさせる
第２の制御期間を設け、その後、図２４（ｃ）のよう
に、すべてのスイッチング素子Ｑ１〜Ｑ４をＯＦＦさせ
る第３の制御期間を少なくとも含むスイッチング周期の
動作を行い、交流電源１の前記２つの整流素子Ｄ５，Ｄ
６の接続点側の極性が負（図２５）のときは、図２５
（ａ）のように、第１と第４のスイッチング素子Ｑ１，
Ｑ４をＯＮし、第２と第３のスイッチング素子Ｑ２，Ｑ
３をＯＦＦさせる第４の制御期間の後、図２５（ｂ）の
ように、第１のスイッチング素子Ｑ１をＯＮし、第２、
第３、第４のスイッチング素子Ｑ２，Ｑ３，Ｑ４をＯＦ
Ｆさせる第５の制御期間を設け、その後、図２５（ｃ）
のように、すべてのスイッチング素子Ｑ１〜Ｑ４をＯＦ
Ｆさせる第６の制御期間を少なくとも含むスイッチング
周期の動作を行う電源装置において、負荷抵抗の低下に
伴って、第２と第５の制御期間を短くするものである。

【００５９】図２４は電源の極性が正極性のとき（整流
素子Ｄ５、Ｄ６の接続点側が正極である場合）のスイッ
チング動作であり、図２５は電源の極性が負極性のとき
（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）の
スイッチング動作を示しており、図（ａ），（ｂ），
（ｃ）の順に動作する。図２６は電源の極性が正極性の
とき（整流素子Ｄ５、Ｄ６の接続点側が正極である場
合）の駆動信号の波形を定常負荷時と低抵抗負荷時につ
いて示しており、図２７は電源の極性が負極性のとき
（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）の
駆動信号の波形を定常負荷時と低抵抗負荷時について示
している。

【００６０】また、図２４、図２５のそれぞれ（ａ）は
図２６、図２７のＴ１の期間のＳＷ状態、図２４、図２
５のそれぞれ（ｂ）は図２６、図２７のＴ２の期間のＳ
Ｗ状態、図２４、図２５のそれぞれ（ｃ）は図２６、図
２７のＴ３の期間のＳＷ状態を示している。入力電力は
図２６、図２７のＴ２のＳＷの期間を調整して行う。こ
の負荷状態が異なるときの駆動信号の切り替え方法は、
ある特定の負荷抵抗値を境に切り替えても、徐々に変化
させても構わない。この実施例は前述の実施例６の回路
をより具体的に示したもので、作用等はまったく同様
で、兼用されたスイッチング素子の導通期間を制御して
異常昇圧を防止することができる。

【００６１】第１２の実施例（請求項１２） 実施例１２の回路構成は図１５と同じである。本実施例
では、交流電源１の前記２つの整流素子Ｄ５，Ｄ６の接
続点側の極性が正（図２８）のときは、図２８（ａ）の
ように、第２と第３のスイッチング素子Ｑ２，Ｑ３をＯ
Ｎし、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＦ
Ｆさせる第１の制御期間の後、図２８（ｂ）のように、
第３のスイッチング素子Ｑ３をＯＮし、第１、第２、第
４のスイッチング素子Ｑ１，Ｑ２，Ｑ４をＯＦＦさせる
第２の制御期間を少なくとも含むスイッチング周期の動
作を行い、交流電源１の前記２つの整流素子Ｄ５，Ｄ６
の接続点側の極性が負（図２９）のときは、図２９
（ａ）のように、第１と第４のスイッチング素子Ｑ１，
Ｑ４をＯＮし、第２と第３のスイッチング素子Ｑ２，Ｑ
３をＯＦＦさせる第３の制御期間の後、図２９（ｂ）の
ように、第４のスイッチング素子Ｑ４をＯＮし、第１、
第２、第３のスイッチング素子Ｑ１，Ｑ２，Ｑ３をＯＦ
Ｆさせる第４の制御期間を少なくとも含むスイッチング
周期の動作を行う電源装置において、負荷抵抗の低下に
伴って、第１と第３の制御期間を短くするものである。

【００６２】図２８は電源の極性が正極性のとき（整流
素子Ｄ５、Ｄ６の接続点側が正極である場合）のスイッ
チング動作であり、図２９は電源の極性が負極性のとき
（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）の
スイッチング動作を示しており、図（ａ），（ｂ），
（ｃ）の順に動作する。図３０は電源の極性が正極性の
とき（整流素子Ｄ５、Ｄ６の接続点側が正極である場
合）の駆動信号の波形を定常負荷時と低抵抗負荷時につ
いて示しており、図３１は電源の極性が負極性のとき
（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）の
駆動信号の波形を定常負荷時と低抵抗負荷時について示
している。

【００６３】また、図２８、図２９のそれぞれ（ａ）は
図３０、図３１のＴ１の期間のＳＷ状態、図２８、図２
９のそれぞれ（ｂ）は図３０、図３１のＴ２の期間のＳ
Ｗ状態、図２８、図２９のそれぞれ（ｃ）は図３０、図
３１のＴ３の期間のＳＷ状態を示している。入力電力は
図３０、図３１のＴ１のＳＷの期間を調整して行う。こ
の負荷状態が異なるときの駆動信号の切り替え方法は、
ある特定の負荷抵抗値を境に切り替えても、徐々に変化
させても構わない。この実施例は前述の実施例７の回路
をより具体的に示したもので、作用等はまったく同様
で、兼用されたスイッチング素子の導通期間を制御して
異常昇圧を防止することができる。

【００６４】第１３の実施例（請求項１３） 実施例１３の回路構成は図１５と同じである。本実施例
では、交流電源１の前記２つの整流素子Ｄ５，Ｄ６の接
続点側の極性が正（図３２）のときは、図３２（ａ）の
ように、第２と第３のスイッチング素子Ｑ１，Ｑ３をＯ
Ｎし、第１と第４のスイッチング素子Ｑ１，Ｑ４をＯＦ
Ｆさせる第１の制御期間の後、図３２（ｂ）のように、
第２のスイッチング素子Ｑ２をＯＮし、第１、第３、第
４のスイッチング素子Ｑ１，Ｑ３，Ｑ４をＯＦＦさせる
第２の制御期間を設け、その後、図３２（ｃ）のよう
に、第３のスイッチング素子Ｑ３をＯＮし、第１、第
２、第４のスイッチング素子Ｑ１，Ｑ２，Ｑ４をＯＦＦ
させる第３の制御期間を少なくとも含むスイッチング周
期の動作を行い、交流電源１の前記２つの整流素子Ｄ
５，Ｄ６の接続点側の極性が負（図３３）のときは、図
３３（ａ）のように、第１と第４のスイッチング素子Ｑ
１，Ｑ４をＯＮし、第２と第３のスイッチング素子Ｑ
２，Ｑ３をＯＦＦさせる第４の制御期間の後、図３３
（ｂ）のように、第１のスイッチング素子Ｑ１をＯＮ
し、第２、第３、第４のスイッチング素子Ｑ２，Ｑ３，
Ｑ４をＯＦＦさせる第５の制御期間を設け、その後、図
３３（ｃ）のように、第４のスイッチング素子Ｑ４をＯ
Ｎし、第１、第２、第３のスイッチング素子Ｑ１，Ｑ
２，Ｑ３をＯＦＦさせる第６の制御期間を少なくとも含
むスイッチング周期の動作を行う電源装置において、負
荷抵抗の低下に伴って、第２と第５の制御期間を短くす
るものである。

【００６５】図３２は電源の極性が正極性のとき（整流
素子Ｄ５、Ｄ６の接続点側が正極である場合）のスイッ
チング動作であり、図３３は電源の極性が負極性のとき
（整流素子Ｄ５、Ｄ６の接続点側が負極である場合）の
スイッチング動作を示しており、図（ａ），（ｂ），
（ｃ），（ｄ）の順に動作する。図３４は電源の極性が
正極性のとき（整流素子Ｄ５、Ｄ６の接続点側が正極で
ある場合）の駆動信号の波形を定常負荷時と低抵抗負荷
時について示しており、図３５は電源の極性が負極性の
とき（整流素子Ｄ５、Ｄ６の接続点側が負極である場
合）の駆動信号の波形を定常負荷時と低抵抗負荷時につ
いて示している。

【００６６】また、図３２、図３３のそれぞれ（ａ）は
図３４、図３５のＴ１の期間のＳＷ状態、図３２、図３
３のそれぞれ（ｂ）は図３４、図３５のＴ２の期間のＳ
Ｗ状態、図３２、図３３のそれぞれ（ｃ）は図３４、図
３５のＴ３の期間のＳＷ状態、図３２、図３３のそれぞ
れ（ｄ）は図３４、図３５のＴ４の期間のＳＷ状態を示
している。入力電力は図３４、図３５のＴ２、Ｔ４のＳ
Ｗの期間を調整して行う。この負荷状態が異なるときの
駆動信号の切り替え方法は、ある特定の負荷抵抗値を境
に切り替えても、徐々に変化させても構わない。この実
施例は前述の実施例８の回路をより具体的に示したもの
で、作用等はまったく同様で、兼用されたスイッチング
素子の導通期間を制御して異常昇圧を防止することがで
きる。

【００６７】

【発明の効果】以上のように本発明によれば、スイッチ
ング素子には互いに打ち消し合う電流が流れ、スイッチ
ング素子の損失が少なくなり、回路の効率を良くした状
態にできる上、低負荷抵抗時にも負荷電流を確保しつ
つ、昇圧チョッパ回路と降圧チョッパ回路の間に介在す
るコンデンサの異常昇圧現象を回避することができ、素
子の耐圧などを低くし、装置の価格を抑えることができ
るという効果がある。

【図面の簡単な説明】

【図１】請求項１の発明の回路図である。

【図２】請求項１の発明の動作波形図である。

【図３】請求項２の発明の回路図である。

【図４】請求項３の発明の回路図である。

【図５】請求項３のスイッチング素子の特性図である。

【図６】請求項３の発明の電流ループを示す等価回路図
である。

【図７】請求項３の発明の動作波形図である。

【図８】請求項４の発明の回路図である。

【図９】請求項４の発明の電流ループを示す等価回路図
である。

【図１０】請求項５の発明の電流ループを示す等価回路
図である。

【図１１】請求項５の発明の動作波形図である。

【図１２】請求項６の発明の電流ループを示す等価回路
図である。

【図１３】請求項６の発明の動作波形図である。

【図１４】請求項７の発明の電流ループを示す等価回路
図である。

【図１５】請求項９の発明の動作波形図である。

【図１６】請求項９の発明の一方の電源極性時の電流ル
ープを示す回路図である。

【図１７】請求項９の発明の他方の電源極性時の電流ル
ープを示す回路図である。

【図１８】請求項９の発明の一方の電源極性時のスイッ
チング動作を示す動作説明図である。

【図１９】請求項９の発明の他方の電源極性時のスイッ
チング動作を示す動作説明図である。

【図２０】請求項１０の発明の一方の電源極性時の電流
ループを示す回路図である。

【図２１】請求項１０の発明の他方の電源極性時の電流
ループを示す回路図である。

【図２２】請求項１０の発明の一方の電源極性時のスイ
ッチング動作を示す動作説明図である。

【図２３】請求項１０の発明の他方の電源極性時のスイ
ッチング動作を示す動作説明図である。

【図２４】請求項１１の発明の一方の電源極性時の電流
ループを示す回路図である。

【図２５】請求項１１の発明の他方の電源極性時の電流
ループを示す回路図である。

【図２６】請求項１１の発明の一方の電源極性時のスイ
ッチング動作を示す動作説明図である。

【図２７】請求項１１の発明の他方の電源極性時のスイ
ッチング動作を示す動作説明図である。

【図２８】請求項１２の発明の一方の電源極性時の電流
ループを示す回路図である。

【図２９】請求項１２の発明の他方の電源極性時の電流
ループを示す回路図である。

【図３０】請求項１２の発明の一方の電源極性時のスイ
ッチング動作を示す動作説明図である。

【図３１】請求項１２の発明の他方の電源極性時のスイ
ッチング動作を示す動作説明図である。

【図３２】請求項１３の発明の一方の電源極性時の電流
ループを示す回路図である。

【図３３】請求項１３の発明の他方の電源極性時の電流
ループを示す回路図である。

【図３４】請求項１３の発明の一方の電源極性時のスイ
ッチング動作を示す動作説明図である。

【図３５】請求項１３の発明の他方の電源極性時のスイ
ッチング動作を示す動作説明図である。

【図３６】従来の電源装置の回路図である。

【図３７】従来の電源装置の動作波形図である。

【符号の説明】

１ 交流電源 ２ 電源装置 ３ 負荷回路 ４ 昇圧チョッパ回路 ５ 降圧チョッパ回路 Ｌ１ 第１のインダクタ Ｌ２ 第２のインダクタ Ｃ コンデンサ Ｓ スイッチング素子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 日妻 晋二 大阪府門真市大字門真1048番地 松下電工 株式会社内 (72)発明者 中村 俊朗 大阪府門真市大字門真1048番地 松下電工 株式会社内

Claims (17)

【特許請求の範囲】
1. 【請求項１】 交流電源を入力され少なくとも１つの
   スイッチング素子と少なくとも１つの第１のインダクタ
   とを備えた少なくとも１つの昇圧チョッパ回路と、 少なくとも１つのスイッチング素子と少なくとも１つの
   第２のインダクタと負荷回路を含み、前記昇圧チョッパ
   回路に平滑コンデンサを介して接続された少なくとも１
   つの降圧チョッパ回路とを備え、 前記昇圧チョッパ回路のスイッチング素子と前記降圧チ
   ョッパ回路のスイッチング素子を少なくとも１つ兼用
   し、昇圧動作時の電流と降圧動作時の電流が前記兼用さ
   れているスイッチング素子に互いに打ち消す方向に流れ
   る期間を少なくとも生ずるように動作させる制御回路を
   備え、負荷回路には入力交流電圧と同期した交流電圧を
   印加する電源装置において、 昇圧チョッパ回路における、電源からの入力端と第１の
   インダクタとの直列回路を、実質的に導通した前記兼用
   されたスイッチング素子により短絡して電源から第１の
   インダクタにエネルギーを蓄積するように作用するスイ
   ッチング素子の導通期間を、負荷抵抗の低下に伴って減
   少させることを特徴とする電源装置。
2. 【請求項２】 交流電源を入力され少なくとも１つの
   スイッチング素子と少なくとも１つの第１のインダクタ
   とを備えた少なくとも１つの昇圧チョッパ回路と、 少なくとも１つのスイッチング素子と少なくとも１つの
   第２のインダクタと負荷回路を含み、前記昇圧チョッパ
   回路に平滑コンデンサを介して接続された少なくとも１
   つの降圧チョッパ回路とを備え、 前記昇圧チョッパ回路のスイッチング素子と前記降圧チ
   ョッパ回路のスイッチング素子を少なくとも１つ兼用
   し、昇圧動作時の電流と降圧動作時の電流が前記兼用さ
   れているスイッチング素子に互いに打ち消す方向に流れ
   る期間を少なくとも生ずるように動作させる制御回路を
   備え、負荷回路には入力交流電圧と同期した交流電圧を
   印加する電源装置において、 負荷抵抗の低下に伴って、昇圧チョッパ回路における、
   電源からの入力端と第１のインダクタとの直列回路に接
   続された前記兼用されたスイッチング素子が導通するこ
   とにより電源からのエネルギーが第１のインダクタに蓄
   積するように作用する導通期間を、スイッチング素子の
   制御信号を制御することにより短くすることを特徴とす
   る請求項１記載の電源装置。
3. 【請求項３】 交流電源を入力され少なくとも１つの
   スイッチング素子と少なくとも１つの第１のインダクタ
   とを備えた少なくとも１つの昇圧チョッパ回路と、 少なくとも１つのスイッチング素子と少なくとも１つの
   第２のインダクタと負荷回路を含み、前記昇圧チョッパ
   回路に平滑コンデンサを介して接続された少なくとも１
   つの降圧チョッパ回路とを備え、 前記昇圧チョッパ回路のスイッチング素子と前記降圧チ
   ョッパ回路のスイッチング素子を少なくとも１つ兼用
   し、昇圧動作時の電流と降圧動作時の電流が前記兼用さ
   れているスイッチング素子に互いに打ち消す方向に流れ
   る期間を少なくとも生ずるように動作させる制御回路を
   備え、負荷回路には入力交流電圧と同期した交流電圧を
   印加する電源装置において、 負荷抵抗の低下に伴って、降圧チョッパ回路において、
   インダクタのエネルギーを負荷及びコンデンサに供給
   し、且つ兼用されたスイッチング素子を含む電流ループ
   を生じ、その電流の作用により兼用されたスイッチング
   素子を実質的に導通せしめる時点の電流値を小さくする
   ことにより、昇圧チョッパ回路において、電源からの入
   力端と第１のインダクタとの直列回路に接続された前記
   兼用されたスイッチング素子が前記降圧チョッパ回路の
   電流ループの作用により実質的に導通し、電源からのエ
   ネルギーが第１のインダクタに蓄積するように作用する
   スイッチング素子の実質的な導通期間を短くすることを
   特徴とする請求項１記載の電源装置。
4. 【請求項４】 交流電源を入力され少なくとも１つの
   スイッチング素子と少なくとも１つの第１のインダクタ
   とを備えた少なくとも１つの昇圧チョッパ回路と、 少なくとも１つのスイッチング素子と少なくとも１つの
   第２のインダクタと負荷回路を含み、前記昇圧チョッパ
   回路に平滑コンデンサを介して接続された少なくとも１
   つの降圧チョッパ回路とを備え、 前記昇圧チョッパ回路のスイッチング素子と前記降圧チ
   ョッパ回路のスイッチング素子を少なくとも１つ兼用
   し、昇圧動作時の電流と降圧動作時の電流が前記兼用さ
   れているスイッチング素子に互いに打ち消す方向に流れ
   る期間を少なくとも生ずるように動作させる制御回路を
   備え、負荷回路には入力交流電圧と同期した交流電圧を
   印加する電源装置において、 負荷抵抗の低下に伴って、降圧チョッパ回路において、
   第２のインダクタのエネルギーを負荷に供給し、且つ兼
   用されたスイッチング素子を含む電流ループを生じ、そ
   の電流の作用により兼用されたスイッチング素子を実質
   的に導通せしめる時点の電流値を小さくすることによ
   り、昇圧チョッパ回路において、電源からの入力端と第
   １のインダクタとの直列回路に接続された前記兼用され
   たスイッチング素子が前記降圧チョッパ回路の電流ルー
   プの作用により実質的に導通し、電源からのエネルギー
   が第１のインダクタに蓄積するように作用するスイッチ
   ング素子の実質的な導通期間を短くすることを特徴とす
   る請求項１記載の電源装置。
5. 【請求項５】 交流電源を入力され少なくとも１つの
   スイッチング素子と少なくとも１つの第１のインダクタ
   とを備えた少なくとも１つの昇圧チョッパ回路と、 少なくとも１つのスイッチング素子と少なくとも１つの
   第２のインダクタと負荷回路を含み、前記昇圧チョッパ
   回路に平滑コンデンサを介して接続された少なくとも１
   つの降圧チョッパ回路とを備え、 前記昇圧チョッパ回路のスイッチング素子と前記降圧チ
   ョッパ回路のスイッチング素子を少なくとも１つ兼用
   し、昇圧動作時の電流と降圧動作時の電流が前記兼用さ
   れているスイッチング素子に互いに打ち消す方向に流れ
   る期間を少なくとも生ずるように動作させる制御回路を
   備え、負荷回路には入力交流電圧と同期した交流電圧を
   印加する電源装置において、 負荷抵抗の低下に伴って、降圧チョッパ回路において、
   スイッチング素子の動作周期のうち、Ｃのエネルギーを
   負荷と第２のインダクタの直列回路に供給する期間を短
   くして、第２のインダクタのエネルギーを負荷及びコン
   デンサに供給し、且つ兼用されたスイッチング素子を含
   む電流ループを生じ、その電流の作用により兼用された
   スイッチング素子を実質的に導通せしめる時点の電流値
   を小さくすることにより、昇圧チョッパ回路において、
   電源からの入力端と第１のインダクタとの直列回路に接
   続された前記兼用されたスイッチング素子が前記降圧チ
   ョッパ回路の電流ループの作用により実質的に導通し、
   電源からのエネルギーが第１のインダクタに蓄積するよ
   うに作用するスイッチング素子の実質的な導通期間を短
   くすることを特徴とする請求項３記載の電源装置。
6. 【請求項６】 交流電源を入力され少なくとも１つの
   スイッチング素子と少なくとも１つの第１のインダクタ
   とを備えた少なくとも１つの昇圧チョッパ回路と、 少なくとも１つのスイッチング素子と少なくとも１つの
   第２のインダクタと負荷回路を含み、前記昇圧チョッパ
   回路に平滑コンデンサを介して接続された少なくとも１
   つの降圧チョッパ回路とを備え、 前記昇圧チョッパ回路のスイッチング素子と前記降圧チ
   ョッパ回路のスイッチング素子を少なくとも１つ兼用
   し、昇圧動作時の電流と降圧動作時の電流が前記兼用さ
   れているスイッチング素子に互いに打ち消す方向に流れ
   る期間を少なくとも生ずるように動作させる制御回路を
   備え、負荷回路には入力交流電圧と同期した交流電圧を
   印加する電源装置において、 負荷抵抗の低下に伴って、前記降圧チョッパ回路におい
   て、スイッチング素子の動作周期のうち、第２のインダ
   クタに蓄積されたエネルギーを負荷のみに供給する期間
   を長くして、第２のインダクタのエネルギーを負荷及び
   コンデンサに供給し、且つ兼用されたスイッチング素子
   を含む電流ループを生じ、その電流の作用により兼用さ
   れたスイッチング素子を実質的に導通せしめる時点の電
   流値を小さくすることにより、昇圧チョッパ回路におい
   て、電源からの入力端と第１のインダクタとの直列回路
   に接続された前記兼用されたスイッチング素子が前記降
   圧チョッパ回路の電流ループの作用により実質的に導通
   し、電源からのエネルギーが第１のインダクタに蓄積す
   るように作用するスイッチング素子の実質的な導通期間
   を短くすることを特徴とする請求項３記載の電源装置。
7. 【請求項７】 交流電源を入力され少なくとも１つの
   スイッチング素子と少なくとも１つの第１のインダクタ
   とを備えた少なくとも１つの昇圧チョッパ回路と、 少なくとも１つのスイッチング素子と少なくとも１つの
   第２のインダクタと負荷回路を含み、前記昇圧チョッパ
   回路に平滑コンデンサを介して接続された少なくとも１
   つの降圧チョッパ回路とを備え、 前記昇圧チョッパ回路のスイッチング素子と前記降圧チ
   ョッパ回路のスイッチング素子を少なくとも１つ兼用
   し、昇圧動作時の電流と降圧動作時の電流が前記兼用さ
   れているスイッチング素子に互いに打ち消す方向に流れ
   る期間を少なくとも生ずるように動作させる制御回路を
   備え、負荷回路には入力交流電圧と同期した交流電圧を
   印加する電源装置において、 負荷抵抗の低下に伴って、降圧チョッパ回路においてス
   イッチング素子の動作周期のうち、Ｃのエネルギーを負
   荷とインダクタの直列回路に供給する期間を短くして、
   第２のインダクタのエネルギーを負荷に供給し、且つ兼
   用されたスイッチング素子を含む電流ループを生じ、そ
   の電流の作用により兼用されたスイッチング素子を実質
   的に導通せしめる時点の電流値を小さくすることによ
   り、昇圧チョッパ回路において、電源からの入力端と第
   １のインダクタとの直列回路に接続された前記兼用され
   たスイッチング素子が前記降圧チョッパ回路の電流ルー
   プの作用により実質的に導通し、電源からのエネルギー
   が第１のインダクタに蓄積するように作用するスイッチ
   ング素子の実質的な導通期間を短くすることを特徴とす
   る請求項４記載の電源装置。
8. 【請求項８】 交流電源を入力され少なくとも１つの
   スイッチング素子と少なくとも１つの第１のインダクタ
   とを備えた少なくとも１つの昇圧チョッパ回路と、 少なくとも１つのスイッチング素子と少なくとも１つの
   第２のインダクタと負荷回路を含み、前記昇圧チョッパ
   回路に平滑コンデンサを介して接続された少なくとも１
   つの降圧チョッパ回路とを備え、 前記昇圧チョッパ回路のスイッチング素子と前記降圧チ
   ョッパ回路のスイッチング素子を少なくとも１つ兼用
   し、昇圧動作時の電流と降圧動作時の電流が前記兼用さ
   れているスイッチング素子に互いに打ち消す方向に流れ
   る期間を少なくとも生ずるように動作させる制御回路を
   備え、負荷回路には入力交流電圧と同期した交流電圧を
   印加する電源装置において、 負荷抵抗の低下に伴って、前記降圧チョッパ回路におい
   てスイッチング素子の動作周期のうち、第２のインダク
   タに蓄積されたエネルギーを負荷のみに供給する期間を
   長くして、第２のインダクタのエネルギーを負荷に供給
   し、且つ兼用されたスイッチング素子を含む電流ループ
   を生じ、その電流の作用により兼用されたスイッチング
   素子を実質的に導通せしめる時点の電流値を小さくする
   ことにより、昇圧チョッパ回路において、電源からの入
   力端と第１のインダクタとの直列回路に接続された前記
   兼用されたスイッチング素子が前記降圧チョッパ回路の
   電流ループの作用により実質的に導通し、電源からのエ
   ネルギーが第１のインダクタに蓄積するように作用する
   スイッチング素子の実質的な導通期間を短くすることを
   特徴とする請求項４記載の電源装置。
9. 【請求項９】 逆方向通電要素をそれぞれ並列に備え
   る第１及び第２のスイッチング素子を順方向が一致する
   ように直列に接続した回路と、逆方向通電要素をそれぞ
   れ並列に備える第３及び第４のスイッチング素子を順方
   向が一致するように直列に接続した回路とを同じ極性で
   コンデンサと並列に接続し、２つの整流素子を直列に接
   続した回路を前記コンデンサに対して逆極性となるよう
   に並列接続し、前記２つの整流素子の接続点と第１及び
   第２のスイッチング素子の接続点との間に、交流電源と
   第１のインダクタの直列回路を接続し、前記第１及び第
   ２のスイッチング素子の接続点と第３及び第４のスイッ
   チング素子の接続点との間に、負荷回路と第２のインダ
   クタの直列回路を接続した回路構成を備え、制御回路の
   作用により、交流電源の前記２つの整流素子の接続点側
   の極性が正のときは、第２と第３のスイッチング素子を
   ＯＮし、第１と第４のスイッチング素子をＯＦＦさせる
   第１の制御期間の後、第１と第３のスイッチング素子を
   ＯＮし、第２と第４のスイッチング素子をＯＦＦさせる
   第２の制御期間を少なくとも含むスイッチング周期の動
   作を行い、交流電源の前記２つの整流素子の接続点側の
   極性が負のときは、第１と第４のスイッチング素子をＯ
   Ｎし、第２と第３のスイッチング素子をＯＦＦさせる第
   ３の制御期間の後、第２と第４のスイッチング素子をＯ
   Ｎし、第１と第３のスイッチング素子をＯＦＦさせる第
   ４の制御期間を少なくとも含むスイッチング周期の動作
   を行う電源装置において、負荷抵抗の低下に伴って、第
   ２と第４の制御期間を短くすることを特徴とする電源装
   置。
10. 【請求項１０】 逆方向通電要素をそれぞれ並列に備
    える第１及び第２のスイッチング素子を順方向が一致す
    るように直列に接続した回路と、逆方向通電要素をそれ
    ぞれ並列に備える第３及び第４のスイッチング素子を順
    方向が一致するように直列に接続した回路とを同じ極性
    でコンデンサと並列に接続し、２つの整流素子を直列に
    接続した回路を前記コンデンサに対して逆極性となるよ
    うに並列接続し、前記２つの整流素子の接続点と第１及
    び第２のスイッチング素子の接続点との間に、交流電源
    と第１のインダクタの直列回路を接続し、前記第１及び
    第２のスイッチング素子の接続点と第３及び第４のスイ
    ッチング素子の接続点との間に、負荷回路と第２のイン
    ダクタの直列回路を接続した回路構成を備え、制御回路
    の作用により、交流電源の前記２つの整流素子の接続点
    側の極性が正のときは、第２と第３のスイッチング素子
    をＯＮし、第１と第４のスイッチング素子をＯＦＦさせ
    る第１の制御期間の後、すべてのスイッチング素子をＯ
    ＦＦさせる第２の制御期間を少なくとも含むスイッチン
    グ周期の動作を行い、交流電源の前記２つの整流素子の
    接続点側の極性が負のときは、第１と第４のスイッチン
    グ素子をＯＮし、第２と第３のスイッチング素子をＯＦ
    Ｆさせる第３の制御期間の後、すべてのスイッチング素
    子をＯＦＦさせる第４の制御期間を少なくとも含むスイ
    ッチング周期の動作を行う請求項５の電源装置におい
    て、負荷抵抗の低下に伴って、第１と第３の制御期間を
    短くすることを特徴とする電源装置。
11. 【請求項１１】 逆方向通電要素をそれぞれ並列に備
    える第１及び第２のスイッチング素子を順方向が一致す
    るように直列に接続した回路と、逆方向通電要素をそれ
    ぞれ並列に備える第３及び第４のスイッチング素子を順
    方向が一致するように直列に接続した回路とを同じ極性
    でコンデンサと並列に接続し、２つの整流素子を直列に
    接続した回路を前記コンデンサに対して逆極性となるよ
    うに並列接続し、前記２つの整流素子の接続点と第１及
    び第２のスイッチング素子の接続点との間に、交流電源
    と第１のインダクタの直列回路を接続し、前記第１及び
    第２のスイッチング素子の接続点と第３及び第４のスイ
    ッチング素子の接続点との間に、負荷回路と第２のイン
    ダクタの直列回路を接続した回路構成を備え、制御回路
    の作用により、交流電源の前記２つの整流素子の接続点
    側の極性が正のときは、第２と第３のスイッチング素子
    をＯＮし、第１と第４のスイッチング素子をＯＦＦさせ
    る第１の制御期間の後、第２のスイッチング素子をＯＮ
    し、第１、第３、第４のスイッチング素子をＯＦＦさせ
    る第２の制御期間を設け、その後、すべてのスイッチン
    グ素子をＯＦＦさせる第３の制御期間を少なくとも含む
    スイッチング周期の動作を行い、交流電源の前記２つの
    整流素子の接続点側の極性が負のときは、第１と第４の
    スイッチング素子をＯＮし、第２と第３のスイッチング
    素子をＯＦＦさせる第４の制御期間の後、第１のスイッ
    チング素子をＯＮし、第２、第３、第４のスイッチング
    素子をＯＦＦさせる第５の制御期間を設け、その後、す
    べてのスイッチング素子をＯＦＦさせる第６の制御期間
    を少なくとも含むスイッチング周期の動作を行う請求項
    ６の電源装置において、負荷抵抗の低下に伴って、第２
    と第５の制御期間を短くすることを特徴とする電源装
    置。
12. 【請求項１２】 逆方向通電要素をそれぞれ並列に備
    える第１及び第２のスイッチング素子を順方向が一致す
    るように直列に接続した回路と、逆方向通電要素をそれ
    ぞれ並列に備える第３及び第４のスイッチング素子を順
    方向が一致するように直列に接続した回路とを同じ極性
    でコンデンサと並列に接続し、２つの整流素子を直列に
    接続した回路を前記コンデンサに対して逆極性となるよ
    うに並列接続し、前記２つの整流素子の接続点と第１及
    び第２のスイッチング素子の接続点との間に、交流電源
    と第１のインダクタの直列回路を接続し、前記第１及び
    第２のスイッチング素子の接続点と第３及び第４のスイ
    ッチング素子の接続点との間に、負荷回路と第２のイン
    ダクタの直列回路を接続した回路構成を備え、制御回路
    の作用により、交流電源の前記２つの整流素子の接続点
    側の極性が正のときは、第２と第３のスイッチング素子
    をＯＮし、第１と第４のスイッチング素子をＯＦＦさせ
    る第１の制御期間の後、第３のスイッチング素子をＯＮ
    し、第１、第２、第４のスイッチング素子をＯＦＦさせ
    る第２の制御期間を少なくとも含むスイッチング周期の
    動作を行い、交流電源の前記２つの整流素子の接続点側
    の極性が負のときは、第１と第４のスイッチング素子を
    ＯＮし、第２と第３のスイッチング素子をＯＦＦさせる
    第３の制御期間の後、第４のスイッチング素子をＯＮ
    し、第１、第２、第３のスイッチング素子をＯＦＦさせ
    る第４の制御期間を少なくとも含むスイッチング周期の
    動作を行う請求項７の電源装置において、負荷抵抗の低
    下に伴って、第１と第３の制御期間を短くすることを特
    徴とする電源装置。
13. 【請求項１３】 逆方向通電要素をそれぞれ並列に備
    える第１及び第２のスイッチング素子を順方向が一致す
    るように直列に接続した回路と、逆方向通電要素をそれ
    ぞれ並列に備える第３及び第４のスイッチング素子を順
    方向が一致するように直列に接続した回路とを同じ極性
    でコンデンサと並列に接続し、２つの整流素子を直列に
    接続した回路を前記コンデンサに対して逆極性となるよ
    うに並列接続し、前記２つの整流素子の接続点と第１及
    び第２のスイッチング素子の接続点との間に、交流電源
    と第１のインダクタの直列回路を接続し、前記第１及び
    第２のスイッチング素子の接続点と第３及び第４のスイ
    ッチング素子の接続点との間に、負荷回路と第２のイン
    ダクタの直列回路を接続した回路構成を備え、制御回路
    の作用により、交流電源の前記２つの整流素子の接続点
    側の極性が正のときは、第２と第３のスイッチング素子
    をＯＮし、第１と第４のスイッチング素子をＯＦＦさせ
    る第１の制御期間の後、第２のスイッチング素子をＯＮ
    し、第１、第３、第４のスイッチング素子をＯＦＦさせ
    る第２の制御期間を設け、その後、第３のスイッチング
    素子をＯＮし、第１、第２、第４のスイッチング素子を
    ＯＦＦさせる第３の制御期間を少なくとも含むスイッチ
    ング周期の動作を行い、交流電源の前記２つの整流素子
    の接続点側の極性が負のときは、第１と第４のスイッチ
    ング素子をＯＮし、第２と第３のスイッチング素子をＯ
    ＦＦさせる第４の制御期間の後、第１のスイッチング素
    子をＯＮし、第２、第３、第４のスイッチング素子をＯ
    ＦＦさせる第５の制御期間を設け、その後、第４のスイ
    ッチング素子をＯＮし、第１、第２、第３のスイッチン
    グ素子をＯＦＦさせる第６の制御期間を少なくとも含む
    スイッチング周期の動作を行う請求項８の電源装置にお
    いて、負荷抵抗の低下に伴って、第２と第５の制御期間
    を短くすることを特徴とする電源装置。
14. 【請求項１４】 逆方向通電要素をそれぞれ並列に備
    えるスイッチング素子は、ＭＯＳＦＥＴのように逆方向
    電流を阻止することのできないスイッチング素子で構成
    されていることを特徴とする請求項９乃至１３のいずれ
    かに記載の電源装置。
15. 【請求項１５】 負荷は放電灯であることを特徴とす
    る請求項１乃至１４のいずれかに記載の電源装置。
16. 【請求項１６】 昇圧チョッパ回路を昇降圧チョッパ
    回路に置き換えたことを特徴とする請求項１乃至８のい
    ずれかに記載の電源装置。
17. 【請求項１７】 交流電源を入力され少なくとも１つ
    のスイッチング素子と少なくとも１つの第１のインダク
    タとを備えた少なくとも１つの昇圧チョッパ回路と、 少なくとも１つのスイッチング素子と少なくとも１つの
    第２のインダクタと負荷回路を含み、前記昇圧チョッパ
    回路に平滑コンデンサを介して接続された少なくとも１
    つの降圧チョッパ回路とを備え、 前記昇圧チョッパ回路のスイッチング素子と前記降圧チ
    ョッパ回路のスイッチング素子を少なくとも１つ兼用
    し、昇圧動作時の電流と降圧動作時の電流が前記兼用さ
    れているスイッチング素子に互いに打ち消す方向に流れ
    る期間を少なくとも生ずるように動作させる制御回路を
    備え、負荷回路には入力交流電圧と同期した交流電圧を
    印加する電源装置において、昇圧チョッパ回路におけ
    る、電源からの入力端と第１のインダクタとの直列回路
    を実質的に導通した前記兼用されたスイッチング素子に
    より短絡して電源から第１のインダクタにエネルギーを
    蓄積するように作用するスイッチング素子の導通期間
    を、 負荷抵抗の低下に伴って、降圧チョッパ回路における、
    コンデンサのエネルギーを負荷と第２のインダクタの直
    列回路に供給する期間に比べて相対的に減少させること
    を特徴とする電源装置。