JP2005245119A - 非絶縁型のdc−dcコンバータ - Google Patents
非絶縁型のdc−dcコンバータ Download PDFInfo
- Publication number
- JP2005245119A JP2005245119A JP2004051071A JP2004051071A JP2005245119A JP 2005245119 A JP2005245119 A JP 2005245119A JP 2004051071 A JP2004051071 A JP 2004051071A JP 2004051071 A JP2004051071 A JP 2004051071A JP 2005245119 A JP2005245119 A JP 2005245119A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- converter
- inductance component
- voltage
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】 降圧型あるいは昇圧型のDC−DCコンバータにおいて、より簡易な構成でサージ電流を抑制し、損失が少なく、低ノイズのコンバータを提供する。
【解決手段】 フライホイールダイオードD2と、主スイッチング素子Q1との間に、それらと直列に接続された第2のコイルL2を設け、主スイッチング素子Q1がオフのときに、第2のコイルL2と共に共振回路を構成する、第2のスイッチング素子Q2および第2のコンデンサC2を備えたバイパス回路15を設ける。第2のコイルL2に流れる電流は瞬時にはほとんど変わらないので、フライホイールダイオードD2の逆回復によるサージ電流を抑制できる。また、第2のスイッチング素子Q2およびコンデンサC2により第2のコイルL2のエネルギーを回生することができる。
【選択図】 図3
【解決手段】 フライホイールダイオードD2と、主スイッチング素子Q1との間に、それらと直列に接続された第2のコイルL2を設け、主スイッチング素子Q1がオフのときに、第2のコイルL2と共に共振回路を構成する、第2のスイッチング素子Q2および第2のコンデンサC2を備えたバイパス回路15を設ける。第2のコイルL2に流れる電流は瞬時にはほとんど変わらないので、フライホイールダイオードD2の逆回復によるサージ電流を抑制できる。また、第2のスイッチング素子Q2およびコンデンサC2により第2のコイルL2のエネルギーを回生することができる。
【選択図】 図3
Description
本発明は、電圧を昇圧および/または降圧する非絶縁型のDC−DCコンバータに関するものである。
インダクタンス成分の誘導電圧を利用して昇圧する昇圧型(ブースト型)あるいは降圧型(バック型)のDC−DCコンバータが知られており、スイッチングロスおよび効率低下を防止するための幾つかの技術が知られている。特開平6−245486号公報には、バック型DC−DCコンバータの主スイッチ素子における損失を抑制し、また、フライホイールダイオードなどの逆回復電圧に伴うサージ電圧を低減すると共に低ノイズ化する技術が開示されている。そのために、特開平6−245486号公報においては、主スイッチ素子と並列に第2のスイッチ素子を設け、トランスおよび第2のインダクタンスを直列に配置してトランスの二次巻線を電源に帰還するようにしている。
特開平6−245486号公報
昇圧あるいは降圧用のトランスを内蔵していない非絶縁型のDC−DCコンバータは構成が簡易で小型化できるので、低コストでコンパクトな電源を構成するのに適している。さらに、能動方式の力率改善回路(PFC)としての機能を持たせることが可能である。そして、損失が数パーセントでも改善されると、発熱を抑制できるので、ヒートシンクを小さくできたり、冷却用のファンを省略できるなどの効果を得ることができる。しかしながら、そのためにトランスを組み込むような改善策は、コンパクトな電源装置を実現する上では大きなマイナス要因になる。
DC−DCコンバータにおいて、逆回復を示さないショットキダイオードを使用することにより、損失を大幅に低減することは可能である。しかしながら、家庭用あるいはオフィス用の照明用の電源、例えば、リアプロジェクタ用のディスチャージランプ(HID、High Intensity Discharge)用の電源装置に採用される数100Vの中高圧のDC−DCコンバータ用としては、適当な性能で、経済的なショットキダイオードはまだ市販されておらず、実用的な利用に至っていない。
そこで、本発明においては、簡易な、そして低コストの構成で、損失を低減し、低ノイズ化することができるDC−DCコンバータを提供することを目的としている。
本発明のDC−DCコンバータは、入力された直流電力を昇圧および/または降圧して出力するDC−DCコンバータであって、入力端と出力端の第1の極側を接続するように配置された第1のインダクタンス成分と、出力端に対し並列に配置された第1のキャパシタンス成分と、第1のインダクタンス成分を用いて昇圧または降圧するための第1のスイッチング素子と、第1のスイッチング素子がオンのときに逆電圧が印加され、前記第1のスイッチング素子がオフのときに第1のインダクタンス成分から電流が出力されるように配置された第1の一方向性素子とを備えている。第1のスイッチング素子は、昇圧するためには、第1のインダクタンス成分の出力側と入力端の第2の極側との間をオンオフするように配置され、降圧するために第1のインダクタンス成分の入力側と入力端の第1の極側との間をオンオフするように配置される。
さらに、本発明のDC−DCコンバータは、第1の一方向性素子と第1のスイッチング素子との間に直列に接続されるように配置された第2のインダクタンス成分と、第1のスイッチング素子がオフのときに、第2のインダクタンス成分と共に共振回路を構成するように配置された第2のキャパシタンス成分を備えたバイパス回路であって、入力端または出力端と第2のキャパシタンス成分の入力側、すなわち、第1のスイッチング素子の一方の側、とを接続するバイパス回路とを有する。
降圧型のDC−DCコンバータにおいては、第1の極が正極とすると、第1のインダクタンス成分としては正極側に接続されたチョークコイルを採用でき、第1のキャパシタンス成分としては平滑コンデンサを採用でき、第1の一方向性素子としてはフライホイールダイオードを採用できる。そして、第1のインダクタンス成分に対して、その入力側に直列に接続された第1のスイッチング素子を、PWM制御などを用いて適当なデューティでオンオフすることにより、直流電源入力に印加された入力電圧を所望の電圧に降圧して出力することができる。
昇圧型のDC−DCコンバータにおいては、第1のインダクタンス成分と第1の一方向性素子としては、正極側に直列に接続されたチョークコイルとダイオードを採用することができ、第1のキャパシタンス成分として平滑コンデンサを採用することができる。そして、第1のインダクタンス成分の出力側に電源入力と並列に接続された第1のスイッチング素子を、PWM制御などを用いて適当なデューティでオンオフすることにより、直流電源入力に印加された入力電圧を所望の電圧に昇圧して出力する回路や、PFC回路として使用することができる。
本発明のDC−DCコンバータにおいては、第1の一方向性素子と第1のスイッチング素子との間に直列に第2のインダクタンス成分が接続され、第2のインダクタンス成分を流れる電流は瞬時には変化しない。このため、第1のスイッチング素子がターンオンして第1の一方向性素子が逆回復する期間、第1の一方向性素子の逆回復現象により瞬間的に、高圧側(昇圧型では出力側、降圧型では入力側)から過大な電流がグラウンドに流れるのを防止できる。これにより、第1のスイッチング素子がオンする瞬間に流れる逆回復電流によるスイッチング損失を防止でき、ノイズの発生も抑制できる。
さらに、本発明のDC−DCコンバータは、第1のスイッチング素子がオフのときに、第2のインダクタンス成分と共に共振回路を構成するように配置された第2のキャパシタンス成分を備えたバイパス回路を有しており、このバイパス回路は、入力端または出力端と第2のインダクタンス成分とを接続する。したがって、バイパス回路の共振周波数を適当に選択することにより、第1のスイッチング素子がオフで、第1の一方向性素子が順方向に導通している間に、出力端に接続された負荷あるいは入力端に接続された電源側の電圧よりも電圧を共振回路により発生させて第2のインダクタンス成分に蓄積されたエネルギーを負荷側あるいは電源側へ回生することができる。このため、本発明のDC−DCコンバータにおいては、トランスなど昇圧用の素子を用いなくても、高電圧側に、第2のインダクタンス成分に蓄積されたエネルギーを回生することができ、部品点数の少ない、経済的な回路で、第2のインダクタンス成分に蓄積されたエネルギーを回生できる。
第1のスイッチング素子がオフのときに、バイパス回路が動作するようにする簡易な構成は、バイパス回路をオンオフする第2のスイッチング素子を設け、第2のスイッチング素子を第1のスイッチング素子と逆に動作させることである。本発明においては、第2のインダクタンス成分に加え、上記のようなバイパス回路を備えたDC−DCコンバータの制御方法であって、第2のスイッチング素子を第1のスイッチング素子と逆に動作させて、第2のインダクタンス成分に蓄積された電力を回生する工程を有するDC−DCコンバータの制御方法を提供する。
さらに、第2のインダクタンス成分と、第2のキャパシタンス成分を備えたバイパス回路のパラメータを適当に設定することにより、第1のスイッチング素子がオンするタイミングで、第1のスイッチング素子の一方の側に接続される第2のキャパシタンス成分の入力側の電圧を、第1のスイッチング素子の他方の側の電圧と同じあるいは近づけることが可能となり、第1のスイッチング素子の両端の電圧を同じにすることにより(ゼロボルトスイッチング)、さらにスイッチングロスを少なくすることができる。バイパス回路を任意のタイミングでオフあるいは開にすることができる第2のスイッチング素子を設けることにより、第1のスイッチング素子がオンする直前に、第1のスイッチング素子および第2のスイッチング素子が同時にオフになるデッド時間を設けることができる。この場合は、第1のスイッチング素子の一方の側の電圧をバイパス回路により他方の側と等しくしなくても、第1のスイッチング素子に内蔵された寄生ダイオードにより短時間でクランプできる程度の電圧にすることにより、デッド時間を利用してゼロボルトスイッチングを実現できる。
したがって、本発明のDC−DCコンバータにより、さらにコンパクトで、損失による発熱の少ない電源を提供することが可能となる。第2のインダクタンス成分の値と、第2のキャパシタンス成分の値は、昇圧および降圧の機能に影響を与えない程度で、適当な共振周波数になるように設定されるが、具体的には、第2のインダクタンス成分の値は、第1のインダクタンス成分の値の1/100から1/10の範囲であることが望ましい。
第2のインダクタンス成分による共振のタイミングによっては、第1の一方向性素子と第2のインダクタンス成分との間の電圧が電源電圧の範囲を超える可能性がある。したがって、第1の一方向性素子と第2のインダクタンス成分との間の電圧を直流電源入力の範囲に制限する第2の一方向性素子を設けることが望ましい。
本発明のDC−DCコンバータは、トランスを内蔵しない非絶縁型のDC−DCコンバータにおいて、第2のインダクタンスを用いた簡易な構成でスイッチング時の損失とノイズを抑制でき、第2のインダクタンスに蓄積されたエネルギーを回生することが可能である。したがって、損失による発熱が少なく、いっそうの小型化が可能であり、また、ノイズも少ない電源装置を提供することが可能となる。
図1に、降圧型(バックタイプ)のDC−DCコンバータの一般的な回路を示してある。このDC−DCコンバータ91は、入力端28に接続された直流電源1の電圧V1を降圧して出力端29に接続された負荷RLに供給する電源装置である。DC−DCコンバータ91は、直流電源1と接続される入力端28と、この入力端28および出力端29の正極側を接続するように、直流電源1の正極側に接続されるチョークコイルL1と、出力端29に対し並列に接続される平滑コンデンサC1と、チョークコイルL1の入力側に直列に接続された主スイッチング素子Q1と、チョークコイルL1と主スイッチング素子Q1との間に入力端28に対し並列に接続されるフライホイールダイオードD2とを備えている。なお、主スイッチング素子Q1に対して並列に接続されているダイオードD1は主スイッチング素子Q1の寄生ダイオード(ボディーダイオード)である。主スイッチング素子Q1はICなどにより実現されるPWM制御ユニット20により適当なデューティでオンオフされ、そのデューティに応じて降圧された電圧Vrの電流が負荷RLに供給される。主スイッチング素子Q1がオン時間t1とオフ時間t2で制御される。
図2に、図1に示した回路における主要な部分の電圧および電流の変化を示してある。電流IQ1は、スイッチング素子Q1を流れる電流を示し、電圧VD2は、フライホイールダイオードD2の両端の電圧を示し、電流IL1は、チョークコイルL1を流れる電流を示している。電圧VD2は、スイッチング素子Q1がオンオフするタイミングで変化し、時刻T1にスイッチング素子Q1がオフになると順電圧が印加されて順バイアスになり、時刻T2にスイッチング素子Q1がオンになると逆電圧が印加されて逆バイアスになる。フライホイールダイオードD2が順方向バイアスから逆バイアスにしたときに蓄積電荷により逆方向に電流が流れ、ダイオードの逆回復によるサージ電流80が流れる。このスイッチング素子Q1のオンオフ動作に伴うサージエネルギーは回路内の寄生抵抗により消費され、スイッチング周波数に比例する電力損失が発生する。また、サージ電圧は定常電圧の数倍になる場合もあり、回路素子の耐久性を低下させる要因ともなる。さらに、電圧サージに伴う脈動によりノイズが発生する要因ともなる。
図3に、本発明にかかる降圧型のDC−DCコンバータを示している。このDC−DCコンバータ11も、入力端28に接続された直流電源1の電圧V1を降圧して出力端29に接続された負荷RLに供給する電源装置であり、入力端28と出力端29の正極側を接続するように配置されたチョークコイルL1と、出力端28に対し並列に接続される平滑コンデンサC1と、チョークコイルL1の入力側に直列に接続された主スイッチング素子Q1と、チョークコイルL1と主スイッチング素子Q1との間に入力端28(直流電源1)に対し並列に接続されるフライホイールダイオードD2とを備えている。
さらに、フライホイールダイオードD2と主スイッチング素子Q1との間に直列に接続された第2のコイルL2と、主スイッチング素子Q1に対して並列に接続された第2のスイッチング素子Q2と、この第2のスイッチング素子Q2と直列に接続された第2のコンデンサC2とを備えている。さらに、フライホイールダイオードD2と第2のコイルL2との間の電圧を入力端28の正極側の電圧に制限するように接続された第2のダイオードD4とを備えている。第2のスイッチング素子Q2と第2のコンデンサC2とが直列に接続されたバイパス回路15は、主スイッチング素子Q1がオフで、フライホイールダイオードD2がオン、すなわち、順方向のときに、第2のコイルL2と共に共振回路を構成し、第2のコイルL2に蓄積されたエネルギーを、入力側である直流電源1に回生することができる。
図4に、図3に示した回路における主要な部分の電圧および電流の変化を示してある。電流IQ1は、主スイッチング素子Q1を流れる電流を示し、電圧VQ1は、主スイッチング素子Q1の両端の電圧を示し、VG1およびVG2は、主スイッチング素子Q1および第2のスイッチング素子Q2のゲート電圧を示している。また、電流IL1は、チョークコイルL1を流れる電流を示し、IC2は、第2のコンデンサC2の充放電の電流を示し、IL2は、第2のコイルL2を流れる電流を示している。主スイッチング素子Q1および第2のスイッチング素子Q2は、PWM制御ユニット21により、基本的には交互にオンオフされる。なお、ダイオードD3は、第2のスイッチング素子の寄生ダイオード(ボディーダイオード)である。
時刻T12に主スイッチング素子Q1がターンオンすることにより、フライホイールダイオードD2は逆バイアスになり逆回復によるサージ現象が発生する状況となる。しかしながら、図3に示した回路では、ダイオードD2と主スイッチング素子Q1との間に第2のコイルL2が直列に接続されているので、第2のコイルL2に流れる電流は瞬間的には大きく変化せず、主スイッチング素子Q1を流れる電流IQ1の増加は緩やかになり、サージ現象は見られない。
時刻T13に主スイッチング素子Q1がオフなり、時刻T14に第2のスイッチング素子Q2がオンになると、バイパス回路15が導通し、第2のコイルL2と第2のコンデンサC2とを備えた共振回路が構成される。このため、第2のコイルL2の作用により第2のコンデンサC2に電流IC2が流れ、コンデンサC2が充電される。第2のコンデンサC2が充電されると、放電に変わりコイルL2に蓄積されていたエネルギーが第2のコンデンサC2を介して高電位側の入力端28の電源1に回生される。この間の電流の変化は、時刻T10から時刻T11に示す通りである。時刻T13と時刻T14の間に、主スイッチング素子Q1と第2のスイッチング素子Q2とがオフになるデッドタイムtd2を設けることにより、第2のスイッチング素子Q2の寄生ダイオードD3によりコンデンサC2の入力側を電源電圧V1まで充電することができる。このため、第2のスイッチング素子Q2の両端の電圧差が0ボルトの状態でスイッチングできる。ゼロボルトスイッチングを可能とすることにより、スイッチング素子Q2の逆耐圧オーバを防ぎ、ノイズの発生を抑制できる。
時刻T11は、第2のコンデンサC2が放電している途中であり、第2のコイルL2の入力側、すなわち、主スイッチング素子Q1の出力側の電圧が、電源電圧V1と同じあるいは若干高いタイミングである。このタイミングで第2のスイッチング素子Q2をオフにすることにより、コンデンサC2の放電を止めて主スイッチング素子Q1の両端を電源電圧V1にセットできるので、主スイッチング素子Q1においてゼロボルトスイッチングが可能となる。このため、スイッチング損失をさらに低減し、素子の破壊を防止し、ノイズの発生を抑制できる。第2のスイッチング素子Q2をオフする時刻T11と、主スイッチング素子Q1をオンする時刻T12との間に、主スイッチング素子Q1と第2のスイッチング素子Q2とが両方ともオフになるデッドタイムtd1を設定することにより、第2のコイルL2の入力側、すなわち、主スイッチング素子Q1の出力側の電圧が、電源電圧V1より若干高い状態でも、第1のスイッチング素子Q1の寄生ダイオードD1により主スイッチング素子Q1の両端の電圧を電源電圧V1にセットすることが可能である。
したがって、この降圧型のDC−DCコンバータ11においては、第2のコイルL2を設けることによる電力の損失はなく、ダイオードD2の逆回復によるサージ現象を抑制できる。このため、本発明により、スイッチングによる損失や、ノイズの発生の少ないDC−DCコンバータを提供することができ、損失による発熱も防止できるので電源装置をさらにコンパクトにできる。
第2のコイルL2のインダクタンスは、チョークコイルL1を用いた降圧特性に影響を与えず、さらに、ダイオードD2の逆回復時のサージ電流を緩和するには十分である必要がある。本願発明者のシミュレーションによると、第2のコイルL2のインダクタンス値を、チョークコイルL1のインダクタンス値の1/100から1/10の範囲に設定したときに良い特性が得られている。しかしながら、第2のコイルL2のインダクタンスをその程度の範囲にしても、第2のコイルL2に発生する誘導電圧により、主スイッチング素子Q1をターンオフするタイミング(たとえば、時刻T10あるいは時刻T13)の近傍において、第2のコイルL2の出力側の電位が上昇し、入力電圧V1より上昇する可能性がある。したがって、第2のコイルL2の出力側に第2のダイオードD4を、第2のコイルL2の出力側に対して入力端28の正極側が順方向になるように接続し、第2のコイルL2の出力側の電圧を制限し、第2のコイルL2の出力側に発生した過剰なエネルギーを電源に回生するようにしている。
図5に、昇圧型(ブーストタイプ)のDC−DCコンバータの一般的な回路を示してある。このDC−DCコンバータ92は、入力端28に接続された直流電源1の電圧V1を昇圧して出力端29に接続された負荷RLに供給する電源装置である。DC−DCコンバータ92は、直流電源1と接続される入力端28と、この入力端28の正極側と出力端29の正極側とを接続するように配置されたチョークコイルL1と、出力端29に対し並列に接続された平滑コンデンサC1と、チョークコイルL1の出力側に入力端28(直流電源1)に対して並列に接続された主スイッチング素子Q1と、チョークコイルL1の出力側にチョークコイルL1と直列に接続されたダイオードD2とを備えている。なお、主スイッチング素子Q1に対して並列に接続されているダイオードD1は主スイッチング素子Q1の寄生ダイオードである。主スイッチング素子Q1はICなどにより実現されるPWM制御ユニット22により適当なデューティでオンオフされ、そのデューティに応じて昇圧された電圧Vuが負荷RLに供給される。主スイッチング素子Q1がオン時間t1とオフ時間t2で制御される。
図6に、図5に示した回路における主要な部分の電圧および電流の変化を示してある。電流IQ1は、スイッチング素子Q1を流れる電流を示し、電圧VQ1は、スイッチング素子Q1の両端の電圧を示し、電流ID2は、ダイオードD2を流れる電流を示し、電流IL1は、チョークコイルL1を流れる電流を示している。ダイオードD2の両端の電圧は、スイッチング素子Q1がオンオフするタイミングで変化し、時刻T21にスイッチング素子Q1がオフになると順電圧が印加されて順バイアスになり電流ID2が流れ、時刻T22にスイッチング素子Q1がオンになると逆電圧が印加されて逆バイアスになる。昇圧型のDC−DCコンバータ92においても、ダイオードD2が順方向バイアスから逆バイアスにしたときに蓄積電荷により逆方向に電流が流れ、ダイオードの逆回復によるサージ電流80が流れる。このスイッチング素子Q1のオンオフ動作に伴うエネルギーは回路内の寄生抵抗により消費され、昇圧型のDC−DCコンバータにおいても、スイッチング周波数に比例する電力損失が発生する。サージ電圧は定常電圧の数倍になる場合もあり、回路素子の耐久性を低下させる要因ともなる。さらに、サージ現象に伴う脈動によりノイズが発生する要因ともなる。
図7に、本発明にかかる昇圧型のDC−DCコンバータを示している。このDC−DCコンバータ12も、電源の入力端28に接続された直流電源1の電圧V1を昇圧して出力端29に接続された負荷RLに供給する電源装置であり、入力端28と出力端29の正極を接続するように配置されたチョークコイルL1と、出力端29に対し並列に接続された平滑コンデンサC1とを備えている。さらに、チョークコイルL1の出力側に、電源1に対して並列に接続される主スイッチング素子Q1と、チョークコイルL1と直列に接続されたダイオードD2とを備えている。
さらに、ダイオードD2と主スイッチング素子Q1との間に直列に接続された第2のコイルL2と、ダイオードD2および第2のコイルL2に対して並列に接続された第2のスイッチング素子Q2と、この第2のスイッチング素子Q2と直列に接続された第2のコンデンサC2とを備えている。さらに、ダイオードD2と第2のコイルL2との間の電圧を電源の入力端28の負極側の電圧に制限するように接続された第2のダイオードD4とを備えている。第2のスイッチング素子Q2と第2のコンデンサC2とが直列に接続されたバイパス回路15は、主スイッチング素子Q1がオフで、ダイオードD2がオン、すなわち、順方向のときに、第2のコイルL2と共に共振回路を構成し、第2のコイルL2に蓄積されたエネルギーを、出力側である負荷側に回生することができる。
図8に、図7に示した回路における主要な部分の電圧および電流の変化を示してある。電流IQ1は、主スイッチング素子Q1を流れる電流を示し、電圧VQ1は、主スイッチング素子Q1の両端の電圧を示し、VG1およびVG2は、主スイッチング素子Q1および第2のスイッチング素子Q2のゲート電圧を示している。また、電流IL1は、チョークコイルL1を流れる電流を示し、IC2は、第2のコンデンサC2の充放電の電流を示し、IL2は、第2のコイルL2を流れる電流を示している。主スイッチング素子Q1および第2のスイッチング素子Q2は、PWM制御ユニット23により、基本的には交互にオンオフされる。なお、ダイオードD3は、第2のスイッチング素子の寄生ダイオードである。
時刻T32に主スイッチング素子Q1がターンオンすることにより、ダイオードD2は逆バイアスになり逆回復により、負荷側から高電圧のサージ電流が流れる状況となる。しかしながら、ダイオードD2と主スイッチング素子Q1との間に第2のコイルL2が直列に接続されているので、第2のコイルL2を流れる電流は瞬時にはほとんど変わらず、主スイッチング素子Q1を流れる電流IQ1の増加は緩やかになり、サージ現象は見られない。
時刻T33に主スイッチング素子Q1がオフなり、時刻T34に第2のスイッチング素子Q2がオンになると、バイパス回路15が導通し、第2のコイルL2と第2のコンデンサC2とを備えた共振回路が構成される。チョークコイルL1から供給された電力は第2のコイルL2を介して出力端29の負荷側に供給されると共に、バイパス回路15を介しても第2のコンデンサC2を充電し、出力側29にも供給される。チョークコイルL1の電流IL1が減少しても、第2のコイルL2の作用により出力端29に対する出力電流は維持され、第2のコイルL2に蓄積されたエネルギーは出力側29に接続された負荷側に回生される。第2のコイルL2の作用により、第2のコイルL2の出力側に対して入力側の電圧が低くなり、第2のコンデンサC2は放電を開始する。この間の電流の変化は、時刻T30から時刻T31に示す通りである。
時刻T33と時刻T34の間に、主スイッチング素子Q1と第2のスイッチング素子Q2とがオフになるデッドタイムtd2を設けることにより、第2のスイッチング素子Q2の寄生ダイオードD3によりコンデンサC2の入力側をチョークコイルL1の出力側の電圧まで充電することができる。このため、第2のスイッチング素子Q2の両端の電圧差が0ボルトの状態でスイッチングできる。ゼロボルトスイッチングを可能とすることにより、スイッチング素子Q2の逆耐圧オーバを防ぎ、ノイズの発生を抑制できる。
時刻T31は、第2のコンデンサC2が放電している途中であり、第2のコイルL2の入力側、すなわち、主スイッチング素子Q1の高電位側の電圧が、低電位側の電圧と同じあるいは若干低いタイミングである。このタイミングで第2のスイッチング素子Q2をオフにすることにより、コンデンサC2の放電を止めて主スイッチング素子Q1の両端をグランド電圧にセットできるので、主スイッチング素子Q1においてゼロボルトスイッチングが可能となる。このため、スイッチング損失をさらに低減し、素子の破壊を防止し、ノイズの発生を抑制できる。第2のスイッチング素子Q2をオフする時刻T31と、主スイッチング素子Q1をオンする時刻T32との間に、主スイッチング素子Q1と第2のスイッチング素子Q2とが両方ともオフになるデッドタイムtd1を設定することにより、第2のコイルL2の入力側、すなわち、主スイッチング素子Q1の高電位側の電圧が、グランド電圧より若干低い状態でも、第1のスイッチング素子Q1の寄生ダイオードD1により主スイッチング素子Q1の両端の電圧をグランド電圧にセットすることが可能である。
このため、本発明により、昇圧型のDC−DCコンバータにおいても、スイッチングによる損失や、ノイズの発生の少ないDC−DCコンバータを提供することができる。したがって、損失による発熱も防止できるので電源装置をさらにコンパクトにでき、PFCとしての用途においても損失を大幅に低減できる。
昇圧型においても、第2のコイルL2のインダクタンスは、チョークコイルL1を用いた特性に影響を与えず、さらに、ダイオードD2の逆回復時のサージ電圧を緩和するには十分である必要がある。本願発明者のシミュレーションによると、第2のコイルL2のインダクタンス値を、チョークコイルL1のインダクタンス値の1/100から1/10の範囲に設定したときに良い特性が得られている。しかしながら、第2のコイルL2のインダクタンスをその程度の範囲にしても、第2のコイルL2に発生する誘導電圧により、主スイッチング素子Q1をターンオンするタイミング(たとえば、時刻T32)の近傍において、第2のコイルL2の出力側の電位が降下し、入力電圧V1の負極側より下がる可能性がある。したがって、第2のコイルL2の出力側に第2のダイオードD4を、第2のコイルL2の出力側が入力端28の負極側に対して順方向になるように接続し、第2のコイルL2の出力側の電圧を制限している。
以上に説明したように、本発明においては、トランスを内蔵していない絶縁型のDC−DCコンバータにおいて、第2のインダクタンス成分であるコイルL2を配置することにより、主スイッチング素子Q1がオンのときに逆バイアスされるダイオードD2の逆回復によるサージ電流を防止している。そして、その第2のコイルL2に蓄積されたエネルギーを高電圧側に回生することを可能にしており、さらに、主スイッチング素子においてはゼロボルトスイッチングを可能にしている。このため、回生用のトランスなどを設けずに簡易な構成でサージ電流の発生を防止し、それに伴う損失およびノイズの発生を防止している。したがって、逆回復現象を阻止できないシリコンダイオードなどの低コストのダイオードを用いて、逆回復によるサージ電流を防止することが可能となり、低コストで、よりコンパクトな電源装置を提供することが可能となる。
なお、上記では、降圧型のDC−DCコンバータと、昇圧型のDC−DCコンバータを例に本発明を説明しているが、昇降圧型などの他のタイプのDC−DCコンバータにおいても本発明を適用することも可能である。
1 電源
11、12、91、92 DC−DCコンバータ
20、21、22、23 PWM制御ユニット
11、12、91、92 DC−DCコンバータ
20、21、22、23 PWM制御ユニット
Claims (7)
- 入力された直流電力を昇圧および/または降圧して出力するDC−DCコンバータであって、
入力端と出力端の第1の極側を接続するように配置された第1のインダクタンス成分と、
前記出力端に対し並列に配置された第1のキャパシタンス成分と、
前記第1のインダクタンス成分を用いて昇圧または降圧するための第1のスイッチング素子であって、昇圧するために前記第1のインダクタンス成分の出力側と前記入力端の第2の極側との間、または、降圧するために前記第1のインダクタンス成分の入力側と前記入力端の第1の極側との間をオンオフするように配置された第1のスイッチング素子と、
前記第1のスイッチング素子がオンのときに逆電圧が印加され、前記第1のスイッチング素子がオフのときに前記第1のインダクタンス成分から電流が出力されるように配置された第1の一方向性素子と、
前記第1の一方向性素子と前記第1のスイッチング素子との間に直列に接続されるように配置された第2のインダクタンス成分と、
前記第1のスイッチング素子がオフのときに、前記第2のインダクタンス成分と共に共振回路を構成するように配置された第2のキャパシタンス成分を備えたバイパス回路であって、前記入力端または出力端と前記第2のキャパシタンス成分の入力側とを接続するバイパス回路とを有する非絶縁型のDC−DCコンバータ。 - 請求項1において、さらに、前記バイパス回路をオンオフする第2のスイッチング素子を有する非絶縁型のDC−DCコンバータ。
- 請求項1において、前記第2のインダクタンス成分の値は、前記第1のインダクタンス成分の値の1/100から1/10の範囲である、非絶縁型のDC−DCコンバータ。
- 請求項2において、前記第2のスイッチング素子は、前記第1のスイッチング素子とほぼ交互に動作する、非絶縁型のDC−DCコンバータ。
- 請求項2において、前記第1のスイッチング素子および前記第2のスイッチング素子は、それぞれがターンオンする直前は同時にオフになる、非絶縁型のDC−DCコンバータ。
- 入力された直流電力を昇圧および/または降圧して出力するDC−DCコンバータの制御方法であって、前記DC−DCコンバータは、入力端および出力端の第1の極側に接続するように配置された第1のインダクタンス成分と、前記出力端に対し並列に配置された第1のキャパシタンス成分と、前記第1のインダクタンス成分を用いて昇圧または降圧するための第1のスイッチング素子であって、昇圧するために前記第1のインダクタンス成分の出力側と前記入力端の第2の極側との間、または、降圧するために前記第1のインダクタンス成分の入力側と前記入力端の第1の極側との間をオンオフするように配置された第1のスイッチング素子と、前記第1のスイッチング素子がオンのときに逆電圧が印加され、前記第1のスイッチング素子がオフのときに前記第1のインダクタンス成分から電流が出力されるように配置された第1の一方向性素子と、前記第1の一方向性素子と前記第1のスイッチング素子との間に直列に接続されるように配置された第2のインダクタンス成分と、前記第1のスイッチング素子がオフのときに、前記第2のインダクタンス成分と共に共振回路を構成するように配置された第2のキャパシタンス成分を備えたバイパス回路であって、前記入力端または出力端と前記第2のキャパシタンス成分の入力側とを接続するバイパス回路と、前記バイパス回路をオンオフする第2のスイッチング素子とを有し、
前記第2のスイッチング素子を前記第1のスイッチング素子と逆に動作して、前記第2のインダクタンス成分に蓄積された電力を回生する工程を有するDC−DCコンバータの制御方法。 - 請求項6において、前記回生する工程では、前記第1のスイッチング素子がオンする直前に、前記第1のスイッチング素子および前記第2のスイッチング素子を同時にオフにする、DC−DCコンバータの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004051071A JP2005245119A (ja) | 2004-02-26 | 2004-02-26 | 非絶縁型のdc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004051071A JP2005245119A (ja) | 2004-02-26 | 2004-02-26 | 非絶縁型のdc−dcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005245119A true JP2005245119A (ja) | 2005-09-08 |
Family
ID=35026239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004051071A Pending JP2005245119A (ja) | 2004-02-26 | 2004-02-26 | 非絶縁型のdc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005245119A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009060521A1 (ja) * | 2007-11-07 | 2009-05-14 | Fujitsu Media Devices Limited | スイッチング電源、スイッチング電源を制御する制御回路、スイッチング電源の制御方法およびモジュール基板 |
CN103296883A (zh) * | 2013-05-21 | 2013-09-11 | 西南交通大学 | 一种宽输入电压宽负载范围直直变换器控制方法及其装置 |
CN104660020A (zh) * | 2013-11-21 | 2015-05-27 | 富士电机株式会社 | 开关电源电路 |
-
2004
- 2004-02-26 JP JP2004051071A patent/JP2005245119A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009060521A1 (ja) * | 2007-11-07 | 2009-05-14 | Fujitsu Media Devices Limited | スイッチング電源、スイッチング電源を制御する制御回路、スイッチング電源の制御方法およびモジュール基板 |
JP4931092B2 (ja) * | 2007-11-07 | 2012-05-16 | 富士通メディアデバイス株式会社 | スイッチング電源、スイッチング電源を制御する制御回路、スイッチング電源の制御方法およびモジュール基板 |
US8427793B2 (en) | 2007-11-07 | 2013-04-23 | Fujitsu Limited | Switching power supply, control circuit for controlling switching power supply, control method of switching power supply and module substrate |
CN103296883A (zh) * | 2013-05-21 | 2013-09-11 | 西南交通大学 | 一种宽输入电压宽负载范围直直变换器控制方法及其装置 |
CN104660020A (zh) * | 2013-11-21 | 2015-05-27 | 富士电机株式会社 | 开关电源电路 |
CN104660020B (zh) * | 2013-11-21 | 2018-06-12 | 富士电机株式会社 | 开关电源电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Banaei et al. | A novel structure for single-switch nonisolated transformerless buck–boost DC–DC converter | |
JP3156657B2 (ja) | 二次電池ユニット | |
Baek et al. | High boost converter using voltage multiplier | |
US8488340B2 (en) | Power converter with boost-buck-buck configuration utilizing an intermediate power regulating circuit | |
Moo et al. | Twin-buck converter with zero-voltage transition | |
US11563378B2 (en) | Seamless DCM-PFM transition for single pulse operation in DC-DC converters | |
JP2008141871A (ja) | 電力変換器 | |
JP2010516223A (ja) | スナバを有する電力コンバータ | |
WO2015079538A1 (ja) | Dc-dcコンバータ | |
US6650095B2 (en) | Low power, dual output AC/DC and DC/DC converter | |
CN113016129A (zh) | 多谐振转换器电源 | |
Kim et al. | Voltage doubler rectified boost-integrated half bridge (VDRBHB) converter for digital car audio amplifiers | |
JP2004201373A (ja) | スイッチング電源回路 | |
JP2010124567A (ja) | スイッチング電源装置 | |
WO2013128509A1 (ja) | 直流電源回路 | |
JP2010063299A (ja) | 昇圧形コンバータ | |
JPH07123707A (ja) | 部分共振型定周波pwm制御dc/dcコンバータ | |
JPH0795766A (ja) | 電源装置 | |
Chen et al. | Design of an auxiliary power distribution network for an electric vehicle | |
JP2005245119A (ja) | 非絶縁型のdc−dcコンバータ | |
JP2004254401A (ja) | 昇圧チョッパ装置 | |
KR20160047281A (ko) | 배터리 충방전 기능을 갖는 양방향 컨버터 회로 | |
JP4649729B2 (ja) | 電源装置及び放電灯点灯装置 | |
JP4649728B2 (ja) | 電源装置及び放電灯点灯装置 | |
KR102220077B1 (ko) | 스위칭 전력 손실 저감을 위한 고효율 dc-dc컨버터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20061120 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090717 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091110 |