JP3480328B2 - 電源装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は複数の電力変換を行
うスイッチング回路がスイッチング素子を共用する電源
装置に関するものである。

【０００２】

【従来の技術】この種の電源装置としては種々のものが
提案されている。例えばＵＳＰ４９４９０１６には、昇
圧チョッパとインバータとの組合せにより負荷に交流電
圧を印加しつつ、入力電流波形の歪みを低減する構成が
開示されている。

【０００３】またＵＳＰ５０６３４９０には、昇圧チョ
ッパと低周波インバータとの組合せ構成において、昇圧
チョッパのスイッチと低周波インバータのスイッチとを
兼用することにより、スイッチの数量を低減すると共に
負荷に低周波矩形電圧を印加する構成が開示されてい
る。

【０００４】更にＷＯ９８／１０５０９にはＵＳＰ５０
６３４９０の構成に加えて、スイッチの損失を低減する
構成が開示されている。

【０００５】図２０には従来の電源装置の回路構成が示
されており、この電源装置は、逆方向通電要素たる寄生
ダイオードＤ１，Ｄ２を有する第１、第２の電界効果ト
ランジスタＱ１，Ｑ２の直列回路と、同じく寄生ダイオ
ードＤ３，Ｄ４を有する第３、第４の電界効果トランジ
スタＱ３，Ｑ４の直列回路と、２つの整流素子Ｄ５，Ｄ
６の直列回路を、平滑コンデンサＥＣと並列に接続し、
第１、第２の電界効果トランジスタＱ１，Ｑ２の接続点
と２つの整流素子Ｄ５，Ｄ６の接続点との間に、交流電
源（以下、「電源」と略す。）ＡＣ及び第１のインダク
タＬ１からなる直列回路を接続し、第１、第２の電界効
果トランジスタＱ１，Ｑ２の接続点と、第３、第４の電
界効果トランジスタＱ３，Ｑ４の接続点との間に、負荷
回路Ｌ及び第２のインダクタＬ２からなる直列回路を接
続している。電源ＡＣの一端は第１、第２の電界効果ト
ランジスタＱ１，Ｑ２の接続点に接続されており、負荷
回路Ｌの一端は第１、第２の電界効果トランジスタＱ
１，Ｑ２の接続点に接続されている。

【０００６】各電界効果トランジスタＱ１〜Ｑ４は制御
装置ＣＮＴから与えられるオン・オフ信号により下述の
ようにスイッチング駆動される。即ち、まず電源ＡＣの
極性が、図２１に示すように、第１、第２の電界効果ト
ランジスタＱ１，Ｑ２の接続点側が負のときは、第２及
び第３の電界効果トランジスタＱ２，Ｑ３をオンする期
間（図２１（ａ）参照）、第１及び第３の電界効果トラ
ンジスタＱ１，Ｑ３をオンする期間（図２１（ｂ）参
照）、第１〜第４の電界効果トランジスタＱ１〜Ｑ４を
オフする期間（図２１（ｃ）参照）の順に動作し、ま
た、電源ＡＣの極性が、図２２に示すように第１、第２
の電界効果トランジスタＱ１，Ｑ２の接続点側が正のと
きには、第１及び第４の電界効果トランジスタＱ１，Ｑ
４をオンする期間（図２２（ａ）参照）、第２及び第４
の電界効果トランジスタＱ２，Ｑ４をオンする期間（図
２２（ｂ）参照）、第１〜第４の電界効果トランジスタ
Ｑ１〜Ｑ４をオフする期間（図２２（ｃ）参照）の順に
動作する。

【０００７】この電源装置においては、昇圧チョッパ回
路を構成する第１の電力変換回路と、降圧チョッパ回路
を構成する第２の電力変換回路から構成され、第１、第
２の電界効果トランジスタＱ１，Ｑ２が第１及び第２の
電力変換回路に兼用されている。電源ＡＣの極性が図２
１に示すような第１、第２の電界効果トランジスタＱ
１，Ｑ２の接続点側が負のときの動作を、昇圧チョッパ
回路を構成する第１の電力変換回路と、降圧チョッパ回
路を構成する第２の電力変換回路に関して説明する。

【０００８】まず昇圧チョッパ回路を構成する第１の電
力変換回路に関して、第１及び第３の電界効果トランジ
スタＱ１，Ｑ３をオンする期間（図２１（ｂ）参照）
は、第１のインダクタＬ１にエネルギを充電する期間で
あり、第１〜第４の電界効果トランジスタＱ１〜Ｑ４を
オフする期間（図２１（ｃ）参照）並びに第２及び第３
の電界効果トランジスタＱ２，Ｑ３をオンする期間（図
２１（ａ）参照）は、第１のインダクタＬ１に蓄えられ
たエネルギを放出する期間である。

【０００９】次に降圧チョッパ回路を構成する第２の電
力変換回路に関して、第２及び第３の電界効果トランジ
スタＱ２，Ｑ３をオンする期間（図２１（ａ）参照）
は、第２のインダクタＬ２にエネルギを充電する期間で
あり、第１及び第３の電界効果トランジスタＱ１，Ｑ３
をオンする期間（図２１（ｂ）参照）、及び第１〜第４
の電界効果トランジスタＱ１〜Ｑ４をオフする期間（図
２１（ｃ）参照）は、第２のインダクタＬ２に蓄えられ
たエネルギを放出する期間である。

【００１０】電流のループに着目してこれらを説明する
と、第２及び第３の電界効果トランジスタＱ２，Ｑ３を
オンする期間（図２１（ａ）参照）は、第１の電力変換
回路の電流が、第１のインダクタＬ１、第１の整流素子
Ｄ５、平滑コンデンサＥＣ、第２の電界効果トランジス
タＱ２及び電源ＡＣから成る閉ループを構成する状態
と、第２の電力変換回路の電流が、平滑コンデンサＥ
Ｃ、第３の電界効果トランジスタＱ３、第２のインダク
タＬ２、負荷回路Ｌ及び第２の電界効果トランジスタＱ
２から成る閉ループを構成する状態とが同時に成立する
期間（この期間をＴ１とする）である。また第１及び第
３の電界効果トランジスタＱ１，Ｑ３をオンする期間
（図２１（ｂ）参照）は第１の電力変換回路の電流が、
電源ＡＣ、第１のインダクタＬ１、第１の整流素子Ｄ５
及び第１の電界効果トランジスタＱ１から成る閉ループ
を構成する状態と、第２の電力変換回路の電流が、第２
のインダクタＬ２、負荷回路Ｌ、第１の電界効果トラン
ジスタＱ１及び第３の電界効果トランジスタＱ３から成
る閉ループを構成する状態とが同時に成立する期間（こ
の期間をＴ２とする）である。さらに第１〜第４の電界
効果トランジスタＱ１〜Ｑ４をオフする期間（図２１
（ｃ）参照）は、第１の電力変換回路の電流が第１のイ
ンダクタＬ１、第１の整流素子Ｄ５、平滑コンデンサＥ
Ｃ及び第２の電界効果トランジスタＱ２、電源ＡＣから
成る閉ループを構成する状態と、第２の電力変換回路の
電流が、第２のインダクタＬ２、負荷回路Ｌ、第２の電
界効果トランジスタＱ２及び第４の電界効果トランジス
タＱ４から成る閉ループを構成する状態とが同時に成立
する期間（この期間をＴ３とする）である。

【００１１】上述の説明から明らかなように、この電源
装置の入力電流は主として期間Ｔ２で制御することがで
きるから、図２３に破線で示すように期間Ｔ２の長さを
調節すれば入力電力をある程度制御することが可能であ
る（図２３（ａ）は電源ＡＣの上記一端が正極である期
間、図２３（ｂ）は電源ＡＣの上記一端が負極である期
間を示している）。即ち期間Ｔ２を調節することによっ
て平滑コンデンサＥＣの両端電圧を適性値に保つことが
できることになる。

【００１２】電源ＡＣの極性が逆極性のときの動作も図
２２に示している。また各部の波形を図２４に示す。図
には第１のインダクタＬ１に流れる電流Ｉ_L1、第２のイ
ンダクタＬ２に流れる電流Ｉ_L2、第２のインダクタＬ２
に流れる電流と第１のインダクタＬ１に流れる電流の差
Ｉ_L2−Ｉ_L1、第１の電界効果トランジスタＱ１に流れる
電流Ｉ_Q1、第２の電界効果トランジスタＱ２に流れる電
流Ｉ_Q2、第３の電界効果トランジスタＱ３に流れる電流
Ｉ_Q3、第４の電界効果トランジスタＱ４に流れる電流Ｉ
_Q4、第１〜第４の電界効果トランジスタＱ１〜Ｑ４のゲ
ート・ソース間に供給されるドライブ信号Ｓ１〜Ｓ４が
示される。図２４はスイッチングの１周期分の波形を示
しており、ｔ０〜ｔ１の期間がＴ１，ｔ１〜ｔ２の期間
がＴ２，ｔ２〜ｔ３（＝ｔ０）の期間がＴ３に相当す
る。

【００１３】

【発明が解決しようとする課題】ここで、上述したイン
バータ回路において負荷インピーダンスが大幅に低下し
た場合（以下「短絡時」という）を想定する。電源ＡＣ
の極性が図２５に示すように、第１、第２の電界効果ト
ランジスタＱ１，Ｑ２の接続点側が負のときの電流ルー
プについて説明する。まず第２及び第３の電界効果トラ
ンジスタＱ２，Ｑ３をオンする期間（図２５（ａ）参
照）は、第２の電力変換回路の電流が、平滑コンデンサ
ＥＣ、第３の電界効果トランジスタＱ３、第２のインダ
クタＬ２、負荷回路Ｌ及び第２の電界効果トランジスタ
Ｑ２から成る閉ループを構成する状態が成立する期間
（この期間をＴ１とする）である。次に第１及び第３の
電界効果トランジスタＱ１，Ｑ３をオンする期間（図２
５（ｂ）参照）は第１の電力変換回路の電流が、電源Ａ
Ｃ、第１のインダクタＬ１、第１の整流素子Ｄ５及び第
１の電界効果トランジスタＱ１から成る閉ループを構成
する状態と、第２の電力変換回路の電流が第２のインダ
クタＬ２、負荷回路Ｌ、第１の電界効果トランジスタＱ
１及び第３の電界効果トランジスタＱ３から成る閉ルー
プを構成する状態とが同時に成立する期間（この期間を
Ｔ２とする）である。また第１〜第４の電界効果トラン
ジスタＱ１〜Ｑ４をオフする期間（図２５（ｃ）又は
（ｄ）参照）は、第１のインダクタＬ１に流れる電流
と、第２のインダクタＬ２に流れる電流との大小関係に
より次の２つの状態が存在する。

【００１４】第１のインダクタＬ１の電流の絶対値が第
２のインダクタＬ２の電流の絶対値よりも小さい場合
（図２５（ｃ）参照）には第１の電力変換回路の電流
が、電源ＡＣ、第１のインダクタＬ１、第１の整流素子
Ｄ５及び第１の電界効果トランジスタＱ１から成る閉ル
ープを構成する状態と、第２の電力変換回路の電流が第
２のインダクタＬ２、負荷回路Ｌ、第１の電界効果トラ
ンジスタＱ１、平滑コンデンサＥＣ及び第４の電界効果
トランジスタＱ４から成る閉ループを構成する状態とが
同時に成立する期間（この期間をＴ３とする）となる。
また第１のインダクタＬ１の電流の絶対値が、第２のイ
ンダクタＬ２の電流の絶対値に一致する（図２５（ｄ）
参照）と、第１の電力変換回路及び第２の電力変換回路
からの電流が互いに打ち消された結果、兼用されたスイ
ッチング素子（第１及び第２の電界効果トランジスタＱ
１，Ｑ２）に流入する電流の総和が０となり、事実上各
々の電力変換回路内部で、上記の兼用されたスイッチン
グ素子を経る電流の閉ループが構成されず、第１のイン
ダクタＬ１、第１の整流素子Ｄ５、平滑コンデンサＥ
Ｃ、第４の電界効果トランジスタＱ４、第２のインダク
タＬ２、負荷回路Ｌ及び電源ＡＣから成る閉ループを構
成する状態が成立する期間（この期間をＴ４とする）と
なる。

【００１５】以上の各期間Ｔ１〜Ｔ４を昇圧チョッパ回
路を構成する第１の電力変換回路と、降圧チョッパ回路
を構成する第２の電力変換回路に関して説明すると、昇
圧チョッパ回路を構成する第１の電力変換回路に関し
て、Ｔ２及びＴ３の期間は、第１のインダクタＬ１にエ
ネルギを充電する期間であり、Ｔ４の期間は第１のイン
ダクタＬ１に蓄えられたエネルギを放出する期間であ
る。且つ降圧チョッパ回路を構成する第２の電力変換回
路に関して、Ｔ１の期間は、第２のインダクタＬ２にエ
ネルギを充電する期間であり、Ｔ２、Ｔ３及びＴ４の期
間は、第２のインダクタＬ２に蓄えられたエネルギを放
出する期間である。

【００１６】電源ＡＣの極性が逆極性のときの動作を図
２６に示している。また各部の波形を図２７に示してあ
る。この場合動作は図２４に沿った説明と略同様のこと
が言える。

【００１７】負荷インピーダンスが低下したとき、負荷
で消費される電力が減少し、出力電圧に対して入力電力
が過剰になる傾向を示す。これに対して従来の技術では
定常時の場合、制御回路ＣＮＴは入力電力に関与するＴ
２の期間（図２４参照）を短くすることにより入力電力
を低下させ、バランスを取ることができる。しかしなが
ら短絡時の場合、短くしたＴ２の期間（図２７参照）が
終了してＴ３の期間が存在する。即ちスイッチング素子
が全てオフしても、降圧チョッパ側の第２のインダクタ
Ｌ２の電流が、兼用された電界効果トランジスタＱ１又
はＱ２の寄生ダイオードＤ１，Ｄ２を流れるため、昇圧
チョッパ側の回路から見ると、図２５（ｃ）又は図２６
（ｃ）に示すように、兼用された電界効果トランジスタ
Ｑ１又はＱ２はオンし続けているかの如く動作してしま
う。この状態は第１のインダクタＬ１の電流値が第２の
インダクタＬ２の電流値に一致するまで持続される。

【００１８】短絡時と定常時の現象の相違は、短絡時に
負荷インピーダンスの低下によりＴ２の期間を終了する
時点における第２のインダクタＬ２の電流の絶対値が、
当該時点における第１のインダクタＬ１の電流の絶対値
よりも大きくなることに因り生じる。このため制御回路
ＣＮＴが必要としているＴ２の期間よりも長い（ｔ３−
ｔ１）期間にわたり、第１のインダクタＬ１へのエネル
ギ蓄積電流が流入し、結果として入力過大となる。上記
の現象のため入力電力を制御回路ＣＮＴにより支配し切
れなくなると、平滑コンデンサＥＣの両端電圧Ｖ_ECが定
常動作時の電圧よりも上昇してしまう問題があった。特
に上記従来構成の電源装置を放電灯点灯装置に適用した
ような場合、放電灯を含む負荷回路の等価抵抗が低下し
た始動過程において必要とされる放電持続電流を確保す
る必要があるため、平滑コンデンサＥＣの両端電圧Ｖ_EC
の上昇が障害になる。

【００１９】本発明は上記事情に鑑みて為されたもので
あり、スイッチング素子のストレスを増加させることな
く兼用化し、且つ負荷の変動があっても素子耐圧の上昇
が生じない電源装置を提供することを目的とする。

【００２０】

【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、逆方向通電要素をそれぞれ並列
に備える第１及び第２のスイッチング素子を順方向が一
致するように直列接続された第１の直列回路と、逆方向
通電要素をそれぞれ並列に備える第３及び第４のスイッ
チング素子を順方向が一致するように直列接続された第
２の直列回路と、前記逆方向通電要素と同方向の２つの
整流素子の第３の直列回路と、前記第１、第２及び第３
の直列回路がそれぞれ並列に接続される平滑コンデンサ
と、前記第１の直列回路の両スイッチング素子の接続点
と第３の直列回路の整流素子の接続点との間に交流電源
を介して接続される第１のインダクタと、前記第１の直
列回路の両スイッチング素子の接続点と前記第２の直列
回路の両スイッチング素子の接続点との間に負荷回路を
介して接続される第２のインダクタと、交流電源に接続
され、少なくとも前記スイッチング素子と第１のインダ
クタとを含む昇圧チョッパ回路と、平滑コンデンサに接
続され、少なくとも前記スイッチング素子と第２のイン
ダクタとを含む降圧チョッパ回路と、前記昇圧チョッパ
回路と降圧チョッパ回路とのスイッチング素子が少なく
とも１つ兼用され、昇圧動作する場合の電流と降圧動作
する場合の電流とが前記兼用されているスイッチング素
子に互いに打ち消す方向に流れる期間を少なくとも生ず
るように動作させる制御手段と、前記負荷回路の状態を
検出する負荷状態検出手段とを備え、負荷回路には交流
電源と同期した交流電圧を出力する電源装置であって、
前記制御手段は、前記負荷状態検出手段の出力信号を受
けて、負荷回路の負荷抵抗の低下に伴って前記スイッチ
ング動作を変化させるように制御することを特徴とし、
スイッチング素子のストレスを増加させることなく兼用
化し、且つ、負荷の変動があっても素子耐圧の上昇が生
じない電源装置を実現できる。

【００２１】請求項２の発明は、請求項１の発明におい
て、前記制御手段が、前記負荷状態検出手段により負荷
抵抗の低下が検出された短絡動作時に第２のインダクタ
のエネルギが、交流電源の第１及び第２のスイッチング
素子の接続点側の電源極性が負極の場合には第２のスイ
ッチング素子と第４のスイッチング素子と第２のインダ
クタと負荷回路を含む第１の閉回路を形成して放出され
るとともに、交流電源の第１及び第２のスイッチング素
子の接続点側の電源極性が正極の場合には第１のスイッ
チング素子と第３のスイッチング素子と第２のインダク
タと負荷回路を含む第２の閉回路を形成して放出される
期間を有するように、前記スイッチング動作を変化させ
るように制御することを特徴とし、スイッチング素子の
ストレスを増加させることなく兼用化し、且つ、負荷の
変動があっても素子耐圧の上昇が生じない電源装置を実
現できる。

【００２２】請求項３の発明は、請求項１の発明におい
て、前記制御手段が、前記負荷状態検出手段により負荷
抵抗の低下が検出された短絡動作時に、交流電源の第１
及び第２のスイッチング素子の接続点側の電源極性が負
極の場合に第２のスイッチング素子と第３のスイッチン
グ素子とをオンする期間、第２のスイッチング素子をオ
ンする期間、並びに第１、第２、第３及び第４のスイッ
チング素子をオフする期間の順に動作するように制御す
る第１の制御と、交流電源の第１及び第２のスイッチン
グ素子の接続点側の電源極性が正極の場合に第１のスイ
ッチング素子と第４のスイッチング素子とをオンする期
間、第１のスイッチング素子をオンする期間、並びに第
１、第２、第３及び第４のスイッチング素子をオフする
期間の順に動作するように制御する第２の制御とを行う
ことを特徴とし、スイッチング素子のストレスを増加さ
せることなく兼用化し、且つ、負荷の変動があっても素
子耐圧の上昇が生じない電源装置を実現できる。

【００２３】請求項４の発明は、請求項３の発明におい
て、前記制御手段が、前記負荷状態検出手段により負荷
抵抗の低下が検出されない定常時には、交流電源の第１
及び第２のスイッチング素子の接続点側の電源極性が負
極の場合に第２のスイッチング素子と第３のスイッチン
グ素子とをオンする期間、第１のスイッチング素子と第
３のスイッチング素子とをオンする期間、並びに第１、
第２、第３及び第４のスイッチング素子をオフする期間
の順に動作するように制御する第３の制御と、交流電源
の第１及び第２のスイッチング素子の接続点側の電源極
性が正極の場合に第１のスイッチング素子と第４のスイ
ッチング素子とをオンする期間、第２のスイッチング素
子と第４のスイッチング素子とをオンする期間、並びに
第１、第２、第３及び第４のスイッチング素子をオフす
る期間の順に動作するように制御する第４の制御とを行
うことを特徴とする。

【００２４】請求項５の発明は、請求項３の発明におい
て、前記制御手段が、前記負荷状態検出手段により検出
される負荷回路の負荷抵抗の低下に伴って前記第１の制
御での第２及び第３のスイッチング素子のオン期間を短
くするように制御すると共に、第２の制御での第１及び
第４のスイッチング素子のオン期間を短くするように制
御することを特徴とし、負荷インピーダンスが低い場合
にもコンデンサ両端電圧の過昇圧やスイッチング素子の
ストレス増加などの問題が生じないようできる。

【００２５】請求項６の発明は、請求項３の発明におい
て、前記制御手段が、前記負荷状態検出手段により検出
される負荷回路の負荷抵抗の低下に伴って前記第１の制
御での第２のスイッチング素子のオン期間を長くするよ
うに制御すると共に、第２の制御での第１のスイッチン
グ素子のオン期間を長くするように制御することを特徴
とし、負荷インピーダンスが低い場合にもコンデンサ両
端電圧の過昇圧やスイッチング素子のストレス増加など
の問題が生じないようできる。

【００２６】請求項７の発明は、請求項３の発明におい
て、前記制御手段が、前記負荷状態検出手段により検出
される負荷回路の負荷抵抗の低下に伴って前記第１及び
第２の制御の１周期をそれぞれ長くするように制御する
ことを特徴とし、負荷インピーダンスが低い場合にもコ
ンデンサ両端電圧の過昇圧やスイッチング素子のストレ
ス増加などの問題が生じないようできる。

【００２７】請求項８の発明は、請求項１の発明におい
て、前記制御手段が、前記負荷状態検出手段により前記
平滑コンデンサの両端電圧が所定の比較電圧未満である
ことが検出された場合に、交流電源よりも高い周波数で
第１〜第４のスイッチング素子をオンオフし、交流電源
の第１及び第２のスイッチング素子の接続点側の電源極
性が負極の場合に第２及び第３のスイッチング素子をオ
ンさせるとともに第１及び第４のスイッチング素子をオ
フさせる期間、第１及び第３のスイッチング素子をオン
させるとともに第２及び第４のスイッチング素子をオフ
させる期間を含み、交流電源の第１及び第２のスイッチ
ング素子の接続点側の電源極性が正極の場合に第１及び
第４のスイッチング素子をオンさせるとともに第２及び
第３のスイッチング素子をオフさせる期間、並びに第２
及び第４のスイッチング素子をオンさせるとともに第１
及び第３のスイッチング素子をオフさせる期間を含み且
つこれらを順に制御する第５の制御を行う定常モードを
選択し、前記平滑コンデンサの両端電圧が所定の比較電
圧以上であることが検出された場合に、交流電源よりも
高い周波数で第１〜第４のスイッチング素子をオンオフ
し、交流電源の第１及び第２のスイッチング素子の接続
点側の電源極性が負極の場合に第２及び第３のスイッチ
ング素子をオンさせるとともに第１及び第４のスイッチ
ング素子をオフさせる期間、第２及び第４のスイッチン
グ素子をオンさせるとともに第１及び第３のスイッチン
グ素子をオフさせる期間を含み、交流電源の第１及び第
２のスイッチング素子の接続点側の電源極性が正極の場
合に第１及び第４のスイッチング素子をオンさせるとと
もに第２及び第３のスイッチング素子をオフさせる期
間、第１及び第３のスイッチング素子をオンさせるとと
もに第２及び第４のスイッチング素子をオフさせる期間
を含み且つこれらを順に制御する第６の制御を行う低イ
ンピーダンスモードを選択して前記スイッチング動作を
変化させることを特徴とし、定常モードで動作している
ときに負荷回路が低インピーダンスになると平滑コンデ
ンサの両端電圧の上昇に伴って低インピーダンスモード
に切り換えられ、低インピーダンスモードでは定常モー
ドのように平滑コンデンサの両端電圧が昇圧されないか
ら平滑コンデンサの両端電圧が低下しようとし、平滑コ
ンデンサの両端電圧が比較電圧付近になると定常モード
と低インピーダンスモードとを繰り返すことによって、
平滑コンデンサの両端電圧が比較電圧付近に保たれ、結
果的に平滑コンデンサの両端電圧が異常に上昇するのを
防止することができるという利点がある。また、定常モ
ードと低インピーダンスモードとの切換時には平滑コン
デンサの両端電圧が比較電圧付近に保たれるから、負荷
電流が急変することがない。

【００２８】請求項９の発明は、請求項８の発明におい
て、前記定常モードが選択されている場合に前記第５の
制御の制御状態を調整して、前記平滑コンデンサの両端
電圧と前記比較電圧よりも低く設定されている基準電圧
との差を少なくするように、交流電源の第１及び第２の
スイッチング素子の接続点側の電源極性が負極の場合に
第１及び第３のスイッチング素子をオンさせるとともに
第２及び第４のスイッチング素子をオフさせる期間と、
交流電源の第１及び第２のスイッチング素子の接続点側
の電源極性が正極の場合に第２及び第４のスイッチング
素子をオンさせるとともに第１及び第３のスイッチング
素子をオフさせる期間とを調整する定常モード制御手段
を備えたことを特徴とし、定常モードでは平滑コンデン
サの両端電圧がほぼ基準電圧に保たれるから、負荷への
印加電圧がほぼ一定になる。また、スイッチング素子の
オン期間の制御では基準電圧に保つことができない程度
に負荷のインピーダンスが低下して平滑コンデンサの両
端電圧が上昇し比較電圧に達すると、定常モードから低
インピーダンスモードに移行して比較電圧付近に保たれ
るから、平滑コンデンサの両端電圧が異常に上昇するこ
とがない。

【００２９】

【発明の実施の形態】（実施形態１）図１は本発明の実
施形態１の概略回路図を示している。但し、本実施形態
における主回路の構成は上述した従来例と共通であるか
ら、共通する構成については同一の符号を付して説明を
省略し、本実施形態の特徴となる構成及び動作について
のみ説明する。

【００３０】すなわち、本実施形態は制御回路ＣＮＴの
構成に特徴を有するものであり、２系統の信号発生回路
ＯＳＣ１，ＯＳＣ２と、これらの２系統の信号を切り替
える切替手段ＰＳＷと、各スイッチング素子Ｑ１〜Ｑ４
に駆動信号Ｓ１〜Ｓ４を出力するドライブ回路ＤＲＶ
と、回路状態を検知する回路状態検知手段ＤＥＴと、電
源ＡＣの極性を判別する極性判別手段ＰＤＴとを備えて
いる。而して、この回路状態検知手段ＤＢＴによって検
知される回路の状態に応じて、切替手段ＰＳＷにより信
号発生回路ＯＳＣ１若しくはＯＳＣ２の何れかの信号が
選択され、さらに極性判別手段ＰＤＴの出力によりスイ
ッチング素子Ｑ１〜Ｑ４への駆動信号Ｓ１〜Ｓ４が作成
される。

【００３１】負荷のインピーダンスが一定以上の値を有
し、入出力電力のバランスが安定している際の動作は、
信号発生回路ＯＳＣ１の出力に基づき上述した従来例の
動作と同様になる。これを以下“定常動作”と呼ぶ。定
常動作での各スイッチング素子Ｑ１〜Ｑ４への駆動信号
Ｓ１〜Ｓ４は図２のようになり、従来例と同様に電源Ａ
Ｃの極性が、第１、第２のスイッチング素子Ｑ１，Ｑ２
の接続点側が負のときは、Ｔ１，Ｔ２，Ｔ３のスイッチ
ング動作を行い、また電源ＡＣの極性が、第１、第２の
スイッチング素子Ｑ１，Ｑ２の接続点側が正のときは、
Ｔ１’，Ｔ２’，Ｔ３’のスイッチング動作を行う。

【００３２】一方負荷のインピーダンスが低く、入力電
力が過剰であると、回路状態検知手段ＤＢＴが検出した
場合は、信号発生回路ＯＳＣ２の出力により、異常昇圧
を回避する動作となる。以下これを“短絡動作”と呼
ぶ。

【００３３】本実施形態における短絡動作での各スイッ
チング素子Ｑ１〜Ｑ４の駆動信号Ｓ１〜Ｓ４は図３のよ
うになる。

【００３４】次いで本実施形態の短絡動作を説明する。
まず電源ＡＣの第１、第２のスイッチング素子Ｑ１，Ｑ
２の接続点側の極性が負のときは、第２、第３のスイッ
チング素子Ｑ２，Ｑ３をオンする期間Ｔ１、第２のスイ
ッチング素子Ｑ２のみをオンする期間Ｔ２、全てのスイ
ッチング素子Ｑ１〜Ｑ４をオフする期間Ｔ３の順に動作
し、電源ＡＣの第１、第２のスイッチング素子Ｑ１，Ｑ
２の接続点側の極性が正のときは、第１、第４のスイッ
チング素子Ｑ１，Ｑ４をオンする期間Ｔ１’、第１のス
イッチング素子Ｑ１のみをオンする期間Ｔ２’、全ての
スイッチング素子Ｑ１〜Ｑ４をオフする期間Ｔ３’の順
に動作する（図３参照）。

【００３５】本実施形態の短絡動作時のスイッチング素
子の動作並びに電流ループの遷移を図４に、同じく各部
電流波形を図５に示す。このとき図４、図５は電源ＡＣ
の第１、第２のスイッチング素子Ｑ１，Ｑ２の接続点側
の極性が負のときの動作である。また従来動作での短絡
時の第２のインダクタＬ２の電流波形と本実施形態にお
ける短絡時の第２のインダクタＬ２の電流波形の比較
を、図６に示す。実線は第２のインダクタＬ２の電流、
破線は第１のインダクタＬ１の電流を示す。この従来動
作での短絡時（図６（ａ））と比較して、本実施形態の
短絡動作時（図６（ｂ））には、ｔ_S2時点での第２のイ
ンダクタＬ２の電流が短絡動作を行うことにより小さく
なるので、第１のインダクタＬ１と第２のインダクタＬ
２の電流値が等しくなるまでの時間（ｔ_S2からｔ_S3ま
で）が短くなることにより、第１のインダクタＬ１に蓄
積されるエネルギの量が少なくなり入力電力が低減され
る。これにより負荷のインピーダンスが低い場合の、入
力電力過剰による平滑コンデンサＥＣの異常昇圧を回避
することができる。

【００３６】ところで、図７には別の動作を示してい
る。同図中、Ｒは負荷インピーダンスである。この動作
では、負荷インピーダンスＲが大きい定常動作時には図
２の動作となり、負荷インピーダンスＲが小さい短絡動
作時には図３の動作となる。ここで、短絡動作時におい
て、電源ＡＣの第１及び第２のスイッチング素子Ｑ１，
Ｑ２の接続点側の極性が負の場合において、第２のスイ
ッチング素子Ｑ２をオンする期間、また、電源ＡＣの第
１及び第２のスイッチング素子Ｑ１，Ｑ２の接続点側の
極性が正の場合において、第１のスイッチング素子Ｑ１
をオンする期間を、同じく回路状態検知手段ＤＥＴの出
力信号に比例して、入力過剰の場合には当該期間を長
く、平衡に近づくに連れて、短くするように構成されて
いる。したがって、負荷インピーダンスＲが低い場合
の、入力電力過剰による平滑コンデンサＥＣの異常昇圧
を回避することができるとともに、より幅広い負荷変動
に対して異常昇圧を防止することが可能となる。

【００３７】（実施形態２）図８に本発明の実施形態２
の概略回路図を示すが、基本的な構成及び動作は従来例
並びに実施形態１と共通するので、共通する構成及び動
作については同一の符号を付して図示並びに説明を省略
する。

【００３８】本実施形態の特徴とするところは、制御回
路ＣＮＴが各スイッチング素子Ｑ１〜Ｑ４に駆動信号Ｓ
１〜Ｓ４を出力する発振駆動回路１と、負荷回路Ｌの両
端電圧を検出する負荷電圧検出部２と、負荷電圧検出部
２から得た検出信号に応じて発振駆動回路１に対して回
路動作を調整する信号調整部３とを備えていることにあ
る。

【００３９】発振駆動回路１は、実施形態１における短
絡動作時のスイッチング動作（図３）を各スイッチング
素子Ｑ１〜Ｑ４にせしめる信号（駆動信号Ｓ１〜Ｓ４）
を発生するように構成される。ここで、この構成におけ
る動作及び各部の信号波形を図９〜１１に示す。

【００４０】しかして本実施形態では負荷電圧検出部２
からの電圧信号の増加に伴って信号調整部３により発振
駆動回路部１が発生する期間Ｔ１を長くすると共に、期
間Ｔ２を短くし、且つスイッチング周波数ｆを高く（周
期を短く）している。これにより負荷電圧検出部２から
の電圧信号が低い（負荷インピーダンスが低い）ときに
は期間Ｔ１が短くなるとともに、期間Ｔ２が長くなり、
且つ周波数ｆが低く（周期が長く）なり、この結果上記
期間Ｔ１が負荷インピーダンスが高い場合に比較して短
くなると共に期間Ｔ２が長くなる。図１２はこのように
負荷インピーダンスが低い場合の各部の電圧又は電流波
形を示している。

【００４１】図１２をパルス幅、周波数の制御を行なわ
ないときの図１３と比較すると明らかなように、期間Ｔ
１を短くするとともに期間Ｔ２を長くすることでｔ２に
おける第２のインダクタＬ２のインダクタ電流Ｉ_L2が低
下した結果、期間Ｔ３の中の期間γ（昇圧チョッパ回路
で構成される第１の電力変換回路の充電期間に相当する
期間）が短くなるため、電源ＡＣより入力されるエネル
ギが減少するとともにインダクタ電流Ｉ_L2が連続して流
れる連続モードが解消され、インダクタ電流Ｉ _L2の積分
値を従来例に比較して減少させることができる。この結
果負荷インピーダンスが低い場合に平滑コンデンサＥＣ
の両端電圧が過昇圧したり、スイッチング素子Ｑ１〜Ｑ
４にかかるストレスが増加するなどの問題が生じないよ
うにできる。且つまたインダクタ電流Ｉ_L2のピーク値を
従来例の定常時と同程度に保ったまま低負荷インピーダ
ンス時にも充分な出力電力を確保することができる。

【００４２】（実施形態３）図１４に本発明の実施形態
３の概略回路図を示すが、基本的な構成及び動作は従来
例並びに実施形態１，２と共通するので、共通する構成
及び動作については同一の符号を付して図示並びに説明
を省略する。本実施形態は図１４のように構成され、動
作の切換タイミングに特徴を有するものである。

【００４３】本実施形態における第１〜第４のスイッチ
ング素子Ｑ１〜Ｑ４は極性切替回路ＰＣにより制御され
る。従来構成に沿って動作説明したように、電源ＡＣの
極性に応じてスイッチング素子Ｑ１〜Ｑ４の動作を切り
換えるから、電源ＡＣの極性を検出する極性検出回路Ｐ
Ｄの出力に応じて極性切替回路ＰＣでスイッチング素子
Ｑ１〜Ｑ４の制御手順を切り換える。

【００４４】また、放電灯ＬａとコンデンサＣ２との並
列回路からなる負荷回路Ｌの定常動作時と負荷回路Ｌの
低インピーダンス時とではスイッチング素子Ｑ１〜Ｑ４
の動作を定常モードと低インピーダンスモードとに切り
換える為に、定常モードに対応したタイミングの信号を
発生する定常モード制御回路ＡＴと、低インピーダンス
モードに対応したタイミングの信号を発生する低インピ
ーダンスモード制御回路ＢＴとを設けてあり、いずれの
出力を採用するかを動作モード切替回路ＭＤによって切
り換える。動作モード切替回路ＭＤによる切換のタイミ
ングについては後述する。

【００４５】定常モードではコンデンサＥＣの両端電圧
を一定に保つように期間Ｔ２を変化させる。即ちコンデ
ンサＥＣの両端電圧を検出する電圧検出回路ＶＳを設け
てあり、電圧検出回路ＶＳにより検出したコンデンサＥ
Ｃの両端電圧Ｖ_ECと基準電圧Ｖ１との差をエラーアンプ
ＥＡによって求め、エラーアンプＥＡの出力に応じて定
常モード制御回路ＡＴへの入力電圧を変化させて期間Ｔ
２を制御する。コンデンサＥＣの両端電圧Ｖ_ECがエラー
アンプＥＡに設定された基準電圧Ｖ１よりも低ければ期
間Ｔ２を長くし、両端電圧Ｖ_ECが基準電圧Ｖ１よりも高
ければ期間Ｔ２を短くするのであり、この動作によりコ
ンデンサＥＣの両端電圧Ｖ_ECを一定に保つことになる。
低インピーダンスモード制御回路ＢＴにおける期間Ｔ２
は一定に保たれ（一定に保つ基準電圧をｕ２で示す）、
定常モード制御回路ＡＴおよび低インピーダンスモード
制御回路ＢＴにおける期間Ｔ１は同じ長さで一定に保た
れる（一定に保つ基準電圧をｕ１で示す）。定常モード
の駆動構成が図１５に、また短絡モードの駆動構成が図
１６に示される。

【００４６】一方モード切替回路ＭＤは、電圧検出回路
ＶＳにより検出したコンデンサＥＣの両端電圧Ｖ_ECと比
較電圧Ｖ２（＞Ｖ１）との大小関係を比較するコンパレ
ータＣＰ１の出力により制御され、コンデンサＥＣの両
端電圧Ｖ_ECが比較電圧Ｖ２よりも低い期間には定常モー
ド、高い期間には低インピーダンスモードを選択するよ
うにモード切替回路ＭＤを制御する。ここで比較電圧Ｖ
２を基準電圧Ｖ１よりも高く設定しているのは、比較電
圧Ｖ２は定常モードと低インピーダンスモードとの切換
時点を決める電圧であり、基準電圧Ｖ１は定常モードの
範囲内での制御の基準値を決めることによる。

【００４７】上述の構成によりコンデンサＥＣの両端電
圧Ｖ_ECは、図１７に示すように変化することになる。こ
の図１７において定常モードで動作したときの両端電圧
Ｖ_ECが曲線で、且つ短絡モードで動作したときの両端
電圧Ｖ_ECが曲線で示される。コンデンサＥＣの両端電
圧Ｖ_ECは、放電灯Ｌａの定格動作時のインピーダンスＺ
Ｏの近傍である領域αにおいては一定（すなわち基準電
圧Ｖ１）に保たれており、領域αよりもインピーダンス
が小さくなる領域βにおいてはインピーダンスが小さく
なるほど両端電圧Ｖ_ECが上昇する。このときＴ２の期間
は存在しない。

【００４８】コンデンサＥＣの両端電圧Ｖ_ECが比較電圧
Ｖ２に達したとき、定常モードから低インピーダンスモ
ードに切り換えられる。ここで定常モードと低インピー
ダンスモードとでは期間Ｔ１は等しく、定常モードから
低インピーダンスモードに移行した時点のコンデンサＥ
Ｃの両端電圧Ｖ_EC（＝Ｖ２）は、低インピーダンスモー
ドで得られる電圧よりも高いから、コンデンサＥＣの両
端電圧Ｖ_ECが下がることになる。したがって比較電圧Ｖ
２よりもコンデンサＥＣの両端電圧Ｖ_ECが下がろうと
し、再び定常モードに戻ってコンデンサＥＣの両端電圧
Ｖ_ECが再度上昇しようとする。このように領域γにおい
ては定常モードと低インピーダンスモードとが混在する
ことによってコンデンサＥＣの両端電圧Ｖ_ECが比較電圧
Ｖ２付近に保たれ得る。

【００４９】ここでコンデンサＥＣの容量を負荷回路Ｌ
に流れる電流に対して十分に大に取っておくことによ
り、コンデンサＥＣの両端電圧Ｖ_ECが急に変化すること
を防ぐ。特に期間Ｔ１を定常モードと低インピーダンス
モートにおいて略等しくしておくと、モードが切り換わ
っても期間Ｔ１はコンデンサＥＣから負荷回路に給電す
る期間であるから、負荷回路Ｌに流れる電流の変化が少
なくなる。

【００５０】負荷回路Ｌのインピーダンスがさらに小さ
くなる領域ではコンデンサＥＣの両端電圧Ｖ_ECが比較電
圧Ｖ２よりも上昇する。ただし定常モードのみで制御す
る場合に比較するとインピーダンスの小さい負荷回路Ｌ
までコンデンサＥＣの両端電圧Ｖ_ECの異常上昇を防止す
ることができる。

【００５１】上述したように、負荷回路Ｌのインピーダ
ンスが小さくなってもコンデンサＥＣの両端電圧Ｖ_ECが
異常に上昇することを低減できるので、コンデンサＥＣ
やスイッチング素子Ｑ１〜Ｑ４などの回路構成部品とし
て耐圧が比較的低く小型且つ安価なものを用いることが
できる。またスイッチング素子Ｑ１〜Ｑ４の制御の動作
を切り換える際にコンデンサＥＣの両端電圧Ｖ_ECがほぼ
一定に保たれているから、負荷電流が大きく変化するこ
とがなく、負荷回路Ｌが高圧放電灯を含んでいても立ち
消えすることを防ぎ得る。

【００５２】（実施形態４）本実施形態４では図１８に
示すように、実施形態３の構成に対して、負荷検出回路
としての点灯判別回路ＬＤを設け、点灯判別回路ＬＤで
検出した負荷回路Ｌの放電灯Ｌａの点灯状態に応じてエ
ラーアンプＥＡの基準電圧をスイッチＳＷ１でＶ１１と
Ｖ１２（Ｖ２＞Ｖ１２＞Ｖ１１）とに切り換える点で異
なる。なお、その他の構成及び基本的な動作については
実施形態３と共通であるから詳しい説明を省略する。

【００５３】しかして本実施形態では、上述のように定
常モードにおける期間Ｔ２の基準電圧Ｖ１１，Ｖ１２を
２段階に切り換える構成をとることにより、定常モード
において保たれる電圧を２種類持つことになる。このと
き点灯判別回路ＬＤは放電灯Ｌａが点灯か不点灯（無負
荷）かを放電灯Ｌａの両端電圧に基づいて判別するもの
であり、不点灯時には放電灯Ｌａの両端電圧が点灯時よ
りも高くなるから、両端電圧を適宜の閏値と比較するこ
とによって点灯か不点灯かを判別することができる。不
点灯時には高い方の基準電圧Ｖ１２が選択される。即ち
放電灯Ｌａの点灯時の定常モードでは図１９の曲線で
示す動作特性になり、不点灯時の定常モードでは図１９
の曲線で示す動作特性になり、低インピーダンスモー
ドでは図１９の曲線で示す動作特性になる。但し期間
Ｔ１については実施形態３と同様に定常モード、低イン
ピーダンスモードで等しくなるように設定される。上述
の構成によれば、点灯時にはコンデンサＥＣの両端電圧
Ｖ_ECを定常時よりも高くすることができ、十分な電圧で
急速に印加することができ、高圧放電灯であっても始動
を確実に行なうことができる。

【００５４】

【発明の効果】請求項１の発明は、逆方向通電要素をそ
れぞれ並列に備える第１及び第２のスイッチング素子を
順方向が一致するように直列接続された第１の直列回路
と、逆方向通電要素をそれぞれ並列に備える第３及び第
４のスイッチング素子を順方向が一致するように直列接
続された第２の直列回路と、前記逆方向通電要素と同方
向の２つの整流素子の第３の直列回路と、前記第１、第
２及び第３の直列回路がそれぞれ並列に接続される平滑
コンデンサと、前記第１の直列回路の両スイッチング素
子の接続点と第３の直列回路の整流素子の接続点との間
に交流電源を介して接続される第１のインダクタと、前
記第１の直列回路の両スイッチング素子の接続点と前記
第２の直列回路の両スイッチング素子の接続点との間に
負荷回路を介して接続される第２のインダクタと、交流
電源に接続され、少なくとも前記スイッチング素子と第
１のインダクタとを含む昇圧チョッパ回路と、平滑コン
デンサに接続され、少なくとも前記スイッチング素子と
第２のインダクタとを含む降圧チョッパ回路と、前記昇
圧チョッパ回路と降圧チョッパ回路とのスイッチング素
子が少なくとも１つ兼用され、昇圧動作する場合の電流
と降圧動作する場合の電流とが前記兼用されているスイ
ッチング素子に互いに打ち消す方向に流れる期間を少な
くとも生ずるように動作させる制御手段と、前記負荷回
路の状態を検出する負荷状態検出手段とを備え、負荷回
路には交流電源と同期した交流電圧を出力する電源装置
であって、前記制御手段は、前記負荷状態検出手段の出
力信号を受けて、負荷回路の負荷抵抗の低下に伴って前
記スイッチング動作を変化させるように制御するので、
スイッチング素子のストレスを増加させることなく兼用
化し、且つ、負荷の変動があっても素子耐圧の上昇が生
じない電源装置を実現できるという効果がある。

【００５５】請求項２の発明は、前記制御手段が、前記
負荷状態検出手段により負荷抵抗の低下が検出された短
絡動作時に第２のインダクタのエネルギが、交流電源の
第１及び第２のスイッチング素子の接続点側の電源極性
が負極の場合には第２のスイッチング素子と第４のスイ
ッチング素子と第２のインダクタと負荷回路を含む第１
の閉回路を形成して放出されるとともに、交流電源の第
１及び第２のスイッチング素子の接続点側の電源極性が
正極の場合には第１のスイッチング素子と第３のスイッ
チング素子と第２のインダクタと負荷回路を含む第２の
閉回路を形成して放出される期間を有するように、前記
スイッチング動作を変化させるように制御するので、ス
イッチング素子のストレスを増加させることなく兼用化
し、且つ、負荷の変動があっても素子耐圧の上昇が生じ
ない電源装置を実現できるという効果がある。

【００５６】請求項３の発明は、前記制御手段が、前記
負荷状態検出手段により負荷抵抗の低下が検出された短
絡動作時に、交流電源の第１及び第２のスイッチング素
子の接続点側の電源極性が負極の場合に第２のスイッチ
ング素子と第３のスイッチング素子とをオンする期間、
第２のスイッチング素子をオンする期間、並びに第１、
第２、第３及び第４のスイッチング素子をオフする期間
の順に動作するように制御する第１の制御と、交流電源
の第１及び第２のスイッチング素子の接続点側の電源極
性が正極の場合に第１のスイッチング素子と第４のスイ
ッチング素子とをオンする期間、第１のスイッチング素
子をオンする期間、並びに第１、第２、第３及び第４の
スイッチング素子をオフする期間の順に動作するように
制御する第２の制御とを行うので、スイッチング素子の
ストレスを増加させることなく兼用化し、且つ、負荷の
変動があっても素子耐圧の上昇が生じない電源装置を実
現できるという効果がある。

【００５７】請求項５の発明は、前記制御手段が、前記
負荷状態検出手段により検出される負荷回路の負荷抵抗
の低下に伴って前記第１の制御での第２及び第３のスイ
ッチング素子のオン期間を短くするように制御すると共
に、第２の制御での第１及び第４のスイッチング素子の
オン期間を短くするように制御するので、負荷インピー
ダンスが低い場合にもコンデンサ両端電圧の過昇圧やス
イッチング素子のストレス増加などの問題が生じないよ
うできるという効果がある。

【００５８】請求項６の発明は、前記制御手段が、前記
負荷状態検出手段により検出される負荷回路の負荷抵抗
の低下に伴って前記第１の制御での第２のスイッチング
素子のオン期間を長くするように制御すると共に、第２
の制御での第１のスイッチング素子のオン期間を長くす
るように制御するので、負荷インピーダンスが低い場合
にもコンデンサ両端電圧の過昇圧やスイッチング素子の
ストレス増加などの問題が生じないようできるという効
果がある。

【００５９】請求項７の発明は、前記制御手段が、前記
負荷状態検出手段により検出される負荷回路の負荷抵抗
の低下に伴って前記第１及び第２の制御の１周期をそれ
ぞれ長くするように制御するので、負荷インピーダンス
が低い場合にもコンデンサ両端電圧の過昇圧やスイッチ
ング素子のストレス増加などの問題が生じないようでき
るという効果がある。

【００６０】請求項８の発明は、前記制御手段が、前記
負荷状態検出手段により前記平滑コンデンサの両端電圧
が所定の比較電圧未満であることが検出された場合に、
交流電源よりも高い周波数で第１〜第４のスイッチング
素子をオンオフし、交流電源の第１及び第２のスイッチ
ング素子の接続点側の電源極性が負極の場合に第２及び
第３のスイッチング素子をオンさせるとともに第１及び
第４のスイッチング素子をオフさせる期間、第１及び第
３のスイッチング素子をオンさせるとともに第２及び第
４のスイッチング素子をオフさせる期間を含み、交流電
源の第１及び第２のスイッチング素子の接続点側の電源
極性が正極の場合に第１及び第４のスイッチング素子を
オンさせるとともに第２及び第３のスイッチング素子を
オフさせる期間、並びに第２及び第４のスイッチング素
子をオンさせるとともに第１及び第３のスイッチング素
子をオフさせる期間を含み且つこれらを順に制御する第
５の制御を行う定常モードを選択し、前記平滑コンデン
サの両端電圧が所定の比較電圧以上であることが検出さ
れた場合に、交流電源よりも高い周波数で第１〜第４の
スイッチング素子をオンオフし、交流電源の第１及び第
２のスイッチング素子の接続点側の電源極性が負極の場
合に第２及び第３のスイッチング素子をオンさせるとと
もに第１及び第４のスイッチング素子をオフさせる期
間、第２及び第４のスイッチング素子をオンさせるとと
もに第１及び第３のスイッチング素子をオフさせる期間
を含み、交流電源の第１及び第２のスイッチング素子の
接続点側の電源極性が正極の場合に第１及び第４のスイ
ッチング素子をオンさせるとともに第２及び第３のスイ
ッチング素子をオフさせる期間、第１及び第３のスイッ
チング素子をオンさせるとともに第２及び第４のスイッ
チング素子をオフさせる期間を含み且つこれらを順に制
御する第６の制御を行う低インピーダンスモードを選択
して前記スイッチング動作を変化させるので、定常モー
ドで動作しているときに負荷回路が低インピーダンスに
なると平滑コンデンサの両端電圧の上昇に伴って低イン
ピーダンスモードに切り換えられ、低インピーダンスモ
ードでは定常モードのように平滑コンデンサの両端電圧
が昇圧されないから平滑コンデンサの両端電圧が低下し
ようとし、平滑コンデンサの両端電圧が比較電圧付近に
なると定常モードと低インピーダンスモードとを繰り返
すことによって、平滑コンデンサの両端電圧が比較電圧
付近に保たれ、結果的に平滑コンデンサの両端電圧が異
常に上昇するのを防止することができるという利点があ
るという効果がある。また、定常モードと低インピーダ
ンスモードとの切換時には平滑コンデンサの両端電圧が
比較電圧付近に保たれるから、負荷電流が急変すること
がない。

【００６１】請求項９の発明は、前記定常モードが選択
されている場合に前記第５の制御の制御状態を調整し
て、前記平滑コンデンサの両端電圧と前記比較電圧より
も低く設定されている基準電圧との差を少なくするよう
に、交流電源の第１及び第２のスイッチング素子の接続
点側の電源極性が負極の場合に第１及び第３のスイッチ
ング素子をオンさせるとともに第２及び第４のスイッチ
ング素子をオフさせる期間と、交流電源の第１及び第２
のスイッチング素子の接続点側の電源極性が正極の場合
に第２及び第４のスイッチング素子をオンさせるととも
に第１及び第３のスイッチング素子をオフさせる期間と
を調整する定常モード制御手段を備えた、定常モードで
は平滑コンデンサの両端電圧がほぼ基準電圧に保たれる
から、負荷への印加電圧がほぼ一定になるという効果が
ある。また、スイッチング素子のオン期間の制御では基
準電圧に保つことができない程度に負荷のインピーダン
スが低下して平滑コンデンサの両端電圧が上昇し比較電
圧に達すると、定常モードから低インピーダンスモード
に移行して比較電圧付近に保たれるから、平滑コンデン
サの両端電圧が異常に上昇することがない。

【図面の簡単な説明】

【図１】実施形態１の回路図である。

【図２】同上の定常負荷時におけるスイッチング素子の
駆動信号の波形図である。

【図３】同上の負荷短絡時におけるスイッチング素子の
駆動信号の波形図である。

【図４】同上の負荷短絡時における電源負極性時の電流
ループを説明するための回路図である。

【図５】同上の負荷短絡時における電源負極性時の電流
波形を示す波形図である。

【図６】同上の負荷短絡時における電流波形を従来例と
対比して示した波形図であり、（ａ）は従来例の電流波
形図、（ｂ）は本実施形態の電流波形図である。

【図７】同上の負荷短絡時におけるスイッチング素子の
駆動信号の波形図である。

【図８】実施形態２の回路図である。

【図９】同上の低負荷インピーダンス時における電源負
極性時の電流ループを説明するための回路図である。

【図１０】同上の低負荷インピーダンス時における各部
の波形を示す図である。

【図１１】同上の低負荷インピーダンス時における電源
正極性時の電流ループを説明するための回路図である。

【図１２】同上の低負荷インピーダンス時における各部
の波形を示す図である。

【図１３】同上の低負荷インピーダンス時における各部
の波形を示す図である。

【図１４】実施形態３の回路図である。

【図１５】同上の動作説明図である。

【図１６】同上の動作説明図である。

【図１７】同上の動作説明図である。

【図１８】実施形態４の回路図である。

【図１９】同上の動作説明図である。

【図２０】従来例の回路図である。

【図２１】同上の定常負荷時における電源負極性時の電
流ループを説明するための回路図である。

【図２２】同上の定常負荷時における電源正極性時の電
流ループを説明するための回路図である。

【図２３】同上の動作説明図である。

【図２４】同上の定常負荷時における電源負極性時の電
流波形を示す波形図である。

【図２５】同上の負荷短絡時における電源負極性時の電
流ループを説明するための回路図である。

【図２６】同上の負荷短絡時における電源正極性時の電
流ループを説明するための回路図である。

【図２７】同上の負荷短絡時における電源負極性時の電
流波形を示す波形図である。

【符号の説明】

Ｑ１〜Ｑ４ スイッチング素子 Ｄ１〜Ｄ４ ダイオード Ｌ１，Ｌ２ インダクタ ＡＣ 交流電源 Ｌ 負荷回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中村 俊朗 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 日妻 晋二 大阪府門真市大字門真1048番地松下電工 株式会社内 (56)参考文献 特開 平９−93955（ＪＰ，Ａ) 特開 平７−45379（ＪＰ，Ａ) 特開 平９−56152（ＪＰ，Ａ) 米国特許4949016（ＵＳ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 7/5387 H05B 41/24

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 逆方向通電要素をそれぞれ並列に備える
   第１及び第２のスイッチング素子を順方向が一致するよ
   うに直列接続された第１の直列回路と、逆方向通電要素
   をそれぞれ並列に備える第３及び第４のスイッチング素
   子を順方向が一致するように直列接続された第２の直列
   回路と、前記逆方向通電要素と同方向の２つの整流素子
   の第３の直列回路と、前記第１、第２及び第３の直列回
   路がそれぞれ並列に接続される平滑コンデンサと、前記
   第１の直列回路の両スイッチング素子の接続点と第３の
   直列回路の整流素子の接続点との間に交流電源を介して
   接続される第１のインダクタと、前記第１の直列回路の
   両スイッチング素子の接続点と前記第２の直列回路の両
   スイッチング素子の接続点との間に負荷回路を介して接
   続される第２のインダクタと、交流電源に接続され、少
   なくとも前記スイッチング素子と第１のインダクタとを
   含む昇圧チョッパ回路と、平滑コンデンサに接続され、
   少なくとも前記スイッチング素子と第２のインダクタと
   を含む降圧チョッパ回路と、前記昇圧チョッパ回路と降
   圧チョッパ回路とのスイッチング素子が少なくとも１つ
   兼用され、昇圧動作する場合の電流と降圧動作する場合
   の電流とが前記兼用されているスイッチング素子に互い
   に打ち消す方向に流れる期間を少なくとも生ずるように
   動作させる制御手段と、前記負荷回路の状態を検出する
   負荷状態検出手段とを備え、負荷回路には交流電源と同
   期した交流電圧を出力する電源装置であって、前記制御
   手段は、前記負荷状態検出手段の出力信号を受けて、負
   荷回路の負荷抵抗の低下に伴って前記スイッチング動作
   を変化させるように制御することを特徴とする電源装
   置。
2. 【請求項２】 前記制御手段は、前記負荷状態検出手段
   により負荷抵抗の低下が検出された短絡動作時に第２の
   インダクタのエネルギが、交流電源の第１及び第２のス
   イッチング素子の接続点側の電源極性が負極の場合には
   第２のスイッチング素子と第４のスイッチング素子と第
   ２のインダクタと負荷回路を含む第１の閉回路を形成し
   て放出されるとともに、交流電源の第１及び第２のスイ
   ッチング素子の接続点側の電源極性が正極の場合には第
   １のスイッチング素子と第３のスイッチング素子と第２
   のインダクタと負荷回路を含む第２の閉回路を形成して
   放出される期間を有するように、前記スイッチング動作
   を変化させるように制御することを特徴とする請求項１
   記載の電源装置。
3. 【請求項３】 前記制御手段は、前記負荷状態検出手段
   により負荷抵抗の低下が検出された短絡動作時に、交流
   電源の第１及び第２のスイッチング素子の接続点側の電
   源極性が負極の場合に第２のスイッチング素子と第３の
   スイッチング素子とをオンする期間、第２のスイッチン
   グ素子をオンする期間、並びに第１、第２、第３及び第
   ４のスイッチング素子をオフする期間の順に動作するよ
   うに制御する第１の制御と、交流電源の第１及び第２の
   スイッチング素子の接続点側の電源極性が正極の場合に
   第１のスイッチング素子と第４のスイッチング素子とを
   オンする期間、第１のスイッチング素子をオンする期
   間、並びに第１、第２、第３及び第４のスイッチング素
   子をオフする期間の順に動作するように制御する第２の
   制御とを行うことを特徴とする請求項１記載の電源装
   置。
4. 【請求項４】 前記制御手段は、前記負荷状態検出手段
   により負荷抵抗の低下が検出されない定常時には、交流
   電源の第１及び第２のスイッチング素子の接続点側の電
   源極性が負極の場合に第２のスイッチング素子と第３の
   スイッチング素子とをオンする期間、第１のスイッチン
   グ素子と第３のスイッチング素子とをオンする期間、並
   びに第１、第２、第３及び第４のスイッチング素子をオ
   フする期間の順に動作するように制御する第３の制御
   と、交流電源の第１及び第２のスイッチング素子の接続
   点側の電源極性が正極の場合に第１のスイッチング素子
   と第４のスイッチング素子とをオンする期間、第２のス
   イッチング素子と第４のスイッチング素子とをオンする
   期間、並びに第１、第２、第３及び第４のスイッチング
   素子をオフする期間の順に動作するように制御する第４
   の制御とを行うことを特徴とする請求項３記載の電源装
   置。
5. 【請求項５】 前記制御手段は、前記負荷状態検出手段
   により検出される負荷回路の負荷抵抗の低下に伴って前
   記第１の制御での第２及び第３のスイッチング素子のオ
   ン期間を短くするように制御すると共に、第２の制御で
   の第１及び第４のスイッチング素子のオン期間を短くす
   るように制御することを特徴とする請求項３記載の電源
   装置。
6. 【請求項６】 前記制御手段は、前記負荷状態検出手段
   により検出される負荷回路の負荷抵抗の低下に伴って前
   記第１の制御での第２のスイッチング素子のオン期間を
   長くするように制御すると共に、第２の制御での第１の
   スイッチング素子のオン期間を長くするように制御する
   ことを特徴とする請求項３記載の電源装置。
7. 【請求項７】 前記制御手段は、前記負荷状態検出手段
   により検出される負荷回路の負荷抵抗の低下に伴って前
   記第１及び第２の制御の１周期をそれぞれ長くするよう
   に制御することを特徴とする請求項３記載の電源装置。
8. 【請求項８】 前記制御手段は、前記負荷状態検出手段
   により前記平滑コンデンサの両端電圧が所定の比較電圧
   未満であることが検出された場合に、交流電源よりも高
   い周波数で第１〜第４のスイッチング素子をオンオフ
   し、交流電源の第１及び第２のスイッチング素子の接続
   点側の電源極性が負極の場合に第２及び第３のスイッチ
   ング素子をオンさせるとともに第１及び第４のスイッチ
   ング素子をオフさせる期間、第１及び第３のスイッチン
   グ素子をオンさせるとともに第２及び第４のスイッチン
   グ素子をオフさせる期間を含み、交流電源の第１及び第
   ２のスイッチング素子の接続点側の電源極性が正極の場
   合に第１及び第４のスイッチング素子をオンさせるとと
   もに第２及び第３のスイッチング素子をオフさせる期
   間、並びに第２及び第４のスイッチング素子をオンさせ
   るとともに第１及び第３のスイッチング素子をオフさせ
   る期間を含み且つこれらを順に制御する第５の制御を行
   う定常モードを選択し、前記平滑コンデンサの両端電圧
   が所定の比較電圧以上であることが検出された場合に、
   交流電源よりも高い周波数で第１〜第４のスイッチング
   素子をオンオフし、交流電源の第１及び第２のスイッチ
   ング素子の接続点側の電源極性が負極の場合に第２及び
   第３のスイッチング素子をオンさせるとともに第１及び
   第４のスイッチング素子をオフさせる期間、第２及び第
   ４のスイッチング素子をオンさせるとともに第１及び第
   ３のスイッチング素子をオフさせる期間を含み、交流電
   源の第１及び第２のスイッチング素子の接続点側の電源
   極性が正極の場合に第１及び第４のスイッチング素子を
   オンさせるとともに第２及び第３のスイッチング素子を
   オフさせる期間、第１及び第３のスイッチング素子をオ
   ンさせるとともに第２及び第４のスイッチング素子をオ
   フさせる期間を含み且つこれらを順に制御する第６の制
   御を行う低インピーダンスモードを選択して前記スイッ
   チング動作を変化させることを特徴とする請求項１記載
   の電源装置。
9. 【請求項９】 前記定常モードが選択されている場合に
   前記第５の制御の制御状態を調整して、前記平滑コンデ
   ンサの両端電圧と前記比較電圧よりも低く設定されてい
   る基準電圧との差を少なくするように、交流電源の第１
   及び第２のスイッチング素子の接続点側の電源極性が負
   極の場合に第１及び第３のスイッチング素子をオンさせ
   るとともに第２及び第４のスイッチング素子をオフさせ
   る期間と、交流電源の第１及び第２のスイッチング素子
   の接続点側の電源極性が正極の場合に第２及び第４のス
   イッチング素子をオンさせるとともに第１及び第３のス
   イッチング素子をオフさせる期間とを調整する定常モー
   ド制御手段を備えたことを特徴とする請求項８記載の電
   源装置。