JPH1187079A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH1187079A JPH1187079A JP24917597A JP24917597A JPH1187079A JP H1187079 A JPH1187079 A JP H1187079A JP 24917597 A JP24917597 A JP 24917597A JP 24917597 A JP24917597 A JP 24917597A JP H1187079 A JPH1187079 A JP H1187079A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- capacitor
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】負荷の状態に応じてコンデンサの両端電圧を制
御する。 【解決手段】定常時はスイッチング素子Ｑ3 ，Ｑ4 を交
流電源Ｅｉの周波数に同期させてオンオフさせ、スイッ
チング素子Ｑ1 ，Ｑ2 を高周波で交互にオンオフさせ
る。この間、コンデンサＣｅの両端電圧が基準電圧Ｖ11
に保たれるようにスイッチング素子Ｑ1 ，Ｑ2 のオン期
間が制御される。負荷回路Ｚが無負荷状態になると、コ
ンデンサＣｅの両端電圧が基準電圧Ｖ11よりも高い基準
電圧Ｖ12になるようにスイッチング素子Ｑ1 ，Ｑ2 のオ
ン期間が制御される。
御する。 【解決手段】定常時はスイッチング素子Ｑ3 ，Ｑ4 を交
流電源Ｅｉの周波数に同期させてオンオフさせ、スイッ
チング素子Ｑ1 ，Ｑ2 を高周波で交互にオンオフさせ
る。この間、コンデンサＣｅの両端電圧が基準電圧Ｖ11
に保たれるようにスイッチング素子Ｑ1 ，Ｑ2 のオン期
間が制御される。負荷回路Ｚが無負荷状態になると、コ
ンデンサＣｅの両端電圧が基準電圧Ｖ11よりも高い基準
電圧Ｖ12になるようにスイッチング素子Ｑ1 ，Ｑ2 のオ
ン期間が制御される。
Description
【０００１】
【発明の属する技術分野】本発明は、交流電源を入力電
源とする昇圧チョッパ回路を通してコンデンサを充電
し、このコンデンサを電源として負荷に電力を供給する
電源装置に関するものである。
源とする昇圧チョッパ回路を通してコンデンサを充電
し、このコンデンサを電源として負荷に電力を供給する
電源装置に関するものである。
【０００２】
【従来の技術】従来より、図５に示す構成の電源装置が
提案されている。この電源装置は、ブリッジ回路を構成
する４個のスイッチング素子Ｑ1 〜Ｑ4 を備え、ブリッ
ジ回路の各アームをコンデンサＣｅの両端間に接続して
ある。各スイッチング素子Ｑ1〜Ｑ4 にはそれぞれダイ
オードＤ1 〜Ｄ4 が逆並列に接続される。ここで、逆並
列とは各スイッチング素子Ｑ1 〜Ｑ4 に並列であって各
スイッチング素子Ｑ1 〜Ｑ4 のオン時にスイッチング素
子Ｑ1 〜Ｑ4 を通して電流が流れる向きとは逆向きの電
流を流す極性であることを意味する。また、コンデンサ
Ｃｅの両端間には整流素子としての一対のダイオードＤ
5 ，Ｄ6 の直列回路が接続される。両ダイオードＤ5 ，
Ｄ6 の直列回路はブリッジ回路の各アームを構成する各
一対のスイッチング素子Ｑ1 〜Ｑ4 の直列回路と逆並列
に接続される。ダイオードＤ1 ，Ｄ 2 の接続点とダイオ
ードＤ5 ，Ｄ6 の接続点との間には交流電源Ｅｉとイン
ダクタＬ1 との直列回路が接続される。さらに、ブリッ
ジ回路の各アームを構成する各一対のスイッチング素子
Ｑ1 〜Ｑ4 の接続点間（つまり、スイッチング素子
Ｑ 1 ，Ｑ2 の接続点とスイッチング素子Ｑ3 ，Ｑ4 の接
続点との間）には、負荷回路ＺとインダクタＬ2 との直
列回路が接続される。
提案されている。この電源装置は、ブリッジ回路を構成
する４個のスイッチング素子Ｑ1 〜Ｑ4 を備え、ブリッ
ジ回路の各アームをコンデンサＣｅの両端間に接続して
ある。各スイッチング素子Ｑ1〜Ｑ4 にはそれぞれダイ
オードＤ1 〜Ｄ4 が逆並列に接続される。ここで、逆並
列とは各スイッチング素子Ｑ1 〜Ｑ4 に並列であって各
スイッチング素子Ｑ1 〜Ｑ4 のオン時にスイッチング素
子Ｑ1 〜Ｑ4 を通して電流が流れる向きとは逆向きの電
流を流す極性であることを意味する。また、コンデンサ
Ｃｅの両端間には整流素子としての一対のダイオードＤ
5 ，Ｄ6 の直列回路が接続される。両ダイオードＤ5 ，
Ｄ6 の直列回路はブリッジ回路の各アームを構成する各
一対のスイッチング素子Ｑ1 〜Ｑ4 の直列回路と逆並列
に接続される。ダイオードＤ1 ，Ｄ 2 の接続点とダイオ
ードＤ5 ，Ｄ6 の接続点との間には交流電源Ｅｉとイン
ダクタＬ1 との直列回路が接続される。さらに、ブリッ
ジ回路の各アームを構成する各一対のスイッチング素子
Ｑ1 〜Ｑ4 の接続点間（つまり、スイッチング素子
Ｑ 1 ，Ｑ2 の接続点とスイッチング素子Ｑ3 ，Ｑ4 の接
続点との間）には、負荷回路ＺとインダクタＬ2 との直
列回路が接続される。
【０００３】この電源装置では、定常動作においては各
スイッチング素子Ｑ1 〜Ｑ4 を図６〜図８に示すように
制御する。図６（ａ）、図７は交流電源Ｅｉにおけるダ
イオードＤ5 ，Ｄ6 の接続点側の一端が正極になる期間
の制御を示し、図６（ｂ）、図８は交流電源Ｅｉの上記
一端が負極になる期間の制御を示している。交流電源Ｅ
ｉの極性が異なる期間の動作は、ブリッジ接続されたス
イッチング素子Ｑ1 〜Ｑ4 の各アームの正極側と負極側
とのスイッチング素子Ｑ1 ，Ｑ2 の動作が入れ替わるだ
けであって、スイッチング素子Ｑ1 とスイッチング素子
Ｑ2 とを読み替え、スイッチング素子Ｑ3 とスイッチン
グ素子Ｑ4 とを読み替えれば、他の動作はほぼ同様であ
るから、以下では主として図６（ａ）、図７の制御が行
なわれる期間について動作を説明する。
スイッチング素子Ｑ1 〜Ｑ4 を図６〜図８に示すように
制御する。図６（ａ）、図７は交流電源Ｅｉにおけるダ
イオードＤ5 ，Ｄ6 の接続点側の一端が正極になる期間
の制御を示し、図６（ｂ）、図８は交流電源Ｅｉの上記
一端が負極になる期間の制御を示している。交流電源Ｅ
ｉの極性が異なる期間の動作は、ブリッジ接続されたス
イッチング素子Ｑ1 〜Ｑ4 の各アームの正極側と負極側
とのスイッチング素子Ｑ1 ，Ｑ2 の動作が入れ替わるだ
けであって、スイッチング素子Ｑ1 とスイッチング素子
Ｑ2 とを読み替え、スイッチング素子Ｑ3 とスイッチン
グ素子Ｑ4 とを読み替えれば、他の動作はほぼ同様であ
るから、以下では主として図６（ａ）、図７の制御が行
なわれる期間について動作を説明する。
【０００４】この期間におけるスイッチング素子Ｑ1 〜
Ｑ4 の動作には３状態がある。すなわち、スイッチング
素子Ｑ2 ，Ｑ3 がオンである状態、スイッチング素子Ｑ
1 ，Ｑ3 がオンである状態、すべてのスイッチング素子
Ｑ1 〜Ｑ4 がオフである状態の３状態があり、これらの
状態が上記順序で繰り返される。いま、定常状態で動作
しているとすれば、スイッチング素子Ｑ2 ，Ｑ3 がオン
である期間Ｐ1 には、コンデンサＣｅ→スイッチング素
子Ｑ3 →負荷回路Ｚ→インダクタＬ2 →スイッチング素
子Ｑ2 →コンデンサＣｅという経路が形成される。すな
わち、負荷回路Ｚに電流が流れ、かつ交流電源Ｅｉから
入力電流が流れ、インダクタＬ2 にエネルギが蓄積され
る。また、コンデンサＣｅの両端電圧が交流電源Ｅｉの
電圧よりも低いときにはダイオードＤ5 が導通し、交流
電源Ｅｉ→ダイオードＤ5 →スイッチング素子Ｑ3 →負
荷回路Ｚ→インダクタＬ2 →インダクタＬ1 →交流電源
Ｅｉの経路で電流が流れる。
Ｑ4 の動作には３状態がある。すなわち、スイッチング
素子Ｑ2 ，Ｑ3 がオンである状態、スイッチング素子Ｑ
1 ，Ｑ3 がオンである状態、すべてのスイッチング素子
Ｑ1 〜Ｑ4 がオフである状態の３状態があり、これらの
状態が上記順序で繰り返される。いま、定常状態で動作
しているとすれば、スイッチング素子Ｑ2 ，Ｑ3 がオン
である期間Ｐ1 には、コンデンサＣｅ→スイッチング素
子Ｑ3 →負荷回路Ｚ→インダクタＬ2 →スイッチング素
子Ｑ2 →コンデンサＣｅという経路が形成される。すな
わち、負荷回路Ｚに電流が流れ、かつ交流電源Ｅｉから
入力電流が流れ、インダクタＬ2 にエネルギが蓄積され
る。また、コンデンサＣｅの両端電圧が交流電源Ｅｉの
電圧よりも低いときにはダイオードＤ5 が導通し、交流
電源Ｅｉ→ダイオードＤ5 →スイッチング素子Ｑ3 →負
荷回路Ｚ→インダクタＬ2 →インダクタＬ1 →交流電源
Ｅｉの経路で電流が流れる。
【０００５】スイッチング素子Ｑ1 ，Ｑ3 がオンになる
期間Ｐ2 では、交流電源Ｅｉ→ダイオードＤ5 →スイッ
チング素子Ｑ1 →インダクタＬ1 →交流電源Ｅｉの経路
で電流が流れ、インダクタＬ1 にエネルギが蓄積され
る。また、この期間Ｐ2 内ではインダクタＬ2 →ダイオ
ードＤ1 →スイッチング素子Ｑ3 →負荷回路Ｚ→インダ
クタＬ2 の経路も形成され、この経路ではインダクタＬ
2 の蓄積エネルギが放出される。つまり、期間Ｐ1 ，Ｐ
2 では、コンデンサＣｅを電源としてコンデンサＣｅの
両端電圧よりも低い電圧を負荷回路Ｚに印加する降圧チ
ョッパ回路（第２のチョッパ回路）として動作すること
になる。
期間Ｐ2 では、交流電源Ｅｉ→ダイオードＤ5 →スイッ
チング素子Ｑ1 →インダクタＬ1 →交流電源Ｅｉの経路
で電流が流れ、インダクタＬ1 にエネルギが蓄積され
る。また、この期間Ｐ2 内ではインダクタＬ2 →ダイオ
ードＤ1 →スイッチング素子Ｑ3 →負荷回路Ｚ→インダ
クタＬ2 の経路も形成され、この経路ではインダクタＬ
2 の蓄積エネルギが放出される。つまり、期間Ｐ1 ，Ｐ
2 では、コンデンサＣｅを電源としてコンデンサＣｅの
両端電圧よりも低い電圧を負荷回路Ｚに印加する降圧チ
ョッパ回路（第２のチョッパ回路）として動作すること
になる。
【０００６】すべてのスイッチング素子Ｑ1 〜Ｑ4 がオ
フになる期間Ｐ3 には、交流電源Ｅｉ→ダイオードＤ5
→コンデンサＣｅ→ダイオードＤ2 →インダクタＬ1 →
交流電源Ｅｉの経路と、交流電源Ｅｉ→ダイオードＤ5
→コンデンサＣｅ→ダイオードＤ4 →負荷回路Ｚ→イン
ダクタＬ2 →インダクタＬ1 →交流電源Ｅｉの経路とが
形成され、この経路でインダクタＬ1 ，Ｌ2 の蓄積エネ
ルギが放出されてインダクタＬ1 ，Ｌ2 の両端に発生す
る電圧と交流電源Ｅｉの電圧との加算電圧がコンデンサ
Ｃｅに印加される。つまり、この電源回路は、交流電源
Ｅｉを電源としてコンデンサＣｅの両端電圧を昇圧する
昇圧チョッパ回路（第１のチョッパ回路）としても動作
する。
フになる期間Ｐ3 には、交流電源Ｅｉ→ダイオードＤ5
→コンデンサＣｅ→ダイオードＤ2 →インダクタＬ1 →
交流電源Ｅｉの経路と、交流電源Ｅｉ→ダイオードＤ5
→コンデンサＣｅ→ダイオードＤ4 →負荷回路Ｚ→イン
ダクタＬ2 →インダクタＬ1 →交流電源Ｅｉの経路とが
形成され、この経路でインダクタＬ1 ，Ｌ2 の蓄積エネ
ルギが放出されてインダクタＬ1 ，Ｌ2 の両端に発生す
る電圧と交流電源Ｅｉの電圧との加算電圧がコンデンサ
Ｃｅに印加される。つまり、この電源回路は、交流電源
Ｅｉを電源としてコンデンサＣｅの両端電圧を昇圧する
昇圧チョッパ回路（第１のチョッパ回路）としても動作
する。
【０００７】上述のように、期間Ｐ1 には主としてコン
デンサＣｅが放電され、期間Ｐ2 には主として交流電源
ＥｉによりインダクタＬ1 にエネルギを蓄積し、期間Ｐ
3 には交流電源Ｅｉの電圧よりも高い電圧になるように
コンデンサＣｅが充電される。このようにして、ほぼ全
期間Ｐ1 〜Ｐ3 にわたって交流電源Ｅｉからの入力電流
が流れて入力電流歪の増加を防止することができる。ま
た、負荷回路Ｚには交流電源Ｅｉの電圧周期に同期した
矩形波状の電圧が印加される。上述の動作から明らかな
ように、期間Ｐ2 におけるスイッチング素子Ｑ1 のオン
期間を調節すれば、交流電源ｉからの入力電流量を制御
することができる。ここに、交流電源Ｅｉは図示してい
ない高周波阻止用のフィルタを介して供給され、電源ラ
インへの高周波ノイズの混入が防止される。また、上述
のように昇圧チョッパ回路として動作することによって
入力電流歪の増加が抑制されているのであるが、上述し
た降圧チョッパ回路としての動作によりコンデンサＣｅ
の両端電圧を降圧して負荷回路Ｚに印加するから負荷回
路Ｚへの印加電圧を適正値に下げることが可能になって
いる。
デンサＣｅが放電され、期間Ｐ2 には主として交流電源
ＥｉによりインダクタＬ1 にエネルギを蓄積し、期間Ｐ
3 には交流電源Ｅｉの電圧よりも高い電圧になるように
コンデンサＣｅが充電される。このようにして、ほぼ全
期間Ｐ1 〜Ｐ3 にわたって交流電源Ｅｉからの入力電流
が流れて入力電流歪の増加を防止することができる。ま
た、負荷回路Ｚには交流電源Ｅｉの電圧周期に同期した
矩形波状の電圧が印加される。上述の動作から明らかな
ように、期間Ｐ2 におけるスイッチング素子Ｑ1 のオン
期間を調節すれば、交流電源ｉからの入力電流量を制御
することができる。ここに、交流電源Ｅｉは図示してい
ない高周波阻止用のフィルタを介して供給され、電源ラ
インへの高周波ノイズの混入が防止される。また、上述
のように昇圧チョッパ回路として動作することによって
入力電流歪の増加が抑制されているのであるが、上述し
た降圧チョッパ回路としての動作によりコンデンサＣｅ
の両端電圧を降圧して負荷回路Ｚに印加するから負荷回
路Ｚへの印加電圧を適正値に下げることが可能になって
いる。
【０００８】上述の説明から明らかなように、この電源
装置の入力電流は主として期間Ｐ2で制御することがで
きるから、図９に破線で示すように期間Ｐ2 の長さを調
節すれば入力電力をある程度制御することが可能である
（図９（ａ）は交流電源Ｅｉの上記一端が正極である期
間、図９（ｂ）は交流電源Ｅｉの上記一端が負極である
期間を示している）。つまり、負荷回路Ｚの定格動作時
に合わせて設計しておけば、期間Ｐ2 を調節することに
よってコンデンサＣｅの両端電圧を適正値に保つことが
できる。
装置の入力電流は主として期間Ｐ2で制御することがで
きるから、図９に破線で示すように期間Ｐ2 の長さを調
節すれば入力電力をある程度制御することが可能である
（図９（ａ）は交流電源Ｅｉの上記一端が正極である期
間、図９（ｂ）は交流電源Ｅｉの上記一端が負極である
期間を示している）。つまり、負荷回路Ｚの定格動作時
に合わせて設計しておけば、期間Ｐ2 を調節することに
よってコンデンサＣｅの両端電圧を適正値に保つことが
できる。
【０００９】
【発明が解決しようとする課題】ところで、上述のよう
に期間Ｐ2 においては図１０に示すように、スイッチン
グ素子Ｑ1 ，Ｑ3 がオンになっているから、交流電源Ｅ
ｉ→インダクタＬ1 →ダイオードＤ5 →スイッチング素
子Ｑ1 →交流電源Ｅｉの経路で電流Ｉ1 が流れ、インダ
クタＬ1 にエネルギが蓄積される。一方、負荷回路Ｚが
高圧放電灯（以下、単に放電灯という）Ｌａと、放電灯
Ｌａに並列接続されたコンデンサＣ2 とからなり、かつ
放電灯Ｌａが放電を開始していない状態であるとすれ
ば、放電灯Ｌａの両端電圧は非常に高くコンデンサＣｅ
の両端電圧程度になることがある。この場合、期間Ｐ1
においてインダクタＬ2 に蓄積されたエネルギは、イン
ダクタＬ2 →ダイオードＤ1 →コンデンサＣｅ→ダイオ
ードＤ4 →負荷回路Ｚ（コンデンサＣ2 ）→インダクタ
Ｌ2 の経路で短時間のうちに放出される。インダクタＬ
2 のエネルギが放出されてインダクタＬ2 に流れる電流
がなくなると、コンデンサＣ2 の両端はインダクタＬ2
を介して短絡されることになる。つまり、図１０に示す
ように、コンデンサＣ2 →ダイオードＤ3 →スイッチン
グ素子Ｑ1 →インダクタＬ2 →コンデンサＣ2 の経路で
電流Ｉ2 が流れる。これにより、コンデンサＣ2 からイ
ンダクタＬ2 にエネルギが移り、スイッチング素子Ｑ1
のオフ時にはインダクタＬ2 →コンデンサＣ2 →ダイオ
ードＤ3 →コンデンサＣｅ→ダイオードＤ2 →インダク
タＬ2 というような経路で、インダクタＬ2 からコンデ
ンサＣｅにエネルギが放出されるから、結局、コンデン
サＣｅからコンデンサＣ2 に移したエネルギの一部をコ
ンデンサＣｅに戻すことになる。このことから、負荷回
路Ｚのインピーダンスが非常に高い（放電灯Ｌａが点灯
していない）としてもコンデンサＣ2 の両端電圧はコン
デンサＣｅの両端電圧よりも低くなる。
に期間Ｐ2 においては図１０に示すように、スイッチン
グ素子Ｑ1 ，Ｑ3 がオンになっているから、交流電源Ｅ
ｉ→インダクタＬ1 →ダイオードＤ5 →スイッチング素
子Ｑ1 →交流電源Ｅｉの経路で電流Ｉ1 が流れ、インダ
クタＬ1 にエネルギが蓄積される。一方、負荷回路Ｚが
高圧放電灯（以下、単に放電灯という）Ｌａと、放電灯
Ｌａに並列接続されたコンデンサＣ2 とからなり、かつ
放電灯Ｌａが放電を開始していない状態であるとすれ
ば、放電灯Ｌａの両端電圧は非常に高くコンデンサＣｅ
の両端電圧程度になることがある。この場合、期間Ｐ1
においてインダクタＬ2 に蓄積されたエネルギは、イン
ダクタＬ2 →ダイオードＤ1 →コンデンサＣｅ→ダイオ
ードＤ4 →負荷回路Ｚ（コンデンサＣ2 ）→インダクタ
Ｌ2 の経路で短時間のうちに放出される。インダクタＬ
2 のエネルギが放出されてインダクタＬ2 に流れる電流
がなくなると、コンデンサＣ2 の両端はインダクタＬ2
を介して短絡されることになる。つまり、図１０に示す
ように、コンデンサＣ2 →ダイオードＤ3 →スイッチン
グ素子Ｑ1 →インダクタＬ2 →コンデンサＣ2 の経路で
電流Ｉ2 が流れる。これにより、コンデンサＣ2 からイ
ンダクタＬ2 にエネルギが移り、スイッチング素子Ｑ1
のオフ時にはインダクタＬ2 →コンデンサＣ2 →ダイオ
ードＤ3 →コンデンサＣｅ→ダイオードＤ2 →インダク
タＬ2 というような経路で、インダクタＬ2 からコンデ
ンサＣｅにエネルギが放出されるから、結局、コンデン
サＣｅからコンデンサＣ2 に移したエネルギの一部をコ
ンデンサＣｅに戻すことになる。このことから、負荷回
路Ｚのインピーダンスが非常に高い（放電灯Ｌａが点灯
していない）としてもコンデンサＣ2 の両端電圧はコン
デンサＣｅの両端電圧よりも低くなる。
【００１０】つまり、放電灯ＬａにはコンデンサＣｅの
両端電圧よりも低い電圧しか印加されないから、放電灯
Ｌａの始動に必要な電圧を確保することができず、放電
灯Ｌａを始動することができない場合が生じる。この問
題を解決するには、コンデンサＣｅの両端電圧を高くす
ることが考えられるが、定常動作時にもコンデンサＣｅ
の両端電圧が高いとスイッチング素子Ｑ1〜Ｑ4 でのス
イッチング損失が増大するから、高容量のスイッチング
素子Ｑ1 〜Ｑ4 が必要になるとともに、放熱対策が必要
になり、大型化につながるなどの問題が生じることにな
る。
両端電圧よりも低い電圧しか印加されないから、放電灯
Ｌａの始動に必要な電圧を確保することができず、放電
灯Ｌａを始動することができない場合が生じる。この問
題を解決するには、コンデンサＣｅの両端電圧を高くす
ることが考えられるが、定常動作時にもコンデンサＣｅ
の両端電圧が高いとスイッチング素子Ｑ1〜Ｑ4 でのス
イッチング損失が増大するから、高容量のスイッチング
素子Ｑ1 〜Ｑ4 が必要になるとともに、放熱対策が必要
になり、大型化につながるなどの問題が生じることにな
る。
【００１１】本発明は上記事由に鑑みて為されたもので
あり、その目的は、負荷のインピーダンスに応じてコン
デンサの両端電圧を変化させることができるようにし、
スイッチング素子のスイッチング損失を必要以上に増大
させることのない電源装置を提供することにある。
あり、その目的は、負荷のインピーダンスに応じてコン
デンサの両端電圧を変化させることができるようにし、
スイッチング素子のスイッチング損失を必要以上に増大
させることのない電源装置を提供することにある。
【００１２】
【課題を解決するための手段】請求項１の発明は、交流
電源の両端間に整流素子を介して接続された第１のスイ
ッチング素子および第１のインダクタの直列回路を含み
第１のスイッチング素子を交流電源の周波数よりも高周
波でオンオフさせることにより第１のインダクタの蓄積
エネルギを用いて交流電源の電圧を昇圧してコンデンサ
を充電する第１のチョッパ回路と、前記コンデンサの両
端間に接続した第２のスイッチング素子と第２のインダ
クタと負荷回路との直列回路を含み第２のスイッチング
素子を交流電源の周波数よりも高周波でオンオフさせる
ことにより前記コンデンサの両端電圧を降圧して負荷回
路に印加する第２のチョッパ回路と、前記コンデンサの
両端電圧と基準電圧との差を小さくするように交流電源
から第１のスイッチング素子を通して第１のインダクタ
にエネルギを蓄積する期間を調節する制御回路と、負荷
回路の有無を検出する負荷検出手段とを備え、前記基準
電圧を２段階設けるとともに、無負荷時には高いほうの
基準電圧を選択するものである。この構成によれば、負
荷回路の動作状態に応じてコンデンサの両端電圧が変化
するから、スイッチング素子のスイッチング損失が必要
以上に増大することがない。また、始動時に高電圧を必
要とする放電灯などを負荷回路に含む場合に、無負荷状
態である始動前にはコンデンサの両端電圧を定常動作時
よりも高く設定して始動性を高めることができる。
電源の両端間に整流素子を介して接続された第１のスイ
ッチング素子および第１のインダクタの直列回路を含み
第１のスイッチング素子を交流電源の周波数よりも高周
波でオンオフさせることにより第１のインダクタの蓄積
エネルギを用いて交流電源の電圧を昇圧してコンデンサ
を充電する第１のチョッパ回路と、前記コンデンサの両
端間に接続した第２のスイッチング素子と第２のインダ
クタと負荷回路との直列回路を含み第２のスイッチング
素子を交流電源の周波数よりも高周波でオンオフさせる
ことにより前記コンデンサの両端電圧を降圧して負荷回
路に印加する第２のチョッパ回路と、前記コンデンサの
両端電圧と基準電圧との差を小さくするように交流電源
から第１のスイッチング素子を通して第１のインダクタ
にエネルギを蓄積する期間を調節する制御回路と、負荷
回路の有無を検出する負荷検出手段とを備え、前記基準
電圧を２段階設けるとともに、無負荷時には高いほうの
基準電圧を選択するものである。この構成によれば、負
荷回路の動作状態に応じてコンデンサの両端電圧が変化
するから、スイッチング素子のスイッチング損失が必要
以上に増大することがない。また、始動時に高電圧を必
要とする放電灯などを負荷回路に含む場合に、無負荷状
態である始動前にはコンデンサの両端電圧を定常動作時
よりも高く設定して始動性を高めることができる。
【００１３】請求項２の発明は、ブリッジ回路を構成す
る第１ないし第４のスイッチング素子と、各スイッチン
グ素子にそれぞれ逆並列に接続された第１ないし第４の
ダイオードと、第１および第２のスイッチング素子の直
列回路と第３および第４のスイッチング素子の直列回路
とが両端間に接続されたコンデンサと、第１および第２
のダイオードの直列回路に並列接続された第５および第
６のダイオードの直列回路と、第１および第２のダイオ
ードの接続点と第５および第６のダイオードの接続点と
の間に接続された交流電源と第１のインダクタとの直列
回路と、第１および第２のスイッチング素子の接続点と
第３および第４のスイッチング素子の接続点との間に接
続された負荷回路と第２のインダクタとの直列回路と、
前記コンデンサの両端電圧と基準電圧との差を小さくす
るように交流電源から第１のスイッチング素子を通して
第１のインダクタにエネルギを蓄積する期間を調節する
制御回路と、負荷回路の有無を検出する負荷検出手段と
を備え、前記基準電圧を２段階設けるとともに、無負荷
時には高いほうの基準電圧を選択するものである。この
構成によれば、負荷回路の動作状態に応じてコンデンサ
の両端電圧が変化するから、スイッチング素子のスイッ
チング損失が必要以上に増大することがない。また、始
動時に高電圧を必要とする放電灯などを負荷回路に含む
場合に、無負荷状態である始動前にはコンデンサの両端
電圧を定常動作時よりも高く設定して始動性を高めるこ
とができる。
る第１ないし第４のスイッチング素子と、各スイッチン
グ素子にそれぞれ逆並列に接続された第１ないし第４の
ダイオードと、第１および第２のスイッチング素子の直
列回路と第３および第４のスイッチング素子の直列回路
とが両端間に接続されたコンデンサと、第１および第２
のダイオードの直列回路に並列接続された第５および第
６のダイオードの直列回路と、第１および第２のダイオ
ードの接続点と第５および第６のダイオードの接続点と
の間に接続された交流電源と第１のインダクタとの直列
回路と、第１および第２のスイッチング素子の接続点と
第３および第４のスイッチング素子の接続点との間に接
続された負荷回路と第２のインダクタとの直列回路と、
前記コンデンサの両端電圧と基準電圧との差を小さくす
るように交流電源から第１のスイッチング素子を通して
第１のインダクタにエネルギを蓄積する期間を調節する
制御回路と、負荷回路の有無を検出する負荷検出手段と
を備え、前記基準電圧を２段階設けるとともに、無負荷
時には高いほうの基準電圧を選択するものである。この
構成によれば、負荷回路の動作状態に応じてコンデンサ
の両端電圧が変化するから、スイッチング素子のスイッ
チング損失が必要以上に増大することがない。また、始
動時に高電圧を必要とする放電灯などを負荷回路に含む
場合に、無負荷状態である始動前にはコンデンサの両端
電圧を定常動作時よりも高く設定して始動性を高めるこ
とができる。
【００１４】請求項３の発明は、請求項１または請求項
２の発明において、負荷回路が放電灯を含むものであ
り、望ましい実施態様である。
２の発明において、負荷回路が放電灯を含むものであ
り、望ましい実施態様である。
【００１５】
（実施形態１）本実施形態は、図１に示すように、図５
に示した従来構成におけるスイッチング素子Ｑ1 〜Ｑ4
を制御するための構成を具体的に示したものであり、と
くに放電灯Ｌａの点灯・不点灯を検出する点灯判別回路
ＬＤを設け、その判別結果に基づいてコンデンサＣｅの
両端電圧を制御する点が特徴になっている。また、スイ
ッチング素子Ｑ1 〜Ｑ4 にはＭＯＳＦＥＴを用い、ダイ
オードＤ1 〜Ｄ4 にはＭＯＳＦＥＴの寄生ダイオードを
用いている。
に示した従来構成におけるスイッチング素子Ｑ1 〜Ｑ4
を制御するための構成を具体的に示したものであり、と
くに放電灯Ｌａの点灯・不点灯を検出する点灯判別回路
ＬＤを設け、その判別結果に基づいてコンデンサＣｅの
両端電圧を制御する点が特徴になっている。また、スイ
ッチング素子Ｑ1 〜Ｑ4 にはＭＯＳＦＥＴを用い、ダイ
オードＤ1 〜Ｄ4 にはＭＯＳＦＥＴの寄生ダイオードを
用いている。
【００１６】さらに具体的に説明する。この回路は、高
圧放電灯である放電灯ＬａとコンデンサＣ2 との並列回
路を負荷回路Ｚとしている。また、極性検出回路ＰＤに
より交流電源Ｅｉの電圧極性を検出し、検出した交流電
源Ｅｉの極性に応じて極性切換回路ＰＣによりスイッチ
ング素子Ｑ1 〜Ｑ4 の制御手順を切り換えるように構成
されている。
圧放電灯である放電灯ＬａとコンデンサＣ2 との並列回
路を負荷回路Ｚとしている。また、極性検出回路ＰＤに
より交流電源Ｅｉの電圧極性を検出し、検出した交流電
源Ｅｉの極性に応じて極性切換回路ＰＣによりスイッチ
ング素子Ｑ1 〜Ｑ4 の制御手順を切り換えるように構成
されている。
【００１７】スイッチング素子Ｑ1 〜Ｑ4 のオンオフを
制御する制御回路ＣＮには、期間Ｐ 1 ，Ｐ2 をそれぞれ
決定する第１タイミング発生回路Ｔ1 と第２タイミング
発生回路Ｔ2 とが設けられ、第１タイミング発生回路Ｔ
1 では期間Ｐ1 を決定する一定幅のパルス信号を出力す
る。また、第２タイミング発生回路Ｔ2 は、切換スイッ
チＳＷ1 とエラーアンプＥＡとＰＷＭ回路ＰＭとにより
構成される。すなわち、エラーアンプＥＡは切換スイッ
チＳＷ1 により選択される基準電圧Ｖ11，Ｖ12の一方
と、電圧検出回路ＶＳにより検出したコンデンサＣｅの
両端電圧Ｖｃｅとの差を出力し、ＰＷＭ回路ＰＭではそ
の差に応じた幅を持つパルス信号を出力する。このパル
ス信号が期間Ｐ2 の長さを決める。このように、コンデ
ンサＣｅの両端電圧を基準電圧Ｖ11，Ｖ12の一方との差
に応じて期間Ｐ2 を決めているから、コンデンサＣｅの
両端電圧がフィードバック制御されることになり、コン
デンサＣｅの両端電圧は切換スイッチＳＷ1 により選択
されている基準電圧Ｖ11，Ｖ 12に保たれることになる。
制御する制御回路ＣＮには、期間Ｐ 1 ，Ｐ2 をそれぞれ
決定する第１タイミング発生回路Ｔ1 と第２タイミング
発生回路Ｔ2 とが設けられ、第１タイミング発生回路Ｔ
1 では期間Ｐ1 を決定する一定幅のパルス信号を出力す
る。また、第２タイミング発生回路Ｔ2 は、切換スイッ
チＳＷ1 とエラーアンプＥＡとＰＷＭ回路ＰＭとにより
構成される。すなわち、エラーアンプＥＡは切換スイッ
チＳＷ1 により選択される基準電圧Ｖ11，Ｖ12の一方
と、電圧検出回路ＶＳにより検出したコンデンサＣｅの
両端電圧Ｖｃｅとの差を出力し、ＰＷＭ回路ＰＭではそ
の差に応じた幅を持つパルス信号を出力する。このパル
ス信号が期間Ｐ2 の長さを決める。このように、コンデ
ンサＣｅの両端電圧を基準電圧Ｖ11，Ｖ12の一方との差
に応じて期間Ｐ2 を決めているから、コンデンサＣｅの
両端電圧がフィードバック制御されることになり、コン
デンサＣｅの両端電圧は切換スイッチＳＷ1 により選択
されている基準電圧Ｖ11，Ｖ 12に保たれることになる。
【００１８】ところで、比較電圧Ｖ11，Ｖ12は２段階に
設定され、切換スイッチＳＷ1 は放電灯Ｌａが点灯して
いるか不点灯であるかに応じて負荷検出手段としての点
灯判別回路ＬＤにより切り換えられる。つまり、点灯判
別回路ＬＤは放電灯Ｌａの両端電圧を検出することによ
り、検出電圧が規定値よりも高いときには不点灯、規定
値以下であれば点灯と判断し、図２に示すように、不点
灯時（放電灯Ｌａの両端電圧が高いとき）には高いほう
の比較電圧Ｖ12を選択するように切換スイッチＳＷ1 を
切り換える。このように、切換スイッチＳＷ1 とエラー
アンプＥＡとＰＷＭ回路ＰＭとにより期間Ｐ2 を決定す
る第２タイミング発生回路Ｔ2 が構成される。
設定され、切換スイッチＳＷ1 は放電灯Ｌａが点灯して
いるか不点灯であるかに応じて負荷検出手段としての点
灯判別回路ＬＤにより切り換えられる。つまり、点灯判
別回路ＬＤは放電灯Ｌａの両端電圧を検出することによ
り、検出電圧が規定値よりも高いときには不点灯、規定
値以下であれば点灯と判断し、図２に示すように、不点
灯時（放電灯Ｌａの両端電圧が高いとき）には高いほう
の比較電圧Ｖ12を選択するように切換スイッチＳＷ1 を
切り換える。このように、切換スイッチＳＷ1 とエラー
アンプＥＡとＰＷＭ回路ＰＭとにより期間Ｐ2 を決定す
る第２タイミング発生回路Ｔ2 が構成される。
【００１９】上述したように、負荷回路Ｚが放電灯Ｌａ
などを含む場合に、放電灯Ｌａの不点灯時にはコンデン
サＣｅの両端電圧を定常動作時よりも高く設定しておく
ことができるから、放電開始に必要な電圧を放電灯Ｌａ
に印加することができる。また、放電開始後にはコンデ
ンサＣｅの両端電圧が低くなるから、スイッチング素子
Ｑ1 〜Ｑ4 のスイッチング損失を増大させることがな
く、結果的に放熱板などを小型化することが可能にな
る。
などを含む場合に、放電灯Ｌａの不点灯時にはコンデン
サＣｅの両端電圧を定常動作時よりも高く設定しておく
ことができるから、放電開始に必要な電圧を放電灯Ｌａ
に印加することができる。また、放電開始後にはコンデ
ンサＣｅの両端電圧が低くなるから、スイッチング素子
Ｑ1 〜Ｑ4 のスイッチング損失を増大させることがな
く、結果的に放熱板などを小型化することが可能にな
る。
【００２０】（実施形態２）ところで、期間Ｐ1 におい
てコンデンサＣｅの両端が負荷回路Ｚに印加されるか
ら、期間Ｐ1 を定常動作時よりも長くすればコンデンサ
Ｃｅの両端電圧を負荷回路Ｚに印加する期間が長くなっ
て放電灯Ｌａの始動がより容易になる。そこで、図３に
示すように、本実施形態は実施形態１の構成に加えて、
制御回路ＣＮにおいて期間Ｐ1 を制御するために与える
基準電圧Ｖ31，Ｖ32も点灯判別回路ＬＤの出力によって
切り換えるようにしたものである。ここに、図４に示す
ように、放電灯Ｌａの点灯時と不点灯時とでは期間Ｐ1
〜Ｐ3 の繰り返し周期は変化させず、期間Ｐ1 ，Ｐ2 の
長さのみを変化させている（図４（ａ）は点灯時、図４
（ｂ）は不点灯時の動作を示す）。基準電圧Ｖ31，Ｖ32
の切換には切換スイッチＳＷ2 を用いている。切換スイ
ッチＳＷ2 は点灯判別回路ＬＤの出力に応じて放電灯Ｌ
ａが不点灯である期間には期間Ｐ1 を点灯時よりも長く
する。
てコンデンサＣｅの両端が負荷回路Ｚに印加されるか
ら、期間Ｐ1 を定常動作時よりも長くすればコンデンサ
Ｃｅの両端電圧を負荷回路Ｚに印加する期間が長くなっ
て放電灯Ｌａの始動がより容易になる。そこで、図３に
示すように、本実施形態は実施形態１の構成に加えて、
制御回路ＣＮにおいて期間Ｐ1 を制御するために与える
基準電圧Ｖ31，Ｖ32も点灯判別回路ＬＤの出力によって
切り換えるようにしたものである。ここに、図４に示す
ように、放電灯Ｌａの点灯時と不点灯時とでは期間Ｐ1
〜Ｐ3 の繰り返し周期は変化させず、期間Ｐ1 ，Ｐ2 の
長さのみを変化させている（図４（ａ）は点灯時、図４
（ｂ）は不点灯時の動作を示す）。基準電圧Ｖ31，Ｖ32
の切換には切換スイッチＳＷ2 を用いている。切換スイ
ッチＳＷ2 は点灯判別回路ＬＤの出力に応じて放電灯Ｌ
ａが不点灯である期間には期間Ｐ1 を点灯時よりも長く
する。
【００２１】この構成によれば、放電灯Ｌａの始動前に
は期間Ｐ1 を長くし、かつ期間Ｐ2における基準電圧Ｖ
12を定常動作時よりも高く設定することで、放電灯Ｌａ
に始動に必要な高電圧を印加することができる。また、
放電灯Ｌａの始動後には始動前よりも期間Ｐ1 が短くな
り、かつコンデンサＣｅの両端電圧が基準電圧Ｖ11に引
き下げられるから、スイッチング素子Ｑ1 〜Ｑ4 でのス
イッチング損失が増加することもない。他の構成および
動作は実施形態１と同様である。
は期間Ｐ1 を長くし、かつ期間Ｐ2における基準電圧Ｖ
12を定常動作時よりも高く設定することで、放電灯Ｌａ
に始動に必要な高電圧を印加することができる。また、
放電灯Ｌａの始動後には始動前よりも期間Ｐ1 が短くな
り、かつコンデンサＣｅの両端電圧が基準電圧Ｖ11に引
き下げられるから、スイッチング素子Ｑ1 〜Ｑ4 でのス
イッチング損失が増加することもない。他の構成および
動作は実施形態１と同様である。
【００２２】
【発明の効果】請求項１の発明は、交流電源の両端間に
整流素子を介して接続された第１のスイッチング素子お
よび第１のインダクタの直列回路を含み第１のスイッチ
ング素子を交流電源の周波数よりも高周波でオンオフさ
せることにより第１のインダクタの蓄積エネルギを用い
て交流電源の電圧を昇圧してコンデンサを充電する第１
のチョッパ回路と、前記コンデンサの両端間に接続した
第２のスイッチング素子と第２のインダクタと負荷回路
との直列回路を含み第２のスイッチング素子を交流電源
の周波数よりも高周波でオンオフさせることにより前記
コンデンサの両端電圧を降圧して負荷回路に印加する第
２のチョッパ回路と、前記コンデンサの両端電圧と基準
電圧との差を小さくするように交流電源から第１のスイ
ッチング素子を通して第１のインダクタにエネルギを蓄
積する期間を調節する制御回路と、負荷回路の有無を検
出する負荷検出手段とを備え、前記基準電圧を２段階設
けるとともに、無負荷時には高いほうの基準電圧を選択
するものであり、負荷回路の動作状態に応じてコンデン
サの両端電圧が変化するから、スイッチング素子のスイ
ッチング損失が必要以上に増大することがない。また、
始動時に高電圧を必要とする放電灯などを負荷回路に含
む場合に、無負荷状態である始動前にはコンデンサの両
端電圧を定常動作時よりも高く設定して始動性を高める
ことができるという利点を有する。
整流素子を介して接続された第１のスイッチング素子お
よび第１のインダクタの直列回路を含み第１のスイッチ
ング素子を交流電源の周波数よりも高周波でオンオフさ
せることにより第１のインダクタの蓄積エネルギを用い
て交流電源の電圧を昇圧してコンデンサを充電する第１
のチョッパ回路と、前記コンデンサの両端間に接続した
第２のスイッチング素子と第２のインダクタと負荷回路
との直列回路を含み第２のスイッチング素子を交流電源
の周波数よりも高周波でオンオフさせることにより前記
コンデンサの両端電圧を降圧して負荷回路に印加する第
２のチョッパ回路と、前記コンデンサの両端電圧と基準
電圧との差を小さくするように交流電源から第１のスイ
ッチング素子を通して第１のインダクタにエネルギを蓄
積する期間を調節する制御回路と、負荷回路の有無を検
出する負荷検出手段とを備え、前記基準電圧を２段階設
けるとともに、無負荷時には高いほうの基準電圧を選択
するものであり、負荷回路の動作状態に応じてコンデン
サの両端電圧が変化するから、スイッチング素子のスイ
ッチング損失が必要以上に増大することがない。また、
始動時に高電圧を必要とする放電灯などを負荷回路に含
む場合に、無負荷状態である始動前にはコンデンサの両
端電圧を定常動作時よりも高く設定して始動性を高める
ことができるという利点を有する。
【００２３】請求項２の発明は、ブリッジ回路を構成す
る第１ないし第４のスイッチング素子と、各スイッチン
グ素子にそれぞれ逆並列に接続された第１ないし第４の
ダイオードと、第１および第２のスイッチング素子の直
列回路と第３および第４のスイッチング素子の直列回路
とが両端間に接続されたコンデンサと、第１および第２
のダイオードの直列回路に並列接続された第５および第
６のダイオードの直列回路と、第１および第２のダイオ
ードの接続点と第５および第６のダイオードの接続点と
の間に接続された交流電源と第１のインダクタとの直列
回路と、第１および第２のスイッチング素子の接続点と
第３および第４のスイッチング素子の接続点との間に接
続された負荷回路と第２のインダクタとの直列回路と、
前記コンデンサの両端電圧と基準電圧との差を小さくす
るように交流電源から第１のスイッチング素子を通して
第１のインダクタにエネルギを蓄積する期間を調節する
制御回路と、負荷回路の有無を検出する負荷検出手段と
を備え、前記基準電圧を２段階設けるとともに、無負荷
時には高いほうの基準電圧を選択するものであり、負荷
回路の動作状態に応じてコンデンサの両端電圧が変化す
るから、スイッチング素子のスイッチング損失が必要以
上に増大することがない。また、始動時に高電圧を必要
とする放電灯などを負荷回路に含む場合に、無負荷状態
である始動前にはコンデンサの両端電圧を定常動作時よ
りも高く設定して始動性を高めることができるという利
点がある。
る第１ないし第４のスイッチング素子と、各スイッチン
グ素子にそれぞれ逆並列に接続された第１ないし第４の
ダイオードと、第１および第２のスイッチング素子の直
列回路と第３および第４のスイッチング素子の直列回路
とが両端間に接続されたコンデンサと、第１および第２
のダイオードの直列回路に並列接続された第５および第
６のダイオードの直列回路と、第１および第２のダイオ
ードの接続点と第５および第６のダイオードの接続点と
の間に接続された交流電源と第１のインダクタとの直列
回路と、第１および第２のスイッチング素子の接続点と
第３および第４のスイッチング素子の接続点との間に接
続された負荷回路と第２のインダクタとの直列回路と、
前記コンデンサの両端電圧と基準電圧との差を小さくす
るように交流電源から第１のスイッチング素子を通して
第１のインダクタにエネルギを蓄積する期間を調節する
制御回路と、負荷回路の有無を検出する負荷検出手段と
を備え、前記基準電圧を２段階設けるとともに、無負荷
時には高いほうの基準電圧を選択するものであり、負荷
回路の動作状態に応じてコンデンサの両端電圧が変化す
るから、スイッチング素子のスイッチング損失が必要以
上に増大することがない。また、始動時に高電圧を必要
とする放電灯などを負荷回路に含む場合に、無負荷状態
である始動前にはコンデンサの両端電圧を定常動作時よ
りも高く設定して始動性を高めることができるという利
点がある。
【図１】実施形態１を示す回路図である。
【図２】同上の動作説明図である。
【図３】実施形態２を示す回路図である。
【図４】同上の動作説明図である。
【図５】従来例を示す回路図である。
【図６】同上の動作説明図である。
【図７】同上の動作説明図である。
【図８】同上の動作説明図である。
【図９】同上の動作説明図である。
【図１０】同上の動作説明図である。
ＡＴ 定常制御回路 ＢＴ 非定常制御回路 Ｃ2 コンデンサ Ｃｅ コンデンサ Ｄ1 〜Ｄ6 ダイオード ＥＡ エラーアンプ Ｌ1 ，Ｌ2 インダクタ Ｌａ 放電灯 ＰＣ 極性切換回路 ＰＤ 極性検出回路 Ｑ1 〜Ｑ4 スイッチング素子 ＳＷ1 ，ＳＷ2 スイッチ要素 ＶＳ 電圧検出回路 Ｚ 負荷回路
Claims (3)
- 【請求項１】 交流電源の両端間に整流素子を介して接
続された第１のスイッチング素子および第１のインダク
タの直列回路を含み第１のスイッチング素子を交流電源
の周波数よりも高周波でオンオフさせることにより第１
のインダクタの蓄積エネルギを用いて交流電源の電圧を
昇圧してコンデンサを充電する第１のチョッパ回路と、
前記コンデンサの両端間に接続した第２のスイッチング
素子と第２のインダクタと負荷回路との直列回路を含み
第２のスイッチング素子を交流電源の周波数よりも高周
波でオンオフさせることにより前記コンデンサの両端電
圧を降圧して負荷回路に印加する第２のチョッパ回路
と、前記コンデンサの両端電圧と基準電圧との差を小さ
くするように交流電源から第１のスイッチング素子を通
して第１のインダクタにエネルギを蓄積する期間を調節
する制御回路と、負荷回路の有無を検出する負荷検出手
段とを備え、前記基準電圧を２段階設けるとともに、無
負荷時には高いほうの基準電圧を選択することを特徴と
する電源装置。 - 【請求項２】 ブリッジ回路を構成する第１ないし第４
のスイッチング素子と、各スイッチング素子にそれぞれ
逆並列に接続された第１ないし第４のダイオードと、第
１および第２のスイッチング素子の直列回路と第３およ
び第４のスイッチング素子の直列回路とが両端間に接続
されたコンデンサと、第１および第２のダイオードの直
列回路に並列接続された第５および第６のダイオードの
直列回路と、第１および第２のダイオードの接続点と第
５および第６のダイオードの接続点との間に接続された
交流電源と第１のインダクタとの直列回路と、第１およ
び第２のスイッチング素子の接続点と第３および第４の
スイッチング素子の接続点との間に接続された負荷回路
と第２のインダクタとの直列回路と、前記コンデンサの
両端電圧と基準電圧との差を小さくするように交流電源
から第１のスイッチング素子を通して第１のインダクタ
にエネルギを蓄積する期間を調節する制御回路と、負荷
回路の有無を検出する負荷検出手段とを備え、前記基準
電圧を２段階設けるとともに、無負荷時には高いほうの
基準電圧を選択することを特徴とする電源装置。 - 【請求項３】 前記負荷回路は放電灯を含むことを特徴
とする請求項１または請求項２記載の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24917597A JPH1187079A (ja) | 1997-09-12 | 1997-09-12 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24917597A JPH1187079A (ja) | 1997-09-12 | 1997-09-12 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187079A true JPH1187079A (ja) | 1999-03-30 |
Family
ID=17189031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24917597A Withdrawn JPH1187079A (ja) | 1997-09-12 | 1997-09-12 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1187079A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD937409S1 (en) | 2019-06-14 | 2021-11-30 | Canon Medical Systems Corporation | Holder for an X-ray tomography diagnosis apparatus |
-
1997
- 1997-09-12 JP JP24917597A patent/JPH1187079A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USD937409S1 (en) | 2019-06-14 | 2021-11-30 | Canon Medical Systems Corporation | Holder for an X-ray tomography diagnosis apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8264161B2 (en) | Lighting apparatus for high-voltage discharge lamp | |
| JP2009508458A (ja) | 制御されたｅ級直流−交流変換器 | |
| JPH11305197A (ja) | Ｌｃｄ表示器の輝度制御装置 | |
| JP2001006886A (ja) | 放電灯点灯回路 | |
| JP2001197728A (ja) | スイッチング・レギュレータ回路 | |
| EP1588590A1 (en) | Circuit arrangment | |
| JP3760476B2 (ja) | 放電灯点灯装置 | |
| TWI223575B (en) | Method and apparatus for driving a gas discharge lamp | |
| JPH10144488A (ja) | 放電灯点灯装置 | |
| JPH1187079A (ja) | 電源装置 | |
| JPH11339993A (ja) | 放電灯点灯装置 | |
| JP2000133482A (ja) | 放電灯点灯装置 | |
| JPH06111978A (ja) | 放電灯点灯装置 | |
| JPH06124790A (ja) | 高圧放電灯点灯装置及び放電灯点灯装置 | |
| JPH08111292A (ja) | 電源回路及びそれを用いた放電灯点灯装置 | |
| JP3787965B2 (ja) | 電源装置 | |
| JPH1187080A (ja) | 電源装置 | |
| JPH0542637Y2 (ja) | ||
| JPH06140174A (ja) | 放電灯点灯装置 | |
| JPH0928078A (ja) | 交流入力電源装置 | |
| JP3491291B2 (ja) | 電源装置 | |
| JP3480328B2 (ja) | 電源装置 | |
| JPH0956085A (ja) | 無停電電源装置 | |
| JPH09320776A (ja) | 放電灯点灯装置 | |
| JPH09308255A (ja) | 放電灯点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |