JP3397012B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3397012B2 JP3397012B2 JP22405895A JP22405895A JP3397012B2 JP 3397012 B2 JP3397012 B2 JP 3397012B2 JP 22405895 A JP22405895 A JP 22405895A JP 22405895 A JP22405895 A JP 22405895A JP 3397012 B2 JP3397012 B2 JP 3397012B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply device
- power
- frequency
- smoothing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する利用分野】本発明は電源装置に関する。
【０００２】
【従来の技術】本発明に係る従来例として本発明出願人
出願の特願平６ー１９０８１６号に示したものがあり、
その回路図を図５に示す。
出願の特願平６ー１９０８１６号に示したものがあり、
その回路図を図５に示す。
【０００３】本回路は、交流電源Ｖｓを全波整流する全
波整流器ＤＢ１と、全波整流器ＤＢ１の出力端子間にダ
イオードＤ３を介して直列的に接続されると共に、交互
にオンオフするスイッチング素子Ｑ１，Ｑ２と、スイッ
チング素子Ｑ１，Ｑ２の直列回路の両端に並列接続され
ると共に、スイッチング素子Ｑ２のオン時に平滑用キャ
パシタンス素子Ｃ１を充電する、スイッチング素子Ｑ
２，ダイオードＤ４，Ｄ５，インダクタンス素子Ｌ３か
ら構成される降圧チョッパ回路と、スイッチング素子Ｑ
１，Ｑ２の直列回路の両端に並列接続されたキャパシタ
ンス素子Ｃ５と、スイッチング素子Ｑ２の両端に並列接
続されたインダクタンス素子Ｌ１，キャパシタンス素子
Ｃ３，Ｃ１０，放電灯Ｌａからなるインバータ要素Ｙ
と、全波整流器ＤＢ１の正の出力端子とダイオードＤ５
及びインダクタンス素子Ｌ３の接続点との間に接続され
たキャパシタンス素子Ｃ４と、キャパシタンス素子Ｃ４
の両端に並列接続されたキャパシタンス素子Ｃ６，スイ
ッチング素子ＳＷ２からなる直列接続と、スイッチング
素子ＳＷ２を制御する制御部ＣＮとから構成することに
より、放電灯Ｌａのフィラメント予熱時などの軽負荷時
に於ける、平滑用キャパシタンス素子Ｃ１の両端電圧Ｖ
ｃ１の異常上昇を抑制可能であると共に、入力歪が改善
可能なものである。
波整流器ＤＢ１と、全波整流器ＤＢ１の出力端子間にダ
イオードＤ３を介して直列的に接続されると共に、交互
にオンオフするスイッチング素子Ｑ１，Ｑ２と、スイッ
チング素子Ｑ１，Ｑ２の直列回路の両端に並列接続され
ると共に、スイッチング素子Ｑ２のオン時に平滑用キャ
パシタンス素子Ｃ１を充電する、スイッチング素子Ｑ
２，ダイオードＤ４，Ｄ５，インダクタンス素子Ｌ３か
ら構成される降圧チョッパ回路と、スイッチング素子Ｑ
１，Ｑ２の直列回路の両端に並列接続されたキャパシタ
ンス素子Ｃ５と、スイッチング素子Ｑ２の両端に並列接
続されたインダクタンス素子Ｌ１，キャパシタンス素子
Ｃ３，Ｃ１０，放電灯Ｌａからなるインバータ要素Ｙ
と、全波整流器ＤＢ１の正の出力端子とダイオードＤ５
及びインダクタンス素子Ｌ３の接続点との間に接続され
たキャパシタンス素子Ｃ４と、キャパシタンス素子Ｃ４
の両端に並列接続されたキャパシタンス素子Ｃ６，スイ
ッチング素子ＳＷ２からなる直列接続と、スイッチング
素子ＳＷ２を制御する制御部ＣＮとから構成することに
より、放電灯Ｌａのフィラメント予熱時などの軽負荷時
に於ける、平滑用キャパシタンス素子Ｃ１の両端電圧Ｖ
ｃ１の異常上昇を抑制可能であると共に、入力歪が改善
可能なものである。
【０００４】そして、スイッチング素子Ｑ１，Ｑ２，イ
ンバータ要素Ｙによりインバータ回路ＩＮＶが構成さ
れ、スイッチング素子Ｑ１，Ｑ２の交互のオンオフによ
り、平滑用キャパシタンス素子Ｃ１の両端電圧Ｖｃ１を
インダクタンス素子Ｌ１，キャパシタンス素子Ｃ３，Ｃ
１０の共振系で交流の高周波電圧に変換して放電灯Ｌａ
に供給する。また、キャパシタンス素子Ｃ１０は放電灯
Ｌａの非電源側端子間に並列接続される。キャパシタン
ス素子Ｃ４とキャパシタンス素子Ｃ６とでインピーダン
ス要素Ｚを構成し、インピーダンス要素Ｚを介して高周
波帰還部ＦＢを構成する。
ンバータ要素Ｙによりインバータ回路ＩＮＶが構成さ
れ、スイッチング素子Ｑ１，Ｑ２の交互のオンオフによ
り、平滑用キャパシタンス素子Ｃ１の両端電圧Ｖｃ１を
インダクタンス素子Ｌ１，キャパシタンス素子Ｃ３，Ｃ
１０の共振系で交流の高周波電圧に変換して放電灯Ｌａ
に供給する。また、キャパシタンス素子Ｃ１０は放電灯
Ｌａの非電源側端子間に並列接続される。キャパシタン
ス素子Ｃ４とキャパシタンス素子Ｃ６とでインピーダン
ス要素Ｚを構成し、インピーダンス要素Ｚを介して高周
波帰還部ＦＢを構成する。
【０００５】定常状態ではスイッチング素子ＳＷ２をオ
フし、降圧チョッパ回路からの高周波電圧出力の一部を
キャパシタンス素子Ｃ４を介して帰還することにより、
キャパシタンス素子Ｃ４の両端電圧の極性に応じて交流
電源Ｖｓから入力電流Ｉｉｎが流れ込み、よって入力歪
が改善される。
フし、降圧チョッパ回路からの高周波電圧出力の一部を
キャパシタンス素子Ｃ４を介して帰還することにより、
キャパシタンス素子Ｃ４の両端電圧の極性に応じて交流
電源Ｖｓから入力電流Ｉｉｎが流れ込み、よって入力歪
が改善される。
【０００６】また、軽負荷状態になると、制御部ＣＮに
よりスイッチング素子ＳＷ２をオンすることによりイン
ピーダンス要素Ｚのインピーダンス値を制御して、降圧
チョッパ回路からの帰還電圧を制御し、平滑用キャパシ
タンス素子Ｃ１の両端電圧Ｖｃ１の異常上昇を抑制する
と共に、定常状態と略同様にして入力歪を改善する。
よりスイッチング素子ＳＷ２をオンすることによりイン
ピーダンス要素Ｚのインピーダンス値を制御して、降圧
チョッパ回路からの帰還電圧を制御し、平滑用キャパシ
タンス素子Ｃ１の両端電圧Ｖｃ１の異常上昇を抑制する
と共に、定常状態と略同様にして入力歪を改善する。
【０００７】なお、本回路にフィルタ回路を設けること
により、入力電流Ｉｉｎはより高調波成分の少ない略正
弦波状の波形を有するものとなる。
により、入力電流Ｉｉｎはより高調波成分の少ない略正
弦波状の波形を有するものとなる。
【０００８】
【発明が解決しようとする課題】しかし、上記従来例で
は、降圧チョッパ回路からの帰還電圧を制御する為に、
スイッチング素子ＳＷ２，制御部ＣＮ，あるいはインピ
ーダンス素子などが必要となり、装置の大型化を招いて
しまう、という第１の問題点が生じる。
は、降圧チョッパ回路からの帰還電圧を制御する為に、
スイッチング素子ＳＷ２，制御部ＣＮ，あるいはインピ
ーダンス素子などが必要となり、装置の大型化を招いて
しまう、という第１の問題点が生じる。
【０００９】また、以下に示す様な第２の問題点も生じ
る。スイッチング素子ＳＷ２を制御してもインピーダン
ス要素Ｚは存在するので、スイッチング素子Ｑ１，Ｑ２
のオンオフにより平滑用キャパシタンス素子Ｃ１の両端
電圧Ｖｃ１は僅かづつではあるが上昇していく。これ
は、例えばインピーダンス要素Ｚがインダクタンス素子
を含み構成されることにより、より顕著になる。つまり
インダクタンス素子に蓄積されるエネルギーが所謂チョ
ッパ動作によりキャパシタンス素子Ｃ１へと徐々に移動
していき、平滑用キャパシタンス素子Ｃ１の両端電圧Ｖ
ｃ１の上昇を招く。
る。スイッチング素子ＳＷ２を制御してもインピーダン
ス要素Ｚは存在するので、スイッチング素子Ｑ１，Ｑ２
のオンオフにより平滑用キャパシタンス素子Ｃ１の両端
電圧Ｖｃ１は僅かづつではあるが上昇していく。これ
は、例えばインピーダンス要素Ｚがインダクタンス素子
を含み構成されることにより、より顕著になる。つまり
インダクタンス素子に蓄積されるエネルギーが所謂チョ
ッパ動作によりキャパシタンス素子Ｃ１へと徐々に移動
していき、平滑用キャパシタンス素子Ｃ１の両端電圧Ｖ
ｃ１の上昇を招く。
【００１０】本発明は、上記問題点に鑑みてなされたも
ので、その目的とするところは、軽負荷及び無負荷の場
合に於て、平滑回路の出力電圧の昇圧を抑制可能である
と共に、入力歪を改善可能である電源装置を提供するこ
とである。
ので、その目的とするところは、軽負荷及び無負荷の場
合に於て、平滑回路の出力電圧の昇圧を抑制可能である
と共に、入力歪を改善可能である電源装置を提供するこ
とである。
【００１１】
【課題を解決するための手段】上記問題点を解決するた
めに、請求項１記載の発明によれば、交流電源を全波整
流する全波整流器と、交流電源側への高周波の逆流を阻
止する高周波逆流抑制部と、全波整流器及び高周波逆流
抑制部を介して交流電源を平滑して直流電力出力を得
る、キャパシタンス素子とダイオードとから成る平滑回
路と、少なくとも１つのスイッチング素子及び振動回路
を有すると共に平滑回路の直流電力出力を交流の高周波
電力に変換して負荷に供給するインバータ回路と、イン
バータ回路から出力される高周波電力の一部を全波整流
器及び高周波逆流抑制部の間に帰還すると共に、帰還す
る高周波電力の極性に応じて交流電源から電流を吸い込
む状態と全波整流器及び高周波逆流抑制部を介して平滑
回路を充電する状態とを交互に繰り返す高周波帰還部と
を備える電源装置において、負荷が軽負荷になると、高
周波帰還部による高周波電力の帰還を停止する帰還停止
部を設けたことを特徴とする。
めに、請求項１記載の発明によれば、交流電源を全波整
流する全波整流器と、交流電源側への高周波の逆流を阻
止する高周波逆流抑制部と、全波整流器及び高周波逆流
抑制部を介して交流電源を平滑して直流電力出力を得
る、キャパシタンス素子とダイオードとから成る平滑回
路と、少なくとも１つのスイッチング素子及び振動回路
を有すると共に平滑回路の直流電力出力を交流の高周波
電力に変換して負荷に供給するインバータ回路と、イン
バータ回路から出力される高周波電力の一部を全波整流
器及び高周波逆流抑制部の間に帰還すると共に、帰還す
る高周波電力の極性に応じて交流電源から電流を吸い込
む状態と全波整流器及び高周波逆流抑制部を介して平滑
回路を充電する状態とを交互に繰り返す高周波帰還部と
を備える電源装置において、負荷が軽負荷になると、高
周波帰還部による高周波電力の帰還を停止する帰還停止
部を設けたことを特徴とする。
【００１２】請求項２記載の発明によれば、電力供給調
整部は、平滑回路の出力電圧が規定値を越えると平滑回
路へ供給される電力を低減するものであることを特徴と
する。
整部は、平滑回路の出力電圧が規定値を越えると平滑回
路へ供給される電力を低減するものであることを特徴と
する。
【００１３】請求項３記載の発明によれば、電力供給調
整部は、少なくともインピーダンス素子を含み構成され
るものであると共に、インピーダンス素子のインピーダ
ンス値を制御することにより平滑回路へ供給される電力
を低減するものであることを特徴とする。
整部は、少なくともインピーダンス素子を含み構成され
るものであると共に、インピーダンス素子のインピーダ
ンス値を制御することにより平滑回路へ供給される電力
を低減するものであることを特徴とする。
【００１４】請求項４記載の発明によれば、電力供給調
整部は、少なくともスイッチング素子を含み構成される
ものであると共に、スイッチング素子を制御することに
より平滑回路へ供給される電力を低減するものであるこ
とを特徴とする。
整部は、少なくともスイッチング素子を含み構成される
ものであると共に、スイッチング素子を制御することに
より平滑回路へ供給される電力を低減するものであるこ
とを特徴とする。
【００１５】請求項５記載の発明によれば、電力供給調
整部は、少なくともスイッチング素子及びインピーダン
ス素子の並列接続を含み構成されるものであると共に、
スイッチング素子を制御することにより平滑回路へ供給
される電力を低減するものであることを特徴とする。
整部は、少なくともスイッチング素子及びインピーダン
ス素子の並列接続を含み構成されるものであると共に、
スイッチング素子を制御することにより平滑回路へ供給
される電力を低減するものであることを特徴とする。
【００１６】請求項６記載の発明によれば、スイッチン
グ素子は、高周波逆流抑制部の両端に並列に且つ高周波
逆流抑制部を短絡し得る向きに接続すると共に、軽負荷
及び無負荷状態では高周波逆流抑制部を短絡するもので
あることを特徴とする。
グ素子は、高周波逆流抑制部の両端に並列に且つ高周波
逆流抑制部を短絡し得る向きに接続すると共に、軽負荷
及び無負荷状態では高周波逆流抑制部を短絡するもので
あることを特徴とする。
【００１７】請求項７記載の発明によれば、高周波帰還
部は、高周波電力の帰還経路に挿入されたインピーダン
ス要素を含み構成されるものであることを特徴とする。
部は、高周波電力の帰還経路に挿入されたインピーダン
ス要素を含み構成されるものであることを特徴とする。
【００１８】請求項８記載の発明によれば、インピーダ
ンス要素は、少なくともキャパシタンス素子を含み構成
されることを特徴とする。
ンス要素は、少なくともキャパシタンス素子を含み構成
されることを特徴とする。
【００１９】請求項９記載の発明によれば、インピーダ
ンス要素は、振動回路と兼用されることを特徴とする。
ンス要素は、振動回路と兼用されることを特徴とする。
【００２０】請求項１０記載の発明によれば、負荷は放
電灯であることを特徴とする。
電灯であることを特徴とする。
【００２１】
（実施の形態１）本発明に係る第１の実施の形態のブロ
ック構成図を図１に示す。
ック構成図を図１に示す。
【００２２】本構成は、交流電源Ｖｓを全波整流する全
波整流器ＤＢ１と、交流電源Ｖｓ側への高周波の逆流を
阻止する高周波逆流抑制部であるダイオードＤｏと、全
波整流器ＤＢ１の直流出力端子間に電力供給調整部であ
るインピーダンス要素Ｚｏ１及びダイオードＤｏを介し
て接続されると共に交流電源Ｖｓを平滑して直流電力出
力を得る平滑回路Ｈと、少なくとも１つのスイッチング
素子Ｑｏ１，振動回路，スイッチング素子Ｑｏ１の逆並
列ダイオードからなり平滑回路Ｈの両端に接続されると
共に平滑回路Ｈの直流電力出力を交流の高周波電力に変
換して負荷である放電灯Ｌａに供給するインバータ回路
ＩＮＶｏと、インピーダンス要素Ｚｏ２からなり、イン
バータ回路ＩＮＶｏから出力される高周波電力の一部を
インピーダンス要素Ｚｏ１，ダイオードＤｏ間に帰還す
ると共に、帰還する高周波電力の極性に応じて交流電源
Ｖｓから電流を吸い込む状態と全波整流器ＤＢ１，イン
ピーダンス要素Ｚｏ１，ダイオードＤｏを介して平滑回
路Ｈを充電する状態とを交互に繰り返す高周波帰還部Ｆ
Ｂと、インバータ回路ＩＮＶｏの出力端に接続された放
電灯Ｌａとからなる。
波整流器ＤＢ１と、交流電源Ｖｓ側への高周波の逆流を
阻止する高周波逆流抑制部であるダイオードＤｏと、全
波整流器ＤＢ１の直流出力端子間に電力供給調整部であ
るインピーダンス要素Ｚｏ１及びダイオードＤｏを介し
て接続されると共に交流電源Ｖｓを平滑して直流電力出
力を得る平滑回路Ｈと、少なくとも１つのスイッチング
素子Ｑｏ１，振動回路，スイッチング素子Ｑｏ１の逆並
列ダイオードからなり平滑回路Ｈの両端に接続されると
共に平滑回路Ｈの直流電力出力を交流の高周波電力に変
換して負荷である放電灯Ｌａに供給するインバータ回路
ＩＮＶｏと、インピーダンス要素Ｚｏ２からなり、イン
バータ回路ＩＮＶｏから出力される高周波電力の一部を
インピーダンス要素Ｚｏ１，ダイオードＤｏ間に帰還す
ると共に、帰還する高周波電力の極性に応じて交流電源
Ｖｓから電流を吸い込む状態と全波整流器ＤＢ１，イン
ピーダンス要素Ｚｏ１，ダイオードＤｏを介して平滑回
路Ｈを充電する状態とを交互に繰り返す高周波帰還部Ｆ
Ｂと、インバータ回路ＩＮＶｏの出力端に接続された放
電灯Ｌａとからなる。
【００２３】図１に示すブロック構成図では、交流電源
Ｖｓの全周期に於て、スイッチング素子Ｑｏ１のオンオ
フを一様に繰り返すことにより、交流電源Ｖｓ→全波整
流器ＤＢ１→インピーダンス要素Ｚｏ１→インピーダン
ス要素Ｚｏ２→振動回路の一部分→スイッチング素子Ｑ
ｏ１→全波整流器ＤＢ１→交流電源Ｖｓの経路で電流が
流れ、この電流により平滑回路Ｈの両端電圧Ｖｄｃが上
昇する。これは軽負荷及び無負荷の場合に特に顕著とな
る。
Ｖｓの全周期に於て、スイッチング素子Ｑｏ１のオンオ
フを一様に繰り返すことにより、交流電源Ｖｓ→全波整
流器ＤＢ１→インピーダンス要素Ｚｏ１→インピーダン
ス要素Ｚｏ２→振動回路の一部分→スイッチング素子Ｑ
ｏ１→全波整流器ＤＢ１→交流電源Ｖｓの経路で電流が
流れ、この電流により平滑回路Ｈの両端電圧Ｖｄｃが上
昇する。これは軽負荷及び無負荷の場合に特に顕著とな
る。
【００２４】そこで、本実施の形態に於ては、軽負荷時
及び無負荷時、つまり不点状態に於て、インピーダンス
要素Ｚｏ１に流れる電流の電流量を制御することによ
り、インピーダンス要素Ｚｏ２を介してインバータ回路
ＩＮＶｏへと流れ込む電流の電流量、及びダイオードＤ
ｏを介してインバータ回路ＩＮＶｏへと流れ込む電流の
電流量を制御し、つまり平滑回路Ｈの出力電圧の昇圧を
抑制できる。
及び無負荷時、つまり不点状態に於て、インピーダンス
要素Ｚｏ１に流れる電流の電流量を制御することによ
り、インピーダンス要素Ｚｏ２を介してインバータ回路
ＩＮＶｏへと流れ込む電流の電流量、及びダイオードＤ
ｏを介してインバータ回路ＩＮＶｏへと流れ込む電流の
電流量を制御し、つまり平滑回路Ｈの出力電圧の昇圧を
抑制できる。
【００２５】（実施の形態２）本発明に係る第２の実施
の形態の回路図を図２に示す。
の形態の回路図を図２に示す。
【００２６】本回路は、図１の回路に於て、交流電源Ｖ
ｓと全波整流器ＤＢ１の間にインダクタンス素子ＬＦ，
キャパシタンス素子ＣＦから構成されるフィルタ回路Ｆ
１を挿入すると共に、スイッチング素子Ｑ１３，ダイオ
ードＤｏを介して全波整流器ＤＢ１の出力端に並列接続
されたスイッチング素子Ｑｏ１，Ｑｏ２の直列接続と、
スイッチング素子Ｑｏ１，Ｑｏ２の各々に逆並列接続さ
れたダイオードＤ１１，Ｄ１２と、ダイオードＤｏのカ
ソード端子及びスイッチング素子Ｑｏ１，Ｑｏ２の接続
点間に接続されたインバータ要素Ｙ，キャパシタンス素
子Ｃ１３からなる直列接続とからインバータ回路ＩＮＶ
ｏを構成し、インピーダンス要素Ｚｏ１としてスイッチ
ング素子Ｑ１３を設けたものであり、その他の図１の回
路と同一構成には同一符号を付すことにより説明を省略
する。
ｓと全波整流器ＤＢ１の間にインダクタンス素子ＬＦ，
キャパシタンス素子ＣＦから構成されるフィルタ回路Ｆ
１を挿入すると共に、スイッチング素子Ｑ１３，ダイオ
ードＤｏを介して全波整流器ＤＢ１の出力端に並列接続
されたスイッチング素子Ｑｏ１，Ｑｏ２の直列接続と、
スイッチング素子Ｑｏ１，Ｑｏ２の各々に逆並列接続さ
れたダイオードＤ１１，Ｄ１２と、ダイオードＤｏのカ
ソード端子及びスイッチング素子Ｑｏ１，Ｑｏ２の接続
点間に接続されたインバータ要素Ｙ，キャパシタンス素
子Ｃ１３からなる直列接続とからインバータ回路ＩＮＶ
ｏを構成し、インピーダンス要素Ｚｏ１としてスイッチ
ング素子Ｑ１３を設けたものであり、その他の図１の回
路と同一構成には同一符号を付すことにより説明を省略
する。
【００２７】ここで、インピーダンス要素Ｚｏ２はイン
ダクタンス素子Ｌ１１，キャパシタンス素子Ｃ１１の直
列接続から構成し、平滑回路ＨはダイオードＤ１４〜Ｄ
１６，キャパシタンス素子Ｃ１４，Ｃ１５からなる１／
２部分平滑回路と、その両端に接続されたキャパシタン
ス素子Ｃ１６とから構成する。インバータ要素Ｙは、２
次巻線ｎ２を有すると共に１次巻線ｎ１をダイオードＤ
ｏのカソード端子及びキャパシタンス素子Ｃ１３間に接
続されたトランスＴ１と、トランスＴ１の２次巻線ｎ２
の両端に接続されたインダクタンス素子Ｌ１２，キャパ
シタンス素子Ｃ１２，放電灯Ｌａの直並列接続とから構
成する。なお、キャパシタンス素子Ｃ１６はキャパシタ
ンス素子Ｃ１４，Ｃ１５よりも小容量を有するものであ
る。
ダクタンス素子Ｌ１１，キャパシタンス素子Ｃ１１の直
列接続から構成し、平滑回路ＨはダイオードＤ１４〜Ｄ
１６，キャパシタンス素子Ｃ１４，Ｃ１５からなる１／
２部分平滑回路と、その両端に接続されたキャパシタン
ス素子Ｃ１６とから構成する。インバータ要素Ｙは、２
次巻線ｎ２を有すると共に１次巻線ｎ１をダイオードＤ
ｏのカソード端子及びキャパシタンス素子Ｃ１３間に接
続されたトランスＴ１と、トランスＴ１の２次巻線ｎ２
の両端に接続されたインダクタンス素子Ｌ１２，キャパ
シタンス素子Ｃ１２，放電灯Ｌａの直並列接続とから構
成する。なお、キャパシタンス素子Ｃ１６はキャパシタ
ンス素子Ｃ１４，Ｃ１５よりも小容量を有するものであ
る。
【００２８】本回路は、放電灯Ｌａが安定点灯している
定常状態では、スイッチング素子Ｑ１３をオンし、スイ
ッチング素子Ｑｏ１，Ｑｏ２を一様にスイッチング動作
させることによりインバータ動作と入力歪改善とを行
う。
定常状態では、スイッチング素子Ｑ１３をオンし、スイ
ッチング素子Ｑｏ１，Ｑｏ２を一様にスイッチング動作
させることによりインバータ動作と入力歪改善とを行
う。
【００２９】先ず、定常状態に於けるインバータ動作に
ついて説明する。スイッチング素子Ｑｏ１オフ、Ｑｏ２
オンすることにより、キャパシタンス素子Ｃ１６→トラ
ンスＴ１の１次巻線ｎ１→キャパシタンス素子Ｃ１３→
スイッチング素子Ｑｏ２→キャパシタンス素子Ｃ１６の
経路で、図３に示す矢印の向きに電流Ｉ１が流れる。そ
の後、スイッチング素子Ｑｏ１，Ｑｏ２をオフすること
により、トランスＴ１の１次巻線ｎ１→キャパシタンス
素子Ｃ１３→ダイオードＤ１１→トランスＴ１の１次巻
線ｎ１の経路で図３に示す矢印の向きに電流Ｉ１が流れ
る。スイッチング素子Ｑｏ１オン、スイッチング素子Ｑ
ｏ２オフすることにより、キャパシタンス素子Ｃ１３→
トランスＴ１の１次巻線ｎ１→スイッチング素子Ｑｏ１
→キャパシタンス素子Ｃ１３の経路で、図３に示す矢印
の向きとは逆向きに電流Ｉ１が流れる。その後、スイッ
チング素子Ｑｏ１，Ｑｏ２をオフすることにより、トラ
ンスＴ１の１次巻線ｎ１→キャパシタンス素子Ｃ１６→
ダイオードＤ１２→キャパシタンス素子Ｃ１３→トラン
スＴ１の１次巻線ｎ１の経路で、図３に示す矢印の向き
とは逆向きに電流Ｉ１が流れる。この様にして流れる電
流Ｉ１によりトランスＴ１の２次巻線ｎ２に２次電圧が
発生し、トランスＴ１の２次巻線ｎ２，インダクタンス
素子Ｌ１２，キャパシタンス素子Ｃ１２からなる共振系
（＝振動回路）を介して放電灯Ｌａに交流の高周波電圧
を供給する。なお、キャパシタンス素子Ｃ１６は１／２
部分平滑回路に並列接続されているので、実際はキャパ
シタンス素子Ｃ１４〜Ｃ１６の少なくともいずれかから
インバータ回路ＩＮＶｏへと電力が供給されて電流Ｉ１
が流れることになる。キャパシタンス素子Ｃ１６はキャ
パシタンス素子Ｃ１４，Ｃ１５よりも小容量であるの
で、ここでは主にキャパシタンス素子Ｃ１６について述
べることとする。
ついて説明する。スイッチング素子Ｑｏ１オフ、Ｑｏ２
オンすることにより、キャパシタンス素子Ｃ１６→トラ
ンスＴ１の１次巻線ｎ１→キャパシタンス素子Ｃ１３→
スイッチング素子Ｑｏ２→キャパシタンス素子Ｃ１６の
経路で、図３に示す矢印の向きに電流Ｉ１が流れる。そ
の後、スイッチング素子Ｑｏ１，Ｑｏ２をオフすること
により、トランスＴ１の１次巻線ｎ１→キャパシタンス
素子Ｃ１３→ダイオードＤ１１→トランスＴ１の１次巻
線ｎ１の経路で図３に示す矢印の向きに電流Ｉ１が流れ
る。スイッチング素子Ｑｏ１オン、スイッチング素子Ｑ
ｏ２オフすることにより、キャパシタンス素子Ｃ１３→
トランスＴ１の１次巻線ｎ１→スイッチング素子Ｑｏ１
→キャパシタンス素子Ｃ１３の経路で、図３に示す矢印
の向きとは逆向きに電流Ｉ１が流れる。その後、スイッ
チング素子Ｑｏ１，Ｑｏ２をオフすることにより、トラ
ンスＴ１の１次巻線ｎ１→キャパシタンス素子Ｃ１６→
ダイオードＤ１２→キャパシタンス素子Ｃ１３→トラン
スＴ１の１次巻線ｎ１の経路で、図３に示す矢印の向き
とは逆向きに電流Ｉ１が流れる。この様にして流れる電
流Ｉ１によりトランスＴ１の２次巻線ｎ２に２次電圧が
発生し、トランスＴ１の２次巻線ｎ２，インダクタンス
素子Ｌ１２，キャパシタンス素子Ｃ１２からなる共振系
（＝振動回路）を介して放電灯Ｌａに交流の高周波電圧
を供給する。なお、キャパシタンス素子Ｃ１６は１／２
部分平滑回路に並列接続されているので、実際はキャパ
シタンス素子Ｃ１４〜Ｃ１６の少なくともいずれかから
インバータ回路ＩＮＶｏへと電力が供給されて電流Ｉ１
が流れることになる。キャパシタンス素子Ｃ１６はキャ
パシタンス素子Ｃ１４，Ｃ１５よりも小容量であるの
で、ここでは主にキャパシタンス素子Ｃ１６について述
べることとする。
【００３０】次に、定常状態に於ける入力歪改善の動作
について説明する。スイッチング素子Ｑｏ１オフ、スイ
ッチング素子Ｑｏ２オンすることにより、交流電源Ｖｓ
→フィルタ回路Ｆ１→全波整流器ＤＢ１→スイッチング
素子Ｑ１３→インダクタンス素子Ｌ１１→キャパシタン
ス素子Ｃ１１→キャパシタンス素子Ｃ１３→スイッチン
グ素子Ｑｏ２→全波整流器ＤＢ１→フィルタ回路Ｆ１→
交流電源Ｖｓの経路で、図２に示す矢印の向きに電流Ｉ
２が流れる。その後、スイッチング素子Ｑｏ１，Ｑｏ２
をオフすることにより、交流電源Ｖｓ→フィルタ回路Ｆ
１→全波整流器ＤＢ１→スイッチング素子Ｑ１３→イン
ダクタンス素子Ｌ１１→キャパシタンス素子Ｃ１１→キ
ャパシタンス素子Ｃ１３→ダイオードＤ１１→キャパシ
タンス素子Ｃ１６→全波整流器ＤＢ１→フィルタ回路Ｆ
１→交流電源Ｖｓの経路で、図２に示す矢印の向きに電
流Ｉ２が流れると共にキャパシタンス素子Ｃ１６を充電
する。スイッチング素子Ｑｏ１オン、スイッチング素子
Ｑｏ２オフすることにより、キャパシタンス素子Ｃ１１
→インダクタンス素子Ｌ１１→ダイオードＤｏ→スイッ
チング素子Ｑｏ１→キャパシタンス素子Ｃ１３→キャパ
シタンス素子Ｃ１１の経路で、図２に示す矢印の向きと
は逆に電流Ｉ２が流れる。その後、スイッチング素子Ｑ
ｏ１，スイッチング素子Ｑｏ２をオフすることにより、
キャパシタンス素子Ｃ１１→インダクタンス素子Ｌ１１
→ダイオードＤｏ→キャパシタンス素子Ｃ１６→ダイオ
ードＤ１２→キャパシタンス素子Ｃ１３→キャパシタン
ス素子Ｃ１１の経路で、図２に示す矢印の向きとは逆向
きに電流Ｉ２が流れると共にキャパシタンス素子Ｃ１６
を充電する。
について説明する。スイッチング素子Ｑｏ１オフ、スイ
ッチング素子Ｑｏ２オンすることにより、交流電源Ｖｓ
→フィルタ回路Ｆ１→全波整流器ＤＢ１→スイッチング
素子Ｑ１３→インダクタンス素子Ｌ１１→キャパシタン
ス素子Ｃ１１→キャパシタンス素子Ｃ１３→スイッチン
グ素子Ｑｏ２→全波整流器ＤＢ１→フィルタ回路Ｆ１→
交流電源Ｖｓの経路で、図２に示す矢印の向きに電流Ｉ
２が流れる。その後、スイッチング素子Ｑｏ１，Ｑｏ２
をオフすることにより、交流電源Ｖｓ→フィルタ回路Ｆ
１→全波整流器ＤＢ１→スイッチング素子Ｑ１３→イン
ダクタンス素子Ｌ１１→キャパシタンス素子Ｃ１１→キ
ャパシタンス素子Ｃ１３→ダイオードＤ１１→キャパシ
タンス素子Ｃ１６→全波整流器ＤＢ１→フィルタ回路Ｆ
１→交流電源Ｖｓの経路で、図２に示す矢印の向きに電
流Ｉ２が流れると共にキャパシタンス素子Ｃ１６を充電
する。スイッチング素子Ｑｏ１オン、スイッチング素子
Ｑｏ２オフすることにより、キャパシタンス素子Ｃ１１
→インダクタンス素子Ｌ１１→ダイオードＤｏ→スイッ
チング素子Ｑｏ１→キャパシタンス素子Ｃ１３→キャパ
シタンス素子Ｃ１１の経路で、図２に示す矢印の向きと
は逆に電流Ｉ２が流れる。その後、スイッチング素子Ｑ
ｏ１，スイッチング素子Ｑｏ２をオフすることにより、
キャパシタンス素子Ｃ１１→インダクタンス素子Ｌ１１
→ダイオードＤｏ→キャパシタンス素子Ｃ１６→ダイオ
ードＤ１２→キャパシタンス素子Ｃ１３→キャパシタン
ス素子Ｃ１１の経路で、図２に示す矢印の向きとは逆向
きに電流Ｉ２が流れると共にキャパシタンス素子Ｃ１６
を充電する。
【００３１】つまり、インバータ回路ＩＮＶｏから出力
される高周波電力の一部をスイッチング素子Ｑ１３及び
ダイオードＤｏの間に帰還すると共に、帰還する高周波
電力の極性に応じて交流電源Ｖｓから電流を吸い込む状
態と全波整流器ＤＢ１及びダイオードＤｏを介して平滑
回路Ｈを充電する状態とを交互に繰り返すので、交流電
源Ｖｓの略全域に於いて入力電流Ｉｉｎを流し続けるこ
とができ、入力歪が改善される。
される高周波電力の一部をスイッチング素子Ｑ１３及び
ダイオードＤｏの間に帰還すると共に、帰還する高周波
電力の極性に応じて交流電源Ｖｓから電流を吸い込む状
態と全波整流器ＤＢ１及びダイオードＤｏを介して平滑
回路Ｈを充電する状態とを交互に繰り返すので、交流電
源Ｖｓの略全域に於いて入力電流Ｉｉｎを流し続けるこ
とができ、入力歪が改善される。
【００３２】軽負荷及び無負荷状態では、以下の様に動
作する。スイッチング素子Ｑ１３をオフして電流Ｉ２を
遮断することにより、インピーダンス要素Ｚｏ２の影響
によるキャパシタンス素子Ｃ１６の両端電圧Ｖｃ１６の
昇圧を抑制する。またスイッチング素子Ｑ１３をオフし
て電流Ｉ１を遮断することにより、インバータ回路ＩＮ
Ｖｏへの電力供給も遮断されるので、キャパシタンス素
子Ｃ１６の両端電圧Ｖｃ１６は更に減少していき、やが
て零になる。
作する。スイッチング素子Ｑ１３をオフして電流Ｉ２を
遮断することにより、インピーダンス要素Ｚｏ２の影響
によるキャパシタンス素子Ｃ１６の両端電圧Ｖｃ１６の
昇圧を抑制する。またスイッチング素子Ｑ１３をオフし
て電流Ｉ１を遮断することにより、インバータ回路ＩＮ
Ｖｏへの電力供給も遮断されるので、キャパシタンス素
子Ｃ１６の両端電圧Ｖｃ１６は更に減少していき、やが
て零になる。
【００３３】この様に動作することにより、より確実に
キャパシタンス素子Ｃ１６の両端電圧Ｖｃ１６の昇圧、
つまり平滑回路Ｈの出力電圧の昇圧を抑制を抑制するこ
とができる。
キャパシタンス素子Ｃ１６の両端電圧Ｖｃ１６の昇圧、
つまり平滑回路Ｈの出力電圧の昇圧を抑制を抑制するこ
とができる。
【００３４】（実施の形態３）本発明に係る第３の実施
の形態の回路図を図３に示す。
の形態の回路図を図３に示す。
【００３５】図２に示した第２の実施の形態と異なる点
は、スイッチング素子Ｑ１３の両端に抵抗Ｒ１０を並列
接続したことであり、その他の第２の実施の形態と同一
構成には同一符号を付すことにより説明を省略する。
は、スイッチング素子Ｑ１３の両端に抵抗Ｒ１０を並列
接続したことであり、その他の第２の実施の形態と同一
構成には同一符号を付すことにより説明を省略する。
【００３６】軽負荷及び無負荷状態では、スイッチング
素子Ｑ１３をオフし、抵抗Ｒ１０を介して電流Ｉ１，Ｉ
２を流すことにより、電流Ｉ１，Ｉ２を減少させてキャ
パシタンス素子Ｃ１６への充電電流を減少し、キャパシ
タンス素子Ｃ１６の両端電圧Ｖｃ１６の昇圧を抑制する
ことができる。また、例えば放電灯Ｌａの始動時などの
軽負荷時、平滑回路Ｈに電荷が充電されていない状態に
於て、抵抗Ｒ１０を介して電流Ｉ１，Ｉ２を流すことに
より、突入電流を抑制することができる。
素子Ｑ１３をオフし、抵抗Ｒ１０を介して電流Ｉ１，Ｉ
２を流すことにより、電流Ｉ１，Ｉ２を減少させてキャ
パシタンス素子Ｃ１６への充電電流を減少し、キャパシ
タンス素子Ｃ１６の両端電圧Ｖｃ１６の昇圧を抑制する
ことができる。また、例えば放電灯Ｌａの始動時などの
軽負荷時、平滑回路Ｈに電荷が充電されていない状態に
於て、抵抗Ｒ１０を介して電流Ｉ１，Ｉ２を流すことに
より、突入電流を抑制することができる。
【００３７】（実施の形態４）本発明に係る第４の実施
の形態の回路図を図４に示す。
の形態の回路図を図４に示す。
【００３８】図２に示した第２の実施の形態と異なる点
は、スイッチング素子Ｑ１３を、ダイオードＤｏの両端
に並列に且つダイオードＤ１３を短絡し得る向きに接続
すると共に、定常状態ではスイッチング素子Ｑ１３をオ
フし、軽負荷及び無負荷状態ではスイッチング素子Ｑ１
３をオンする様に構成したことであり、その他の第２の
実施の形態と同一構成には同一符号を付すことにより説
明を省略する。
は、スイッチング素子Ｑ１３を、ダイオードＤｏの両端
に並列に且つダイオードＤ１３を短絡し得る向きに接続
すると共に、定常状態ではスイッチング素子Ｑ１３をオ
フし、軽負荷及び無負荷状態ではスイッチング素子Ｑ１
３をオンする様に構成したことであり、その他の第２の
実施の形態と同一構成には同一符号を付すことにより説
明を省略する。
【００３９】軽負荷及び無負荷状態では、スイッチング
素子Ｑ１３をオンすることによりダイオードＤｏは短絡
されるので、キャパシタンス素子Ｃ１６の両端電圧Ｖｃ
１６は全波整流器ＤＢ１の出力電圧Ｖｄｃと略等しくな
り、つまり平滑回路Ｈの出力電圧の昇圧を抑制を抑制す
ることができる。
素子Ｑ１３をオンすることによりダイオードＤｏは短絡
されるので、キャパシタンス素子Ｃ１６の両端電圧Ｖｃ
１６は全波整流器ＤＢ１の出力電圧Ｖｄｃと略等しくな
り、つまり平滑回路Ｈの出力電圧の昇圧を抑制を抑制す
ることができる。
【００４０】なお実施の形態に於て、スイッチング素子
Ｑ１３とダイオードＤｏとの並列接続は、例えばＭＯＳ
ＦＥＴの様なボディダイオードを有するスイッチング素
子としてもよく、この様にすることで更なる小型化が可
能となる。
Ｑ１３とダイオードＤｏとの並列接続は、例えばＭＯＳ
ＦＥＴの様なボディダイオードを有するスイッチング素
子としてもよく、この様にすることで更なる小型化が可
能となる。
【００４１】
【発明の効果】請求項１から請求項４及び請求項６から
請求項９記載の発明によれば、軽負荷及び無負荷の場合
に於て、平滑回路の出力電圧の昇圧を抑制可能であると
共に、入力歪を改善可能である電源装置を提供できる。
請求項９記載の発明によれば、軽負荷及び無負荷の場合
に於て、平滑回路の出力電圧の昇圧を抑制可能であると
共に、入力歪を改善可能である電源装置を提供できる。
【００４２】請求項５記載の発明によれば、突入電流を
抑制可能であると共に、軽負荷及び無負荷の場合に於
て、平滑回路の出力電圧の昇圧を抑制可能で、入力歪を
改善可能である電源装置を提供できる。
抑制可能であると共に、軽負荷及び無負荷の場合に於
て、平滑回路の出力電圧の昇圧を抑制可能で、入力歪を
改善可能である電源装置を提供できる。
【００４３】請求項１０記載の発明によれば、放電灯を
安定点灯可能であると共に、軽負荷及び無負荷の場合に
於て、平滑回路の出力電圧の昇圧を抑制可能で、入力歪
を改善可能である電源装置を提供できる。
安定点灯可能であると共に、軽負荷及び無負荷の場合に
於て、平滑回路の出力電圧の昇圧を抑制可能で、入力歪
を改善可能である電源装置を提供できる。
【図１】本発明に係る第１実施の形態を示す回路図であ
る。
る。
【図２】本発明に係る第２実施の形態を示す回路図であ
る。
る。
【図３】本発明に係る第３実施の形態を示す回路図であ
る。
る。
【図４】本発明に係る第４実施の形態を示す回路図であ
る。
る。
【図５】本発明に係る従来例を示す回路図である。
Ｃ キャパシタンス素子
ＤＢ 全波整流器
Ｄｏ 高周波逆流抑制部
ＦＢ 高周波帰還部
Ｈ 平滑回路
ＩＮＶ インバータ回路
Ｖｓ 交流電源
Ｌａ 放電灯
Ｑ スイッチング素子
Ｚｏ インピーダンス要素
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/48
H02M 7/538
Claims (10)
- 【請求項１】 交流電源を全波整流する全波整流器と、
前記交流電源側への高周波の逆流を阻止する高周波逆流
抑制部と、前記全波整流器及び前記高周波抑制部を介し
て前記交流電源を平滑して直流電力出力を得る、キャパ
シタンス素子とダイオードとから成る平滑回路と、少な
くとも１つのスイッチング素子及び振動回路を有すると
共に前記平滑回路の直流電力出力を交流の高周波電力に
変換して負荷に供給するインバータ回路と、前記インバ
ータ回路から出力される高周波電力の一部を前記全波整
流器及び前記高周波逆流抑制部の間に帰還すると共に、
帰還する高周波電力の極性に応じて前記交流電源から電
流を吸い込む状態と前記全波整流器及び前記高周波逆流
抑制部を介して前記平滑回路を充電する状態とを交互に
繰り返す高周波帰還部とを備える電源装置において、前
記負荷が軽負荷及び無負荷になると、前記交流電源から
前記全波整流器及び前記高周波逆流抑制部を介した前記
平滑回路へ供給される電力を低減する電力供給調整部を
設けたことを特徴とする電源装置。 - 【請求項２】 前記電力供給調整部は、前記平滑回路の
出力電圧が規定値を越えると前記平滑回路へ供給される
電力を低減するものであることを特徴とする請求項１記
載の電源装置。 - 【請求項３】 前記電力供給調整部は、少なくともイン
ピーダンス素子を含み構成されるものであると共に、前
記インピーダンス素子のインピーダンス値を制御するこ
とにより前記平滑回路へ供給される電力を低減するもの
であることを特徴とする請求項１または請求項２に記載
の記載の電源装置。 - 【請求項４】 前記電力供給調整部は、少なくともスイ
ッチング素子を含み構成されるものであると共に、前記
スイッチング素子を制御することにより前記平滑回路へ
供給される電力を低減するものであることを特徴とする
請求項１または請求項２に記載の記載の電源装置。 - 【請求項５】 前記電力供給調整部は、少なくともスイ
ッチング素子及びインピーダンス素子の並列接続を含み
構成されるものであると共に、前記スイッチング素子を
制御することにより前記平滑回路へ供給される電力を低
減するものであることを特徴とする請求項１または請求
項２に記載の記載の電源装置。 - 【請求項６】 前記スイッチング素子は、前記高周波逆
流抑制部の両端に並列に且つ高周波逆流抑制部を短絡し
得る向きに接続すると共に、軽負荷及び無負荷状態では
前記高周波逆流抑制部を短絡するものであることを特徴
とする請求項４記載の記載の電源装置。 - 【請求項７】 前記高周波帰還部は、高周波電力の帰還
経路に挿入されたインピーダンス要素を含み構成される
ものであることを特徴とする請求項１から請求項６のい
ずれかに記載の電源装置。 - 【請求項８】 前記インピーダンス要素は、少なくとも
キャパシタンス素子を含み構成されることを特徴とする
請求項７記載の電源装置。 - 【請求項９】 前記インピーダンス要素は、前記振動回
路と兼用されることを特徴とする請求項７または請求項
８に記載の電源装置。 - 【請求項１０】 前記負荷は放電灯であることを特徴と
する請求項１から請求項９のいずれかに記載の電源装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22405895A JP3397012B2 (ja) | 1995-08-31 | 1995-08-31 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22405895A JP3397012B2 (ja) | 1995-08-31 | 1995-08-31 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0970183A JPH0970183A (ja) | 1997-03-11 |
| JP3397012B2 true JP3397012B2 (ja) | 2003-04-14 |
Family
ID=16807923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22405895A Expired - Fee Related JP3397012B2 (ja) | 1995-08-31 | 1995-08-31 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3397012B2 (ja) |
-
1995
- 1995-08-31 JP JP22405895A patent/JP3397012B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0970183A (ja) | 1997-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7706161B2 (en) | Single stage resonant power converter with auxiliary power source | |
| KR0145690B1 (ko) | 인버터장치 | |
| JPH03226276A (ja) | 電源回路 | |
| JPH06245530A (ja) | 電源装置 | |
| JPH0564432A (ja) | 電源装置 | |
| JP3397012B2 (ja) | 電源装置 | |
| AU7052601A (en) | Arc welding generator with input voltage adapting regulator stage | |
| JP2698597B2 (ja) | インバータ装置 | |
| JP3733675B2 (ja) | インバータ装置、放電灯点灯装置及び照明装置 | |
| JP3758276B2 (ja) | 放電灯点灯装置 | |
| JP3493943B2 (ja) | 電源装置 | |
| JP3412354B2 (ja) | 電源装置 | |
| JP3402389B2 (ja) | 電源装置、放電灯点灯装置および照明装置 | |
| JP3494036B2 (ja) | 電源装置 | |
| JPH0620789A (ja) | 放電灯点灯装置 | |
| JP2674267B2 (ja) | 電源装置 | |
| JP3261706B2 (ja) | インバータ装置 | |
| JP3235295B2 (ja) | 電源装置 | |
| JP3291507B2 (ja) | 放電灯用インバータ装置 | |
| JP3726636B2 (ja) | 電源装置 | |
| JP3654067B2 (ja) | 電源装置 | |
| JP3518230B2 (ja) | 点灯装置 | |
| JP3692871B2 (ja) | 電源装置 | |
| JPH0556659A (ja) | 電源装置 | |
| JP2003109789A (ja) | 放電灯点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130214 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130214 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140214 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |