JP3820449B2 - 階段状多層薄膜の作製方法 - Google Patents
階段状多層薄膜の作製方法 Download PDFInfo
- Publication number
- JP3820449B2 JP3820449B2 JP2002341048A JP2002341048A JP3820449B2 JP 3820449 B2 JP3820449 B2 JP 3820449B2 JP 2002341048 A JP2002341048 A JP 2002341048A JP 2002341048 A JP2002341048 A JP 2002341048A JP 3820449 B2 JP3820449 B2 JP 3820449B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- angle
- metal
- stepped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、階段状多層薄膜の作製方法に関し、特に、光および電子半導体デバイス、その他電極を有する微細素子の電極に用いることのできる階段状多層金属薄膜電極構造の作製方法に関している。
【０００２】
【従来の技術】
半導体基板上に多層薄膜構造のパターンをエッチングで形成する場合に、その側面の微細形状を見ると、横方向のエッチング速度の違いによって、その断面形状が階段状構造になる場合があることは既によく知られている。
【０００３】
また、半導体基板上に形成された何らかのパターン上に他の薄膜を積層し、先のパターンのよりも僅かに小さいパターンを形成することによって階段状構造を実現できることは既によく知られている。
【０００４】
これらの方法では、エッチングによって階段状構造を形成する、という特徴が有り、この点において本発明とは相異している。
【０００５】
また、リフトオフ法を用いて、従来型の真空蒸着器で２層以上の多層金属薄膜電極を形成しパターニングする場合、図５に示す様に、蒸着する金属の種類の数と同じ数の蒸着源から下層、上層の順に電極のレジストパターンを有する基板に向かってある一定の角度で蒸着する。ここで、上記の複数の蒸着源から、順に、予め決められた角度で蒸着が行われた場合、蒸着源の配置された位置の違いから、図６（ａ）に示す様に、形成した電極パターン周縁のある部分では下層が蒸着されない領域に上層が蒸着されているところが生じることが多い。このような場合、この部分での熱処理後の様子は他の部分とは異なり、図６（ｂ）の丸印に示す様に、上層金属が基板中に侵入したり、所望の合金化反応が行われなかったりする場合がある。この方法は、少ない工程数で済むが、素子の耐熱性や信頼性が劣化する事が起こるという欠点がある。
【０００６】
【発明が解決しようとする課題】
上記した様に、従来の階段状多層薄膜の作製方法では、エッチング法を用いたものであり、あるいは、リフトオフ法を用いたものでも耐熱性や信頼性が劣化する事が起こるという欠点がある。
【０００７】
この発明は上記に鑑み提案されたもので、少ない工程数で済み、しかも耐熱性や信頼性が劣化するという欠点のない階段状多層薄膜の作製方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明における第１の発明は、ビーム線を付着せしめて重なった複数層の薄膜を平坦な基板上に形成する工程において、平坦な基板上にフォトレジスト層を形成する工程と、前記の基板上にあらかじめ決められたパターンを、上記のフォトレジスト層の断面がオーバーハングになる条件で露光し現像する工程と、上記レジスト層の断面形状におけるレジスト層の側面と基板の法線とのなす角度を第１の角度とし、上記の複数層の薄膜の内の第１の薄膜を形成するビーム線と基板の法線とのなす角度を第２の角度とし、上記の複数層の薄膜の内の第２の薄膜を形成するビーム線と基板の法線とのなす角度を第３の角度とし、第１の薄膜は、第２の薄膜に比べて、上記の基板により近い位置に形成されるものとするとき、第３の角度は第１の角度および第２の角度より小さい条件で第１の薄膜と第２の薄膜とを形成する工程と、上記のフォトレジスト層を除去する工程とを含むことを特徴としている。
【０００９】
また、本発明における第２の発明は、第１の薄膜がレジストパターンとの境界部において、基板表面からのせり上がりを防ぐために、上記した第１の発明の構成に加えて、第２の角度は、第１の角度よりも小さいことを特徴としている。
【００１０】
また、本発明における第３の発明は、目的とする構造の断面を均一なものとするために、上記した第１または第２の発明の構成に加えて、上記の基板は、上記のビーム線の線源に対して相対的に角速度をもつことを特徴としている。
【００１１】
また、本発明における第４の発明は、上記した第１、第２または第３の発明の構成に加えて、第２の薄膜が金属膜であることを特徴としている。
【００１２】
また、本発明における第５の発明は、基板との電気的な接触抵抗を良好なものとするために、上記した第１、第２または第３の発明の構成に加えて、第１の薄膜と第２の薄膜とは金属膜であり、上記の基板と第１の薄膜とが反応する温度は、上記の基板と第２の薄膜とが反応する温度に比べて高いことを特徴とするとしている。
【００１３】
【発明の実施の形態】
本発明は、特に断面における側面の構造に注目しており、例えば、電極のすべての領域で、下層が上層の下側に存在するような階段状の構造にするものである。この構造は、蒸着方向を変えるだけで形成するものであり、一連の蒸着プロセスで上記の階段状層構造をもった電極を作製できるという特徴が有る。以下にこの発明の実施の形態を図面に基づいて詳細に説明する。
【００１４】
上記の階段状層構造とは、図１に示すような断面構造を意味している。このような構造の作製方法の例として、多層金属薄膜で階段状層構造を実現する実施例を図２に示す。図２は、次の手順により作成するものである。
【００１５】
１） 基板に厚さ１μmのネガ型フォトレジスト層を塗布する。
２） 予め用意した露光パターンで露光し、現像する。一般にネガ型のフォトレジストを用いることにより、図に示すオーバーハング形状のレジストパターンを実現することができることはよく知られている。このレジストの断面における側面と、基板の法線方向とのなす角をθ1とする。
３） 多層金属薄膜を蒸着する。ここで、多層金属薄膜の最下層から順に金属１（蒸着源１）、金属２（蒸着源２）、金属３（蒸着源３）の薄膜を形成する。これらの金属のビーム（イオンビーム、原子ビーム、粒子ビームなど）線と、基板の法線方向とのなす角度をそれぞれθ2、θ3、θ4、とするとき、
θ1＞θ2＞θ3＞θ4、
となる条件で蒸着する。より具体的には、金属１（Ｔｉ）＝５nm、金属２（Ｐｔ）＝５nm、金属３（Ａｕ）＝２００nm、であり、θ1＝３５°、θ2＝１０°、θ3＝５°、θ4＝０°である。
４） このとき基板を回転させながら蒸着を行うことにより、レジストパターンの周辺部近くに形成される多層金属薄膜の階段状断面形状をその方位によらない均一な形状とすることができる。回転速度は、１０ｒｐｍである。あるいはさらに、蒸着源に対して基板の回転軸が斜めになるようにし、基板を回転させながら蒸着を行うこともできる。その際、それぞれのビームの基板の法線方向とのなす角が上記の、θ1＞θ2＞θ3＞θ4の関係を満たす様に設定する。ここまでの工程では、図３に示す断面ＳＥＭ写真のような形状が得られる。
５） レジストパターンを除去し、レジスト上に堆積した金属膜も一緒に除去する。
【００１６】
上記の例では、多層金属薄膜で階段状層構造を実現する例を示したが、金属膜に限定する理由は無く、絶縁膜を用いた階段状層構造を実現することも容易である。
【００１７】
図４は、基板と上層の金属膜とが、熱処理により合金化する場合の、断面ＴＥＭ写真である。従来の方法では、電極パターンの一部で、基板と上層の金属膜とが接触するため、その接触部分において合金化が進み、抵抗値の増加やＰＮ接合における漏れ電流の原因となる。一方本発明の方法により階段状多層薄膜構造とした場合は、電極パターンのすべての領域、特にその端部においても、上記した合金化は進まず、上記のような問題は発生しない。
【００１８】
【発明の効果】
この発明は上記した構成からなるので、以下に説明するような効果を奏することができる。
【００１９】
第１の発明では、オーバーハング形状のレジストを用いたリフトオフプロセスにおいて、蒸着方向を変えるだけで、一連の蒸着プロセスで上記の階段状層構造を形成するものであり、簡単な工程で、下層が上層の下側に存在するような階段状の構造にすることができる。
【００２０】
また、第２の発明では、ビーム線の基板への入射角を調整することにより、レジストパターンの端部で、形成した薄膜がせりあがることを防止することができる。
【００２１】
また、第３の発明では、基板とビーム線源を相対的に回転することにより、その方位によらない均一な階段状層構造端部をもったパターンを形成できる。
【００２２】
また、第４の発明では、下層が絶縁膜であり、上層が金属膜の場合、上層の金属膜と基板とが分離され、基板と金属膜の電極との間の絶縁が保たれる。
【００２３】
また、第５の発明では、第１、第２あるいは第３の発明において、金属膜の階段状層構造を形成することにより、この構造を持った電極が、基板と下層の金属膜について非合金化電極の場合、熱処理については、耐熱性が向上し、信頼性が向上する。同様に、基板と下層の金属膜について合金化電極の場合、熱処理後に所望の合金化が行われ、信頼性が向上する、という特徴が有る。
【図面の簡単な説明】
【図１】階段状層構造を示す模式図である。
【図２】多層金属薄膜で階段状層構造を実現する実施例を示す図である。
【図３】本発明にしたがった階段状層構造の作成途中の断面ＳＥＭ写真である。
【図４】本発明の方法と従来の方法との結果を比較するための断面ＴＥＭ写真である。
【図５】従来の方法を説明するための模式図である。
【図６】従来の方法による問題を説明するための模式図である。
【符号の説明】
１ 下層金属膜
２ 中間層金属膜
３ 上層金属膜
４ 基板
５ レジストパターン
６ 下層金属膜ビーム源
７ 中間層金属膜ビーム源
８ 上層金属膜ビーム源
９ 金属の基板中への侵入部
【発明の属する技術分野】
この発明は、階段状多層薄膜の作製方法に関し、特に、光および電子半導体デバイス、その他電極を有する微細素子の電極に用いることのできる階段状多層金属薄膜電極構造の作製方法に関している。
【０００２】
【従来の技術】
半導体基板上に多層薄膜構造のパターンをエッチングで形成する場合に、その側面の微細形状を見ると、横方向のエッチング速度の違いによって、その断面形状が階段状構造になる場合があることは既によく知られている。
【０００３】
また、半導体基板上に形成された何らかのパターン上に他の薄膜を積層し、先のパターンのよりも僅かに小さいパターンを形成することによって階段状構造を実現できることは既によく知られている。
【０００４】
これらの方法では、エッチングによって階段状構造を形成する、という特徴が有り、この点において本発明とは相異している。
【０００５】
また、リフトオフ法を用いて、従来型の真空蒸着器で２層以上の多層金属薄膜電極を形成しパターニングする場合、図５に示す様に、蒸着する金属の種類の数と同じ数の蒸着源から下層、上層の順に電極のレジストパターンを有する基板に向かってある一定の角度で蒸着する。ここで、上記の複数の蒸着源から、順に、予め決められた角度で蒸着が行われた場合、蒸着源の配置された位置の違いから、図６（ａ）に示す様に、形成した電極パターン周縁のある部分では下層が蒸着されない領域に上層が蒸着されているところが生じることが多い。このような場合、この部分での熱処理後の様子は他の部分とは異なり、図６（ｂ）の丸印に示す様に、上層金属が基板中に侵入したり、所望の合金化反応が行われなかったりする場合がある。この方法は、少ない工程数で済むが、素子の耐熱性や信頼性が劣化する事が起こるという欠点がある。
【０００６】
【発明が解決しようとする課題】
上記した様に、従来の階段状多層薄膜の作製方法では、エッチング法を用いたものであり、あるいは、リフトオフ法を用いたものでも耐熱性や信頼性が劣化する事が起こるという欠点がある。
【０００７】
この発明は上記に鑑み提案されたもので、少ない工程数で済み、しかも耐熱性や信頼性が劣化するという欠点のない階段状多層薄膜の作製方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明における第１の発明は、ビーム線を付着せしめて重なった複数層の薄膜を平坦な基板上に形成する工程において、平坦な基板上にフォトレジスト層を形成する工程と、前記の基板上にあらかじめ決められたパターンを、上記のフォトレジスト層の断面がオーバーハングになる条件で露光し現像する工程と、上記レジスト層の断面形状におけるレジスト層の側面と基板の法線とのなす角度を第１の角度とし、上記の複数層の薄膜の内の第１の薄膜を形成するビーム線と基板の法線とのなす角度を第２の角度とし、上記の複数層の薄膜の内の第２の薄膜を形成するビーム線と基板の法線とのなす角度を第３の角度とし、第１の薄膜は、第２の薄膜に比べて、上記の基板により近い位置に形成されるものとするとき、第３の角度は第１の角度および第２の角度より小さい条件で第１の薄膜と第２の薄膜とを形成する工程と、上記のフォトレジスト層を除去する工程とを含むことを特徴としている。
【０００９】
また、本発明における第２の発明は、第１の薄膜がレジストパターンとの境界部において、基板表面からのせり上がりを防ぐために、上記した第１の発明の構成に加えて、第２の角度は、第１の角度よりも小さいことを特徴としている。
【００１０】
また、本発明における第３の発明は、目的とする構造の断面を均一なものとするために、上記した第１または第２の発明の構成に加えて、上記の基板は、上記のビーム線の線源に対して相対的に角速度をもつことを特徴としている。
【００１１】
また、本発明における第４の発明は、上記した第１、第２または第３の発明の構成に加えて、第２の薄膜が金属膜であることを特徴としている。
【００１２】
また、本発明における第５の発明は、基板との電気的な接触抵抗を良好なものとするために、上記した第１、第２または第３の発明の構成に加えて、第１の薄膜と第２の薄膜とは金属膜であり、上記の基板と第１の薄膜とが反応する温度は、上記の基板と第２の薄膜とが反応する温度に比べて高いことを特徴とするとしている。
【００１３】
【発明の実施の形態】
本発明は、特に断面における側面の構造に注目しており、例えば、電極のすべての領域で、下層が上層の下側に存在するような階段状の構造にするものである。この構造は、蒸着方向を変えるだけで形成するものであり、一連の蒸着プロセスで上記の階段状層構造をもった電極を作製できるという特徴が有る。以下にこの発明の実施の形態を図面に基づいて詳細に説明する。
【００１４】
上記の階段状層構造とは、図１に示すような断面構造を意味している。このような構造の作製方法の例として、多層金属薄膜で階段状層構造を実現する実施例を図２に示す。図２は、次の手順により作成するものである。
【００１５】
１） 基板に厚さ１μmのネガ型フォトレジスト層を塗布する。
２） 予め用意した露光パターンで露光し、現像する。一般にネガ型のフォトレジストを用いることにより、図に示すオーバーハング形状のレジストパターンを実現することができることはよく知られている。このレジストの断面における側面と、基板の法線方向とのなす角をθ1とする。
３） 多層金属薄膜を蒸着する。ここで、多層金属薄膜の最下層から順に金属１（蒸着源１）、金属２（蒸着源２）、金属３（蒸着源３）の薄膜を形成する。これらの金属のビーム（イオンビーム、原子ビーム、粒子ビームなど）線と、基板の法線方向とのなす角度をそれぞれθ2、θ3、θ4、とするとき、
θ1＞θ2＞θ3＞θ4、
となる条件で蒸着する。より具体的には、金属１（Ｔｉ）＝５nm、金属２（Ｐｔ）＝５nm、金属３（Ａｕ）＝２００nm、であり、θ1＝３５°、θ2＝１０°、θ3＝５°、θ4＝０°である。
４） このとき基板を回転させながら蒸着を行うことにより、レジストパターンの周辺部近くに形成される多層金属薄膜の階段状断面形状をその方位によらない均一な形状とすることができる。回転速度は、１０ｒｐｍである。あるいはさらに、蒸着源に対して基板の回転軸が斜めになるようにし、基板を回転させながら蒸着を行うこともできる。その際、それぞれのビームの基板の法線方向とのなす角が上記の、θ1＞θ2＞θ3＞θ4の関係を満たす様に設定する。ここまでの工程では、図３に示す断面ＳＥＭ写真のような形状が得られる。
５） レジストパターンを除去し、レジスト上に堆積した金属膜も一緒に除去する。
【００１６】
上記の例では、多層金属薄膜で階段状層構造を実現する例を示したが、金属膜に限定する理由は無く、絶縁膜を用いた階段状層構造を実現することも容易である。
【００１７】
図４は、基板と上層の金属膜とが、熱処理により合金化する場合の、断面ＴＥＭ写真である。従来の方法では、電極パターンの一部で、基板と上層の金属膜とが接触するため、その接触部分において合金化が進み、抵抗値の増加やＰＮ接合における漏れ電流の原因となる。一方本発明の方法により階段状多層薄膜構造とした場合は、電極パターンのすべての領域、特にその端部においても、上記した合金化は進まず、上記のような問題は発生しない。
【００１８】
【発明の効果】
この発明は上記した構成からなるので、以下に説明するような効果を奏することができる。
【００１９】
第１の発明では、オーバーハング形状のレジストを用いたリフトオフプロセスにおいて、蒸着方向を変えるだけで、一連の蒸着プロセスで上記の階段状層構造を形成するものであり、簡単な工程で、下層が上層の下側に存在するような階段状の構造にすることができる。
【００２０】
また、第２の発明では、ビーム線の基板への入射角を調整することにより、レジストパターンの端部で、形成した薄膜がせりあがることを防止することができる。
【００２１】
また、第３の発明では、基板とビーム線源を相対的に回転することにより、その方位によらない均一な階段状層構造端部をもったパターンを形成できる。
【００２２】
また、第４の発明では、下層が絶縁膜であり、上層が金属膜の場合、上層の金属膜と基板とが分離され、基板と金属膜の電極との間の絶縁が保たれる。
【００２３】
また、第５の発明では、第１、第２あるいは第３の発明において、金属膜の階段状層構造を形成することにより、この構造を持った電極が、基板と下層の金属膜について非合金化電極の場合、熱処理については、耐熱性が向上し、信頼性が向上する。同様に、基板と下層の金属膜について合金化電極の場合、熱処理後に所望の合金化が行われ、信頼性が向上する、という特徴が有る。
【図面の簡単な説明】
【図１】階段状層構造を示す模式図である。
【図２】多層金属薄膜で階段状層構造を実現する実施例を示す図である。
【図３】本発明にしたがった階段状層構造の作成途中の断面ＳＥＭ写真である。
【図４】本発明の方法と従来の方法との結果を比較するための断面ＴＥＭ写真である。
【図５】従来の方法を説明するための模式図である。
【図６】従来の方法による問題を説明するための模式図である。
【符号の説明】
１ 下層金属膜
２ 中間層金属膜
３ 上層金属膜
４ 基板
５ レジストパターン
６ 下層金属膜ビーム源
７ 中間層金属膜ビーム源
８ 上層金属膜ビーム源
９ 金属の基板中への侵入部
Claims (5)
- ビーム線を付着せしめて重なった複数層の薄膜を平坦な基板上に形成する工程において、
平坦な基板上にフォトレジスト層を形成する工程と、
前記の基板上にあらかじめ決められたパターンを、上記のフォトレジスト層の断面がオーバーハングになる条件で露光し現像する工程と、上記レジスト層の断面形状におけるレジスト層の側面と基板の法線とのなす角度を第１の角度とし、
上記の複数層の薄膜の内の第１の薄膜を形成するビーム線と基板の法線とのなす角度を第２の角度とし、
上記の複数層の薄膜の内の第２の薄膜を形成するビーム線と基板の法線とのなす角度を第３の角度とし、
第１の薄膜は、第２の薄膜に比べて、上記の基板により近い位置に形成されるものとするとき、
第２の角度、第３の角度は、予め決められた値に固定された角度であって、
第３の角度は第１の角度および第２の角度より小さい条件で第１の薄膜と第２の薄膜とを上記の基板を回転させて形成する工程と、
上記のフォトレジスト層を除去する工程とを含むことを特徴とする階段状多層薄膜の作製方法。 - 第２の角度は、第１の角度よりも小さいことを特徴とする請求項１に記載の階段状多層薄膜の作製方法。
- 上記の基板は、上記のビーム線の線源に対して相対的に角速度をもつことを特徴とする請求項１あるいは２に記載の階段状多層薄膜の作製方法。
- 第２の薄膜が金属膜であることを特徴とする請求項１、２あるいは３に記載の階段状多層薄膜の作製方法。
- 第１の薄膜と第２の薄膜とは金属膜であり、上記の基板と第１の薄膜とが反応する温度は、上記の基板と第２の薄膜とが反応する温度に比べて高いことを特徴とする請求項１、２あるいは３に記載の階段状多層薄膜の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002341048A JP3820449B2 (ja) | 2002-11-25 | 2002-11-25 | 階段状多層薄膜の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002341048A JP3820449B2 (ja) | 2002-11-25 | 2002-11-25 | 階段状多層薄膜の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004176087A JP2004176087A (ja) | 2004-06-24 |
| JP3820449B2 true JP3820449B2 (ja) | 2006-09-13 |
Family
ID=32703523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002341048A Expired - Lifetime JP3820449B2 (ja) | 2002-11-25 | 2002-11-25 | 階段状多層薄膜の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3820449B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5797989B2 (ja) * | 2011-09-13 | 2015-10-21 | パイオニア株式会社 | アンテナ素子およびアンテナ素子の製造方法 |
-
2002
- 2002-11-25 JP JP2002341048A patent/JP3820449B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004176087A (ja) | 2004-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0563940B2 (ja) | ||
| JP3820449B2 (ja) | 階段状多層薄膜の作製方法 | |
| JPH02172261A (ja) | 半導体装置の製造方法 | |
| JPS6138850B2 (ja) | ||
| JP2616460B2 (ja) | 半導体装置およびその製造方法 | |
| US10978338B1 (en) | Semiconductor device and manufacture method thereof | |
| JPS5937494B2 (ja) | 薄膜のパタ−ン形成法 | |
| JP2022029308A5 (ja) | ||
| JP2005228873A (ja) | 電極形成方法 | |
| JP3460976B2 (ja) | リフトオフ法による電極形成のための蒸着方法 | |
| KR100197129B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS61295629A (ja) | コンタクトホ−ルへのバリアメタルの形成方法 | |
| JP2872298B2 (ja) | 半導体装置の製造方法 | |
| JPS62106623A (ja) | 半導体装置の製造方法 | |
| KR100615822B1 (ko) | 반도체 소자의 파티클 제거 방법 | |
| JP2001291769A (ja) | 半導体装置及びその製造方法 | |
| JPH03280431A (ja) | 多層配線の製造方法および装置 | |
| JPH0590198A (ja) | 半導体装置の製造方法 | |
| JPS58197818A (ja) | 半導体装置の製造方法 | |
| JPH0114709B2 (ja) | ||
| JPH04144228A (ja) | 半導体装置の製造方法 | |
| JPS586304B2 (ja) | 半導体装置の製造法 | |
| JPS61288445A (ja) | 半導体装置の製造方法 | |
| JPH11219954A (ja) | 半導体装置の製造方法 | |
| JPH04269831A (ja) | 配線形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3820449 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |