JP3803195B2 - 同期ｄｒａｍ用ダイナミッククロック発生回路 - Google Patents
同期ｄｒａｍ用ダイナミッククロック発生回路 Download PDFInfo
- Publication number
- JP3803195B2 JP3803195B2 JP16316098A JP16316098A JP3803195B2 JP 3803195 B2 JP3803195 B2 JP 3803195B2 JP 16316098 A JP16316098 A JP 16316098A JP 16316098 A JP16316098 A JP 16316098A JP 3803195 B2 JP3803195 B2 JP 3803195B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- transition
- path unit
- disable
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ装置の同期ＤＲＡＭに使われるクロック発生回路に関する。
【０００２】
【従来の技術】
ＤＲＡＭは非同期に制御されており、プロセッサなどの制御デバイスによって入力端子上にアドレスを入力され、ロウ及びカラムアドレスのストローブ信号によりストローブされる。アドレスは必要最小限の時間、入力端子に保持され、この間に指定のアドレスにアクセスし、所定の時間（アクセスタイム）経過後にプロセッサからの新たなデータをメモリ内に書き込んだり、メモリに記憶されているデータを読み出して出力する。従ってプロセッサは、ＤＲＡＭがプリチャージ、アドレスのデコード、データのセンシング又は出力バッファからのデータ出力のような各種の内部動作を行うときには待機状態になる。
【０００３】
プロセッサの待機状態は、システム全体の動作を遅くする要因となる。そのため待機時間中にもプロセッサが他の処理を行えるようにし、データの入出力動作をより高速に行えるようにする同期型のＤＲＡＭが開発されている。
【０００４】
【発明が解決しようとする課題】
同期型のＤＲＡＭは、プロセッサなどから入力されるシステムクロックを内部回路の信号レベルに変換するクロックバッファを用いる。このようなクロックバッファの採用により、チップ内の各デバイスはシステムクロックに応答して動作することができる。しかし、クロックバッファは外部から供給されるシステムクロックなどの外部クロックをバッファリングして内部クロックに変換する役割のみを果たすため、外部クロックと内部クロックとの間にはバッファによる遅延が発生する。このような遅延により、クロック間のタイムスキューが発生すると、外部クロックの入力時にチップの内部動作は遅延されてから行われる。従って、外部クロックに対する遅延を最小とする内部クロックが必要とされている。
【０００５】
本発明の目的は、システムクロックに対する遅延を最小とする同期ＤＲＡＭ用のダイナミッククロック発生回路を提供するにある。
【０００６】
【課題を解決するための手段】
以上のような課題を解決する本発明の同期ＤＲＡＭ用ダイナミッククロック発生回路は、外部クロックを内部回路レベルに変換する入力バッファと、入力バッファから出力されるクロックの第１遷移により外部クロックの第２遷移に高速に追従する内部クロックの第２遷移を生成し、第１、第２ディスエーブル信号に応答して設定区間だけ内部クロックのハイ状態を保持してから第１遷移を生成することによりオートパルス型の内部クロックを出力するイネーブルパス部と、入力バッファの出力クロックを受信してイネーブルパス部に第１、第２ディスエーブル信号を提供するディスエーブルパス部と、を含んで構成することを特徴とする。
【０００７】
或いは次のような回路でもよく、外部クロックを内部回路レベルに変換する入力バッファと、入力バッファから出力されるクロックの第２遷移により外部クロックの第１遷移に高速に追従する内部クロックの第１遷移を生成し、第１、第２ディスエーブル信号に応答して設定区間だけ内部クロックのロー状態を保持してから第２遷移を生成することによりオートパルス型の内部クロックを出力するイネーブルパス部と、入力バッファの出力クロックを受信してイネーブルパス部に第１、第２ディスエーブル信号を提供するディスエーブルパス部と、を含んで構成することを特徴とする。
【０００８】
以上の回路において例えば、第１遷移とはハイ状態からロー状態に遷移し、第２遷移とはロー状態からハイ状態に遷移することである。またディスエーブルパス部は遅延回路及びラッチ回路を含んで構成される。
【０００９】
【発明の実施の形態】
以下、添付した図面に基づき本発明の実施形態を説明する。
【００１０】
図１は同期ＤＲＡＭ用ダイナミッククロック発生回路を示す。入力されるシステムクロックＣＬＫに対する遅延を最小とするオートパルス型の内部クロックＰＣＬＫを発生するため、クロック発生回路は入力バッファ１０、イネーブルパス部１００及びディスエーブルパス部２００から構成される。入力バッファ１０はシステムクロックＣＬＫを内部レベルに変換する役割を果たす。例えば、システムクロックＣＬＫのレベルがＴＴＬレベルの場合には、入力バッファ１０の出力レベルは通常のＣＭＯＳレベルとなる。イネーブルパス部１００は、ＭＯＳトランジスタ４０〜４３、４５、４７及びインバータ４４、４６から構成される。ディスエーブルパス部２００は、ＭＯＳトランジスタ２１〜２３及びインバータ２０、２４〜２７，３０、３１から構成される。
【００１１】
イネーブルパス部１００において、ＭＯＳトランジスタ４１、４２と、ＭＯＳトランジスタ４０、４３はそれぞれインバータを構成する。ディスエーブルパス部２００においては、ＭＯＳトランジスタ２２、２３がインバータを構成する。インバータ３０、３１はディレイ回路であり、その遅延量はオートパルスの幅を決定する。また、インバータ２４、２５はラッチ回路を構成する。インバータ２４〜２７、３０、３１、４４、４６はＰ型及びＮ型一対のＭＯＳトランジスタでそれぞれ構成されている。
【００１２】
動作速度を速くするため、インバータ４６内のＰＭＯＳトランジスタのゲート長を、通常より長く、例えば１８０μｍに設定する。また、インバータ４４内のＮＭＯＳトランジスタのゲート長も、通常のゲート長より長く、例えば５０μｍに設定する。さらに、ＰＭＯＳトランジスタ４０、４１のゲート長をそれぞれ約６０μｍ、４０μｍにする。
【００１３】
イネーブルパス部１００は、入力バッファ１０から出力されるクロックの第１遷移（ハイ→ロー）に応答してシステムクロックの第２遷移（ロー→ハイ）に高速に追従する内部クロックＰＣＬＫの第２遷移（ロー→ハイ）を生成し、第１、第２ディスエーブル信号（ノードＨ、Ｉの信号）に応答して設定区間だけ内部クロックのハイ状態を保持してから第１遷移（ハイ→ロー）を生成することにより、オートパルス型（例えば、ハイ区間がロー区間に比べて相対的に短いパルス）の内部クロックを出力する。
【００１４】
ディスエーブルパス部２００は、イネーブルパス部１００と同様に入力バッファ１０の出力（ノードＡの信号）を受信して、イネーブルパス部１００に第１、第２ディスエーブル信号（ノードＨ、Ｉの信号）を提供する。
【００１５】
図１において、符号“ＥＰ”はイネーブルパスを示し、参照符号“ ＤＰ ”はディスエーブルパスを示す。
【００１６】
図２は図１の各ノードにおける信号のタイムチャートである。この波形から、本発明の回路がシステムクロックに対する遅延を最小にするオートパルス型の内部クロックを発生することがわかる。各波形Ａ〜Ｉ、ＣＬＫ、ＰＣＬＫは、図１の各ノード名に対応する。
【００１７】
システムクロックＣＬＫは、入力バッファ１０によりノードＡで波形Ａになる。波形ＡによりノードＢには波形Ｂが出力される。波形Ｂは、インバータ３０によりＴ１の遅延量をもち、ノードＤで波形Ｄになる。この波形Ｄは、インバータ３１によりさらにＴ２遅延され、ノードＥで波形Ｅになる。波形ＥはノードＦ、Ｇ、Ｈ、Ｉを通過して、それぞれ波形Ｆ、Ｇ、Ｈ、Ｉになる。波形Ｈは第１ディスエーブル信号として、ロー状態でトランジスタ４５をオンにしてノードＣをハイ状態にし、ハイ状態でノードＣはインバータ４４の出力波形になる。波形Ｉは第２ディスエーブル信号で、ハイ状態でトランジスタ４７をオンにしてＰＣＬＫをロー状態にし、ロー状態でＰＣＬＫはインバータ４６の出力波形になる。
【００１８】
図２のＡ２は、第１ディスエーブル信号（波形Ｈ）による波形Ｃの立ち上がりを示す。一方、波形Ｃの立ち下がりは波形Ｂに応答する。
【００１９】
この回路は、図２のＡ１及びＡ３からわかるように、システムクロックに対する遅延を最小とするオートパルス型の内部クロックを生成する。イネーブル時のゲートディレイは入力バッファ、トランジスタ４０及びインバータ４４、４６の４部分のゲートディレイのみを有することになる。
【００２０】
【発明の効果】
本発明の同期ＤＲＡＭ用ダイナミッククロック発生回路により、システムクロックに対する遅延を最小とするオートパルス型の内部クロックを生成することができる。
【図面の簡単な説明】
【図１】ダイナミッククロック発生回路図。
【図２】図１の各ノードにおける信号のタイムチャート。
【符号の説明】
１０ 入力バッファ
１００ イネーブルパス部
２００ ディスエーブルパス部
【発明の属する技術分野】
本発明は半導体メモリ装置の同期ＤＲＡＭに使われるクロック発生回路に関する。
【０００２】
【従来の技術】
ＤＲＡＭは非同期に制御されており、プロセッサなどの制御デバイスによって入力端子上にアドレスを入力され、ロウ及びカラムアドレスのストローブ信号によりストローブされる。アドレスは必要最小限の時間、入力端子に保持され、この間に指定のアドレスにアクセスし、所定の時間（アクセスタイム）経過後にプロセッサからの新たなデータをメモリ内に書き込んだり、メモリに記憶されているデータを読み出して出力する。従ってプロセッサは、ＤＲＡＭがプリチャージ、アドレスのデコード、データのセンシング又は出力バッファからのデータ出力のような各種の内部動作を行うときには待機状態になる。
【０００３】
プロセッサの待機状態は、システム全体の動作を遅くする要因となる。そのため待機時間中にもプロセッサが他の処理を行えるようにし、データの入出力動作をより高速に行えるようにする同期型のＤＲＡＭが開発されている。
【０００４】
【発明が解決しようとする課題】
同期型のＤＲＡＭは、プロセッサなどから入力されるシステムクロックを内部回路の信号レベルに変換するクロックバッファを用いる。このようなクロックバッファの採用により、チップ内の各デバイスはシステムクロックに応答して動作することができる。しかし、クロックバッファは外部から供給されるシステムクロックなどの外部クロックをバッファリングして内部クロックに変換する役割のみを果たすため、外部クロックと内部クロックとの間にはバッファによる遅延が発生する。このような遅延により、クロック間のタイムスキューが発生すると、外部クロックの入力時にチップの内部動作は遅延されてから行われる。従って、外部クロックに対する遅延を最小とする内部クロックが必要とされている。
【０００５】
本発明の目的は、システムクロックに対する遅延を最小とする同期ＤＲＡＭ用のダイナミッククロック発生回路を提供するにある。
【０００６】
【課題を解決するための手段】
以上のような課題を解決する本発明の同期ＤＲＡＭ用ダイナミッククロック発生回路は、外部クロックを内部回路レベルに変換する入力バッファと、入力バッファから出力されるクロックの第１遷移により外部クロックの第２遷移に高速に追従する内部クロックの第２遷移を生成し、第１、第２ディスエーブル信号に応答して設定区間だけ内部クロックのハイ状態を保持してから第１遷移を生成することによりオートパルス型の内部クロックを出力するイネーブルパス部と、入力バッファの出力クロックを受信してイネーブルパス部に第１、第２ディスエーブル信号を提供するディスエーブルパス部と、を含んで構成することを特徴とする。
【０００７】
或いは次のような回路でもよく、外部クロックを内部回路レベルに変換する入力バッファと、入力バッファから出力されるクロックの第２遷移により外部クロックの第１遷移に高速に追従する内部クロックの第１遷移を生成し、第１、第２ディスエーブル信号に応答して設定区間だけ内部クロックのロー状態を保持してから第２遷移を生成することによりオートパルス型の内部クロックを出力するイネーブルパス部と、入力バッファの出力クロックを受信してイネーブルパス部に第１、第２ディスエーブル信号を提供するディスエーブルパス部と、を含んで構成することを特徴とする。
【０００８】
以上の回路において例えば、第１遷移とはハイ状態からロー状態に遷移し、第２遷移とはロー状態からハイ状態に遷移することである。またディスエーブルパス部は遅延回路及びラッチ回路を含んで構成される。
【０００９】
【発明の実施の形態】
以下、添付した図面に基づき本発明の実施形態を説明する。
【００１０】
図１は同期ＤＲＡＭ用ダイナミッククロック発生回路を示す。入力されるシステムクロックＣＬＫに対する遅延を最小とするオートパルス型の内部クロックＰＣＬＫを発生するため、クロック発生回路は入力バッファ１０、イネーブルパス部１００及びディスエーブルパス部２００から構成される。入力バッファ１０はシステムクロックＣＬＫを内部レベルに変換する役割を果たす。例えば、システムクロックＣＬＫのレベルがＴＴＬレベルの場合には、入力バッファ１０の出力レベルは通常のＣＭＯＳレベルとなる。イネーブルパス部１００は、ＭＯＳトランジスタ４０〜４３、４５、４７及びインバータ４４、４６から構成される。ディスエーブルパス部２００は、ＭＯＳトランジスタ２１〜２３及びインバータ２０、２４〜２７，３０、３１から構成される。
【００１１】
イネーブルパス部１００において、ＭＯＳトランジスタ４１、４２と、ＭＯＳトランジスタ４０、４３はそれぞれインバータを構成する。ディスエーブルパス部２００においては、ＭＯＳトランジスタ２２、２３がインバータを構成する。インバータ３０、３１はディレイ回路であり、その遅延量はオートパルスの幅を決定する。また、インバータ２４、２５はラッチ回路を構成する。インバータ２４〜２７、３０、３１、４４、４６はＰ型及びＮ型一対のＭＯＳトランジスタでそれぞれ構成されている。
【００１２】
動作速度を速くするため、インバータ４６内のＰＭＯＳトランジスタのゲート長を、通常より長く、例えば１８０μｍに設定する。また、インバータ４４内のＮＭＯＳトランジスタのゲート長も、通常のゲート長より長く、例えば５０μｍに設定する。さらに、ＰＭＯＳトランジスタ４０、４１のゲート長をそれぞれ約６０μｍ、４０μｍにする。
【００１３】
イネーブルパス部１００は、入力バッファ１０から出力されるクロックの第１遷移（ハイ→ロー）に応答してシステムクロックの第２遷移（ロー→ハイ）に高速に追従する内部クロックＰＣＬＫの第２遷移（ロー→ハイ）を生成し、第１、第２ディスエーブル信号（ノードＨ、Ｉの信号）に応答して設定区間だけ内部クロックのハイ状態を保持してから第１遷移（ハイ→ロー）を生成することにより、オートパルス型（例えば、ハイ区間がロー区間に比べて相対的に短いパルス）の内部クロックを出力する。
【００１４】
ディスエーブルパス部２００は、イネーブルパス部１００と同様に入力バッファ１０の出力（ノードＡの信号）を受信して、イネーブルパス部１００に第１、第２ディスエーブル信号（ノードＨ、Ｉの信号）を提供する。
【００１５】
図１において、符号“ＥＰ”はイネーブルパスを示し、参照符号“ ＤＰ ”はディスエーブルパスを示す。
【００１６】
図２は図１の各ノードにおける信号のタイムチャートである。この波形から、本発明の回路がシステムクロックに対する遅延を最小にするオートパルス型の内部クロックを発生することがわかる。各波形Ａ〜Ｉ、ＣＬＫ、ＰＣＬＫは、図１の各ノード名に対応する。
【００１７】
システムクロックＣＬＫは、入力バッファ１０によりノードＡで波形Ａになる。波形ＡによりノードＢには波形Ｂが出力される。波形Ｂは、インバータ３０によりＴ１の遅延量をもち、ノードＤで波形Ｄになる。この波形Ｄは、インバータ３１によりさらにＴ２遅延され、ノードＥで波形Ｅになる。波形ＥはノードＦ、Ｇ、Ｈ、Ｉを通過して、それぞれ波形Ｆ、Ｇ、Ｈ、Ｉになる。波形Ｈは第１ディスエーブル信号として、ロー状態でトランジスタ４５をオンにしてノードＣをハイ状態にし、ハイ状態でノードＣはインバータ４４の出力波形になる。波形Ｉは第２ディスエーブル信号で、ハイ状態でトランジスタ４７をオンにしてＰＣＬＫをロー状態にし、ロー状態でＰＣＬＫはインバータ４６の出力波形になる。
【００１８】
図２のＡ２は、第１ディスエーブル信号（波形Ｈ）による波形Ｃの立ち上がりを示す。一方、波形Ｃの立ち下がりは波形Ｂに応答する。
【００１９】
この回路は、図２のＡ１及びＡ３からわかるように、システムクロックに対する遅延を最小とするオートパルス型の内部クロックを生成する。イネーブル時のゲートディレイは入力バッファ、トランジスタ４０及びインバータ４４、４６の４部分のゲートディレイのみを有することになる。
【００２０】
【発明の効果】
本発明の同期ＤＲＡＭ用ダイナミッククロック発生回路により、システムクロックに対する遅延を最小とするオートパルス型の内部クロックを生成することができる。
【図面の簡単な説明】
【図１】ダイナミッククロック発生回路図。
【図２】図１の各ノードにおける信号のタイムチャート。
【符号の説明】
１０ 入力バッファ
１００ イネーブルパス部
２００ ディスエーブルパス部
Claims (5)
- 外部クロックを内部回路レベルに変換する入力バッファと、
入力バッファから出力されるクロックの第１遷移により外部クロックの第２遷移に追従する内部クロックの第２遷移を生成し、第１、第２ディスエーブル信号に応答して設定区間だけ内部クロックのハイ状態を保持してから第１遷移を生成してオートパルス型の内部クロックを内部クロックノードに出力するイネーブルパス部と、
前記イネーブルパス部で生成された前記内部クロックの第２遷移に応答して前記設定区間を与える遅延回路を有すると共に、前記入力バッファから出力されるクロックを受信し、受信したクロックと前記遅延回路の出力に基づき前記第１、第２ディスエーブル信号を生成して前記イネーブルパス部に提供するディスエーブルパス部と、を含んで構成し、
前記イネーブルパス部は、
第１インバータと、
第１インバータに直列接続されて前記内部クロックノードを駆動する第２インバータと、
前記第１ディスエーブル信号に応答して前記第１インバータと前記第２インバータとの接続ノードに第２遷移を生じさせる第１トランジスタと、
前記第２ディスエーブル信号に応答して内部クロックノードに第１遷移を生じさせる第２トランジスタとを有する、ことを特徴とする同期ＤＲＡＭ用ダイナミッククロック発生回路。 - 外部クロックを内部回路レベルに変換する入力バッファと、
入力バッファから出力されるクロックの第２遷移により外部クロックの第１遷移に追従する内部クロックの第１遷移を生成し、第１、第２ディスエーブル信号に応答して設定区間だけ内部クロックのロー状態を保持してから第２遷移を生成してオートパルス型の内部クロックを内部クロックノードに出力するイネーブルパス部と、
前記イネーブルパス部で生成された前記内部クロックの第１遷移に応答して前記設定区間を与える遅延回路を有すると共に、前記入力バッファから出力されるクロックを受信し、受信したクロックと前記遅延回路の出力に基づき前記第１、第２ディスエーブル信号を生成して前記イネーブルパス部に提供するディスエーブルパス部と、を含んで構成し、
前記イネーブルパス部は、
第１インバータと、
第１インバータに直列接続されて前記内部クロックノードを駆動する第２インバータと、
前記第１ディスエーブル信号に応答して前記第１インバータと前記第２インバータとの接続ノードに第１遷移を生じさせる第１トランジスタと、
前記第２ディスエーブル信号に応答して内部クロックノードに第２遷移を生じさせる第２トランジスタとを有する、ことを特徴とする同期ＤＲＡＭ用ダイナミッククロック発生回路。 - 第１遷移はハイ状態からロー状態に遷移する請求項１又は請求項２記載の同期ＤＲＡＭ用ダイナミッククロック発生回路。
- 第２遷移はロー状態からハイ状態に遷移する請求項１〜３のいずれか１項に記載の同期ＤＲＡＭ用ダイナミッククロック発生回路。
- 前記ディスエーブルパス部は、前記受信したクロックと前記遅延回路の出力にしたがって動作するラッチ回路の出力に基づき前記第１、第２ディスエーブル信号を生成する請求項１〜４のいずれか１項に記載の同期ＤＲＡＭ用ダイナミッククロック発生回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1997P24088 | 1997-06-11 | ||
| KR1019970024088A KR100477327B1 (ko) | 1997-06-11 | 1997-06-11 | 동기디램용다이나믹클럭발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1173772A JPH1173772A (ja) | 1999-03-16 |
| JP3803195B2 true JP3803195B2 (ja) | 2006-08-02 |
Family
ID=19509187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16316098A Expired - Fee Related JP3803195B2 (ja) | 1997-06-11 | 1998-06-11 | 同期ｄｒａｍ用ダイナミッククロック発生回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5963501A (ja) |
| JP (1) | JP3803195B2 (ja) |
| KR (1) | KR100477327B1 (ja) |
| TW (1) | TW439065B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358121B1 (ko) | 1999-05-13 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체장치의 신호 입력회로 |
| JP3624848B2 (ja) * | 2000-10-19 | 2005-03-02 | セイコーエプソン株式会社 | クロック生成回路、データ転送制御装置及び電子機器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960003526B1 (ko) * | 1992-10-02 | 1996-03-14 | 삼성전자주식회사 | 반도체 메모리장치 |
| US5548620A (en) * | 1994-04-20 | 1996-08-20 | Sun Microsystems, Inc. | Zero latency synchronized method and apparatus for system having at least two clock domains |
| US5617563A (en) * | 1994-11-04 | 1997-04-01 | Sony Corporation Of Japan | Duty cycle independent tunable clock |
| KR0167683B1 (ko) * | 1995-09-11 | 1999-02-01 | 김광호 | 동기메모리의 고주파 동작용 데이타 출력버퍼 제어방법 |
| JPH09180435A (ja) * | 1995-12-28 | 1997-07-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH1011966A (ja) * | 1996-06-27 | 1998-01-16 | Mitsubishi Electric Corp | 同期型半導体記憶装置および同期型メモリモジュール |
-
1997
- 1997-06-11 KR KR1019970024088A patent/KR100477327B1/ko not_active IP Right Cessation
-
1998
- 1998-05-28 TW TW087108328A patent/TW439065B/zh not_active IP Right Cessation
- 1998-06-11 JP JP16316098A patent/JP3803195B2/ja not_active Expired - Fee Related
- 1998-06-11 US US09/096,447 patent/US5963501A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1173772A (ja) | 1999-03-16 |
| KR100477327B1 (ko) | 2005-07-07 |
| KR19990000930A (ko) | 1999-01-15 |
| TW439065B (en) | 2001-06-07 |
| US5963501A (en) | 1999-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100673904B1 (ko) | 반도체메모리소자 | |
| JP4187346B2 (ja) | 同期型半導体記憶装置 | |
| US6538956B2 (en) | Semiconductor memory device for providing address access time and data access time at a high speed | |
| US7102939B2 (en) | Semiconductor memory device having column address path therein for reducing power consumption | |
| JP2895765B2 (ja) | データ出力バッファ | |
| JP2001195884A (ja) | 半導体装置 | |
| JP2003331580A (ja) | データストローブ入力バッファ、半導体メモリ装置、データ入力バッファ、および半導体メモリの伝播遅延時間制御方法 | |
| KR100638748B1 (ko) | 반도체메모리소자 | |
| US6154415A (en) | Internal clock generation circuit of semiconductor device and method for generating internal clock | |
| JP2002076879A (ja) | 半導体装置 | |
| JP3674833B2 (ja) | 同期型半導体記憶装置 | |
| US6407962B1 (en) | Memory module having data switcher in high speed memory device | |
| KR100333703B1 (ko) | 동기식 디램의 데이터 스트로브 버퍼 | |
| JP2004104681A (ja) | 入力バッファ回路 | |
| JP3803195B2 (ja) | 同期ｄｒａｍ用ダイナミッククロック発生回路 | |
| US6473468B1 (en) | Data transmission device | |
| JP2004152348A (ja) | 信号生成回路 | |
| US6226204B1 (en) | Semiconductor integrated circuit device | |
| JP4727073B2 (ja) | 半導体メモリ | |
| KR100449638B1 (ko) | 스토리지 커패시터를 포함하는 셀을 갖는 에스램의리프레쉬장치 및 그 방법 | |
| KR100333701B1 (ko) | 동기식 디램의 데이터 스트로브 버퍼 | |
| US7263025B2 (en) | Semiconductor memory device for stably controlling power mode at high frequency and method of controlling power mode thereof | |
| JP3434741B2 (ja) | 半導体記憶装置 | |
| JP3361875B2 (ja) | 同期型半導体記憶装置 | |
| KR100474549B1 (ko) | 반도체메모리소자의카스비포라스리프레쉬장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040902 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050610 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060407 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060502 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |