JP3800710B2 - シャッター制御システム - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、操作状態が固定保持される操作スイッチによりシャッターを開閉制御するものにおいて、特に、操作スイッチが操作状態で保持されている状態で電源が投入されても不意に開閉移動することを防止できるシャッター制御システムに関する。
【０００２】
【従来の技術】
シャッターを開閉制御する制御手段は、開放、閉鎖、停止の各操作スイッチの操作で対応する方向に開閉機を駆動しシャッターを開閉制御する。
この操作スイッチとしてロータリースイッチ等、操作状態が機械的に保持される構成のものを用いる場合がある。このような操作スイッチは、操作するとスイッチ接点がこの状態に保持され、同方向への開閉を継続的に行えるようになっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、このような保持式の操作スイッチを用いたときには、下記のような課題がある。
操作スイッチが機械的に保持されるため、開閉後に再度操作する等してこの保持を解除しておかない限りスイッチ接点は操作された時の状態のままとなる。
【０００４】
このため、操作スイッチが保持された状態のまま復帰操作しないで、シャッターの電源が落とされ、この後に操作スイッチ状態を知らないで電源を投入したときには、この電源投入と同時にシャッターが保持された状態のままの操作方向に直ちに動作し始めることになる。
電源投入時での上記課題は、他に停電後の復電時も同様である。
【０００５】
本発明は、上記課題を解決するためになされたものであり、操作スイッチの状態にかかわらず、電源投入時に不意にシャッターが開閉することを防止できるシャッター制御システムを提供することを目的としている。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明のシャッター制御システムは、請求項１記載のように、
開放、閉鎖、停止の各操作に対応して接点状態を保持出力する操作手段１と、
電源投入時に前記操作手段１が操作された状態に保持されている場合は前記電源投入時から前記操作手段１が操作されるとこの操作開始から、前記各操作に対応した操作信号を所定期間Ｔ１のパルス信号として出力するロジック回路７と、前記パルス信号を受けて操作状態を判別し対応する制御信号を出力する処理手段８とを有する制御手段２と、を具備し、
この制御手段２には、さらに、前記電源投入時にＴ２＞Ｔ１の関係となる所定期間Ｔ２の間は、前記パルス信号を無効として前記パルス信号の出力を禁止する投入時遅延部７ｄが設けられている構成とすること、
を特徴とする。
【０００７】
請求項２記載のシャッター制御システムは、
開放、閉鎖、停止の各操作に対応して接点状態を保持出力する操作手段１と、
電源投入時に前記操作手段１が操作された状態に保持されている場合は前記電源投入時から前記操作手段１が操作されるとこの操作開始から、前記各操作に対応した操作信号を所定期間Ｔ１のパルス信号として出力するロジック回路７と、前記パルス信号を受けて操作状態を判別し対応する制御信号を出力する処理手段８とを有する制御手段２と、を具備し、
前記処理手段８は、さらに、前記電源投入時にＴ２＞Ｔ１の関係となる所定期間Ｔ２の間は、前記パルス信号の入力を無効として前記制御信号の出力を禁止する制御を実行する構成とすること、
を特徴とする。
【０００８】
また、請求項３記載のシャッター制御システムは、
前記ロジック回路７は、前記操作信号入力時からこの信号を前記所定期間Ｔ１の間、前記パルス信号として保持出力するよう、時定数が前記所定期間Ｔ１となるように設定された抵抗とコンデンサからなる時定数回路が接続されたパルス保持回路を有することを特徴とする。
請求項４記載のシャッター制御システムは、
前記投入遅延部７ｄは、電源入力及び直後に入力される投入時遅延回路からのトリガ信号の入力時からこの信号を前記所定期間Ｔ２の間保持出力するよう、時定数が前記所定期間Ｔ２となるように設定された抵抗とコンデンサからなる時定数回路が接続されたパルス保持回路ＩＣ４を有し、このパルス保持回路ＩＣ４で保持出力された信号により前記パルス信号を無効として前記パルス信号の出力を禁止することを特徴とする。
【０００９】
上記構成によれば、操作手段１は開放、閉鎖、停止の各位置に操作されるとこの位置での接点状態が保持される。この保持状態のまま電源が落とされた後に、電源が再投入されたときには、この電源投入から所定期間Ｔ２の間は制御手段２に設けられたロジック回路７の投入時遅延部７ｄがパルス信号の出力を禁止する。これにより電源投入時に直ちにシャッターが開閉動作することがない。
この所定期間Ｔ２は、処理手段８の実行処理で行いこの処理手段８が出力を禁止する構成であっても同様の作用が得られる。
また、ロジック回路７においては、時定数回路が接続されたパルス保持回路を有していることで、操作信号入力時からこの信号を所定期間Ｔ１の間、パルス信号として保持出力するよう、時定数が前記所定期間Ｔ１となるように設定される。
さらに、投入遅延部７ｄには、時定数が所定期間Ｔ２となるように設定されたパルス保持回路ＩＣ４を有することで、電源入力及び直後に入力される投入時遅延回路からのトリガ信号の入力時からこの信号を所定期間Ｔ２の間保持出力し、このパルス保持回路ＩＣ４で保持出力された信号によりパルス信号を無効としてパルス信号の出力を禁止する。
【００１０】
【発明の実施の形態】
図１は、本発明のシャッター制御システムの第１実施形態を示すブロック図である。
操作手段１には開放、閉鎖、停止の各操作スイッチが設けられ、制御手段２はこの操作手段１の操作スイッチの操作を検出して対応方向に開閉機Ｍを駆動し、シャッターを開閉制御する。
【００１１】
操作手段１に設けられる開放、閉鎖、停止の各操作スイッチは、例えばロータリースイッチで構成される。このロータリースイッチは、開放、閉鎖、停止の各操作をノブの回動で行うもので、各位置に回動させた状態がクリック機構等で機械的に保持されて接点が閉じた状態のままとなる。
他に、このような機械的保持の操作スイッチとしては、１度目の押下で接点を閉じた状態とし再度の押下で離す押釦や、トグルスイッチ、シーソースイッチ等がある。
【００１２】
制御手段２には、操作手段１の各接点状態を検出する入力部５と、商用電源等から所定電圧の電源Ｖａ，Ｖｂを装置内に供給する電源回路６と、入力部５及び電源回路６の出力に基づき、操作手段１の操作信号を処理出力するロジック回路７と、ＣＰＵ等で構成されロジック回路７の出力に基づきシャッター開閉の制御を行う処理手段８と、処理手段８が出力する制御信号に基づき開閉機Ｍを同方向に開閉させる駆動信号を出力する駆動回路９を有する。
【００１３】
図２は、ロジック回路７を示す回路図である。
操作手段１と入力部５は、接続線１ａを介して接続されており入力部５は、開閉停のいずれかのスイッチが操作されたとき、この接続線１ａを介して検出された操作信号をロジック回路７に出力する。
図示の例では、開放及び閉鎖のスイッチにはそれぞれ電源回路６から所定電圧（例えばＤＣ２４Ｖ）の電源Ｖｂが供給されており、操作手段１が開放あるいは閉鎖操作されたときに、対応するトランジスタＴｒ１，Ｔｒ２がスイッチング動作し供給された電源Ｖａ（例えばＤＣ５Ｖ）をＯＮ／ＯＦＦしてロジック回路７に出力する。
【００１４】
ロジック回路７の入力段においてＴｒ１，２の出力端には、それぞれ反転素子ＩＮＶ１，ＩＮＶ２が設けられる。
この反転素子ＩＮＶ１，ＩＮＶ２の出力は、それぞれ開放側回路７ａ、閉鎖側回路７ｂ、停止側回路７ｃに並列出力される。これら各回路７ａ〜７ｃは、ほぼ同一構成であり開放側回路７ａを例に説明する。
反転素子ＩＮＶ１，ＩＮＶ２の出力は論理積素子ＡＮＤ１に入力され、うち、開放スイッチ側の入力には反転素子ＩＮＶ３が設けられる。
【００１５】
論理積素子ＡＮＤ１の出力は、論理積素子ＡＮＤ５の一方の入力端子と、モノマルチバイブレータからなるパルス保持回路ＩＣ１の一方の入力端子Ａに接続されている。
パルス保持回路ＩＣ１の他方の入力端子Ｂ及び電源入力端子ＣＤには、電源回路６からの電源Ｖａが入力される。
このパルス保持回路ＩＣ１には、端子Ｅ，Ｆにそれぞれ抵抗Ｒ１，コンデンサＣ１からなる時定数回路が接続されており、入力端子Ｂへの電源Ｖａ入力、及び直後の入力端子Ｂへの信号（トリガ）入力時から時定数に基づき所定期間Ｔ１の間保持出力する。パルス保持回路ＩＣ１の出力Ｑは、論理積素子ＡＮＤ４の一方の端子に入力される。
【００１６】
また、７ｄは投入時遅延回路であり、前記電源回路６の電源Ｖｂが入力され、抵抗Ｒ２，Ｒ３とコンデンサＣ２による所定の時定数を有するトリガ部を有する。抵抗Ｒ３とコンデンサＣ２間は、パルス保持回路ＩＣ４の入力端子Ａに入力されており電源投入時から若干の遅れをもったトリガをパルス保持回路ＩＣ４に出力する。尚、抵抗Ｒ２，Ｒ３の直列回路には逆電流防止用のダイオードＤが介挿されている。
【００１７】
パルス保持回路ＩＣ４は、前記ＩＣ１と同様の構成であり、入力端子Ｂ及び電源入力端子ＣＤには、前記同様に電源回路６からの電源Ｖａが入力される。また、端子Ｅ，Ｆにはそれぞれ抵抗Ｒ４，コンデンサＣ３からなる時定数回路が接続されており、両入力端子Ａ，Ｂへの信号を入力時から時定数に基づき所定期間Ｔ２の間保持出力する。
そして、このパルス保持回路ＩＣ４は、入力端子Ｂへの電源Ｖａ入力、及び直後に入力端子Ｂに入力される投入時遅延回路７ｄからの信号（トリガ）入力時から時定数に基づきこの信号を所定期間Ｔ２の間保持出力し反転端子Ｑから論理積回路ＡＮＤ４の一方の入力端子に信号を出力する。ここで期間Ｔ１＜期間Ｔ２となるよう、パルス保持回路ＩＣ１に接続される抵抗Ｒ１とコンデンサＣ１の時定数と、パルス保持回路ＩＣ４に接続される抵抗Ｒ４とコンデンサＣ３の値をそれぞれ設定しておく。
【００１８】
また、上記パルス保持回路ＩＣ１の出力Ｑ，ＩＣ４の出力Ｑは、論理積素子ＡＮＤ４の他方の入力端子に接続される。
この論理積素子ＡＮＤ４の出力は、論理積素子ＡＮＤ５の一方の入力端子に接続されている。
【００１９】
論理積素子ＡＮＤ５は、スイッチング素子Ｔｒ３に接続され、スイッチング素子Ｔｒ３は、論理積素子ＡＮＤ５の出力によりスイッチング動作し、処理手段８に対して電源回路６からの電源Ｖａをプルアップ抵抗Ｒ５を介してＯＮ／ＯＦＦ制御する。
【００２０】
上記説明の開放側回路７ａと同様の構成を有する閉鎖側回路７ｂ，停止側回路７ｃにも、投入時遅延回路７ｄの出力段の論理積素子ＡＮＤ４の出力が入力される論理積素子ＡＮＤ６，ＡＮＤ７がそれぞれ設けられ、スイッチング素子Ｔｒ４，Ｔｒ５を介して電源回路６からの電源ＶａがＯＮ／ＯＦＦ制御される。
【００２１】
次に、上記構成による制御動作を図３のタイムチャートを参照し説明する。
まず、電源投入時に操作手段１のスイッチが開放状態のときの動作を説明する。前回の操作者がスイッチを開放位置にしたまま電源を落とし、この後、操作者が電源を投入すると、（ａ）に示すように電源回路６からの電源Ｖａ，Ｖｂがこの投入と同時に各部に供給される。このとき、スイッチは（ｂ）に示すように開放位置にある。
【００２２】
同時に論理積回路ＡＮＤ１の出力は（ｃ）に示すようにＬ→Ｈに切り換わり、パルス保持回路ＩＣ１は出力端子Ｑから（ｄ）に示すように所定期間Ｔ１の間、Ｈ状態のパルス信号を保持出力する。
しかし、電源投入と同時にパルス保持回路ＩＣ４の入力端子Ａ，Ｂにはそれぞれ（ｅ），（ｆ）に示す信号が入力されて反転端子Ｑからは（ｇ）に示すように所定期間Ｔ２の間、Ｌ状態の信号を保持出力する。
これにより、前記Ｔ１＜Ｔ２の関係から、電源投入から所定期間Ｔ２経過時以降の間、論理積素子ＡＮＤ５の出力は（ｈ）に示すように連続したＬ状態に保持される。
【００２３】
これにより、Ｔｒ３は電源投入から少なくとも所定期間Ｔ２経過後まではＯＦＦ状態にあり処理手段８の開放側端子８ａには電源回路６からの電源Ｖａの供給が継続（Ｈ状態）され変化しない。
処理手段８は、Ｔｒ３の非作動に対応してシャッター開放制御の為の制御信号を出力せず、駆動回路９は開閉機Ｍを回転させず停止状態に保持する。
このように、電源投入時に操作手段１のスイッチが開放状態であっても、ロジック回路７は操作手段１のスイッチの状態にかかわらず、Ｔｒ３をＯＦＦ状態に維持しシャッターが直ちに移動することを禁止する。
【００２４】
上記説明は、操作手段１のスイッチが開放状態に固定された例を説明したが、他にこのスイッチが閉鎖状態に保持されている状態で電源が投入されたときにおいても、同方向へ直ちにシャッターが移動することが禁止される。
また、操作手段１のスイッチが停止状態にて固定された場合においても、電源投入から所定期間Ｔ２の間は処理手段８からシャッター停止の制御信号は出力されない。
【００２５】
また、所定期間Ｔ２の間は、操作手段１のスイッチの保持状態にかかわらず、ロジック回路７は操作信号を無効として処理手段８に出力しないから、電源投入された直後に操作手段１が操作されても所定期間Ｔ２の間は処理手段８に対し操作に対応した信号を出力せず、シャッターが移動することを禁止する。
【００２６】
所定期間Ｔ２経過後の状態は、図３のタイムチャート後段側に記載されている。
この時期には、ロジック回路７内の各部には既に電源回路６からの電源Ｖａ，Ｖｂがそれぞれ供給された状態にある。
そして、電源投入から所定期間Ｔ２経過後は、投入時遅延回路７ｄ内のパルス保持回路ＩＣ４は、出力端子ＱからＨ状態の信号を出力し続けている。
【００２７】
ここで、操作手段１のスイッチが図３（ａ）に示すように開放側に操作されると、（ｂ）論理積素子ＡＮＤ１がＨとなり、（ｃ）パルス保持回路ＩＣ１は操作開始から所定期間Ｔ１の間、出力端子ＱからＨ状態のパルス信号を出力する。
これにより、論理積素子ＡＮＤ４，ＡＮＤ５からは同Ｔ１の期間のパルス信号を出力し、Ｔｒ３がこの期間ＯＮしたことが処理手段８に入力される。
処理手段８は、開放側端子８ａに前記所定期間Ｔ１のパルス信号が入力されたことに基づき開放操作であると判断して開放操作の制御信号を駆動回路９に出力する。
駆動回路９は対応して開閉機Ｍに対して開放の駆動信号を出力し、シャッターを開放方向に移動させる。
【００２８】
この後、操作手段１のスイッチが停止、あるいは閉鎖側に操作されたときには、ロジック回路７は上記同様に所定期間Ｔ１のパルス信号を処理手段８の閉鎖側端子８ｂあるいは停止用端子８ｃに出力し、処理手段８は対応して閉鎖あるいは停止の制御信号を駆動回路９に出力してシャッターを閉鎖あるいは停止制御する。
【００２９】
また、既存の制御装置２に上記ロジック回路７、特に投入時遅延回路７ｄのみを付加するだけで上記作用を得ることができるようになり、処理手段７の構成の変更（例えば実行プログラムの変更等）が不要である。
【００３０】
次に、図４は、本発明の第２実施形態を示すブロック図である。
この実施形態では、前記電源投入時の開閉動作を禁止する所定期間Ｔ２を処理手段８の内部で判断処理する構成であり、ロジック回路７は、操作手段１の各操作スイッチの操作毎に対応する所定期間Ｔ１のパルス信号を出力する構成である。
【００３１】
図示のように、ロジック回路７は前記第１の実施形態で説明した開放側回路７ａ，閉鎖側回路７ｂ，停止側回路７ｃと同様の構成とされ、投入時遅延回路７ｄが省かれた形であり、パルス保持回路ＩＣ１，ＩＣ２，ＩＣ３の出力は直接論理積素子ＡＮＤ５，ＡＮＤ６，ＡＮＤ７に接続されている点が相違している。
また、処理手段８内部には、電源投入で計時を開始する無効タイマ８ｔを設ける。
【００３２】
次に、上記構成による制御動作を図５のフローチャートを参照し説明する。
電源が投入されると（ＳＰ１）、電源回路６からの電源Ｖａ，Ｖｂが各部に供給される。この電源投入によって、処理手段８がリセット起動し、また、無効タイマ８ｔが計時を開始する（ＳＰ２）。
この電源投入時に操作手段１のスイッチが開放状態に保持されていた場合、論理積素子ＡＮＤ１のがＨ状態となり、パルス保持回路ＩＣ１も出力端子Ｑは所定期間Ｔ１の間Ｈ状態のパルス信号を保持出力する。
処理手段８の開放側端子８ａには、論理積素子ＡＮＤ５，Ｔｒ３を介してこの所定期間Ｔ１のパルス信号が入力される。
【００３３】
しかし、処理手段８は、無効タイマ８ｔの計時情報が所定期間Ｔ２（Ｔ１＜Ｔ２）に達するまでの期間は、この開放側端子８ａへのパルス信号の入力を無効とする（ＳＰ３）。
これにより、電源投入から所定期間Ｔ２経過時までは、操作手段１の操作状態にかかわらず、処理手段８は制御信号を出力せず、シャッターが不意に開放方向に移動することが防止される。
上記のように、操作手段１が開放側に保持された状態で電源投入されたときの動作と同様に、操作手段１が閉鎖側あるいは停止側に保持された状態で電源投入されたときにも処理手段８は同方向への制御信号を出力しない。
【００３４】
この後、無効タイマ８ｔの計時情報が所定期間Ｔ２経過すると（ＳＰ４-YES）、処理手段８は、ロジック回路７からの信号入力を受け付ける。
この所定期間Ｔ２経過後において、操作手段１のスイッチが開放側に操作されると、ロジック回路７の開放側回路７ａを介して処理手段８の開放側端子８ａに所定期間Ｔ１のパルス信号が入力される（ＳＰ５-YES）。
処理手段８は、このパルス入力に基づき開放操作であると判断して開放操作の制御信号を駆動回路９に出力する（ＳＰ６）。
駆動回路９は対応して開閉機Ｍに対して開放の駆動信号を出力し、シャッターを開放方向に移動させる。
【００３５】
そして、所定期間Ｔ２経過後であれば、処理手段８への信号入力待機状態となり（ＳＰ７）、操作手段１のスイッチが停止、あるいは閉鎖側に操作されたときには、ロジック回路７は上記同様に所定期間Ｔ１のパルス信号を処理手段８の閉鎖側端子８ｂあるいは停止用端子８ｃに出力し、処理手段８は対応して閉鎖あるいは停止の制御信号を駆動回路９に出力してシャッターを閉鎖あるいは停止制御する。
【００３６】
この実施の形態によれは、処理手段７内部の実行プログラムを変更することにより上記作用を得るものであり、ロジック回路２の投入時遅延部７ｄは不要で構成を簡単化できる。
【００３７】
【発明の効果】
本発明によれば、操作状態が保持されるタイプの操作手段が用いられた際に、開閉操作状態のまま電源が落とされても、次回の電源投入時に、この投入と同時にシャッターが不意に開閉動作し始めることを防止できるようになる。
すなわち、電源の再投入時に前記操作手段が操作された状態に保持されている場合には、この電源の再投入時から操作手段が操作されると、この操作開始から、操作に対応した操作信号を所定期間Ｔ１のパルス信号としてロジック回路が出力するが、このロジック回路とともに制御手段を構成する処理手段が、前記パルス信号を受けて操作状態を判別し対応する制御信号を出力して、この制御手段が、さらに、電源投入時にＴ２＞Ｔ１の関係となる所定期間Ｔ２の間は、前記パルス信号を無効として前記パルス信号の出力を禁止する投入時遅延部が設けられており、これにより、電源再投入時に直ちにシャッターが開閉移動することがない。
また、操作手段の操作を無効とする所定期間経過後は、通常通り操作手段の操作があれば対応する方向にシャッターが開閉制御されるようになるため、操作感を低下させることがない。
さらに、上記投入時遅延部に替えて、上記処理手段に、電源の再投入時にＴ２＞Ｔ１の関係となる所定期間Ｔ２の間を、パルス信号の入力を無効として制御信号の出力を禁止する制御を実行する構成とさせることとしてもよい。
また、ロジック回路に、時定数が前記所定期間Ｔ１となるように設定された抵抗とコンデンサからなる時定数回路が接続されたパルス保持回路を有する構成としたことで、前記ロジック回路７は、前記操作信号入力時からこの信号を前記所定期間Ｔ１の間、前記パルス信号として保持出力するようになる。
さらに、前記投入遅延部７ｄは、時定数が前記所定期間Ｔ２となるように設定された抵抗とコンデンサからなる時定数回路が接続されたパルス保持回路ＩＣ４を有する構成としたことで、電源入力及び直後に入力される投入時遅延回路からのトリガ信号の入力時からこの信号を前記所定期間Ｔ２の間保持出力するようになり、このパルス保持回路ＩＣ４で保持出力された信号により前記パルス信号を無効として前記パルス信号の出力を禁止する。
【図面の簡単な説明】
【図１】本発明のシャッター制御システムの第１実施形態を示すブロック図。
【図２】ロジック回路を示す回路図。
【図３】ロジック回路の各部の信号状態を示すタイムチャート。
【図４】本発明の第２実施形態におけるロジック回路を示す回路図。
【図５】第２実施形態の動作を示すフローチャート。
【符号の説明】
１…操作手段、２…制御手段、５…入力部、６…電源回路、７…ロジック回路、７ａ…開放側回路、７ｂ…閉鎖側回路、７ｃ…停止側回路、８…処理手段、８ａ…開放用端子、８ｂ…閉鎖用端子、８ｃ…停止用端子、９…駆動回路、Ｍ…開閉機。

Claims (4)

1. 開放、閉鎖、停止の各操作に対応して接点状態を保持出力する操作手段と、
   電源投入時に前記操作手段が操作された状態に保持されている場合は前記電源投入時から前記操作手段が操作されるとこの操作開始から、前記各操作に対応した操作信号を所定期間Ｔ１のパルス信号として出力するロジック回路と、前記パルス信号を受けて操作状態を判別し対応する制御信号を出力する処理手段とを有する制御手段と、を具備し、
   この制御手段には、さらに、前記電源投入時にＴ２＞Ｔ１の関係となる所定期間Ｔ２の間は、前記パルス信号を無効として前記パルス信号の出力を禁止する投入時遅延部が設けられている構成とすること、
   を特徴とするシャッター制御システム。
2. 開放、閉鎖、停止の各操作に対応して接点状態を保持出力する操作手段と、
   電源投入時に前記操作手段が操作された状態に保持されている場合は前記電源投入時から前記操作手段が操作されるとこの操作開始から、前記各操作に対応した操作信号を所定期間Ｔ１のパルス信号として出力するロジック回路と、前記パルス信号を受けて操作状態を判別し対応する制御信号を出力する処理手段とを有する制御手段と、を具備し、
   前記処理手段は、さらに、前記電源投入時にＴ２＞Ｔ１の関係となる所定期間Ｔ２の間は、前記パルス信号の入力を無効として前記制御信号の出力を禁止する制御を実行する構成とすること、
   を特徴とするシャッター制御システム。
3. 前記ロジック回路は、前記操作信号入力時からこの信号を前記所定期間Ｔ１の間、前記パルス信号として保持出力するよう、時定数が前記所定期間Ｔ１となるように設定された抵抗とコンデンサからなる時定数回路が接続されたパルス保持回路を有することを特徴とする請求項１又は２記載のシャッター制御システム。
4. 前記投入遅延部は、電源入力及び直後に入力される投入時遅延回路からのトリガ信号の入力時からこの信号を前記所定期間Ｔ２の間保持出力するよう、時定数が前記所定期間Ｔ２となるように設定された抵抗とコンデンサからなる時定数回路が接続されたパルス保持回路ＩＣ４を有し、このパルス保持回路ＩＣ４で保持出力された信号により前記パルス信号を無効として前記パルス信号の出力を禁止することを特徴とする請求項１記載のシャッター制御システム。

Images