JPH07281797A - 電源制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 ノンロック型の電源スイッチを用いたパソコ
ンでも無人運転ができる電源制御装置を提供する。 【構成】 パソコン本体１の電源電圧が立ち上がったと
きＣＰＵ８によってリセットに設定され、電源電圧が遮
断されたときセットに設定されるラッチング・リレー１
５と、停電によって遮断されたパソコン本体１の交流入
力電圧が復電すると、発振回路１７のクロック信号をカ
ウントし、そのカウント値が予め設定された設定値にな
ったときに信号を出力するカウンタ１８と、カウンタの
信号が入力されたときラッチング・リレー１５がリセッ
トのときはセット信号を出力するＡＮＤゲート２０と、
セット信号が入力されたとき電源復帰信号を電源装置３
に出力してパソコン本体１の電源を立ち上げるフリップ
・フロップ２１とをを備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ノンロック型の電源ス
イッチを用いた電気機器に係わり、さらに詳しくは、停
電後の復電時に電源を自動的に再投入する電源制御装置
に関するものである。

【０００２】

【従来の技術】ノンロック型の電源スイッチを備えた電
気機器として例えばパーソナル・コンピュータ（以下、
「パソコン」という）がある。この種の電源スイッチ
は、商用電源が停電した場合、復電してもその電源を再
投入しないようになっているため、パソコン運転中に停
電が発生すると復電しても停止のままになっている。パ
ソコンにこの電源スイッチが使用される理由として、パ
ソコン運転中はオペレータが常駐していることがほとん
どであるということと、停電による電源再投入について
ユーザから要求がなかったことにある。

【０００３】

【発明が解決しようとする課題】ところが、近年ではパ
ソコンのユーザも増え、用途も多様化して無人運転の要
求が高まってきている。しかしながら、現状では、前述
したように停電があったときには復電しても停止のまま
であるため無人運転には対応できず、仮に運用したとし
ても停電が発生する度にその場所に出向いて電源を再投
入しなければならないという問題あった。

【０００４】

【課題を解決するための手段】本発明に係る電源制御装
置は、ノンロック型の電源スイッチの操作により電気機
器本体の電源電圧が立ち上がったときその電気機器本体
の電源オンを記憶し、前記電源スイッチの操作により前
記電気機器本体の電源電圧が遮断されたときその電気機
器本体の電源オフを記憶する記憶手段と、停電によって
遮断された前記電気機器本体の交流入力電圧が復電する
と、所定時間経過後に前記記憶手段の記憶内容を判定
し、その内容が電源オンのときは前記電源スイッチに代
えて前記電気機器本体の電源をオンにする電源復帰手段
とを備えたものである。

【０００５】

【作用】本発明においては、ノンロック型の電源スイッ
チの操作によって電気機器本体の電源電圧が立ち上がる
と記憶手段が電源オンを記憶し、電気機器本体が前記電
源スイッチの操作により停止したときは記憶手段が電源
オフを記憶し、通常、この動作が前記電源スイッチの操
作に基づいて繰り返し行われる。電気機器本体に電源電
圧が立ち上がっているときに停電が発生すると電気機器
本体は停止するが、停電が復電した場合、電源復帰手段
が、所定時間経過後に記憶手段の記憶内容を判定し、そ
の内容が電源オンのときは前記電源スイッチに代えて電
気機器本体の電源を自動的にオンにする。また、電源復
帰手段は復電時に記憶手段の記憶内容が電源オフのとき
には電気機器本体の電源をオフのままとし、運用上支障
のないようにしている。

【０００６】

【実施例】図１は本発明の電源制御装置の一実施例を示
すブロック図、図２はパソコン本体の電源装置のブロッ
ク図、図３は本実施例のタイムチャート、図４はパソコ
ン本体のＣＰＵの動作を説明するためのフローチャート
である。

【０００７】図において、１はパソコン本体、２はパソ
コン本体１に設けられたノンロック型の電源スイッチ
で、パソコン本体１が停止のときに押下すると電源投入
信号を出力し、起動のときに押下するとノン・マスカブ
ル・インタラプト信号（以下、「ＮＭＩ信号」という）
を出力する（図３（ｃ）参照）。３はパソコン本体１の
電源装置で、図２に示すように、入力信号に基づいて商
用電源ＡＣ１００Ｖをオン・オフする電源制御回路４、
その制御に基づいて商用電源ＡＣ１００ＶをＤＣ５Ｖに
変換しパソコン本体１に供給するスイッチング電源回路
５、および後述するオプション・カード１１にＤＣ５Ｖ
ｓを常時供給するドロッパ電源回路６を備えている。

【０００８】制御回路４は、電源投入信号が入力された
とき出力信号をＨレベルに、また、電源遮断信号が入力
されたときにはその出力信号をＬレベルにするフリップ
・フロップ４ａと、フリップ・フロップ４ａの出力信号
に基づいてフォトカプラ４ｃを制御するドライバ４ｂ
と、フォトカプラ４ｃの制御に基づいて商用電源ＡＣ１
００Ｖをオン・オフするトライアック４ｄとを備えてい
ると共に、フリップ・フロップ４ａの出力信号（Ｈレベ
ル）を１クロック分のパルス幅（電源復帰クリア信号）
に整形してオプション・カード１１のフリップ・フロッ
プ２１に出力する微分回路４ｅを備えている。

【０００９】スイッチング電源回路５は、電源投入信号
が制御回路４に入力されるとパソコン本体１に５Ｖの電
圧を供給し、ＮＭＩ信号の出力による電源遮断信号が制
御回路４に入力されると出力電圧を０Ｖにする（図３
（ｄ）参照）。また、後述する電源復帰信号（同図
（ｈ）参照）が制御回路４に入力されると電圧を５Ｖに
立ち上げる。ドロッパ電源回路５は、商用電源が停電す
ると出力電圧（５Ｖｓ）が０Ｖになり、停電が復電した
ときにはその出力が復帰するようになっている（図３
（ｂ）参照）。なお、フォトカプラ６ｃの発光ダイオー
ドのアノードに出力電圧（ＤＣ５ｖｓ）を印加してい
る。

【００１０】８はパソコン本体１のＣＰＵで、電源装置
３によってパソコン電源の電圧（５Ｖ）が立ち上がると
Ｉ／Ｏ命令バス９を介してオプション・カード１１のデ
コーダ１２にリセット命令を出力し、また、前記ＮＭＩ
信号が入力されたときにはデコーダ１２にセット命令を
出力すると共に、電源装置３に電源遮断信号を出力す
る。

【００１１】１１はパソコン本体１に着脱可能な例えば
基板のオプション・カードで、本発明の電源制御装置に
相当し、主要部材としてデコーダ１２、ラッチング・リ
レー１５、電源立上げ検出回路１６、発振回路１７、カ
ウンタ１８、微分回路１９、ＡＮＤゲート２０およびフ
リップ・フロップ２１を備えている。デコーダ１２は、
本発明の信号生成部であり、ＣＰＵ８から出力されるリ
セット命令やセット命令をデコードし、リセット命令の
ときはドライバ１３を駆動してラッチング・リレー１５
をリセットし、セット命令が入力されたときにはドライ
バ１４を駆動してラッチング・リレー１５をセットに切
り換える（図３（ｅ）参照）。ドライバ１３，１４はＩ
Ｃやトランジスタなどからなり、ラッチング・リレー１
５を駆動の際には出力がＬレベルになる。

【００１２】このラッチング・リレー１５は、本発明の
記憶手段に相当し、図に示すように接点１５ａを有し、
リセットが設定されたときはＡＮＤゲート２０の一方の
入力端にプルアップ抵抗Ｒを介した電圧を印加してゲー
トを開き、セットが設定されたときにはその接点１５ａ
を切り換えてＡＮＤゲート２０のゲートを閉じる。な
お、このラッチング・リレー１５は、電源スイッチ２の
押下による電源遮断や、停電による電源遮断があっても
そのときの接続状態を保持するようになっている。

【００１３】電源立上げ検出回路１６は、電源装置３の
出力電圧（５Ｖｓ）を検出した際にカウンタ１８とフリ
ップ・フロップ２１とにリセット信号をそれぞれ出力す
る（図３（ｆ）参照）。発振回路１７は、その電圧が立
ち上がったとき例えば周期が１０ｍｓ〜５０ｍｓのスロ
ークロック信号（本実施例では３０ｍｓのクロック信
号）を出力するようになっている。カウンタ１８は、発
振回路１７から出力されるクロック信号をカウントアッ
プし、予め設定されたカウント値に達したときにキャリ
ー信号を発生する。本実施例においては設定値を１６と
している。これは、復電時の電源不安定領域での誤動
作、チャッタ、ノイズなどを回避するためである。

【００１４】微分回路１９はキャリー信号が入力された
際に１クロック分のパルス幅に整形してＡＮＤゲート２
０の他方の入力端に出力する。このＡＮＤゲート２０は
ラッチング・リレー１５がリセットに設定されていると
きに微分回路１９からのパルスが入力されるとセット信
号を出力する。フリップ・フロップ２１は、ＡＮＤゲー
ト２０からのセット信号が入力されると出力信号を電源
復帰信号として電源装置３に出力し、その電源装置３か
らの電源復帰クリア信号が入力されたときには電源復帰
信号の出力を停止する（図３（ｈ）参照）。抑止回路２
２は、カウンタ１８からのキャリー信号が入力されたと
きネガ信号をそのカウンタ１８のカウント・イネーブル
に出力してクロックカウントを停止させる。この抑止回
路２２はインバータ回路からなっている。

【００１５】なお、発振回路１７、カウンタ１８および
抑止回路２２で時間計測部が構成され、微分回路１９お
よびＡＮＤゲート２０で電源判定部が構成され、フリッ
プ・フロップ２１は電源制御部に相当し、これら部材よ
り本発明の電源復帰手段が構成されている。

【００１６】次に図３のタイミングチャートに基づいて
動作を説明する。なお、パソコン本体１のＣＰＵ８の動
作については図４のフローチャートに基づいて説明す
る、まず電源スイッチ２による電源投入時の動作と電源
投入後の停電および復電時の動作を説明し、次に電源ス
イッチ２による電源遮断時の動作と電源遮断後の停電お
よび復電時の動作を説明する。

【００１７】パソコン本体１停止のときに電源スイッチ
２を押下して電源投入信号を電源装置３に出力すると
（ｃ）、電源装置３は、この電源投入信号の入力により
起動してパソコン電源を立ち上げ（ｄ）、パソコン本体
１に供給する。このとき、ＣＰＵ８は、パソコン電源の
立ち上げを判定し（Ｓ１）、電源が立ち上がったときに
はプログラムのＩ／Ｏ命令に基づいてリセット命令をオ
プション・カード１１のデコーダ１２に出力し（Ｓ
２）、パソコン本体の運用に入る（Ｓ３）。そして、停
電によるパソコン電源遮断もなく、また電源スイッチ２
の押下によるＮＭＩ信号の入力がないときにはパソコン
本体１の運用を継続する（Ｓ３〜Ｓ５）。一方、デコー
ダ１２は、リセット命令に基づきリセット信号にデコー
ドしてドライバ１３を駆動し、ラッチング・リレー１５
をリセットに設定する（ｅ）。パソコン本体１運用中に
停電が発生すると（ａ）、オプション・カード１１への
電圧（５Ｖｓ）およびパソコン本体への電圧（５Ｖ）が
低下するので（ｂ，ｄ）、ＣＰＵ８は電源装置３の出力
電圧からそれを判定してパソコン本体１を停止し動作を
終了する（Ｓ４，Ｓ７）。

【００１８】その停電が復電すると（ａ）、電源装置３
は５Ｖｓの電圧を立ち上げてオプション・カード１１の
電源立上げ検出回路１６に出力する（ｂ）。電源立上げ
検出回路１６は、その電圧を検出したときリセット信号
を発生して（ｆ）、カウンタ１８とフリップフロップ２
１とに出力する。このとき発振回路１７はスロークロッ
ク信号（３０ｍｓ）をカウンタ１８に発振する。リセッ
トされたカウンタ１８は、そのクロック信号が入力され
る毎にカウントアップし、そのカウント値が１６カウン
トに達したときキャリー信号を微分回路１９と抑止回路
２２とに出力する（ｇ）。抑止回路２２はキャリー信号
が入力されるとカウンタ１８のカウント・イネーブルに
ネガ信号を出力してクロックのカウントを停止させ、微
分回路１９はそのキャリー信号を１クロック分のパルス
幅に整形してＡＮＤゲート２０に出力する。このとき、
ＡＮＤゲート２０は、一方の入力端には復電による電圧
が既に加わっているため、そのパルス信号が入力される
とフリップ・フロップ２１にセット信号を出力する。こ
の一方の入力端に印加されている電圧は電源投入時に設
定されたラッチング・リレー１５のリセットによるもの
である。フリップ・フロップ２１はセット信号が入力さ
れると電源装置３に電源復帰信号を出力し（ｈ）、電源
装置３は、この電源復帰信号の入力により、パソコン電
源を立ち上げると共に、フリップ・フロップ２１に電源
復帰クリア信号を出力してその電源復帰信号の出力を停
止させる。このとき、ＣＰＵ８は、パソコン電源の立ち
上げを検出し（Ｓ１）、リセット命令をデコーダ１２に
出力してラッチング・リレー１５をリセットに設定させ
パソコン本体１の運用に入る（Ｓ３）。そして、前記と
同様の動作を繰り返す（Ｓ３〜Ｓ５）。

【００１９】次に、電源スイッチ３による電源遮断時の
動作と電源遮断後の停電および復電時の動作を説明す
る。パソコン本体１の運用終了で電源スイッチ３を押下
すると、ＮＭＩ信号が電源スイッチ３からＣＰＵ８に出
力される（ｃ）。ＣＰＵ８は、この信号が入力されたと
き（Ｓ５）、プログラムの実行を中断してＩ／Ｏ命令に
よるセット命令をオプション・カード１１のデコーダ１
２に出力すると共に、電源遮断信号を電源装置３に出力
してパソコン本体１を停止状態にする（Ｓ６，Ｓ７）。
一方、デコーダ１２は、セット命令に基づきセット信号
にデコードしてドライバ１４を駆動し、ラッチング・リ
レー１５をセットに切り換える（ｅ）。また、電源装置
３は電源遮断信号の入力によりパソコン電源を遮断する
（ｄ）。このとき、ラッチング・リレー１５のセットに
より、ＡＮＤゲート２０のゲートは閉状態になってい
る。この状態において停電が発生した場合（ａ）、オプ
ション・カード１１への電圧供給（５Ｖｓ）も遮断され
るが（ｂ）、ラッチング・リレー１５はセットのままに
なっている（ｅ）。

【００２０】停電が復電すると、電源装置３がオプショ
ン・カード１１の電源を立ち上げ、これを電源立上げ検
出回路１６が検出するとリセット信号を発生して
（ｆ）、カウンタ１８とフリップフロップ２１とに出力
する。このとき、前記と同様に発振回路１７はスローク
ロック信号をカウンタ１８に発振し、カウンタ１８は、
そのクロック信号が入力される毎にカウントアップし
て、そのカウント値が１６カウントに達したときにキャ
リー信号を微分回路１９と抑止回路２２とに出力する
（ｇ）。抑止回路２２はキャリー信号の入力によりカウ
ンタ１８のカウント・イネーブルにネガ信号を出力して
クロック信号のカウントを停止させ、微分回路１９はそ
のキャリー信号を１クロック分のパルス幅に整形してＡ
ＮＤゲート２０に出力する。ＡＮＤゲート２０は、一方
の入力端がラッチング・リレー１５のセットにより０Ｖ
電位（ゲート閉状態）になっているため、出力をＬレベ
ルとし、これに伴いフリップ・フロップ２１も出力をＬ
レベルとし（ｈ）、電源装置３は、フリップ・フロップ
２１からの電源復帰信号が入力されないためにパソコン
電源の立ち上げを保留にし、パソコン本体１を停止のま
まにする。

【００２１】本実施例においては、停電が復電したと
き、オプションカード１１のラッチング・リレー１５が
リセットに設定されているときはそのオプションカード
１１が電源スイッチ２に代えてパソコン本体１の電源装
置３を自動的にオンにし、また、ラッチング・リレー１
５がセットに設定されているときには電源装置３をオフ
のままにしているので、オペレータが常駐しない測候所
や水力発電所などでも、ノンロック型の電源スイッチを
用いたパソコンを運用上支障なく使用できるという効果
が得られている。

【００２２】なお、本実施例ではパソコン本体１に着脱
可能なオプションカード１１について例示したが、パソ
コン本体１に内蔵させてもよい。また、オプションカー
ド１１をハード構成で説明したが、マイクロコンピュー
タを用いてソフト的にパソコン本体１の電源装置３を制
御してもよい。この場合、ラッチング・リレー１５に代
えて不揮発性ＲＡＭを用意し、停電後の復電時にマイク
ロコンピュータのＣＰＵがそのＲＡＭの記憶内容を読み
込んで電源装置３を制御する。

【００２３】

【発明の効果】以上のように本発明によれば、停電が復
電したとき、記憶手段の記憶内容が電源オンのときは電
源復帰手段が電源スイッチに代えて電気機器本体の電源
を自動的にオンにし、また、記憶手段の記憶内容が電源
オフのときには電気機器本体の電源をオフのままにして
いるので、ノンロック型の電源スイッチを用いた電気機
器本体でも運用上支障なく無人運転ができるという効果
が得られている。

【図面の簡単な説明】

【図１】本発明の電源制御装置の一実施例を示すブロッ
ク図である。

【図２】パソコン本体の電源装置を説明するためのブロ
ック図である。

【図３】本実施例のタイムチャートである。

【図４】パソコン本体のＣＰＵの動作を説明するための
フローチャートである。

【符号の説明】

１ パソコン本体 ２ ノンロック型の電源スイッチ ３ 電源装置 １１ オプション・カード １５ ラッチング・リレー １６ 電源立上げ検出回路 １７ 発振回路 １８ カウンタ ２１ フリップ・フロップ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ノンロック型の電源スイッチの操作によ
   り電気機器本体の電源電圧が立ち上がったときその電気
   機器本体の電源オンを記憶し、前記電源スイッチの操作
   により前記電気機器本体の電源電圧が遮断されたときそ
   の電気機器本体の電源オフを記憶する記憶手段と、 停電によって遮断された前記電気機器本体の交流入力電
   圧が復電すると、所定時間経過後に前記記憶手段の記憶
   内容を判定し、その内容が電源オンのときは前記電源ス
   イッチに代えて前記電気機器本体の電源をオンにする電
   源復帰手段とを備えたことを特徴とする電源制御装置。
2. 【請求項２】 ノンロック型の電源スイッチの操作によ
   り電気機器本体の電源電圧が立ち上がったときオン信号
   を出力し、前記電源スイッチの操作により前記電気機器
   本体の電源電圧が遮断されたときオフ信号を出力する信
   号生成部を有し、該信号生成部の出力信号に基づいて信
   号内容を保持する記憶手段と、 停電によって遮断された前記電気機器本体の交流入力電
   圧が復電すると時間を計測し、該計測時間が予め設定さ
   れた時間に達したときに信号を出力する時間計測部と、
   該時間計測部の信号が入力されたときに前記記憶手段の
   信号内容がオンのときは信号を出力する電源判定部と、
   該電源判定部の信号が入力されたとき前記電気機器本体
   に電源復帰信号を出力して電源電圧を立ち上げさせる電
   源制御部とを有してなる電源復帰手段とを備えたことを
   特徴とする電源制御装置。
3. 【請求項３】 前記信号生成部は、電気機器本体に設け
   られたＣＰＵの出力命令がオン命令のときはオン信号を
   出力し、その命令がオフ命令のときにはオフ信号を出力
   するデコーダからなることを特徴とする請求項２記載の
   電源制御装置。
4. 【請求項４】 前記記憶手段はラッチング・リレーから
   なることを特徴とする請求項１又は２記載の電源制御装
   置。
5. 【請求項５】 前記時間計測部は、クロック信号を発生
   する発振回路と、該発振回路のクロック信号をカウント
   し、そのカウント値が予め設定された設定値に達したと
   きに信号を出力するカウンタとからなることを特徴とす
   る請求項２記載の電源制御装置。
6. 【請求項６】 前記電源判定部はＡＮＤゲートからな
   り、電源制御部はフリップ・フロップからなることを特
   徴とする請求項２記載の電源制御装置。