JP3797549B2 - バス制御方法 - Google Patents
バス制御方法 Download PDFInfo
- Publication number
- JP3797549B2 JP3797549B2 JP2002109380A JP2002109380A JP3797549B2 JP 3797549 B2 JP3797549 B2 JP 3797549B2 JP 2002109380 A JP2002109380 A JP 2002109380A JP 2002109380 A JP2002109380 A JP 2002109380A JP 3797549 B2 JP3797549 B2 JP 3797549B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- ata
- compliant device
- transfer
- ata standard
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bus Control (AREA)
Description
【発明の属する技術分野】
本発明は、DVDやハードディスク等の高速なデータ転送が要求されるATA規格準拠デバイスと、ATA規格非準拠の通常のデバイスとが共有バスを使用するシステムにおいて、共有バスを制御するバス制御装置に関するものである。
【0002】
【従来の技術】
ATA規格において高速なDMA転送を実現するためのウルトラDMAと呼ばれる転送方式がある。ウルトラDMAはATA規格準拠のデバイスとホストコントローラの間でデータを高速に転送するための規格であり、次の5つの制御信号を使用し転送制御を行う。
【0003】
DMA要求信号(DMARQ)
DMA許可信号(NDMACK)
リード信号(NDIOR)
ライト信号(NDIOW)
ウエイト信号(NIORDY)
【0004】
このうち、DMA許可信号、リード信号、ライト信号は、定常時“H”で、動作時に反転して“L”になる信号であり、ウエイト信号は定常時“H”で、動作時に反転を繰り返しデータの送受信に使用される。以下、図5のタイミングチャートを参照しながら、ウルトラDMAの転送開始から終了までのシーケンスおよび特徴について説明する。
【0005】
まず、ウルトラDMA転送を開始する際には、ホストコントローラからデバイスにPIO転送によりウルトラDMAを開始するためのコマンドを送出する。それを受けてデバイス側がDMA要求信号を送出し、ホストコントローラに対してウルトラDMA転送を要求する。次に、ホストコントローラはDMA許可信号を送出し、ウルトラDMA転送開始を許可する。ここまでのやりとりは通常のDMA転送と同様である。
【0006】
この後、デバイスからホストコントローラへのデータ転送の場合は、ホストコントローラはリード信号およびライト信号を送出し、デバイスに対してデータ送出を許可する。通常のDMAであれば、リード信号とライト信号はリードタイミングやライトタイミングをデバイスに伝え、それと同期してデバイス側からデータの送出やデータの取り込みが行われるが、ウルトラDMAの場合は、リード信号とライト信号はデータ転送の一時停止や終了をデバイスに対し要求するために使用される。
【0007】
一方、通常のDMAにおけるウエイト信号は、デバイス側から出力されるデータを取り込むタイミングとして使用される。すなわち、デバイスはウエイト信号と同期してデータを送出し、ホストコントローラはウエイト信号のエッジでデバイスからのデータを受信することになる。また、データ転送中はリード信号を反転させることにより、デバイス側へデータ転送を一時停止することを要求できる。また、ライト信号を反転させることにより、デバイス側でデータ転送を終了することを要求することができる。
【0008】
ここでデータ転送の一時停止と終了の違いは、データ転送の一時停止の場合は、デバイス側にウエイト信号のエッジ生成を一時的に停止させるだけであるが、終了の場合には、DMA要求信号とDMA許可信号の関係を解除し、さらに、DMA許可信号に合わせてそれまで転送したデータのCRC計算結果をホストコントローラからデバイスに送出し、デバイス側でCRCチェックを行うことになる。
【0009】
またATA規格は専有バスの規格であるが、LSIのピン数削減などの理由から通常のバスと共有される場合がある。そのようなシステムにおいては、ウルトラDMA転送実行中に他のATA規格でないデバイスからのバスリクエストが発生した場合には、一旦、ウルトラDMA転送を終了し共有バスを解放する必要があった。
【0010】
その場合に、他のデバイスのバス調停優先順位を低くすることも可能ではあるが、ウルトラDMA転送は大量のデータ転送に使用されることが多く長時間バスを専有するため、他のデバイスのバスリクエストは長時間待たされてしまうケースが多くなってしまう。そのため、他のデバイスのバス調停優先順位を高く設定する場合が多く、他のデバイスからのバスリクエストが発生する度にウルトラDMA転送を終了し共有バスを解放していた。
【0011】
【発明が解決しようとする課題】
しかしながら、ウルトラDMA転送の終了シーケンスはCRCの確認を含むため、他のバス調停優先順位の高いデバイスからのバスリクエストが発生する度にウルトラDMA転送を終了するのでは、ウルトラDMA転送の転送速度を低下させてしまうという問題があった。
【0012】
本発明は上記事情に鑑みてなされたもので、ATA規格準拠デバイスとATA規格非準拠デバイスとが共有バスを使用するシステムにおいて、ウルトラDMA転送実行中に優先順位の高いATA規格非準拠デバイスからのバスリクエストが発生した場合においてもウルトラDMA転送を終了させず、一時停止中にバスを解放することによりデータ転送性能を向上させることが可能なバス制御装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
この課題を解決するために、本発明は、ATA規格準拠デバイスとATA規格非準拠デバイスとが共有バスを使用するシステムにおいて、ATA規格準拠デバイスからのデータ転送中に生じたバス要求割り込みに応じてATA規格準拠デバイスから出力されるデータの前記共有バスへの転送を抑止するデータ転送抑止手段(バススイッチ7)と、前記バス要求割り込みに応じて前記共有バスの解放タイミングを制御するタイミング制御手段(タイミング制御回路3)とを具備するものである。
【0014】
ウルトラDMA転送の一時停止時にバスを解放する際、ホストコントローラからデバイスに一時停止要求を出した後、ホストコントローラはある一定時間はデバイスからのデータを受信する必要がある。また、デバイスはウルトラDMA転送の一時停止中にデータを出力し続けている場合もある。
【0015】
上記構成によれば、データ転送中に生じたバス要求割り込みに応じて、共有バスへのデータ転送の抑止タイミングと共有バスの解放タイミングを適切に設定することで、これらのタイミング問題を解決することができ、ウルトラDMA転送の一時停止中にバスを解放することが可能になる。
【0016】
本発明において、前記データ転送抑止手段は、ATA規格準拠デバイスが接続されるバスと共有バスとの間に設けられタイミング制御手段からの制御信号により制御されるバススイッチで実現されるものである。
【0017】
上記構成によれば、タイミング制御手段からの制御信号により制御されるバススイッチを用いることで、容易に前記データ転送抑止手段を実現することができる。
【0018】
本発明において、前記データ転送抑止手段は、ATA規格準拠デバイスに内蔵されるデータ出力回路が前記バス要求割り込みに応じた制御信号を受けて共有バスへのデータ出力を抑止する機能で実現されるものである。
【0019】
上記構成によれば、バス要求割り込みに応じた制御信号を受けて共有バスへのデータ出力を抑止する機能をATA規格準拠デバイスに内蔵することで、容易に前記データ転送抑止手段を実現することができる。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
(実施の形態1)
図1は本発明の実施の形態1に係るバス制御装置の構成を示すブロック図である。図1において、1はバス制御LSI、2はウルトラDMAコントローラ、3はタイミング制御回路、4はバスコントローラ、5はDMA制御装置、6は共有バス、7はバススイッチ、8は通常デバイス、9はATAバス、10はHDD、11はDVD−ROMである。
【0021】
ATAバス9と共有バス6はバススイッチ7により接続されており、ATAバス9にはATA規格のデバイスであるHDD10およびDVD−ROM11が接続されている。また共有バス6にはATA規格ではない通常デバイス8が接続されている。バス制御LSI1は、HDD10およびDVD−ROM11に対してウルトラDMA転送を行うためのウルトラDMAコントローラ2と、共有バス6およびATAバス9を制御するバスコントローラ4と、通常デバイス8に対してDMA転送を行うためのDMA制御装置5とを内蔵している。
【0022】
なお、図1ではDMA制御装置5や通常デバイス8がそれぞれ1つだけであるが、複数であっても構わない。また、本発明の特徴であるタイミング制御回路3もバス制御LSI1に内蔵され、ウルトラDMAコントローラ2とバスコントローラ4の間に位置し、ウルトラDMAコントローラ2とバスコントローラ4の制御およびバススイッチ7の制御を行っている。
【0023】
図3はデバイスからホストコントローラへのデータ転送の動作例を示すタイミングチャートである。以下、図1および図3を用いて、デバイス(HDD10)からホストコントローラ(バス制御LSI1)へのウルトラDMA転送シーケンスについて説明する。
【0024】
まず、デバイスからDMA要求信号が送出されると、ウルトラDMAコントローラ2は共有バス6のバス権を獲得するためにバス権要求信号1(BRQ1)を送出し、タイミング制御回路3はすぐにバス権要求信号0(BRQ0)を送出してバスコントローラ4に対してバス権を要求する。
【0025】
バスコントローラは、タイミング制御回路3からのバス権要求信号0を受けて、他に優先されるバス権要求信号が来ていないことを確認後、バス使用許可信号0(BACK0)を送出し、タイミング制御回路3に対してバスの使用を許可する。
【0026】
タイミング制御回路3は、バスコントローラ4からのバス使用許可信号0を受けてバス使用許可信号1(BACK1)を送出し、バススイッチ方向制御信号(DIR)によりバススイッチ7の転送方向がATAバス9から共有バス6への方向になるように制御し、かつ、バススイッチ制御信号(BUF)によりバススイッチ7をオンにする。
【0027】
その後、ウルトラDMAコントローラ2は、タイミング制御回路3からバス使用許可信号1を受けて共有バスの使用許可を認識し、DMA許可信号を送出しウルトラDMA転送を開始する。すなわち、ライト信号およびリード信号を送出し、ウエイト信号のエッジによるデータ受信を開始する。
【0028】
次に、ウルトラDMA転送中に通常デバイス8から共有バス6の使用要求が送出された場合について説明する。ここで通常デバイス8のバス使用要求はHDD10に比べて優先順位が高いものとする。
【0029】
上記ウルトラDMA転送において幾つかのデータを受信後、通常デバイス8から共有バス6のバス使用要求信号A(DRQA)が送出された場合、DMA制御回路5はバス権要求信号A(BRQA)を送出しバスコントローラ4に対して共有バス6のバス権を要求する。
【0030】
しかしながら、共有バス6はHDD10およびウルトラDMAコントローラ2との間のウルトラDMA転送によって使用されている。そこでバスコントローラ4は、DMA転送停止要求信号0(STOP0)を送出し、タイミング制御回路3に対しウルトラDMA転送の一時停止を要求する。
【0031】
タイミング制御回路3はすぐにDMA転送停止要求信号1(STOP1)を送出し、それを受けてウルトラDMAコントローラ2はリード信号を反転させ、HDD10に対しウルトラDMA転送の一時停止を要求する。HDD10はリード信号の反転を受け取ると、ATA規格によって定められた一定時間だけ追加でデータを転送することができるが、その一定時間をタイミング制御回路3内タイマにより計測する。
【0032】
タイミング制御回路3は、一定時間経過したと判断した後に、バス権要求信号1およびバス使用許可信号1はそのままにして、バス権要求信号0をオフにし、かつ、バススイッチ制御信号によりバススイッチ7をオフにしてATAバス9と共有バス6を切り離す。
【0033】
バスコントローラ4は、バス権要求信号0がオフになったことを認識し、バス使用許可信号A(BACKA)を送出しDMA制御回路5に共有バス6のバス権を与える。これにより、DMA制御回路5は共有バス6を使用し通常デバイス8のDMA転送を行うことができる。この間、HDD10とウルトラDMAコントローラ2との間のウルトラDMA転送は継続中であるが一時停止中となる。
【0034】
その後、通常デバイス8のDMA転送が終了すると、通常デバイス8はバス使用要求信号Aをオフにし、それを受けてDMA制御回路5はバス権要求信号Aをオフにする。それを受けてバスコントローラ4はバス使用許可信号Aをオフにし、それを受けてDMA制御回路5は共有バスを解放する。
【0035】
バスコントローラ4は、共有バス6が解放されたことから、DMA転送停止要求信号0をオフにし、それを受けてタイミング制御回路3はDMA転送停止要求信号1をオフにし、かつ、バススイッチ制御信号によりバススイッチ7をオンにする。ウルトラDMAコントローラ2はDMA転送停止要求信号1がオフになったことを認識してリード信号を送出し、HDD10との間のウルトラDMA転送の一時停止状態を解除しデータ転送を再開する。
【0036】
ウルトラDMAコントローラ2とHDD10との間のウルトラDMA転送が終了したときは、図5に示すように、HDD10からのDMA要求信号がオフになり、それを受けてウルトラDMAコントローラ2はバス権要求信号1をオフにする。それを受けてタイミング制御回路3はバス権要求信号0をオフにする。それを受けてバスコントローラ4はバス使用許可信号0をオフにし、タイミング制御回路3はバス使用許可信号1をオフにし、ウルトラDMAコントローラ2はDMA許可信号をオフにし、同時にCRCの確認も行う。その後、タイミング制御回路3はバススイッチ制御信号によりバススイッチ7をオフにし、ウルトラDMA転送が終了する。
【0037】
図4はホストコントローラからデバイスへのデータ転送の動作例を示すタイミングチャートである。以下、図1および図4を用いて、ホストコントローラ(バス制御LSI1)からデバイス(HDD10)へのウルトラDMA転送シーケンスについて説明する。
【0038】
まず、デバイスからDMA要求信号が送出されると、ウルトラDMAコントローラ2は共有バス6のバス権を獲得するためにバス権要求信号1を送出し、タイミング制御回路3はすぐにバス権要求信号0を送出してバスコントローラ4に対してバス権を要求する。
【0039】
バスコントローラは、タイミング制御回路3からのバス権要求信号0を受けて、他に優先されるバス権要求信号が来ていないことを確認後、バス使用許可信号0を送出し、タイミング制御回路3に対してバスの使用を許可する。
【0040】
タイミング制御回路3は、バスコントローラ4からのバス使用許可信号0を受けてバス使用許可信号1を送出し、バススイッチ方向制御信号によりバススイッチ7の転送方向が共有バス6からATAバス9への方向になるように制御し、かつ、バススイッチ制御信号によりバススイッチ7をオンにする。
【0041】
その後、ウルトラDMAコントローラ2は、タイミング制御回路3からバス使用許可信号1を受けて共有バスの使用許可を認識し、DMA許可信号を送出しウルトラDMA転送を開始する。すなわち、ライト信号を送出し、リード信号のエッジに合わせてデータ送信を開始する。
【0042】
次に、ウルトラDMA転送中に通常デバイス8から共有バス6の使用要求が送出された場合について説明する。ここで通常デバイス8のバス使用要求はHDD10に比べて優先順位が高いものとする。
【0043】
上記ウルトラDMA転送において幾つかのデータを送信後、通常デバイス8から共有バス6のバス使用要求信号Aが送出された場合、DMA制御回路5はバス権要求信号Aを送出しバスコントローラ4に対して共有バス6のバス権を要求する。
【0044】
しかしながら、共有バス6はHDD10およびウルトラDMAコントローラ2との間のウルトラDMA転送によって使用されている。そこでバスコントローラ4は、DMA転送停止要求信号0を送出し、タイミング制御回路3に対しウルトラDMA転送の一時停止を要求する。タイミング制御回路3はすぐにDMA転送停止要求信号1を送出し、それを受けてウルトラDMAコントローラ2はリード信号のエッジ生成およびデータ送出を停止する。
【0045】
その後、デバイスからホストコントローラへのデータ転送のときのように一定時間待つ必要はなく、すぐにタイミング制御回路3は、バス権要求信号1およびバス使用許可信号1はそのままにして、バス権要求信号0をオフにし、かつ、バススイッチ制御信号によりバススイッチ7をオフにしてATAバス9と共有バス6を切り離す(ただしこの場合は切り離さなくても構わない)。
【0046】
バスコントローラ4は、バス権要求信号0がオフになったことを認識し、バス使用許可信号Aを送出しDMA制御回路5に共有バス6のバス権を与える。これにより、DMA制御回路5は共有バス6を使用し通常デバイス8のDMA転送を行うことができる。この間、HDD10とウルトラDMAコントローラ2との間のウルトラDMA転送は継続中であるが一時停止中となる。
【0047】
その後、通常デバイス8のDMA転送が終了すると、通常デバイス8はバス使用要求信号Aをオフにし、それを受けてDMA制御回路5はバス権要求信号Aをオフにする。それを受けてバスコントローラ4はバス使用許可信号Aをオフにし、それを受けてDMA制御回路5は共有バスを解放する。
【0048】
バスコントローラ4は、共有バス6が解放されたことから、DMA転送停止要求信号0をオフにし、それを受けてタイミング制御回路3はDMA転送停止要求信号1をオフにし、かつ、バススイッチ制御信号によりバススイッチ7をオンにする。ウルトラDMAコントローラ2はDMA転送停止要求信号1がオフになったことを認識し、HDD10との間のウルトラDMA転送の一時停止状態を解除し、リード信号のエッジ生成とデータ送信を再開する。
【0049】
ウルトラDMAコントローラ2とHDD10との間のウルトラDMA転送が終了したときのシーケンスは、デバイスからホストコントローラへのデータ転送のときと同じである。
【0050】
(実施の形態2)
図2は本発明の実施の形態2に係るバス制御装置の構成を示すブロック図である。図2において、符号1から11で示す各ブロックは、図1の同一符号を付したブロックと同等の機能と役割を持つ。
【0051】
実施の形態2の実施の形態1との相違点は、図1のバススイッチ7が存在しない代わりに、ATA規格準拠のHDD10やDVD−ROM11に、ウルトラDMA転送を一時停止してから一定時間経過後(追加転送データ送出終了後)はデータをATAバス9に出力しない機能を付加していることである。
【0052】
すなわち、ウルトラDMA転送一時停止中は、実施の形態1ではバススイッチ7によりHDD10からの出力データを共有バス6から切り離していたが、実施の形態2では、HDD10自体がデータをATAバス9に出力しないため、バススイッチは不要となり、バススイッチの制御信号も不要となる。また、ウルトラDMA転送の一時停止後の一定時間計測はATA規格準拠のHDD10やDVD−ROM11の内部でも行われることになる。
【0053】
【発明の効果】
以上説明したように、本発明によれば、ATA規格準拠デバイスとATA規格非準拠デバイスとが共有バスを使用するシステムにおいて、ATA規格準拠デバイスからのデータ転送中に割り込みが生じた場合に、共有バスへのデータ転送の抑止手段を備え、共有バスの解放タイミングを適切に制御することで、ウルトラDMA転送の一時停止中に共有バスを解放することが可能となり、データ転送性能を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係るバス制御装置の構成を示すブロック図である。
【図2】本発明の実施の形態2に係るバス制御装置の構成を示すブロック図である。
【図3】本発明の実施の形態におけるデバイスからホストコントローラへのウルトラDMAデータ転送の動作例を示すタイミングチャートである。
【図4】本発明の実施の形態におけるホストコントローラからデバイスへのウルトラDMAデータ転送の動作例を示すタイミングチャートである。
【図5】ウルトラDMAデータ転送の動作例を示すタイミングチャートである。
【符号の説明】
1 バス制御LSI
2 ウルトラDMAコントローラ
3 タイミング制御回路
4 バスコントローラ
5 DMA制御回路
6 共有バス
7 バススイッチ
8 通常デバイス
9 ATAバス
10 HDD
11 DVD−ROM
Claims (3)
- ATAバスに接続されたATA規格準拠デバイスと、共有バスに接続されたATA規格非準拠デバイスと、前記共有バスに接続されたバス制御LSIとを有し、
前記ATAバスは、前記共有バスに接続され、前記ATA規格準拠デバイスは、前記ATAバスのバススレーブとして動作し、前記ATA規格非準拠デバイスは、前記共有バスのバススレーブとして動作し、前記バス制御LSIは、前記共有バス及び前記ATAバスのバスマスタとして動作するシステムにおけるバス制御方法であって、
前記ATA規格準拠デバイスと前記バス制御LSIとの間のウルトラDMA転送中に、前記ATA規格非準拠デバイスから前記バス制御LSIへのデータ転送要求があった場合に、前記バス制御LSIは、前記ATA規格準拠デバイスに対してウルトラDMA転送許可を継続したまま、前記ATA規格準拠デバイスに対してのウルトラDMA転送の一時停止を要求し、
その後、前記ATA規格準拠デバイスから出力される追加データを転送するための一定時間経過後に、前記バス制御LSIは、前記ATA規格準拠デバイスから出力されるデータの前記共有バスへの転送を抑止する制御を行うことによって、
前記バス制御LSIは、前記ATA規格非準拠デバイスと前記バス制御LSIとの間のデータ転送を行い、
前記ATA規格非準拠デバイスと前記バス制御LSIとの間のデータ転送の終了後、前記バス制御LSIは、前記ATA規格準拠デバイスに対してのウルトラDMA転送の一時停止状態を解除し、かつ、前記ATA規格準拠デバイスから出力されるデータの前記共有バスへの転送の抑止を解除する制御を行うことによって、ウルトラDMA転送を再開し、
前記ATA規格準拠デバイスと前記バス制御LSIとの間のウルトラDMA転送終了時においては、それまで転送したデータのCRC計算結果の確認を行うこと、を特徴としたバス制御方法。 - 前記バス制御LSIによる前記ATA規格準拠デバイスから出力されるデータの前記共通バスへの転送を抑止する制御は、前記ATAバスと前記共有バスとの間に設けられたバススイッチを制御することにより行うことを特徴とする請求項1記載のバス制御方法。
- ATAバスに接続されたATA規格準拠デバイスと、共有バスに接続されたATA規格非準拠デバイスと、前記共有バスに接続されたバス制御LSIとを有し、
前記ATAバスは、前記共有バスに接続され、前記ATA規格準拠デバイスは、前記ATAバスのバススレーブとして動作し、前記ATA規格非準拠デバイスは、前記共有バスのバススレーブとして動作し、前記バス制御LSIは、前記共有バス及び前記ATAバスのバスマスタとして動作するシステムにおけるバス制御方法であって、
前記ATA規格準拠デバイスと前記バス制御LSIとの間のウルトラDMA転送中に、前記ATA規格非準拠デバイスから前記バス制御LSIへのデータ転送要求があった場合に、前記バス制御LSIは、前記ATA規格準拠デバイスに対してウルトラDMA転送許可を継続したまま、前記ATA規格準拠デバイスに対してのウルトラDMA転送の一時停止を要求し、
その後、前記ATA規格準拠デバイスから出力される追加データを転送するための一定時間経過後に、前記ATA規格準拠デバイスは、前記ATAバスへのデータ出力を抑止することによって、
前記バス制御LSIは、前記ATA規格非準拠デバイスと前記バス制御LSIとの間のデータ転送を行い、
前記ATA規格非準拠デバイスと前記バス制御LSIとの間のデータ転送の終了後、前記バス制御LSIは、前記ATA規格準拠デバイスに対してのウルトラDMA転送の一時停止状態を解除し、前記ATA規格準拠デバイスは、前記ATAバスへのデータの抑止を解除することによって、ウルトラDMA転送を再開し、
前記ATA規格準拠デバイスと前記バス制御LSIとの間のウルトラDMA転送終了時においては、それまで転送したデータのCRC計算結果の確認を行うこと、を特徴とするバス制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002109380A JP3797549B2 (ja) | 2002-04-11 | 2002-04-11 | バス制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002109380A JP3797549B2 (ja) | 2002-04-11 | 2002-04-11 | バス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003303167A JP2003303167A (ja) | 2003-10-24 |
JP3797549B2 true JP3797549B2 (ja) | 2006-07-19 |
Family
ID=29392869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002109380A Expired - Fee Related JP3797549B2 (ja) | 2002-04-11 | 2002-04-11 | バス制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3797549B2 (ja) |
-
2002
- 2002-04-11 JP JP2002109380A patent/JP3797549B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003303167A (ja) | 2003-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2531903B2 (ja) | コンピュ―タ・システムおよびシステム拡張装置 | |
US5584033A (en) | Apparatus and method for burst data transfer employing a pause at fixed data intervals | |
WO2012110798A1 (en) | Serial interface | |
JP3664664B2 (ja) | バスシステム及びそのバス仲裁方法 | |
WO2019013926A1 (en) | I3C ACCELERATED BY THIRD PARTY INITIATED | |
EP3809273A1 (en) | System, apparatus and method for peer-to-peer communication on a multi-drop interconnect | |
JP2996183B2 (ja) | Dma機能を備えたデータ処理装置 | |
US6889265B2 (en) | Apparatus and method to allow and synchronize schedule changes in a USB enhanced host controller | |
JP3797549B2 (ja) | バス制御方法 | |
JP4499235B2 (ja) | Pciバス互換性を有するマスターおよびアービターと仲裁方法 | |
JP4011258B2 (ja) | 制御チップセット間の割込み機能を有するバスの調停方法 | |
JPH0981505A (ja) | コンピュータシステム | |
JPH08171528A (ja) | データ処理装置 | |
KR102333544B1 (ko) | 마이크로컴퓨터 시스템용 인터럽트-구동 i/o 중재기 | |
JPH0690695B2 (ja) | コンピュータ・システムおよびシステム拡張装置 | |
JPH07219887A (ja) | Dma転送制御装置 | |
JP2008118211A (ja) | データ転送装置及びデータ転送方法 | |
JPH03262063A (ja) | Dma転送のバス制御回路 | |
JP2002269033A (ja) | リトライ制御機能を有するアービタを用いたバスシステムおよびシステムlsi | |
JP2007072685A (ja) | データ転送装置及び情報処理装置 | |
JP2659248B2 (ja) | バスアービトレーション処理方式 | |
JP2002229929A (ja) | メモリアクセスコントロール方法及びメモリアクセスコントロール装置 | |
JP2002268827A (ja) | 多重化記憶制御装置 | |
JPH03286356A (ja) | データ送受信制御方式 | |
JPH0668020A (ja) | メモリ制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050811 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060413 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |