JP3793186B2 - 電子部品実装体 - Google Patents

Description

本発明は電子部品実装体に関する。

情報処理速度の高速化要求は止まるところを知らず、半導体チップの高周波化が年々進行している。半導体動作の高速化には集積チップの高密度化、高性能化のみならず、周辺回路の特性向上が必要である。中でも伝送路や電源ラインの安定性確保は高速安定動作に必須要件の一つであり、周辺構成デバイスが半導体チップ本体の死活に関わっているといって過言ではない。

伝送路や電源ラインの安定性を確保する重要なデバイスの一つとしてコンデンサがあげられる。高速動作を実現するコンデンサにはコンデンサ自体の高周波性能に加え、コンデンサに至るまでの配線が低インピーダンスであること等が要求される。

半導体チップを高周波動作させるには、配線損失を小さくするためにコンデンサ等を半導体チップの近傍に配置することが必要である。従来技術では半導体の内部に微小なコンデンサ等を形成するなどの限られた手法しかなく、より一層の高周波動作を安定に行わせるには効果が不十分になりつつある。また、半導体チップの周辺にコンデンサ等を配置した場合には実装板面積が大きくなってしまう問題もある。

本発明はこれらの課題を解決するためのものであって、実装面積の増加を少なくしながら、半導体チップ近傍にコンデンサ等を配置することができる電子部品実装体を提供することを目的とする。

本発明は、上記の目的を達成するために以下の構成とする。

即ち、本発明に係る電子部品実装体は、配線基板上に、第１電子部品及び第２電子部品がこの順に実装された電子部品実装体であって、前記第１電子部品は、誘電体を挟んで対向配置された電極層と、前記電極層に接続された取り出し電極又は外部電極と、前記電極層に電気的に接続されずに前記第１電子部品を貫通する、格子点状に配置された貫通電極とを有し、前記貫通電極は前記配線基板と前記第２電子部品とを電気的に接続しており、前記誘電体とこれを挟んで対向配置された前記電極層とがコンデンサとして機能することを特徴とする。本発明の第１電子部品は格子点状に配置された貫通電極を有するので、例えば、配線基板上に本発明の第１電子部品を実装し、この上にさらに他の第２電子部品（例えば半導体チップ）を設置して、第２電子部品は上記貫通電極を介して配線基板と接続することができる。また、本発明の第１電子部品は、誘電体とこれを挟む電極層とを有し、これらがコンデンサとして機能する。以上の結果、実装面積の増加を少なくしながら、半導体チップ近傍にコンデンサを配置することができ、半導体チップの高周波駆動と実装面積の増加の抑制とを両立させることができる。

なお、上記貫通電極は、電極層と誘電体との積層方向と略平行方向に貫通しているのが好ましい。このような構成の第１電子部品は製造するのが容易である。

上記の本発明の電子部品実装体において、前記電極層は、前記貫通電極の間に配置された第１の電極層及び第２の電極層とからなり、前記第１の電極層と前記第２の電極層は、前記誘電体を挟んで格子状に交差して配置されている構成とすることができる。あるいは、前記電極層は、所定の大きさの対向部分を有するように前記誘電体を挟んで配置された第１の電極層及び第２の電極層とからなる構成とすることもできる。このような構成によれば、第１電子部品内に所望する容量のコンデンサを容易に形成することができる。

上記の本発明の電子部品実装体において、前記取り出し電極を、前記貫通電極と同一面上に形成することができる。即ち、取り出し電極と貫通電極とを、第１電子部品の同一表面上に露出するように形成することができる。このような構成によれば、第１電子部品内の電極層への電圧供給のための配線基板等との接続を貫通電極と同一面内（例えば、第１電子部品の下面又は上面）で同様に行なうことができる。この結果、実装面積をさらに小さくすることができる。また、本発明の第１電子部品の上に設置する第２電子部品を取り出し電極に接続するのも容易に行なうことができる。

また、上記の本発明の電子部品実装体において、前記外部電極を、前記貫通電極と異なる面上に形成することができる。例えば、貫通電極を第１電子部品の上下の外表面上に露出するように形成し、外部電極を第１電子部品の周囲面に形成する。このような構成によれば、本発明の第１電子部品を配線基板等に実装する場合に、外部電極の配線基板へのはんだ付等を容易に行なうことができる。

また、上記の本発明の電子部品実装体において、前記第１の電極層と前記第２の電極層との間で、複数の静電容量形成領域が形成されていることが好ましい。これにより、第１電子部品内にコンデンサを形成することができる。

このとき、それぞれの静電容量形成領域を形成する第１の電極層と第２の電極層に接続された取り出し電極又は外部電極は、相互に絶縁されていることが好ましい。かかる構成により、第１電子部品内に複数の独立したコンデンサを形成することができる。

さらに、静電容量が異なる静電容量形成領域が形成されていると、第１電子部品内に容量が異なるコンデンサを複数形成することができる。

以上のように本発明の電子部品実装体によれば、半導体チップの近傍に静電容量が形成できるので、半導体チップの高周波駆動を可能にし、同時に実装面積の増加を抑えることができる。

以下、本発明の実施の形態を図面を用いて説明する。

（実施の形態１）
図１は本発明の実施の形態１に係る第１電子部品１０の一例を示す模式的平面図である。また、図２は図１に示した第１電子部品の一部分の内部構造を示す斜視図である。

略同一平面上に複数本のストライプ形状（縞状）に形成された第１の電極層１と、略同一平面上に複数本のストライプ形状（縞状）に形成された第２の電極層２とが、誘電体層３を挟んで積層されている。各電極層１，２のストライプ方向を交差させることにより、各交差部に静電容量形成領域９が形成され、コンデンサとして機能する。

第１の電極層１には第１の取り出し電極４が、第２の電極層２には第２の取り出し電極５が接続されている。これらは、前記コンデンサ機能を発揮させるときの接続端子として用いることが出来る。取り出し電極４，５は、図１及び図２の様に第１電子部品１０の積層方向に貫通するように形成しても良く、又は、第１電子部品の片側の表面にのみ現出するように形成しても良く、あるいはそれらの組合せでも良い。

第１電子部品１０には前記取り出し電極４，５の他に、貫通電極６が形成されている。貫通電極６を介することにより、本発明の第１電子部品１０の上下に配置された本発明の第１電子部品とは別の第２電子部品間の電気的接続はあたかも本発明の第１電子部品が存在しないが如くそのまま確保される。

電極層１，２を形成する材料としては、アルミ、銅、金などの金属や金属化合物を用いることが出来る。また、誘電体層３を形成する材料としては、アクリル樹脂、エポキシ樹脂、ビニル樹脂をはじめとする樹脂材料や、バリウムチタン酸化物系セラミックやストロンチウムチタン酸化物系セラミックなどのセラミック材料、あるいは酸化チタン、酸化アルミ、酸化ケイ素等の金属酸化物や半金属酸化物を用いることが出来る。また、取り出し電極４，５及び貫通電極６としては、金、銀、アルミ、銅やはんだ材料などの金属の他、導電性ペーストや導電性高分子を用いることが出来る。

電極層１，２の形成は、真空蒸着法、スパッタ法、メッキ法等によって行うことが出来る。また、電極層１，２をストライプ状に形成する手段としてはパターニング形状の固体マスクを用いる方法やオイル等の蒸発性マスクを用いる方法、レーザーエッチングを行う方法などを適宜用いることが出来る。オイルマスキング材料としては炭化水素系のオイルや鉱物オイル、フッ素系オイルを初めとする各種オイル等を用いることが出来る。

誘電体層３の形成は、樹脂系材料であれば、ヒータ加熱により気化して、又は超音波若しくはスプレーにより霧化して堆積する方法、セラミック材料や金属系材料であれば、スパッタ、蒸着等の方法を用いることができる。

取り出し電極４、５や貫通電極６を形成するために誘電体層３に穴状の開口を形成するには、誘電体層を形成後にレーザーエッチングにより所定箇所の誘電体を除去する方法や、予めオイル等の蒸発性マスクを付与した後誘電体層を形成する方法等を用いることができる。点状の蒸発性マスクを付与するためには、マスキング材料の微小滴を微細孔から飛び出させるインクジェット方式により付与する方法が特に有効である。

オイルマスクを付与する場合、使用できるオイルとしては、炭化水素系オイル、鉱物オイル、フッ素系オイル等が挙げられる。

尚、蒸発性マスクを用いる場合、各層の成膜後に余剰なマスキング材料が残った場合、必要に応じて遠赤外線ヒーター、電子線、紫外線ランプ照射、プラズマ照射等を用いて除去することが出来る。

図３は、図１及び図２に示した第１電子部品を製造するための製造工程の一例の一部を説明するための装置の概略斜視図である。

支持体は、装置の右側に設けられた支持体搬入室１１から搬入されて、所定の工程を経て左側に設けられた支持体取り出し口２２から取り出される。仕切弁１２ａと仕切弁１２ｂとの間は工程ごとに区分された複数の部屋から構成され、これらは所定の真空度に維持された真空槽内に形成される。支持体は装置の略中央に設けられた搬送系２１により各部屋を順に移動し、所定の処理が施される。支持体としては、例えばシート状又は板状の、樹脂、セラミックス、又は金属等からなる基材を用いることができ、この上に誘電体薄膜及び金属薄膜が積層される。

支持体搬入室１１に搬入された支持体は、仕切弁１２ａが開かれて、真空槽内に搬入される。最初に、支持体の表面に下部絶縁体成膜源１３により下部絶縁体膜の成膜がなされる。このとき、貫通電極及び取り出し電極を形成する位置にパターニングマスクを付与して又はレーザー光照射により開口（穴）を形成しても良い。続いて金属薄膜成膜源１４とパターニングマスクの組合せにより、第一のパターニング金属薄膜（第１の電極層）が形成される。次に誘電体薄膜成膜源１５により、第一の誘電体薄膜（誘電体層）が形成される。第一の誘電体薄膜の形成後、レーザー加工機１６によって、取り出し電極および貫通電極を形成する位置の誘電体薄膜が除去される。続いて金属薄膜成膜源１７とパターニングマスクの組合せにより、第二のパターニング金属薄膜（第２の電極層）が形成される。次に誘電体薄膜成膜源１８により、第二の誘電体薄膜（誘電体層）が形成される。第二の誘電体薄膜の形成後も、レーザー加工機１９によって、取り出し電極および貫通電極を形成する位置の誘電体薄膜が除去される。しかるのちに再び金属薄膜成膜源１４、誘電体薄膜成膜源１５、レーザー加工機１６、金属薄膜成膜源１７、誘電体薄膜成膜源１８、レーザー加工機１９に順次送られ、所定回数だけこれらの作業が繰り返される。所定回数の成膜を行った後、上部絶縁体成膜源２０により上部絶縁体膜の成膜がなされる。このとき、貫通電極及び取り出し電極を形成する位置にパターニングマスクを付与して又はレーザー光照射により開口（穴）を形成しても良い。その後、仕切弁１２ｂが開かれ、支持体取り出し口２２から取り出される。

貫通電極は貫通電極の位置に形成された貫通穴に導電性ペーストを塗り込んだ後にペーストを固めることにより形成される。

同様に、上部絶縁体膜及び／又は下部絶縁体膜の取り出し電極の位置に形成された開口に露出した金属薄膜と接続するように、開口に導電性ペーストを塗り込んで取り出し電極が積層体表面と同平面若しくは若干の突起となるようにしても良い。

その後、積層体を適当な工程段階で必要に応じて所定の大きさに切断加工される。

形成された本発明の第１電子部品１０は、例えば図４に模式的に示した様に、半導体チップ２７を搭載したキャリア２８と配線基板３０との間に配置されて使用される。キャリア２８の下面の信号端子２９ａは必要に応じて本発明の第１電子部品１０の貫通電極６を介して配線基板３０上に形成された配線パターン３１と接続される。またキャリア２８の下面のある電源端子２９ｂは貫通電極６を介して配線基板３０に接続され、さらに第１の取り出し電極４に接続される。また、キャリア２８の下面の別の電源端子２９ｂは貫通電極６を介して配線基板３０に接続され、さらに第２の取り出し電極５に接続される。貫通電極６と取り出し電極４，５との接続は図４のように配線基板３０の表面の配線パターン３１による方法であっても良いし、配線基板３０内部での接続等、その他の方法であっても良い。

第１の取り出し電極４と接続された第１の電極層１と、第２の取り出し電極５と接続された第２の電極層２とは誘電体層を挟んで絶縁されているので、例えば第１の取り出し電極４と接続された電源端子がＶｃｃ端子、第２の取り出し電極５と接続された電源端子がＧＮＤ端子とすれば、第１の取り出し電極４と第２の取り出し電極５の間に形成されたコンデンサは、実装面積をほとんど増やすことなく、かつ半導体チップに近い位置で電源用のパスコンデンサとして機能するので高周波駆動や実装面積低減の点等で好ましい。

［実施例１］
金属薄膜材料としてアルミニウム、誘電体材料として酸化アルミニウム、導電性ペーストとして銀系ペースト、インクジェット方式で付与するオイルマスキング材料としてフッ素系オイルを用い、１７ｍｍ角の面積内に０．８ｍｍピッチの格子点に直径０．２５ｍｍの貫通電極を４８４個形成し、かつ貫通電極間の０．８ｍｍピッチの格子点に電極層１及び電極層２の取り出し電極４，５を直径０．２５ｍｍで各々４６２個形成した。電極層１と電極層２は共に０．６５ｍｍ幅の多条ストライプとし、電極層の厚さ３０ｎｍ、誘電体層の厚さ０．５ミクロン、誘電体層が８０層となるような繰り返し積層を行った。積層体の上下には各４ミクロンの絶縁体層を積層体の強度向上の目的で形成した。簡単のため上下の絶縁体層は誘電体層と同じ材料で構成した。下部絶縁体層には貫通電極や取り出し電極を形成するためにマスキングで穴加工を施した。上部絶縁体層にも貫通電極を形成するためにマスキングで穴加工を施した。穴加工を施した貫通電極の位置及び取り出し電極の位置に発生した凹部（開口部）には導電性ペーストを塗り込んで固めた。

その結果、総容量で１μＦ、ｔａｎδ１．２％のコンデンサが厚さ約５０ミクロンの積層体内部に形成できていることがＬＣＲメーターで確認できた。なお、導電性ペーストのかわりにはんだ材料の細線を用いた場合にも同様の結果が得られた。

（実施の形態２）
図５は本発明の実施の形態２に係る第１電子部品１０の別の一例を示す模式的平面図である。また、図６は図５に示した第１電子部品の一部分の内部構造を示す斜視図である。

略同一平面上に複数本のストライプ形状に形成された第１の電極層１と、略同一平面上に複数本のストライプ形状に形成された第２の電極層２とが、誘電体層３を挟んで積層されている。各電極層１，２のストライプ方向を交差させることにより、各交差部に静電容量形成領域９が形成され、コンデンサとして機能する。

第１電子部品１０の外周面に外部電極７，８が形成されている。第１の外部電極７は第１の電極層１と、また第２の外部電極８は第２の電極層２とそれぞれ電気的に接続されており、これらは前記コンデンサ機能を発揮させるときの接続端子として用いることが出来る。外部電極７，８は、図５の様に第１電子部品の対向する両側面に形成しても良く、又は、対向する側面の片面側のみに形成しても良く、又はこれらの組み合わせであっても良い。また、外部電極７，８は、図６のように第１電子部品１０の積層方向の両表面（上面及び下面）に達するように形成しても良く、又は、第１電子部品の片側にのみ現出するように形成しても良く、あるいはそれらの組合せでも良い。また、一つの外部電極７（又は８）に複数の条の電極層１（又は２）が接続されていても良い。これにより、形成されるコンデンサの容量を変化させることができる。

第１電子部品１０には前記外部電極７，８の他に、貫通電極６が形成されている。貫通電極６を介することにより、本発明の第１電子部品１０の上下に配置された本発明の第１電子部品とは別の第２電子部品間の電気的接続はあたかも本発明の第１電子部品が存在しないが如くそのまま確保される。

電極層１，２を形成する材料としては、アルミ、銅、金などの金属や金属化合物を用いることが出来る。また、誘電体層３を形成する材料としては、アクリル樹脂、エポキシ樹脂、ビニル樹脂をはじめとする樹脂材料や、バリウムチタン酸化物系セラミックやストロンチウムチタン酸化物系セラミックなどのセラミック材料、あるいは酸化チタン、酸化アルミ、酸化ケイ素と等の金属酸化物や半金属酸化物を用いることが出来る。また、外部電極７，８及び貫通電極６としては、金、銀、アルミ、銅やはんだ材料などの金属の他、導電性ペーストや導電性高分子を用いることが出来る。

電極層１，２の形成は、真空蒸着法、スパッタ法、メッキ法等によって行うことが出来る。また、電極層１，２をストライプ状に形成する手段としてはパターニング形状の固体マスクを用いる方法やオイル等の蒸発性マスクを用いる方法、レーザーエッチングを行う方法などを適宜用いることが出来る。オイルマスキング材料としては炭化水素系のオイルや鉱物オイル、フッ素系オイルを初めとする各種オイル等を用いることが出来る。

誘電体層３の形成は、樹脂系材料であれば、ヒータ加熱により気化して、又は超音波若しくはスプレーにより霧化して堆積する方法、セラミック材料や金属系材料であれば、スパッタ、蒸着等の方法を用いることができる。

外部電極７，８を形成するためには、溶射、メッキ、導電性ペーストの塗布等の方法を用いることができる。

貫通電極６を形成するために誘電体層３に穴状の開口を形成するには、誘電体層を形成後にレーザーエッチングにより所定箇所の誘電体を除去する方法や、予めオイル等の蒸発性マスクを付与した後誘電体層を形成する方法等を用いることができる。点状の蒸発性マスクを付与するためには、マスキング材料の微小滴を微細孔から飛び出させるインクジェット方式により付与することが特に有効である。

オイルマスクを付与する場合、使用できるオイルとしては、炭化水素系オイル、鉱物オイル、フッ素系オイル等が挙げられる。

尚、蒸発性マスクを用いる場合、各層の成膜後に余剰なマスキング材料が残った場合、必要に応じて遠赤外線ヒーター、電子線、紫外線ランプ照射、プラズマ照射等を用いて除去することが出来る。

図７は、図５及び図６に示した第１電子部品を製造するための製造装置の一例の一部を示した概略断面図である。

真空槽２４内は工程ごとに区分された複数の部屋から構成され、金属薄膜成膜源１４，１７の部屋には真空ポンプ等からなる排気系２５が接続されている。真空槽内の各部屋は所定の真空度に維持される。真空槽２４の略中央部には搬送系として矢印方向に回転移動する支持体（図７ではキャン２３）が配置される。

まず、キャン２３上に絶縁体成膜源（図７では誘電体薄膜成膜源１５または１８）により下部絶縁体膜の成膜が成される。成膜後、レーザー加工機１６又は１９によって貫通電極の位置の絶縁体膜を除去して開口（穴）を形成しても良い。また、このとき金属薄膜成膜源１４，１７のシャッター２６は閉じている。続いてシャッター２６を開き金属薄膜成膜源１４とパターニングマスクの組合せにより第一のパターニング金属薄膜（第１の電極層）が形成される。次に誘電体薄膜成膜源１５により、第一の誘電体薄膜（誘電体層）が形成される。第一の誘電体薄膜の形成後、レーザー加工機１６によって、貫通電極の位置の誘電体薄膜が除去される。続いて金属薄膜成膜源１７とパターニングマスクの組合せにより第二のパターニング金属薄膜（第２の電極層）が形成される。次に誘電体薄膜成膜源１８により、第二の誘電体薄膜（誘電体層）が形成される。第二の誘電体薄膜の形成後も、レーザー加工機１９によって、貫通電極の位置の誘電体薄膜が除去される。しかるのちに再び金属薄膜成膜源１４、誘電体薄膜成膜源１５、レーザー加工機１６、金属薄膜成膜源１７、誘電体薄膜成膜源１８、レーザー加工機１９に順次送られ、所定回数だけこれらの作業が繰り返される。所定回数の成膜を行った後、シャッター２６を閉じ、絶縁体成膜源（図７では誘電体薄膜成膜源１５または１８）により上部絶縁体膜の成膜が成される。成膜後、レーザー加工機１６又は１９によって貫通電極の位置の絶縁体膜を除去して開口（穴）を形成しても良い。

貫通電極は貫通電極の位置に形成された貫通穴に導電性ペーストを塗り込んだ後にペーストを固めることにより形成される。

その後、積層体を適当な工程段階で必要に応じて所定の大きさに切断加工される。

所定の大きさに切断された積層体の端面には溶射やペースト塗布等の方法によって外部電極が形成される。

なお、外部電極形成時にはマスク、レジストなどを用いて外部電極に分割接続されるストライプ電極の条数を調整することが出来る。

形成された本発明の第１電子部品１０は、例えば図８に模式的に示した様に、半導体チップ２７を搭載したキャリア２８と配線基板３０との間に配置されて使用される。キャリア２８の下面の信号端子２９ａは必要に応じて本発明の第１電子部品１０の貫通電極６を介して配線基板３０上に形成された配線パターン３１と接続される。またキャリア２８の下面のある電源端子２９ｂは貫通電極６を介して配線基板３０に接続され、さらに第１の外部電極７に接続される。また、キャリア２８の下面の別の電源端子２９ｂは貫通電極６を介して配線基板３０に接続され、さらに第２の外部電極８に接続される。貫通電極６と外部電極７，８との接続は図８のように配線基板３０の表面の配線パターン３１による方法であっても良いし、配線基板３０内部での接続又は本発明の第１電子部品の上表面での接続等、その他の方法であっても良い。外部電極７，８と配線基板３０との接続ははんだ付け３２、又はその他の方法を用いることが出来る。

第１の外部電極７と接続された第１の電極層１と、第２の外部電極８と接続された第２の電極層２とは誘電体層を挟んで絶縁されているので、例えば第１の外部電極７に接続された電源端子がＶｃｃ端子、第２の外部電極８に接続された電源端子がＧＮＤ端子とすれば、第１の外部電極７と第２の外部電極８の間に形成されたコンデンサは、実装面積をほとんど増やすことなくかつ半導体チップに近い位置で電源用のパスコンデンサとして機能するので高周波駆動や実装面積低減の点で好ましい。

［実施例２］
金属薄膜材料としてアルミニウム、誘電体材料としてアクリレート、導電性ペーストとして銀系ペースト、レーザーとして出力１０Ｗの炭酸ガスレーザーを用い、１７ｍｍ角の面積内に０．８ｍｍピッチの格子点に直径０．２５ｍｍの貫通電極を４８４個形成した。電極層１と電極層２は共に０．８ｍｍ幅の多条ストライプとし、電極層の厚さ３０ｎｍ、誘電体層の厚さ０．２５ミクロン、誘電体層が１４０層となるような繰り返し積層を行った。積層体の上下には各５ミクロンの絶縁体層を積層体の強度向上の目的で形成した。簡単のため上下の絶縁体層は誘電体層と同じ材料で構成した。上部絶縁体層及び下部絶縁体層には貫通電極を形成するためのレーザー加工を施した。その後、積層体に切断加工を施し切断面に溶射によりしんちゅう層を２０μｍの厚さに形成し、続いて半田めっき層を６０μｍ形成して外部電極とした。穴加工を施した貫通電極の位置に発生した凹部（開口部）には導電性ペーストを塗り込んで固めた。

その結果、総容量で１μＦ、ｔａｎδ０．８％のコンデンサが厚さ約５０ミクロンの積層体内部に形成できていることがＬＣＲメーターで確認できた。

（実施の形態３）
図９は本発明の実施の形態３に係る第１電子部品１０の一例を示す模式的平面図である。また、図１０は図９に示した第１電子部品の一部分の内部構造を示す斜視図である。

略同一平面上に所定のパターンで形成された複数の第１の電極層１と、略同一平面上に所定のパターンで形成された複数の第２の電極層２とが、誘電体層３を挟んで積層されている。各第１の電極層１と各第２の電極層２とを少なくとも一部が重なり合うように（対向するように）形成することにより、各重なり部分（対向部分）に静電容量形成領域９が
形成され、コンデンサとして機能する。各重なり部分（静電容量形成領域９）の大きさを変更することにより静電容量を変化させることができる。

第１の電極層１には第１の取り出し電極４が、第２の電極層２には第２の取り出し電極５が接続されている。これらは、前記コンデンサ機能を発揮させるときの接続端子として用いることが出来る。取り出し電極４，５は、図９及び図１０の様に第１電子部品１０の積層方向に貫通するように形成しても良く、又は、第１電子部品の片側の表面にのみ現出するように形成しても良く、あるいはそれらの組合せでも良い。

第１電子部品１０には前記取り出し電極４，５の他に、貫通電極６が形成されている。貫通電極６を介することにより、本発明の第１電子部品１０の上下に配置された本発明の第１電子部品とは別の第２電子部品間の電気的接続はあたかも本発明の第１電子部品が存在しないが如くそのまま確保される。

電極層１，２を形成する材料としては、アルミ、銅、金などの金属や金属化合物を用いることが出来る。また、誘電体層３を形成する材料としては、アクリル樹脂、エポキシ樹脂、ビニル樹脂をはじめとする樹脂材料や、バリウムチタン酸化物系セラミックやストロンチウムチタン酸化物系セラミックなどのセラミック材料、あるいは酸化チタン、酸化アルミ、酸化ケイ素等の金属酸化物や半金属酸化物を用いることが出来る。また、取り出し電極４，５及び貫通電極６としては、金、銀、アルミ、銅やはんだ材料などの金属の他、導電性ペーストや導電性高分子を用いることが出来る。

電極層１，２の形成は、真空蒸着法、スパッタ法、メッキ法等によって行うことが出来る。また、電極層１，２を多角形形状等の所定のパターン（形状）に形成する手段としてはパターニング形状の固体マスクを用いる方法やオイル等の蒸発性マスクを用いる方法、レーザーエッチングを行う方法などを適宜用いることが出来る。オイルマスキング材料としては炭化水素系のオイルや鉱物オイル、フッ素系オイルを初めとする各種オイル等を用いることが出来る。

誘電体層３の形成は、樹脂系材料であれば、ヒータ加熱により気化して、又は超音波若しくはスプレーにより霧化して堆積する方法、セラミック材料や金属系材料であれば、スパッタ、蒸着等の方法を用いることができる。

取り出し電極４、５や貫通電極６を形成するために誘電体層３に穴状の開口を形成するには、誘電体層を形成後にレーザーエッチングにより所定箇所の誘電体を除去する方法や、予めオイル等の蒸発性マスクを付与した後誘電体層を形成する方法等を用いることができる。点状や線状の蒸発性マスクを付与するためには、マスキング材料の微小滴を微細孔から飛び出させるインクジェット方式により付与する方法も有効である。

オイルマスクを付与する場合、使用できるオイルとしては、炭化水素系オイル、鉱物オイル、フッ素系オイル等が挙げられる。

尚、蒸発性マスクを用いる場合、各層の成膜後に余剰なマスキング材料が残った場合、必要に応じて遠赤外線ヒーター、電子線、紫外線ランプ照射、プラズマ照射等を用いて除去することが出来る。

本実施の形態の第１電子部品の具体的な製造方法は、例えば実施の形態１又は２で示した装置を用いて同様に製造できる。

形成された本発明の第１電子部品１０は、例えば図１１に模式的に示した様に、半導体チップ２７を搭載したキャリア２８と配線基板３０との間に配置されて使用される。キャリア２８の下面の信号端子２９ａは必要に応じて本発明の第１電子部品１０の貫通電極６を介して配線基板３０上に形成された配線パターン３１と接続される。またキャリア２８の下面のある電源端子２９ｂは貫通電極６を介して配線基板３０に接続され、さらに第１の取り出し電極４に接続される。また、キャリア２８の下面の別の電源端子２９ｂは貫通電極６を介して配線基板３０に接続され、さらに第２の取り出し電極５に接続される。貫通電極６と取り出し電極４，５との接続は図１１のように配線基板３０の表面の配線パターン３１による方法であっても良いし、配線基板３０内部での接続等、その他の方法であっても良い。あるいはキャリア２８の下面の電源端子２９ｂをキャリア下面で取り出し電極４，５に接続しておき、配線基板３０の表面で本発明の第１電子部品１０と配線基板３０とを接続しても良い。図中９は第１の金属薄膜と第２の金属薄膜との重なり部分で形成される静電容量形成領域である。

第１の取り出し電極４と接続された第１の電極層１と、第２の取り出し電極５と接続された第２の電極層２とは誘電体層を挟んで絶縁されているので、例えば第１の取り出し電極４と接続されたある電源端子がＶｃｃ端子、第２の取り出し電極５と接続された別の電源端子がＧＮＤ端子とすれば、第１の取り出し電極４と第２の取り出し電極５の間に形成されたコンデンサは、実装面積をほとんど増やすことなく、かつ半導体チップに近い位置で電源用のパスコンデンサとして機能するので高周波駆動や実装面積低減の点で好ましい。

［実施例３］
金属薄膜材料としてアルミニウム、誘電体材料として酸化アルミニウム、導電性ペーストとして銀系ペーストを用いた。電極層を形成する際には窓形状の穴の空いた固体マスクを用い、誘電体層を形成する際にはインクジェット方式で付与するオイルマスキング材料としてフッ素系オイルを用い、１５ｍｍ角の面積内に０．７ｍｍピッチで直径０．３ｍｍの貫通電極を一列２０個×１０列の総計２００個を形成し、かつ貫通電極列の間に１〜２ｍｍ幅の矩形の電極層１と電極層２を種々の長さで形成し、両電極層の重なり部分の面積の異なるコンデンサとなるようにした。取り出し電極は０．２５ｍｍ×１ｍｍの穴形状部に導電性ペーストを充填して各々のコンデンサに２個ずつ形成した。電極層の厚さ３０ｎｍ、誘電体層の厚さ０．３ミクロン、誘電体層が１３０層となるような繰り返し積層を行った。積層体の上下には各８ミクロンの絶縁体層を積層体の強度向上の目的で形成した。簡単のため上下の絶縁体層は誘電体層と同じ材料で構成した。下部絶縁体層には貫通電極や取り出し電極を形成するためにマスキングで穴加工を施した。上部絶縁体層にも貫通電極を形成するためにマスキングで穴加工を施した。穴加工を施した貫通電極の位置及び取り出し電極の位置に発生した凹部（開口部）には導電性ペーストを塗り込んで固めた。

その結果、容量が０．０４７μＦ×４個、０．０６８μＦ×２個、０．１μＦ×２個、０．４７μＦ×１個の計９個コンデンサが、ｔａｎδ１．２％で厚さ約６０ミクロンの積層体内部に形成できていることがＬＣＲメーターで確認できた。

本発明の電極層を形成する材料としては、上記の実施の形態１〜３及び実施例１〜３に限られず、アルミ、銅、金などの金属や金属化合物を用いることが出来る。また、誘電体層を形成する材料としては、アクリル樹脂、エポキシ樹脂、ビニル樹脂をはじめとする樹脂材料や、バリウムチタン酸化物系セラミックやストロンチウムチタン酸化物系セラミックなどのセラミック材料、あるいは酸化チタン、酸化アルミ、酸化ケイ素と等の金属酸化物や半金属酸化物を用いることが出来る。また、貫通電極としては、導電性ペーストの他、金、銀、アルミ、銅やはんだ材料などの金属や導電性高分子を用いることが出来る。また、取り出し電極及び外部電極としては、導電性ペーストの他、真鍮、亜鉛、はんだ材料、金、銀、銅などの金属や導電性高分子などを単独で、あるいは例えば真鍮層を形成後導電性ペースト層を形成するなどして適宜組み合わせて用いることが出来る。

また、実施の形態１〜３の説明図において、静電容量形成領域を形成するための電極層の配置は、積層方向上方から見たときに電極層が互いに直交する等して矩形の静電容量形成領域が形成されるように構成しているが、静電容量形成領域は必ずしも矩形状である必要はない。例えば、ストライプ状の電極層を斜めに交差させるなどして、交差部分に形成される静電容量形成領域の形状を平行四辺形等の別の形状とすることも可能である。

また、取り出し電極や貫通電極の形状は、図面で模式的に示した形状のみに限定されるものではなく、それ以外の形状に変更することも可能である。

また、同一の第１電子部品内に、実施の形態１〜３に示した構造が混在していても良い。例えば、実施の形態１，２に示したストライプ状の電極層を形成し、一部の電極層には実施の形態１に示した取り出し電極を接続し、他の電極層には実施の形態２に示した外部電極を接続しても良い。あるいは、実施の形態１，２に示したストライプ状の電極層と実施の形態３に示した所定パターンの電極層とを形成し、一部の電極層には実施の形態１又は３に示した取り出し電極を接続し、他の電極層には実施の形態２に示した外部電極を接続しても良い。

また、貫通電極や取り出し電極を形成するための誘電体層の開口（穴）は、誘電体層を積層するたびにレーザエッチングや蒸発性オイルを付与して形成したが、例えば積層途中ではこのような方法を採らず、積層後に所定箇所にレーザー光を照射するなどして開口（穴）を形成しても良い。即ち、いずれの電極層とも接触しないように積層方向に貫通穴を形成し、該貫通穴に導電性材料を充填することにより、貫通電極を形成することができる。また、所望する電極層にのみ接触するように、所定深さの穴（あるいは貫通穴）を形成し、該穴の内周壁（及び穴の底部）に露出した電極層と接触するように導電性材料を充填することにより、所望する電極層が電気的に接続された取り出し電極を形成することができる。

また、本発明の第１電子部品は、コンデンサ機能を有するものを例に説明したが、コンデンサ機能の他に、またはコンデンサ機能とともに、他の機能（例えば、コイル、ノイズフィルタ、積層回路基板等）を有するものであっても良い。

本発明の実施の形態１に係る第１電子部品の一例を示す模式的平面図である。 図１に示した第１電子部品の一部分の内部構造を示す斜視図である。 図１に示した第１電子部品を製造するための製造工程の一部を説明するための装置の概略斜視図である。 図１に示した第１電子部品の使用例を示した模式図である。 本発明の実施の形態２に係る第１電子部品の一例を示す模式的平面図である。 図５に示した第１電子部品の一部分の内部構造を示す斜視図である。 図５に示した第１電子部品を製造するための製造装置を示した概略断面図である。 図５に示した第１電子部品の使用例を示した模式図である。 本発明の実施の形態３に係る第１電子部品の一例を示す模式的平面図である。 図９に示した第１電子部品の一部分の内部構造を示す斜視図である。 図９に示した第１電子部品の使用例を示した模式図である。

符号の説明

１ 第１の電極層
２ 第２の電極層
３ 誘電体層
４ 第１の取り出し電極
５ 第２の取り出し電極
６ 貫通電極
７ 第１の外部電極
８ 第２の外部電極
９ 静電容量形成領域
１０ 第１電子部品
１１ 支持体搬入室
１２ａ，１２ｂ 仕切弁
１３ 下部絶縁体成膜源
１４ 金属薄膜成膜源
１５ 誘電体薄膜成膜源
１６ レーザー加工機
１７ 金属薄膜成膜源
１８ 誘電体薄膜成膜源
１９ レーザー加工機
２０ 上部絶縁体成膜源
２１ 搬送系
２２ 支持体取り出し口
２３ キャン
２４ 真空槽
２５ 排気系
２６ シャッター
２７ 半導体チップ
２８ キャリア
２９ａ 信号端子
２９ｂ 電源端子
３０ 配線基板
３１ 配線パターン
３２ はんだ

Claims (10)

1. 配線基板上に、第１電子部品及び第２電子部品がこの順に実装された電子部品実装体であって、
   前記第１電子部品は、誘電体を挟んで対向配置された電極層と、前記電極層に接続された取り出し電極又は外部電極と、前記電極層に電気的に接続されずに前記第１電子部品を貫通する、格子点状に配置された貫通電極とを有し、
   前記貫通電極は前記配線基板と前記第２電子部品とを電気的に接続しており、
   前記誘電体とこれを挟んで対向配置された前記電極層とがコンデンサとして機能することを特徴とする電子部品実装体。
2. 前記取り出し電極は、前記第１電子部品の片側の表面にのみ現出している請求項１に記載の電子部品実装体。
3. 前記電極層は、前記貫通電極の間に配置された第１の電極層及び第２の電極層とからなり、前記第１の電極層と前記第２の電極層は、前記誘電体を挟んで格子状に交差して配置されている請求項１に記載の電子部品実装体。
4. 前記電極層は、所定の大きさの対向部分を有するように前記誘電体を挟んで配置された第１の電極層及び第２の電極層とからなる請求項１に記載の電子部品実装体。
5. 前記取り出し電極は、前記貫通電極の一方の端部と同一面上に形成されている請求項１に記載の電子部品実装体。
6. 前記外部電極は、前記貫通電極と異なる面上に形成されている請求項１に記載の電子部品実装体。
7. 前記第１の電極層と前記第２の電極層との間で、複数の静電容量形成領域が形成されている請求項３又は４に記載の電子部品実装体。
8. それぞれの静電容量形成領域を形成する第１の電極層と第２の電極層に接続された取り出し電極又は外部電極は、相互に絶縁されている請求項７に記載の電子部品実装体。
9. 静電容量が異なる静電容量形成領域が形成されている請求項７又は８に記載の電子部品実装体。
10. 前記第２電子部品が半導体チップを含む請求項１に記載の電子部品実装体。

Images