JP3792964B2 - 車両用ブレーキチョッパ回路 - Google Patents
車両用ブレーキチョッパ回路 Download PDFInfo
- Publication number
- JP3792964B2 JP3792964B2 JP31293999A JP31293999A JP3792964B2 JP 3792964 B2 JP3792964 B2 JP 3792964B2 JP 31293999 A JP31293999 A JP 31293999A JP 31293999 A JP31293999 A JP 31293999A JP 3792964 B2 JP3792964 B2 JP 3792964B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- chopper circuit
- brake chopper
- common
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Electric Propulsion And Braking For Vehicles (AREA)
Description
【発明の属する技術分野】
本発明は、車両用ブレーキチョッパ回路に関する。
【0002】
【従来の技術】
従来の車両制御システムを図12に示している。この従来の車両制御システムにおいて、Kpは架線、Pはこの架線から電力を取り込むためのパンタグラフ、HBは高速度遮断器、LSはサージ電流を抑制する直流平滑リアクトル、Fcは直流平滑コンデンサ、OVTはブレーキチョッパ回路である。このブレーキチョッパ回路OVTは、放電抵抗Reとスイッチング素子Soから構成されている。SYは架線電流をアースする車輪、Raはレール、INVは三相PWMインバータ、MはこのPWMインバータINVにより駆動される車両駆動用の誘導電動機である。そしてPは直流プラスライン、Nは直流マイナスラインを示している。さらに、101はブレーキチョッパ回路OVTに対する制御装置(O-CONT)であり、102はPWMインバータINVに対する制御装置(V-CONT)である。
【0003】
PWMインバータINVは、直流電圧Vpnを電圧源とし、誘導電動機Mに可変周波数、可変電圧の交流電力を供給して車両を駆動する。一方、ブレーキチョッパ回路OVTは、直流電圧Vpnが保護電圧レベルまで急上昇した場合に、スイッチング素子Soをターンオンして放電抵抗Reを介してコンデンサFcの電荷を放電し、直流電圧Vpnを0Vまで下げる動作をする。また、誘導電動機Mの回生エネルギによって直流電圧Vpnが上昇する場合、スイッチング素子Soをチョッパ動作させ、電圧Vpnが常時一定になるように動作する。
【0004】
【発明が解決しようとする課題】
ところが、このような従来の車両制御システムでは、近年、誘導電動機を含む主回路が高速輸送に伴って大容量化が進むにしたがい、次のような問題点が発生している。すなわち、誘導電動機Mの回生エネルギも大きくなり、ブレーキチョッパ回路OVTのスイッチング素子を並列接続で使用するようになってきている。その結果、スイッチング素子Soの電気特性に個体差がある場合、スイッチング素子電流にアンバランスが発生し、最悪の場合には素子破壊をもたらすことがある。これを防止するためには、並列素子の電気特性を厳密に合わせる(ペアリングする)必要性がある。
【0005】
図13はスイッチング素子So1,So2を2回路、並列構成した従来のブレーキチョッパ回路OVTを示している。この回路において、So1,So2の素子特性が同じであれば、電流関係は、
【数1】
となり、スイッチング素子So1,So2を流れる電流IS1,IS2は等しい。しかしながら、通常、スイッチング素子のコレクタC−エミッタE間には、導通状態で電圧効果Vce(sut)が発生する。この電圧Vce(sut)は素子によって異なる値を持ち、厳密に一致させることは困難である。
【0006】
図14は電圧降下値Vce(sut)と素子電流Iceとの関係例を示している。ここでは、スイッチング素子So1,So2の特性を例にしている。図13に示したように、スイッチング素子So1,So2は並列接続しているので、スイッチング素子それぞれの電圧降下値は等しくVonである。図14に示すように、同じVonとなる素子電流Iceは、素子の特性差により異なった電流値Is1,Is2となり、素子電流にアンバランスが発生するのである。
【0007】
本発明はこのような従来の問題点に鑑みてなされたもので、素子電流のアンバランスに影響を受けない車両用ブレーキチョッパ回路を提供することを目的とする。
【0008】
本発明はまた、複数に分割したチョッパ回路それぞれに切換えスイッチを設け、いずれかのスイッチング素子が破壊されてもそれを含む回路を切り離し、健全な回路だけで車両の運行を可能にする車両用ブレーキチョッパ回路を提供することを目的とする。
【0009】
【課題を解決するための手段】
請求項1の発明の車両用ブレーキチョッパ回路は、直流プラスラインと直流マイナスラインとの間に、直流平滑コンデンサの荷電を放電消費するための放電抵抗と前記両ライン間の直流電圧が過電圧になった時にスイッチング動作するスイッチング素子とを直列に接続した回路を複数並列に接続し、過電圧保護動作及び直流電圧制御を行うようにし、前記複数の放電抵抗それぞれには、その全体で前記過電圧保護動作時に前記直流平滑コンデンサの荷電を放電消費するのに十分な容量を持たせたことを特徴とするものである。
【0010】
請求項1の発明の車両用ブレーキチョッパ回路では、スイッチング素子の個体差があってもそれぞれのスイッチング素子にそれに直列に接続されている放電抵抗の抵抗値により決定される電流が流れる。したがって、スイッチング素子に個体差があっても問題がなく、煩雑な素子選別の要求が緩和され、簡単にブレーキチョッパ容量増加が可能である。
【0011】
請求項2の発明は、請求項1の車両用ブレーキチョッパ回路において、前記複数並列に設けた回路それぞれに属する放電抵抗を一体化したものであり、放電抵抗の小型化、抵抗特性の均一化が図れて、各スイッチング素子の電流分担を良好にできる。
【0012】
請求項3の発明は、請求項1の車両用ブレーキチョッパ回路において、前記複数並列に設けた回路それぞれの放電抵抗とスイッチング素子との接続点それぞれにダイオードのアノードを接続し、前記ダイオードのカソードを前記放電抵抗の前記接続点とは反対側の端点に接続して当該ダイオードをフライホイールダイオードとし、前記ダイオードのカソードと前記スイッチング素子の前記接続点とは反対側の端点との間にコンデンサを接続して当該ダイオードと当該コンデンサとでスナバ回路を構成したものである。
【0013】
請求項4の発明は、請求項1の車両用ブレーキチョッパ回路において、前記複数並列に設けた回路それぞれにおける放電抵抗とスイッチング素子との接続点それぞれに複数のダイオードそれぞれのアノードを接続し、前記複数のダイオードのカソードそれぞれを別の共通の抵抗を介して前記放電抵抗それぞれの前記接続点とは反対側の端点に接続し、前記複数のダイオードのカソードそれぞれの接続点を共通のコンデンサを介して前記スイッチング素子それぞれの前記接続点とは反対側の端点に接続して当該ダイオードそれぞれと当該共通のコンデンサとで複数のスナバ回路それぞれを構成したものである。
【0014】
請求項5の発明は、請求項4の車両用ブレーキチョッパ回路において、前記複数並列に設けた回路の数をnとし、前記別の共通の抵抗の抵抗値をRsとし、前記複数の放電抵抗それぞれの抵抗値をReとしたとき、前記別の共通の抵抗の抵抗値Rsを、Rs=Re/(2×n)に設定したものである。
【0015】
請求項3〜5の発明の車両用ブレーキチョッパ回路では、同じダイオードを各スイッチング素子のフライホイールダイオード、スナバ回路のダイオードとして利用することができ、回路構成の簡素化が図れ、また各スイッチング素子がオン/オフしたときに発生する過電圧を合理的な回路で抑制することができる。
【0016】
請求項6の発明は、請求項1の車両用ブレーキチョッパ回路において、前記複数並列に設けた回路それぞれにおける放電抵抗とスイッチング素子との接続点それぞれに当該スイッチング素子のスナバ抵抗それぞれの一端を接続し、当該スナバ抵抗それぞれの他端を共通にして、共通のスナバコンデンサの一端に接続し、当該共通のスナバコンデンサの他端を前記スイッチング素子それぞれの前記接続点とは反対側の端点に接続してスイッチング素子それぞれに対するスナバ回路を構成したものであり、複数のスイッチング素子に対するスナバ回路の抵抗とコンデンサとを共通化することにより回路構成の簡素化が図れ、また各スイッチング素子がオン/オフしたときに発生する過電圧を合理的な回路で抑制することができる。
【0017】
請求項7の発明は、直流プラスラインと直流マイナスラインとの間に直流平滑コンデンサと並列に挿入される車両用ブレーキチョッパ回路であって、前記直流プラスラインに主放電抵抗の一端を接続し、当該主放電抵抗の他端に、複数に分割された複数の副放電抵抗の一端それぞれを並列に接続し、前記複数の副放電抵抗の他端それぞれに複数のスイッチング素子の一端それぞれを直列に接続し、前記複数のスイッチング素子の他端それぞれを前記直流マイナスラインに並列に接続し、過電圧保護動作及び直流電圧制御を行うようにし、前記主放電抵抗及び複数の副放電抵抗それぞれには、その全体で前記過電圧保護動作時に前記直流平滑コンデンサの荷電を放電消費するのに十分な容量を持たせたことを特徴とするものである。
【0018】
請求項7の発明の車両用ブレーキチョッパ回路では、スイッチング素子の個体差があってもそれぞれのスイッチング素子にそれに直列に接続されている放電抵抗の抵抗値により決定される電流が流れる。したがって、スイッチング素子に個体差があっても問題がなく、煩雑な素子選別の要求が緩和され、簡単にブレーキチョッパ容量増加が可能である。
【0019】
加えて、主放電抵抗に対して複数の副放電抵抗を並列に接続し、各幅放電抵抗にスイッチング素子それぞれを直列に接続する構成により、主放電抵抗に対して各副放電抵抗を十分小さい抵抗値に設定することができ、放電抵抗全体としての小型化が図れる。
【0020】
請求項8の発明は、請求項7の車両用ブレーキチョッパ回路において、前記複数の副放電抵抗とスイッチング素子との接続点それぞれに複数のダイオードそれぞれのアノードを接続し、前記複数のダイオードのカソードそれぞれを共通にして前記直流プラスラインに接続し、前記複数のダイオードのカソードそれぞれの接続点を共通のコンデンサを介して前記直流マイナスラインに接続して当該ダイオードそれぞれと当該共通のコンデンサとで複数のスナバ回路それぞれを構成したものである。
【0021】
請求項9の発明は、請求項7の車両用ブレーキチョッパ回路において、前記複数の放電抵抗とスイッチング素子との接続点それぞれに複数のダイオードそれぞれのアノードを接続し、前記複数のダイオードのカソードそれぞれを別の共通の抵抗を介して前記直流プラスラインに接続し、前記複数のダイオードのカソードそれぞれの接続点を共通のコンデンサを介して前記直流マイナスラインに接続して当該ダイオードそれぞれと当該共通のコンデンサとで複数のスナバ回路それぞれを構成したものである。
【0022】
請求項10の発明は、請求項9の車両用ブレーキチョッパ回路において、前記放電抵抗の分割個数をn個とし、前記別の共通の抵抗の抵抗値をRsとし、前記主放電抵抗の抵抗値をReoとしたときに、前記別の共通の抵抗の抵抗値Rsを、Rs=Reo/2に設定したものである。
【0023】
請求項8〜10の発明の車両用ブレーキチョッパ回路では、同じダイオードを各スイッチング素子のフライホイールダイオード、スナバ回路のダイオードとして利用することができ、回路構成の簡素化が図れ、また各スイッチング素子がオン/オフしたときに発生する過電圧を合理的な回路で抑制することができる。
【0024】
請求項11の発明の車両用ブレーキチョッパ回路は、直流プラスラインと直流マイナスラインとの間に、切換えスイッチと直流平滑コンデンサの荷電を放電消費するための放電抵抗と前記両ライン間の直流電圧が過電圧になった時にスイッチング動作するスイッチング素子とを直列に接続した回路を複数並列に接続し、過電圧保護動作及び直流電圧制御を行うようにし、前記複数の放電抵抗それぞれには、その全体で前記過電圧保護動作時に前記直流平滑コンデンサの荷電を放電消費するのに十分な容量を持たせたことを特徴とするものである。
【0025】
請求項12の発明は、請求項7の車両用ブレーキチョッパ回路において、前記複数の副放電抵抗とスイッチング素子との間それぞれに切換えスイッチを挿入したものである。
【0026】
請求項11又は12の発明の車両用ブレーキチョッパ回路では、通常動作時には各切換えスイッチを閉じて過電圧保護、直流電圧制御の動作を各放電抵抗、スイッチング素子により行う。そしていずれかのスイッチング素子に故障が発生した場合には、その回路の切換えスイッチを開放することによって他から切り離し、他の健全な放電抵抗とスイッチング素子の回路により運転を継続する。
【0027】
請求項13の発明の車両用ブレーキチョッパ回路は、直流プラスラインと直流マイナスラインとの間に、放電抵抗とこれに各一端が共通に接続される2つスイッチング素子とを挿入し、前記2つのスイッチング素子それぞれのオン/オフ位相に位相差を設けたものである。
【0028】
請求項13の発明の車両用ブレーキチョッパ回路では、2つのスイッチング素子それぞれのオンタイミングをずらし、かつオン期間を等しくする制御により各スイッチング素子の損失負担の平衡を保ち、負荷分担を均一化する。
【0029】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づいて詳説する。図1は本発明の車両用ブレーキチョッパ回路OVTの第1の実施の形態の構成を示している。この第1の実施の形態の車両用ブレーキチョッパ回路OVTは、図12に示した一般的な車両制御システムにおける車両用ブレーキチョッパ回路OVTに置き換えられるべきものである(以下のすべての実施の形態についても同様である)。
【0030】
図1に示した車両用ブレーキチョッパ回路において、Re1,Re2,Reiは複数n(nは2以上の整数)に分割された放電抵抗、So1,So2は上記の抵抗Re1,Re2と直列に接続されたスイッチング素子である。ただし、ここではSo1,So2の2個のスイッチング素子を示してあるが、これは上述したn個並列に設置される場合、放電抵抗Reiに対してスイッチング素子Soiが直列に接続されることになる。なお、以下の説明では、説明の簡略化のためにn=2とした場合について説明する。
【0031】
この車両用ブレーキチョッパ回路OVTでは、直流電圧Vpnが保護電圧レベルまで急上昇した場合に、スイッチング素子So1,So2をターンオンして放電抵抗Re1,Re2を介してコンデンサFcの電荷を放電し、直流電圧Vpnを0Vまで下げる動作をする。また、誘導電動機Mの回生エネルギによって直流電圧Vpnが上昇する場合、スイッチング素子So1,So2をチョッパ動作させ、電圧Vpnが常時一定になるように動作する。
【0032】
ここで、直流プラスラインP、直流マイナスラインNの間の直流電圧をVpnとし、各スイッチング素子So1,So2の電圧降下をVon1,Von2とすると、各放電抵抗Re1,Re2には、次のような電流が流れる。
【0033】
【数2】
この数2式において、直流電圧Vpnに対して電圧降下値Von1,Von2は非常に小さい値となるため、スイッチング素子So1,So2に流れる電流IS1,IS2はほとんど放電抵抗Re1,Re2の値で決定される。したがって、異なる特性のスイッチング素子を使用しても電流アンバランスに問題が起こらず、負荷分担が均一化する。
【0034】
次に、本発明の第2の実施の形態の車両用ブレーキチョッパ回路OVTについて、図2に基づいて説明する。なお、図2において、図1に示した第1の実施の形態の回路要素と共通するものには同一の符号を用いて説明する。
【0035】
図2に示す第2の実施の形態の車両用ブレーキチョッパ回路OVTでは、2分割した放電抵抗Re1,Re2を一体形の抵抗器で構成し、その中点を直流回路のプラスラインPに接続する。これにより、回路的には図1に示したものと同じであるが、放電抵抗Re1,Re2を一体化することにより、放電抵抗全体の外形を小型化でき、また放電抵抗Re1,Re2の抵抗値、特性を均一化でき、より良好な電流分担が実現できる。
【0036】
なお、この第2の実施の形態においても一体化した抵抗器を抵抗値によりn等分し、それぞれの分点にn個のスイッチング素子So1,So2,…,Sonを接続する構成とすることができる。
【0037】
次に、本発明の第3の実施の形態を図3に基づいて説明する。なお、図3において、図1に示した第1の実施の形態の回路要素と共通するものには同一の符号を用いて説明する。
【0038】
図3に示す第3の実施の形態の車両用ブレーキチョッパ回路OVTにおいて、DS1,DS2,DSiはダイオードであり、ダイオードDS1のアノードは放電抵抗Re1とスイッチング素子So1のコレクタCとの接続点に接続してあり、同様にダイオードDS2のアノードは放電抵抗Re2とスイッチング素子So2のコレクタCとの接続点に接続してある。そしてn個の回路まで一般化する場合、ダイオードDSi(i=1,2,…,n)のアノードが放電抵抗Reiとスイッチング素子SoiのコレクタCとの接続点に接続されることになる。なお、説明の簡略化のために、以下では放電抵抗、スイッチング素子の直列回路が2回路並列に設けられている場合について説明する。
【0039】
ダイオードDS1,DS2の各カソードは直流回路のP電位に接続すると共に、スナバコンデンサCsの一端に接続する。スナバコンデンサCsの他端はスイッチング素子So1,So2の各エミッタ接続点に接続する。
【0040】
これにより、スイッチング素子So1,So2が電流遮断した場合には、放電抵抗Re1,Re2の内部インダクタンス分や回路インダクタンス分に蓄積されたエネルギは、ダイオードDS1,DS2を介してスナバコンデンサCsに流入してインダクタンス回路のサージ電圧を抑制することができる。
【0041】
次に、本発明の第4の実施の形態を、図4に基づいて説明する。なお、図4において、図3に示した第3の実施の形態の回路要素と共通するものには同一の符号を用いて説明する。
【0042】
図4に示す第4の実施の形態の車両用ブレーキチョッパ回路OVTにおいて、RsはスナバコンデンサCsの放電抵抗であり、ダイオードDS1,DS2のカソード接続点と直流プラスラインPとの間に挿入されている。これにより、スイッチング素子So1,So2が電流遮断した時にスナバコンデンサCsの電圧が跳ね上がり、直流回路P−N間の電圧との間で配線インダクタンスを介して振動電流が流れるのを防止することができる。
【0043】
この第4の実施の形態では、スナバコンデンサCsの放電抵抗Rsを次のように設定することにより最適化が図れる。放電抵抗Re1,Re2の内部インダクタンスの影響でスイッチング素子So1,So2が電流遮断したときにサージ電圧(ΔVp+Vpn)が発生する。サージ分の電圧ΔVpは、
【数3】
となる。ここで、ΔVpをVpn/2に選定すると、スイッチング素子の利用率が良くなる。また、Re1=Re2として、
【数4】
とし、Rsを求めると、
【数5】
となり、最適化して使用することができる。
【0044】
上記の説明では2回路並列の場合について説明したが、n回路並列の場合には、一般化して、
【数6】
として同様に最適化することができる。
【0045】
次に、本発明の第5の実施の形態を、図5に基づいて説明する。なお、図5において、図1に示した第1の実施の形態の回路要素と共通するものには同一の符号を用いて説明する。
【0046】
図5に示す第5の実施の形態の車両用ブレーキチョッパ回路OVTにおいて、RS1,RS2はスイッチング素子So1,So2のスナバ抵抗であり、共通のスナバコンデンサCsに各一端が接続され、スナバ抵抗RS1,RS2の各他端は放電抵抗とスイッチング素子との直列接続点それぞれに接続されている。これにより、第5の実施の形態では、スイッチング素子So1,So2それぞれの電流遮断時に発生する過電圧をスナバ抵抗RS1,RS2と共通のスナバコンデンサCsで抑制することができる。
【0047】
次に、本発明の第6の実施の形態を、図6に基づいて説明する。なお、図6において、図1及び図3に示した回路と共通する要素には同一の符号を用いて示している。
【0048】
図6に示す第6の実施の形態の車両用ブレーキチョッパ回路では、直流プラスラインPに主放電抵抗Re10の一端を接続し、この主放電抵抗Re10の他端に、複数に分割された複数nの副放電抵抗Re11,Re12,…の一端それぞれを並列に接続している。そしてこれらの複数の副放電抵抗Re11,Re12,…の他端それぞれに複数のスイッチング素子So1,So2,…の一端それぞれを直列に接続し、複数のスイッチング素子の他端それぞれを直流マイナスラインNに並列に接続している。副放電抵抗Re11,Re12,…は同じ抵抗値RXのもので構成し、その抵抗値RXは主放電抵抗Re10の抵抗値RYよりも十分に小さいものとする。
【0049】
これにより、図1に示した第1の実施の形態で用いた放電抵抗Re1,Re2,…と比較して、副放電抵抗Re11,Re12,…と主放電抵抗Re10との抵抗全体を小型化することができる。
【0050】
なお、この第6の実施の形態において、n=2として2並列回路構成とし、スイッチング素子So1,So2にはそれぞれ電流IS1,IS2が流れていて、スイッチング素子So1の両端にはVon1、スイッチング素子So2の両端にはVon2の各素子特性による電圧降下が発生しているものとする。この場合、各部に流れる電流は次のように表わされる。
【0051】
【数7】
この数7式より、IS1は次の数8式のように表わされる。ただし、ΔVon=Von1-Von2である。
【0052】
【数8】
数8式において、第1項は分担電流の中心値であり、第2項はアンバランス電流を示している。数7式から、これらの比を求めると、アンバランス率Kを求めることができる。
【0053】
【数9】
ここで、値としてΔVonは1V、Vpn=1500V、Re10=5Ω程度を仮定し、Kを0.01(1%)以下に抑えるRXを求めると、副放電抵抗Re11,Re12の値RXは0.35Ω程度と小さい値でよく、副放電抵抗Re11,Re12の抵抗値RXを小さくすれば良好な電流分担が得られる。
【0054】
次に、本発明の第7の実施の形態を、図7に基づいて説明する。図7に示す第7の実施の形態の車両用ブレーキチョッパ回路OVTは図3に示した第3の実施の形態の構成と図6に示した第6の実施の形態の構成とを組み合わせた点に特徴がある。なお、図7において、図3及び図6に示した各実施の形態の回路要素と共通するものには同一の符号を付して示してある。
【0055】
DS1,DS2,DSiはダイオードであり、ダイオードDS1のアノードは副放電抵抗Re11とスイッチング素子So1のコレクタ接続点に接続してあり、同様にダイオードDS2のアノードは副放電抵抗Re12とスイッチング素子So2のコレクタ接続点に接続してある。そしてn個の回路まで一般化する場合、ダイオードDSi(i=1,2,…,n)のアノードが放電抵抗Re1iとスイッチング素子Soiのコレクタ接続点に接続されることになる。ダイオードDS1,DS2の各カソードは直流回路のP電位に接続すると共に、スナバコンデンサCsの一端に接続する。スナバコンデンサCsの他端はスイッチング素子So1,So2,…の各エミッタ接続点に接続する。
【0056】
これにより、第3の実施の形態と同様に、スイッチング素子So1,So2,…が電流遮断した場合には、放電抵抗Re11,Re12,…の内部インダクタンス分や回路インダクタンス分に蓄積されたエネルギは、ダイオードDS1,DS2,…を介してスナバコンデンサCsに流入してインダクタンス回路のサージ電圧を抑制することができる。加えて、第6の実施の形態と同様に、副放電抵抗Re11,Re12,…と主放電抵抗Re10との抵抗全体を小型化することができる。
【0057】
次に、本発明の第8の実施の形態を、図8に基づいて説明する。図8に示す第8の実施の形態の車両用ブレーキチョッパ回路OVTは図4に示した第4の実施の形態の構成と図6に示した第6の実施の形態の構成とを組み合わせた点に特徴がある。なお、図8において、図4及び図6に示した各実施の形態の回路要素と共通するものには同一の符号を付して示してある。
【0058】
DS1,DS2,DSiはダイオードであり、ダイオードDS1のアノードは副放電抵抗Re11とスイッチング素子So1のコレクタ接続点に接続してあり、同様にダイオードDS2のアノードは副放電抵抗Re12とスイッチング素子So2のコレクタ接続点に接続してある。そしてn個の回路まで一般化する場合、ダイオードDSi(i=1,2,…,n)のアノードが放電抵抗Re1iとスイッチング素子SoiのコレクタCとの接続点に接続されることになる。RsはスナバコンデンサCsの放電抵抗であり、ダイオードDS1,DS2,…のカソード接続点と直流プラスラインPとの間に挿入されている。
【0059】
これにより、第4の実施の形態と同様にスイッチング素子So1,So2,…が電流遮断した時にスナバコンデンサCsの電圧が跳ね上がり、直流回路P−N間の電圧との間で配線インダクタンスを介して振動電流が流れるのを防止することができる。また、第6の実施の形態と同様に、副放電抵抗Re11,Re12,…と主放電抵抗Re10との抵抗全体を小型化することができる。
【0060】
この第8の実施の形態では、スナバコンデンサCsの放電抵抗Rsを次のように設定することにより最適化が図れる。なお、以下の説明では、n=2の場合について説明する。主放電抵抗Re10、副放電抵抗Re11,Re12の内部インダクタンスの影響でスイッチング素子So1,So2が電流遮断したときにサージ電圧(ΔVp+Vpn)が発生する。サージ分の電圧ΔVpは、
【数10】
となる。ここで、ΔVpをVpn/2に選定すると、スイッチング素子の利用率が良くなる。そして、
【数11】
とし、Rsを求めると、
【数12】
となり、最適化して使用することができる。
【0061】
上記の説明では2回路並列の場合について説明したが、n(≧3)回路並列の場合にも、同じ式で求めることができる。
【0062】
次に、本発明の第9の実施の形態を、図9に基づいて説明する。第9の実施の形態の車両用ブレーキチョッパ回路OVTは、図1に示した第1の実施の形態に対して、放電抵抗とスイッチング素子とを直列に接続したブレーキチョッパ回路それぞれに切換えスイッチSW1,SW2,…を挿入した点に特徴がある。なお、図9において、図1に示した第1の実施の形態と共通する回路要素には同一の符号を付して示してある。
【0063】
この第9の実施の形態の車両用ブレーキチョッパ回路OVTでは、通常時には第1の実施の形態と同様に動作し、直流電圧Vpnが保護電圧レベルまで急上昇した場合に、スイッチング素子So1,So2,…をターンオンして放電抵抗Re1,Re2,…を介してコンデンサFcの電荷を放電し、直流電圧Vpnを0Vまで下げる動作をする。また、誘導電動機Mの回生エネルギによって直流電圧Vpnが上昇する場合、スイッチング素子So1,So2,…をチョッパ動作させ、電圧Vpnが常時一定になるように動作する。
【0064】
そして放電抵抗Re1,Re2,…、スイッチング素子So1,So2,…のいずれかに故障が発生した場合、故障したブレーキチョッパ回路の切換えスイッチを開放することによりその回路を切り離し、健全なブレーキチョッパ回路だけで運転を継続する。これにより、回路要素が故障しても継続して車両の運転が継続できる。
【0065】
次に、本発明の第10の実施の形態を、図10に基づいて説明する。この実施の形態の車両用ブレーキチョッパ回路OVTは、図6に示した第6の実施の形態に対して、放電抵抗とスイッチング素子とを直列に接続したブレーキチョッパ回路それぞれに切換えスイッチSW1,SW2,…を挿入した点に特徴がある。なお、図10において、図6に示した第6の実施の形態と共通する回路要素には同一の符号を付して示してある。
【0066】
この第10の実施の形態の車両用ブレーキチョッパ回路OVTでは、通常時には第6の実施の形態と同様に動作し、直流電圧Vpnが保護電圧レベルまで急上昇した場合に、スイッチング素子So1,So2,…をターンオンして主放電抵抗Re10と副放電抵抗Re11,Re12,…を介してコンデンサFcの電荷を放電し、直流電圧Vpnを0Vまで下げる動作をする。また、誘導電動機Mの回生エネルギによって直流電圧Vpnが上昇する場合、スイッチング素子So1,So2,…をチョッパ動作させ、電圧Vpnが常時一定になるように動作する。
【0067】
そして副放電抵抗Re11,Re12,…、スイッチング素子So1,So2,…のいずれかに故障が発生した場合、故障したブレーキチョッパ回路の切換えスイッチを開放することによりその回路を切り離し、健全なブレーキチョッパ回路だけで運転を継続する。これにより、回路要素が故障しても継続して車両の運転が継続できる。
【0068】
次に、本発明の第11の実施の形態の車両用ブレーキチョッパ回路を、図11に基づいて説明する。この実施の形態において、主回路には図13に示した従来例と同様のものを使用する。そして図11に示すように、ブレーキチョッパ回路OVTのオン期間S1において、2つのスイッチング素子So1,So2のオンタイミングGso1,Gso2をずらし、かつオン期間T1を等しくする制御を行う。
【0069】
これにより各スイッチング素子So1,So2のスイッチング損失負担の平衡を保ち、負荷分担を均一化することができる。
【0070】
【発明の効果】
以上のように請求項1の発明によれば、スイッチング素子の個体差があってもそれぞれのスイッチング素子にそれに直列に接続されている放電抵抗の抵抗値により決定される電流が流れ、スイッチング素子に個体差があっても問題がなく、煩雑な素子選別の要求が緩和され、簡単にブレーキチョッパ容量増加が可能である。
【0071】
請求項2の発明によれは、請求項1の発明の効果に加えて、複数並列に設けたブレーキチョッパ回路それぞれに属する放電抵抗を一体化したので、放電抵抗の小型化、抵抗特性の均一化ができ、また各スイッチング素子の電流分担を良好にできる。
【0072】
請求項3の発明によれば、請求項1の発明の効果に加えて、複数並列に設けた回路それぞれの放電抵抗とスイッチング素子との接続点それぞれにダイオードのアノードを接続し、ダイオードのカソードを放電抵抗の接続点とは反対側の端点に接続して当該ダイオードをフライホイールダイオードとし、ダイオードのカソードとスイッチング素子の接続点とは反対側の端点との間にコンデンサを接続して当該ダイオードと当該コンデンサとでスナバ回路を構成したので、各スイッチング素子の電流遮断時に発生する過電圧を効果的に抑制することができる。
【0073】
請求項4の発明によれば、請求項1の発明の効果に加えて、複数並列に設けた回路それぞれにおける放電抵抗とスイッチング素子との接続点それぞれに複数のダイオードそれぞれのアノードを接続し、複数のダイオードのカソードそれぞれを別の共通の抵抗を介して放電抵抗それぞれの接続点とは反対側の端点に接続し、複数のダイオードのカソードそれぞれの接続点を共通のコンデンサを介してスイッチング素子それぞれの接続点とは反対側の端点に接続して当該ダイオードそれぞれと当該共通のコンデンサとで複数のスナバ回路それぞれを構成したので、スナバコンデンサと直流回路との間での電圧振動を効果的に抑制することができる。
【0074】
請求項5の発明によれば、請求項4の発明の効果に加えて、複数並列に設けた回路の数をnとし、別の共通の抵抗の抵抗値をRsとし、複数の放電抵抗それぞれの抵抗値をReとしたとき、別の共通の抵抗の抵抗値RsをRs=Re/(2×n)に設定したので、スナバ抵抗を最適化することができ、スイッチング素子の利用率を高くできる。
【0075】
請求項6の発明によれば、請求項1の発明の効果に加えて、複数のスイッチング素子に対するスナバ回路の抵抗とコンデンサとを共通化することにより回路構成の簡素化が図れ、また各スイッチング素子がオン/オフしたときに発生する過電圧を合理的な回路で抑制することができる。
【0076】
請求項7の発明によれば、スイッチング素子の個体差があってもそれぞれのスイッチング素子にそれに直列に接続されている放電抵抗の抵抗値により決定される電流が流れ、スイッチング素子に個体差があっても問題がなく、煩雑な素子選別の要求が緩和され、簡単にブレーキチョッパ容量増加が可能であり、その上、必要な放電抵抗のみを分割配置することにより、放電抵抗全体の小型化が図れる。
【0077】
請求項8の発明によれば、請求項7の発明の効果に加えて、スイッチング素子電流遮断時に発生する過電圧を効果的に抑制することができる。
【0078】
請求項9の発明によれば、請求項7の発明の効果に加えて、複数の放電抵抗とスイッチング素子との接続点それぞれに複数のダイオードそれぞれのアノードを接続し、複数のダイオードのカソードそれぞれを別の共通の抵抗を介して直流プラスラインに接続し、複数のダイオードのカソードそれぞれの接続点を共通のコンデンサを介して直流マイナスラインに接続して当該ダイオードそれぞれと当該共通のコンデンサとで複数のスナバ回路それぞれを構成したので、スナバコンデンサと直流回路との間での電圧振動を効果的に抑制することができる。
【0079】
請求項10の発明によれば、請求項9の発明の効果に加えて、放電抵抗の分割個数をn個とし、別の共通の抵抗の抵抗値をRsとし、主放電抵抗の抵抗値をReoとしたときに、別の共通の抵抗の抵抗値RsをRs=Reo/2に設定したので、スナバ抵抗を最適化することができ、スイッチング素子の利用率を高くできる。
【0080】
請求項11又は12の発明によれば、通常動作時には各切換えスイッチを閉じて過電圧保護、直流電圧制御の動作を各放電抵抗、スイッチング素子により行い、いずれかのスイッチング素子に故障が発生した場合には、その回路の切換えスイッチを開放することによって切り離し、他の健全な放電抵抗とスイッチング素子の回路により運転を継続するので、最悪でも車両の運転を継続することができる。
【0081】
請求項13の発明によれば、2つのスイッチング素子それぞれのオンタイミングをずらし、かつオン期間を等しくする制御により各スイッチング素子の損失負担の平衡を保ち、負荷分担を均一化することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の回路ブロック図。
【図2】本発明の第2の実施の形態の回路ブロック図。
【図3】本発明の第3の実施の形態の回路ブロック図。
【図4】本発明の第4の実施の形態の回路ブロック図。
【図5】本発明の第5の実施の形態の回路ブロック図。
【図6】本発明の第6の実施の形態の回路ブロック図。
【図7】本発明の第7の実施の形態の回路ブロック図。
【図8】本発明の第8の実施の形態の回路ブロック図。
【図9】本発明の第9の実施の形態の回路ブロック図。
【図10】本発明の第10の実施の形態の回路ブロック図。
【図11】本発明の第11の実施の形態によるスイッチング素子のスイッチングタイミングを示すタイミングチャート。
【図12】一般的な車両制御システムの回路ブロック図。
【図13】従来の車両用ブレーキチョッパ回路の回路ブロック図。
【図14】一般的にスイッチング素子の特性を示すグラフ。
【符号の説明】
OVT 車両用ブレーキチョッパ回路
P 直流プラスライン
N 直流マイナスライン
So1,So2,Soi スイッチング素子
Re1,Re2,Rei 放電抵抗
Re10 主放電抵抗
Re11,Re12,Re1i 副放電抵抗
Rs スナバ抵抗
Rs1,Rs2,Rsi スナバ抵抗
DS1,DS2,DSi スナバダイオード
Cs スナバコンデンサ
SW1,SW2,SWi 切換えスイッチ
Claims (13)
- 直流プラスラインと直流マイナスラインとの間に、直流平滑コンデンサの荷電を放電消費するための放電抵抗と前記両ライン間の直流電圧が過電圧になった時にスイッチング動作するスイッチング素子とを直列に接続した回路を複数並列に接続し、過電圧保護動作及び直流電圧制御を行うようにし、前記複数の放電抵抗それぞれには、その全体で前記過電圧保護動作時に前記直流平滑コンデンサの荷電を放電消費するのに十分な容量を持たせたことを特徴とする車両用ブレーキチョッパ回路。
- 前記複数並列に設けた回路それぞれに属する放電抵抗を一体化したことを特徴とする請求項1に記載の車両用ブレーキチョッパ回路。
- 前記複数並列に設けた回路それぞれの放電抵抗とスイッチング素子との接続点それぞれにダイオードのアノードを接続し、前記ダイオードのカソードを前記放電抵抗の前記接続点とは反対側の端点に接続して当該ダイオードをフライホイールダイオードとし、前記ダイオードのカソードと前記スイッチング素子の前記接続点とは反対側の端点との間にコンデンサを接続して当該ダイオードと当該コンデンサとでスナバ回路を構成したことを特徴とする請求項1に記載の車両用ブレーキチョッパ回路。
- 前記複数並列に設けた回路それぞれにおける放電抵抗とスイッチング素子との接続点それぞれに複数のダイオードそれぞれのアノードを接続し、前記複数のダイオードのカソードそれぞれを別の共通の抵抗を介して前記放電抵抗それぞれの前記接続点とは反対側の端点に接続し、前記複数のダイオードのカソードそれぞれの接続点を共通のコンデンサを介して前記スイッチング素子それぞれの前記接続点とは反対側の端点に接続して当該ダイオードそれぞれと当該共通のコンデンサとで複数のスナバ回路それぞれを構成したことを特徴とする請求項1に記載の車両用ブレーキチョッパ回路。
- 前記複数並列に設けた回路の数をnとし、前記別の共通の抵抗の抵抗値をRsとし、前記複数の放電抵抗それぞれの抵抗値をReとしたとき、前記別の共通の抵抗の抵抗値Rsを、Rs=Re/(2×n)に設定したことを特徴とする請求項4に記載の車両用ブレーキチョッパ回路。
- 前記複数並列に設けた回路それぞれにおける放電抵抗とスイッチング素子との接続点それぞれに当該スイッチング素子のスナバ抵抗それぞれの一端を接続し、当該スナバ抵抗それぞれの他端を共通にして、共通のスナバコンデンサの一端に接続し、当該共通のスナバコンデンサの他端を前記スイッチング素子それぞれの前記接続点とは反対側の端点に接続してスイッチング素子それぞれに対するスナバ回路を構成したことを特徴とする請求項1に記載の車両用ブレーキチョッパ回路。
- 直流プラスラインと直流マイナスラインとの間に直流平滑コンデンサと並列に挿入される車両用ブレーキチョッパ回路であって、
前記直流プラスラインに主放電抵抗の一端を接続し、当該主放電抵抗の他端に、複数に分割された複数の副放電抵抗の一端それぞれを並列に接続し、前記複数の副放電抵抗の他端それぞれに複数のスイッチング素子の一端それぞれを直列に接続し、前記複数のスイッチング素子の他端それぞれを前記直流マイナスラインに並列に接続し、過電圧保護動作及び直流電圧制御を行うようにし、前記主放電抵抗及び複数の副放電抵抗それぞれには、その全体で前記過電圧保護動作時に前記直流平滑コンデンサの荷電を放電消費するのに十分な容量を持たせたことを特徴とする車両用ブレーキチョッパ回路。 - 前記複数の副放電抵抗とスイッチング素子との接続点それぞれに複数のダイオードそれぞれのアノードを接続し、前記複数のダイオードのカソードそれぞれを共通にして前記直流プラスラインに接続し、前記複数のダイオードのカソードそれぞれの接続点を共通のコンデンサを介して前記直流マイナスラインに接続して当該ダイオードそれぞれと当該共通のコンデンサとで複数のスナバ回路それぞれを構成したことを特徴とする請求項7に記載の車両用ブレーキチョッパ回路。
- 前記複数の放電抵抗とスイッチング素子との接続点それぞれに複数のダイオードそれぞれのアノードを接続し、前記複数のダイオードのカソードそれぞれを別の共通の抵抗を介して前記直流プラスラインに接続し、前記複数のダイオードのカソードそれぞれの接続点を共通のコンデンサを介して前記直流マイナスラインに接続して当該ダイオードそれぞれと当該共通のコンデンサとで複数のスナバ回路それぞれを構成したことを特徴とする請求項7に記載の車両用ブレーキチョッパ回路。
- 前記放電抵抗の分割個数をn個とし、前記別の共通の抵抗の抵抗値をRsとし、前記主放電抵抗の抵抗値をReoとしたときに、前記別の共通の抵抗の抵抗値Rsを、Rs=Reo/2に設定したことを特徴とする請求項9に記載の車両用ブレーキチョッパ回路。
- 直流プラスラインと直流マイナスラインとの間に、切換えスイッチと直流平滑コンデンサの荷電を放電消費するための放電抵抗と前記両ライン間の直流電圧が過電圧になった時にスイッチング動作するスイッチング素子とを直列に接続した回路を複数並列に接続し、過電圧保護動作及び直流電圧制御を行うようにし、前記複数の放電抵抗それぞれには、その全体で前記過電圧保護動作時に前記直流平滑コンデンサの荷電を放電消費するのに十分な容量を持たせたことを特徴とする車両用ブレーキチョッパ回路。
- 前記複数の副放電抵抗とスイッチング素子との間それぞれに切換えスイッチを挿入したことを特徴とする請求項7に記載の車両用ブレーキチョッパ回路。
- 直流プラスラインと直流マイナスラインとの間に、放電抵抗とこれに各一端が共通に接続される2つスイッチング素子とを挿入し、前記2つのスイッチング素子それぞれのオン/オフ位相に位相差を設けたことを特徴とする車両用ブレーキチョッパ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31293999A JP3792964B2 (ja) | 1999-11-02 | 1999-11-02 | 車両用ブレーキチョッパ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31293999A JP3792964B2 (ja) | 1999-11-02 | 1999-11-02 | 車両用ブレーキチョッパ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001136602A JP2001136602A (ja) | 2001-05-18 |
JP3792964B2 true JP3792964B2 (ja) | 2006-07-05 |
Family
ID=18035305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31293999A Expired - Lifetime JP3792964B2 (ja) | 1999-11-02 | 1999-11-02 | 車両用ブレーキチョッパ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3792964B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021008727A3 (de) * | 2019-07-18 | 2021-03-11 | Sew-Eurodrive Gmbh & Co. Kg | Verfahren und system zum betreiben eines systems mit energiespeicher und widerstand |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FI122124B (fi) * | 2006-07-04 | 2011-08-31 | Abb Oy | Menetelmä jarrukatkojan ohjaamiseksi, jarrukatkoja ja taajuusmuuttaja |
JP4902514B2 (ja) * | 2007-12-14 | 2012-03-21 | 株式会社日立製作所 | 車両駆動装置及び車両駆動装置における抵抗器の断線検知方法 |
FR3035557B1 (fr) * | 2015-04-23 | 2017-05-12 | Labinal Power Systems | Systeme et procede de dissipation de l'energie electrique regeneree par des actionneurs |
CN111835232A (zh) * | 2020-07-27 | 2020-10-27 | 武汉久同智能科技有限公司 | 一种多伺服驱动器制动电阻的共用方法 |
US11897367B2 (en) | 2020-09-11 | 2024-02-13 | Transportation Ip Holdings, Llc | Drive system |
-
1999
- 1999-11-02 JP JP31293999A patent/JP3792964B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021008727A3 (de) * | 2019-07-18 | 2021-03-11 | Sew-Eurodrive Gmbh & Co. Kg | Verfahren und system zum betreiben eines systems mit energiespeicher und widerstand |
US11750139B2 (en) | 2019-07-18 | 2023-09-05 | Sew-Eurodrive Gmbh & Co. Kg | Method and system for operating a system including an energy storage device and resistor |
Also Published As
Publication number | Publication date |
---|---|
JP2001136602A (ja) | 2001-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58112476A (ja) | マルチレベルインバ−タ | |
CN103250318A (zh) | 控制m2lc系统的系统和方法 | |
JPH07250478A (ja) | 直列多重電力変換器 | |
JP3325030B2 (ja) | 3レベルインバータ装置 | |
KR20010085209A (ko) | 3 레벨 인버터 장치 | |
JP3792964B2 (ja) | 車両用ブレーキチョッパ回路 | |
JP2957407B2 (ja) | 3レベルインバータ装置 | |
JP3926618B2 (ja) | 電力変換装置 | |
JPH09322546A (ja) | 交流電流源回路 | |
JP3356783B2 (ja) | 電力変換装置及びモータ制御装置 | |
JPH10248243A (ja) | 電力変換回路 | |
JP4097998B2 (ja) | 共振形インバータ | |
JP3383656B2 (ja) | 中性点クランプ式電力変換器 | |
US11870237B2 (en) | Surge suppression circuit and rotating electrical machine | |
JP2919033B2 (ja) | 電力変換装置 | |
JPH08126351A (ja) | 電力変換装置 | |
JPH10285953A (ja) | 電力変換装置 | |
JPH0767318A (ja) | 電力変換装置 | |
JPH11266506A (ja) | 電気駆動車両の運転システム | |
JP2022135924A (ja) | サージ抑制回路及び回転電機 | |
RU2413968C2 (ru) | Схема электрического регулирования по мощности и схема охлаждения | |
JP2001177921A (ja) | 電気車制御装置 | |
JPH06189563A (ja) | インバータ装置 | |
JPS62217864A (ja) | インバ−タのスナバ回路 | |
CN112776659A (zh) | 集动力电池、调速、充电、ems一体的电动汽车驱动系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060406 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3792964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |