JP2001136602A - 車両用ブレーキチョッパ回路 - Google Patents

Abstract

(57)【要約】 【課題】 素子電流アンバランスの影響を受けない車両
用ブレーキチョッパ回路を実現する。 【解決手段】 直流プラスラインＰと直流マイナスライ
ンＮとの間に、放電抵抗Re1，Re2とスイッチング素子So
1，So2，…とを直列に接続した回路を複数並列に接続
し、過電圧保護動作及び直流電圧制御を行うようにし
た。これにより、スイッチング素子So1，So2，…の個体
差があってもそれぞれのスイッチング素子にそれに直列
に接続されている放電抵抗Re1，Re2，…の抵抗値により
決定される電流が流れる。したがって、スイッチング素
子に個体差があっても問題がなく、煩雑な素子選別の要
求が緩和され、簡単にブレーキチョッパ容量増加が可能
である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、車両用ブレーキチ
ョッパ回路に関する。

【０００２】

【従来の技術】従来の車両制御システムを図１２に示し
ている。この従来の車両制御システムにおいて、Kpは架
線、Ｐはこの架線から電力を取り込むためのパンタグラ
フ、HBは高速度遮断器、LSはサージ電流を抑制する直流
平滑リアクトル、Fcは直流平滑コンデンサ、OVTはブレ
ーキチョッパ回路である。このブレーキチョッパ回路OV
Tは、放電抵抗Reとスイッチング素子Soから構成されて
いる。SYは架線電流をアースする車輪、Raはレール、IN
Vは三相ＰＷＭインバータ、ＭはこのＰＷＭインバータI
NVにより駆動される車両駆動用の誘導電動機である。そ
してＰは直流プラスライン、Ｎは直流マイナスラインを
示している。さらに、１０１はブレーキチョッパ回路OV
Tに対する制御装置（O-CONT）であり、１０２はＰＷＭ
インバータINVに対する制御装置（V-CONT）である。

【０００３】ＰＷＭインバータINVは、直流電圧Vpnを電
圧源とし、誘導電動機Ｍに可変周波数、可変電圧の交流
電力を供給して車両を駆動する。一方、ブレーキチョッ
パ回路OVTは、直流電圧Vpnが保護電圧レベルまで急上昇
した場合に、スイッチング素子Soをターンオンして放電
抵抗Reを介してコンデンサFcの電荷を放電し、直流電圧
Vpnを０Ｖまで下げる動作をする。また、誘導電動機Ｍ
の回生エネルギによって直流電圧Vpnが上昇する場合、
スイッチング素子Soをチョッパ動作させ、電圧Vpnが常
時一定になるように動作する。

【０００４】

【発明が解決しようとする課題】ところが、このような
従来の車両制御システムでは、近年、誘導電動機を含む
主回路が高速輸送に伴って大容量化が進むにしたがい、
次のような問題点が発生している。すなわち、誘導電動
機Ｍの回生エネルギも大きくなり、ブレーキチョッパ回
路OVTのスイッチング素子を並列接続で使用するように
なってきている。その結果、スイッチング素子Soの電気
特性に個体差がある場合、スイッチング素子電流にアン
バランスが発生し、最悪の場合には素子破壊をもたらす
ことがある。これを防止するためには、並列素子の電気
特性を厳密に合わせる（ペアリングする）必要性があ
る。

【０００５】図１３はスイッチング素子So1，So2を２回
路、並列構成した従来のブレーキチョッパ回路OVTを示
している。この回路において、So1，So2の素子特性が同
じであれば、電流関係は、

【数１】 となり、スイッチング素子So1，So2を流れる電流IS1，I
S2は等しい。しかしながら、通常、スイッチング素子の
コレクタＣ−エミッタＥ間には、導通状態で電圧効果Vc
e(sut)が発生する。この電圧Vce(sut)は素子によって異
なる値を持ち、厳密に一致させることは困難である。

【０００６】図１４は電圧降下値Vce(sut)と素子電流Ic
eとの関係例を示している。ここでは、スイッチング素
子So1，So2の特性を例にしている。図１３に示したよう
に、スイッチング素子So1，So2は並列接続しているの
で、スイッチング素子それぞれの電圧降下値は等しくVo
nである。図１４に示すように、同じVonとなる素子電流
Iceは、素子の特性差により異なった電流値Is1，Is2と
なり、素子電流にアンバランスが発生するのである。

【０００７】本発明はこのような従来の問題点に鑑みて
なされたもので、素子電流のアンバランスに影響を受け
ない車両用ブレーキチョッパ回路を提供することを目的
とする。

【０００８】本発明はまた、複数に分割したチョッパ回
路それぞれに切換えスイッチを設け、いずれかのスイッ
チング素子が破壊されてもそれを含む回路を切り離し、
健全な回路だけで車両の運行を可能にする車両用ブレー
キチョッパ回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】請求項１の発明の車両用
ブレーキチョッパ回路は、直流プラスラインと直流マイ
ナスラインとの間に、放電抵抗とスイッチング素子とを
直列に接続した回路を複数並列に接続し、過電圧保護動
作及び直流電圧制御を行うようにしたものである。

【００１０】請求項１の発明の車両用ブレーキチョッパ
回路では、スイッチング素子の個体差があってもそれぞ
れのスイッチング素子にそれに直列に接続されている放
電抵抗の抵抗値により決定される電流が流れる。したが
って、スイッチング素子に個体差があっても問題がな
く、煩雑な素子選別の要求が緩和され、簡単にブレーキ
チョッパ容量増加が可能である。

【００１１】請求項２の発明は、請求項１の車両用ブレ
ーキチョッパ回路において、前記複数並列に設けた回路
それぞれに属する放電抵抗を一体化したものであり、放
電抵抗の小型化、抵抗特性の均一化が図れて、各スイッ
チング素子の電流分担を良好にできる。

【００１２】請求項３の発明は、請求項１の車両用ブレ
ーキチョッパ回路において、前記複数並列に設けた回路
それぞれの放電抵抗とスイッチング素子との接続点それ
ぞれにダイオードのアノードを接続し、前記ダイオード
のカソードを前記放電抵抗の前記接続点とは反対側の端
点に接続して当該ダイオードをフライホイールダイオー
ドとし、前記ダイオードのカソードと前記スイッチング
素子の前記接続点とは反対側の端点との間にコンデンサ
を接続して当該ダイオードと当該コンデンサとでスナバ
回路を構成したものである。

【００１３】請求項４の発明は、請求項１の車両用ブレ
ーキチョッパ回路において、前記複数並列に設けた回路
それぞれにおける放電抵抗とスイッチング素子との接続
点それぞれに複数のダイオードそれぞれのアノードを接
続し、前記複数のダイオードのカソードそれぞれを別の
共通の抵抗を介して前記放電抵抗それぞれの前記接続点
とは反対側の端点に接続し、前記複数のダイオードのカ
ソードそれぞれの接続点を共通のコンデンサを介して前
記スイッチング素子それぞれの前記接続点とは反対側の
端点に接続して当該ダイオードそれぞれと当該共通のコ
ンデンサとで複数のスナバ回路それぞれを構成したもの
である。

【００１４】請求項５の発明は、請求項４の車両用ブレ
ーキチョッパ回路において、前記複数並列に設けた回路
の数をｎとし、前記別の共通の抵抗の抵抗値をRsとし、
前記複数の放電抵抗それぞれの抵抗値をReとしたとき、
前記別の共通の抵抗の抵抗値Rsを、Rs＝Re／（２×ｎ）
に設定したものである。

【００１５】請求項３〜５の発明の車両用ブレーキチョ
ッパ回路では、同じダイオードを各スイッチング素子の
フライホイールダイオード、スナバ回路のダイオードと
して利用することができ、回路構成の簡素化が図れ、ま
た各スイッチング素子がオン／オフしたときに発生する
過電圧を合理的な回路で抑制することができる。

【００１６】請求項６の発明は、請求項１の車両用ブレ
ーキチョッパ回路において、前記複数並列に設けた回路
それぞれにおける放電抵抗とスイッチング素子との接続
点それぞれに当該スイッチング素子のスナバ抵抗それぞ
れの一端を接続し、当該スナバ抵抗それぞれの他端を共
通にして、共通のスナバコンデンサの一端に接続し、当
該共通のスナバコンデンサの他端を前記スイッチング素
子それぞれの前記接続点とは反対側の端点に接続してス
イッチング素子それぞれに対するスナバ回路を構成した
ものであり、複数のスイッチング素子に対するスナバ回
路の抵抗とコンデンサとを共通化することにより回路構
成の簡素化が図れ、また各スイッチング素子がオン／オ
フしたときに発生する過電圧を合理的な回路で抑制する
ことができる。

【００１７】請求項７の発明の車両用ブレーキチョッパ
回路は、直流プラスラインに主放電抵抗の一端を接続
し、当該主放電抵抗の他端に、複数に分割された複数の
副放電抵抗の一端それぞれを並列に接続し、前記複数の
副放電抵抗の他端それぞれに複数のスイッチング素子の
一端それぞれを直列に接続し、前記複数のスイッチング
素子の他端それぞれを直流マイナスラインに並列に接続
し、過電圧保護動作及び直流電圧制御を行うようにした
ものである。

【００１８】請求項７の発明の車両用ブレーキチョッパ
回路では、スイッチング素子の個体差があってもそれぞ
れのスイッチング素子にそれに直列に接続されている放
電抵抗の抵抗値により決定される電流が流れる。したが
って、スイッチング素子に個体差があっても問題がな
く、煩雑な素子選別の要求が緩和され、簡単にブレーキ
チョッパ容量増加が可能である。

【００１９】加えて、主放電抵抗に対して複数の副放電
抵抗を並列に接続し、各幅放電抵抗にスイッチング素子
それぞれを直列に接続する構成により、主放電抵抗に対
して各副放電抵抗を十分小さい抵抗値に設定することが
でき、放電抵抗全体としての小型化が図れる。

【００２０】請求項８の発明は、請求項７の車両用ブレ
ーキチョッパ回路において、前記複数の副放電抵抗とス
イッチング素子との接続点それぞれに複数のダイオード
それぞれのアノードを接続し、前記複数のダイオードの
カソードそれぞれを共通にして前記直流プラスラインに
接続し、前記複数のダイオードのカソードそれぞれの接
続点を共通のコンデンサを介して前記直流マイナスライ
ンに接続して当該ダイオードそれぞれと当該共通のコン
デンサとで複数のスナバ回路それぞれを構成したもので
ある。

【００２１】請求項９の発明は、請求項７の車両用ブレ
ーキチョッパ回路において、前記複数の放電抵抗とスイ
ッチング素子との接続点それぞれに複数のダイオードそ
れぞれのアノードを接続し、前記複数のダイオードのカ
ソードそれぞれを別の共通の抵抗を介して前記直流プラ
スラインに接続し、前記複数のダイオードのカソードそ
れぞれの接続点を共通のコンデンサを介して前記直流マ
イナスラインに接続して当該ダイオードそれぞれと当該
共通のコンデンサとで複数のスナバ回路それぞれを構成
したものである。

【００２２】請求項１０の発明は、請求項９の車両用ブ
レーキチョッパ回路において、前記放電抵抗の分割個数
をｎ個とし、前記別の共通の抵抗の抵抗値をRsとし、前
記主放電抵抗の抵抗値をReoとしたときに、前記別の共
通の抵抗の抵抗値Rsを、Rs＝Reo／２に設定したもので
ある。

【００２３】請求項８〜１０の発明の車両用ブレーキチ
ョッパ回路では、同じダイオードを各スイッチング素子
のフライホイールダイオード、スナバ回路のダイオード
として利用することができ、回路構成の簡素化が図れ、
また各スイッチング素子がオン／オフしたときに発生す
る過電圧を合理的な回路で抑制することができる。

【００２４】請求項１１の発明の車両用ブレーキチョッ
パ回路は、直流プラスラインと直流マイナスラインとの
間に、切換えスイッチと放電抵抗とスイッチング素子と
を直列に接続した回路を複数並列に接続し、過電圧保護
動作及び直流電圧制御を行うようにしたものである。

【００２５】請求項１２の発明は、請求項７の車両用ブ
レーキチョッパ回路において、前記複数の副放電抵抗と
スイッチング素子との間それぞれに切換えスイッチを挿
入したものである。

【００２６】請求項１１又は１２の発明の車両用ブレー
キチョッパ回路では、通常動作時には各切換えスイッチ
を閉じて過電圧保護、直流電圧制御の動作を各放電抵
抗、スイッチング素子により行う。そしていずれかのス
イッチング素子に故障が発生した場合には、その回路の
切換えスイッチを開放することによって他から切り離
し、他の健全な放電抵抗とスイッチング素子の回路によ
り運転を継続する。

【００２７】請求項１３の発明の車両用ブレーキチョッ
パ回路は、直流プラスラインと直流マイナスラインとの
間に、放電抵抗とこれに各一端が共通に接続される２つ
スイッチング素子とを挿入し、前記２つのスイッチング
素子それぞれのオン／オフ位相に位相差を設けたもので
ある。

【００２８】請求項１３の発明の車両用ブレーキチョッ
パ回路では、２つのスイッチング素子それぞれのオンタ
イミングをずらし、かつオン期間を等しくする制御によ
り各スイッチング素子の損失負担の平衡を保ち、負荷分
担を均一化する。

【００２９】

【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて詳説する。図１は本発明の車両用ブレーキチョ
ッパ回路OVTの第１の実施の形態の構成を示している。
この第１の実施の形態の車両用ブレーキチョッパ回路OV
Tは、図１２に示した一般的な車両制御システムにおけ
る車両用ブレーキチョッパ回路OVTに置き換えられるべ
きものである（以下のすべての実施の形態についても同
様である）。

【００３０】図１に示した車両用ブレーキチョッパ回路
において、Re1，Re2，Reiは複数ｎ（ｎは２以上の整
数）に分割された放電抵抗、So1，So2は上記の抵抗Re
1，Re2と直列に接続されたスイッチング素子である。た
だし、ここではSo1，So2の２個のスイッチング素子を示
してあるが、これは上述したｎ個並列に設置される場
合、放電抵抗Reiに対してスイッチング素子Soiが直列に
接続されることになる。なお、以下の説明では、説明の
簡略化のためにｎ＝２とした場合について説明する。

【００３１】この車両用ブレーキチョッパ回路OVTで
は、直流電圧Vpnが保護電圧レベルまで急上昇した場合
に、スイッチング素子So1，So2をターンオンして放電抵
抗Re1，Re2を介してコンデンサFcの電荷を放電し、直流
電圧Vpnを０Ｖまで下げる動作をする。また、誘導電動
機Ｍの回生エネルギによって直流電圧Vpnが上昇する場
合、スイッチング素子So1，So2をチョッパ動作させ、電
圧Vpnが常時一定になるように動作する。

【００３２】ここで、直流プラスラインＰ、直流マイナ
スラインＮの間の直流電圧をVpnとし、各スイッチング
素子So1，So2の電圧降下をVon1，Von2とすると、各放電
抵抗Re1，Re2には、次のような電流が流れる。

【００３３】

【数２】 この数２式において、直流電圧Vpnに対して電圧降下値V
on1，Von2は非常に小さい値となるため、スイッチング
素子So1，So2に流れる電流IS1，IS2はほとんど放電抵抗
Re1，Re2の値で決定される。したがって、異なる特性の
スイッチング素子を使用しても電流アンバランスに問題
が起こらず、負荷分担が均一化する。

【００３４】次に、本発明の第２の実施の形態の車両用
ブレーキチョッパ回路OVTについて、図２に基づいて説
明する。なお、図２において、図１に示した第１の実施
の形態の回路要素と共通するものには同一の符号を用い
て説明する。

【００３５】図２に示す第２の実施の形態の車両用ブレ
ーキチョッパ回路OVTでは、２分割した放電抵抗Re1，Re
2を一体形の抵抗器で構成し、その中点を直流回路のプ
ラスラインＰに接続する。これにより、回路的には図１
に示したものと同じであるが、放電抵抗Re1，Re2を一体
化することにより、放電抵抗全体の外形を小型化でき、
また放電抵抗Re1，Re2の抵抗値、特性を均一化でき、よ
り良好な電流分担が実現できる。

【００３６】なお、この第２の実施の形態においても一
体化した抵抗器を抵抗値によりｎ等分し、それぞれの分
点にｎ個のスイッチング素子So1，So2，…，Sonを接続
する構成とすることができる。

【００３７】次に、本発明の第３の実施の形態を図３に
基づいて説明する。なお、図３において、図１に示した
第１の実施の形態の回路要素と共通するものには同一の
符号を用いて説明する。

【００３８】図３に示す第３の実施の形態の車両用ブレ
ーキチョッパ回路OVTにおいて、DS1,DS2，DSiはダイオ
ードであり、ダイオードDS1のアノードは放電抵抗Re1と
スイッチング素子So1のコレクタＣとの接続点に接続し
てあり、同様にダイオードDS2のアノードは放電抵抗Re2
とスイッチング素子So2のコレクタＣとの接続点に接続
してある。そしてｎ個の回路まで一般化する場合、ダイ
オードDSi（ｉ＝１，２，…，ｎ）のアノードが放電抵
抗Reiとスイッチング素子SoiのコレクタＣとの接続点に
接続されることになる。なお、説明の簡略化のために、
以下では放電抵抗、スイッチング素子の直列回路が２回
路並列に設けられている場合について説明する。

【００３９】ダイオードDS1，DS2の各カソードは直流回
路のＰ電位に接続すると共に、スナバコンデンサCsの一
端に接続する。スナバコンデンサCsの他端はスイッチン
グ素子So1，So2の各エミッタ接続点に接続する。

【００４０】これにより、スイッチング素子So1，So2が
電流遮断した場合には、放電抵抗Re1，Re2の内部インダ
クタンス分や回路インダクタンス分に蓄積されたエネル
ギは、ダイオードDS1，DS2を介してスナバコンデンサCs
に流入してインダクタンス回路のサージ電圧を抑制する
ことができる。

【００４１】次に、本発明の第４の実施の形態を、図４
に基づいて説明する。なお、図４において、図３に示し
た第３の実施の形態の回路要素と共通するものには同一
の符号を用いて説明する。

【００４２】図４に示す第４の実施の形態の車両用ブレ
ーキチョッパ回路OVTにおいて、RsはスナバコンデンサC
sの放電抵抗であり、ダイオードDS1，DS2のカソード接
続点と直流プラスラインＰとの間に挿入されている。こ
れにより、スイッチング素子So1，So2が電流遮断した時
にスナバコンデンサCsの電圧が跳ね上がり、直流回路Ｐ
−Ｎ間の電圧との間で配線インダクタンスを介して振動
電流が流れるのを防止することができる。

【００４３】この第４の実施の形態では、スナバコンデ
ンサCsの放電抵抗Rsを次のように設定することにより最
適化が図れる。放電抵抗Re1，Re2の内部インダクタンス
の影響でスイッチング素子So1，So2が電流遮断したとき
にサージ電圧（ΔVp＋Vpn）が発生する。サージ分の電
圧ΔVpは、

【数３】 となる。ここで、ΔVpをVpn／２に選定すると、スイッ
チング素子の利用率が良くなる。また、Re1＝Re2とし
て、

【数４】 とし、Rsを求めると、

【数５】 となり、最適化して使用することができる。

【００４４】上記の説明では２回路並列の場合について
説明したが、ｎ回路並列の場合には、一般化して、

【数６】 として同様に最適化することができる。

【００４５】次に、本発明の第５の実施の形態を、図５
に基づいて説明する。なお、図５において、図１に示し
た第１の実施の形態の回路要素と共通するものには同一
の符号を用いて説明する。

【００４６】図５に示す第５の実施の形態の車両用ブレ
ーキチョッパ回路OVTにおいて、RS1，RS2はスイッチン
グ素子So1，So2のスナバ抵抗であり、共通のスナバコン
デンサCsに各一端が接続され、スナバ抵抗RS1，RS2の各
他端は放電抵抗とスイッチング素子との直列接続点それ
ぞれに接続されている。これにより、第５の実施の形態
では、スイッチング素子So1，So2それぞれの電流遮断時
に発生する過電圧をスナバ抵抗RS1，RS2と共通のスナバ
コンデンサCsで抑制することができる。

【００４７】次に、本発明の第６の実施の形態を、図６
に基づいて説明する。なお、図６において、図１及び図
３に示した回路と共通する要素には同一の符号を用いて
示している。

【００４８】図６に示す第６の実施の形態の車両用ブレ
ーキチョッパ回路では、直流プラスラインＰに主放電抵
抗Re10の一端を接続し、この主放電抵抗Re10の他端に、
複数に分割された複数ｎの副放電抵抗Re11，Re12，…の
一端それぞれを並列に接続している。そしてこれらの複
数の副放電抵抗Re11，Re12，…の他端それぞれに複数の
スイッチング素子So1，So2，…の一端それぞれを直列に
接続し、複数のスイッチング素子の他端それぞれを直流
マイナスラインＮに並列に接続している。副放電抵抗Re
11，Re12，…は同じ抵抗値RXのもので構成し、その抵抗
値RXは主放電抵抗Re10の抵抗値RYよりも十分に小さいも
のとする。

【００４９】これにより、図１に示した第１の実施の形
態で用いた放電抵抗Re1，Re2，…と比較して、副放電抵
抗Re11，Re12，…と主放電抵抗Re10との抵抗全体を小型
化することができる。

【００５０】なお、この第６の実施の形態において、ｎ
＝２として２並列回路構成とし、スイッチング素子So
1，So2にはそれぞれ電流IS1，IS2が流れていて、スイッ
チング素子So1の両端にはVon1、スイッチング素子So2の
両端にはVon2の各素子特性による電圧降下が発生してい
るものとする。この場合、各部に流れる電流は次のよう
に表わされる。

【００５１】

【数７】 この数７式より、IS1は次の数８式のように表わされ
る。ただし、ΔVon＝Von1-Von2である。

【００５２】

【数８】 数８式において、第１項は分担電流の中心値であり、第
２項はアンバランス電流を示している。数７式から、こ
れらの比を求めると、アンバランス率Ｋを求めることが
できる。

【００５３】

【数９】 ここで、値としてΔVonは１Ｖ、Vpn＝１５００Ｖ、Re10
＝５Ω程度を仮定し、Ｋを０．０１（１％）以下に抑え
るRXを求めると、副放電抵抗Re11，Re12の値RXは０．３
５Ω程度と小さい値でよく、副放電抵抗Re11，Re12の抵
抗値RXを小さくすれば良好な電流分担が得られる。

【００５４】次に、本発明の第７の実施の形態を、図７
に基づいて説明する。図７に示す第７の実施の形態の車
両用ブレーキチョッパ回路OVTは図３に示した第３の実
施の形態の構成と図６に示した第６の実施の形態の構成
とを組み合わせた点に特徴がある。なお、図７におい
て、図３及び図６に示した各実施の形態の回路要素と共
通するものには同一の符号を付して示してある。

【００５５】DS1,DS2，DSiはダイオードであり、ダイオ
ードDS1のアノードは副放電抵抗Re11とスイッチング素
子So1のコレクタ接続点に接続してあり、同様にダイオ
ードDS2のアノードは副放電抵抗Re12とスイッチング素
子So2のコレクタ接続点に接続してある。そしてｎ個の
回路まで一般化する場合、ダイオードDSi（ｉ＝１，
２，…，ｎ）のアノードが放電抵抗Re1iとスイッチング
素子Soiのコレクタ接続点に接続されることになる。ダ
イオードDS1，DS2の各カソードは直流回路のＰ電位に接
続すると共に、スナバコンデンサCsの一端に接続する。
スナバコンデンサCsの他端はスイッチング素子So1，So
2，…の各エミッタ接続点に接続する。

【００５６】これにより、第３の実施の形態と同様に、
スイッチング素子So1，So2，…が電流遮断した場合に
は、放電抵抗Re11，Re12，…の内部インダクタンス分や
回路インダクタンス分に蓄積されたエネルギは、ダイオ
ードDS1，DS2，…を介してスナバコンデンサCsに流入し
てインダクタンス回路のサージ電圧を抑制することがで
きる。加えて、第６の実施の形態と同様に、副放電抵抗
Re11，Re12，…と主放電抵抗Re10との抵抗全体を小型化
することができる。

【００５７】次に、本発明の第８の実施の形態を、図８
に基づいて説明する。図８に示す第８の実施の形態の車
両用ブレーキチョッパ回路OVTは図４に示した第４の実
施の形態の構成と図６に示した第６の実施の形態の構成
とを組み合わせた点に特徴がある。なお、図８におい
て、図４及び図６に示した各実施の形態の回路要素と共
通するものには同一の符号を付して示してある。

【００５８】DS1,DS2，DSiはダイオードであり、ダイオ
ードDS1のアノードは副放電抵抗Re11とスイッチング素
子So1のコレクタ接続点に接続してあり、同様にダイオ
ードDS2のアノードは副放電抵抗Re12とスイッチング素
子So2のコレクタ接続点に接続してある。そしてｎ個の
回路まで一般化する場合、ダイオードDSi（ｉ＝１，
２，…，ｎ）のアノードが放電抵抗Re1iとスイッチング
素子SoiのコレクタＣとの接続点に接続されることにな
る。RsはスナバコンデンサCsの放電抵抗であり、ダイオ
ードDS1，DS2，…のカソード接続点と直流プラスライン
Ｐとの間に挿入されている。

【００５９】これにより、第４の実施の形態と同様にス
イッチング素子So1，So2，…が電流遮断した時にスナバ
コンデンサCsの電圧が跳ね上がり、直流回路Ｐ−Ｎ間の
電圧との間で配線インダクタンスを介して振動電流が流
れるのを防止することができる。また、第６の実施の形
態と同様に、副放電抵抗Re11，Re12，…と主放電抵抗Re
10との抵抗全体を小型化することができる。

【００６０】この第８の実施の形態では、スナバコンデ
ンサCsの放電抵抗Rsを次のように設定することにより最
適化が図れる。なお、以下の説明では、ｎ＝２の場合に
ついて説明する。主放電抵抗Re10、副放電抵抗Re11，Re
12の内部インダクタンスの影響でスイッチング素子So
1，So2が電流遮断したときにサージ電圧（ΔVp＋Vpn）
が発生する。サージ分の電圧ΔVpは、

【数１０】 となる。ここで、ΔVpをVpn／２に選定すると、スイッ
チング素子の利用率が良くなる。そして、

【数１１】 とし、Rsを求めると、

【数１２】 となり、最適化して使用することができる。

【００６１】上記の説明では２回路並列の場合について
説明したが、ｎ（≧３）回路並列の場合にも、同じ式で
求めることができる。

【００６２】次に、本発明の第９の実施の形態を、図９
に基づいて説明する。第９の実施の形態の車両用ブレー
キチョッパ回路OVTは、図１に示した第１の実施の形態
に対して、放電抵抗とスイッチング素子とを直列に接続
したブレーキチョッパ回路それぞれに切換えスイッチSW
1，SW2，…を挿入した点に特徴がある。なお、図９にお
いて、図１に示した第１の実施の形態と共通する回路要
素には同一の符号を付して示してある。

【００６３】この第９の実施の形態の車両用ブレーキチ
ョッパ回路OVTでは、通常時には第１の実施の形態と同
様に動作し、直流電圧Vpnが保護電圧レベルまで急上昇
した場合に、スイッチング素子So1，So2，…をターンオ
ンして放電抵抗Re1，Re2，…を介してコンデンサFcの電
荷を放電し、直流電圧Vpnを０Ｖまで下げる動作をす
る。また、誘導電動機Ｍの回生エネルギによって直流電
圧Vpnが上昇する場合、スイッチング素子So1，So2，…
をチョッパ動作させ、電圧Vpnが常時一定になるように
動作する。

【００６４】そして放電抵抗Re1，Re2，…、スイッチン
グ素子So1，So2，…のいずれかに故障が発生した場合、
故障したブレーキチョッパ回路の切換えスイッチを開放
することによりその回路を切り離し、健全なブレーキチ
ョッパ回路だけで運転を継続する。これにより、回路要
素が故障しても継続して車両の運転が継続できる。

【００６５】次に、本発明の第１０の実施の形態を、図
１０に基づいて説明する。この実施の形態の車両用ブレ
ーキチョッパ回路OVTは、図６に示した第６の実施の形
態に対して、放電抵抗とスイッチング素子とを直列に接
続したブレーキチョッパ回路それぞれに切換えスイッチ
SW1，SW2，…を挿入した点に特徴がある。なお、図１０
において、図６に示した第６の実施の形態と共通する回
路要素には同一の符号を付して示してある。

【００６６】この第１０の実施の形態の車両用ブレーキ
チョッパ回路OVTでは、通常時には第６の実施の形態と
同様に動作し、直流電圧Vpnが保護電圧レベルまで急上
昇した場合に、スイッチング素子So1，So2，…をターン
オンして主放電抵抗Re10と副放電抵抗Re11，Re12，…を
介してコンデンサFcの電荷を放電し、直流電圧Vpnを０
Ｖまで下げる動作をする。また、誘導電動機Ｍの回生エ
ネルギによって直流電圧Vpnが上昇する場合、スイッチ
ング素子So1，So2，…をチョッパ動作させ、電圧Vpnが
常時一定になるように動作する。

【００６７】そして副放電抵抗Re11，Re12，…、スイッ
チング素子So1，So2，…のいずれかに故障が発生した場
合、故障したブレーキチョッパ回路の切換えスイッチを
開放することによりその回路を切り離し、健全なブレー
キチョッパ回路だけで運転を継続する。これにより、回
路要素が故障しても継続して車両の運転が継続できる。

【００６８】次に、本発明の第１１の実施の形態の車両
用ブレーキチョッパ回路を、図１１に基づいて説明す
る。この実施の形態において、主回路には図１３に示し
た従来例と同様のものを使用する。そして図１１に示す
ように、ブレーキチョッパ回路OVTのオン期間S1におい
て、２つのスイッチング素子So1，So2のオンタイミング
Gso1，Gso2をずらし、かつオン期間T1を等しくする制御
を行う。

【００６９】これにより各スイッチング素子So1，So2の
スイッチング損失負担の平衡を保ち、負荷分担を均一化
することができる。

【００７０】

【発明の効果】以上のように請求項１の発明によれば、
スイッチング素子の個体差があってもそれぞれのスイッ
チング素子にそれに直列に接続されている放電抵抗の抵
抗値により決定される電流が流れ、スイッチング素子に
個体差があっても問題がなく、煩雑な素子選別の要求が
緩和され、簡単にブレーキチョッパ容量増加が可能であ
る。

【００７１】請求項２の発明によれは、請求項１の発明
の効果に加えて、複数並列に設けたブレーキチョッパ回
路それぞれに属する放電抵抗を一体化したので、放電抵
抗の小型化、抵抗特性の均一化ができ、また各スイッチ
ング素子の電流分担を良好にできる。

【００７２】請求項３の発明によれば、請求項１の発明
の効果に加えて、複数並列に設けた回路それぞれの放電
抵抗とスイッチング素子との接続点それぞれにダイオー
ドのアノードを接続し、ダイオードのカソードを放電抵
抗の接続点とは反対側の端点に接続して当該ダイオード
をフライホイールダイオードとし、ダイオードのカソー
ドとスイッチング素子の接続点とは反対側の端点との間
にコンデンサを接続して当該ダイオードと当該コンデン
サとでスナバ回路を構成したので、各スイッチング素子
の電流遮断時に発生する過電圧を効果的に抑制すること
ができる。

【００７３】請求項４の発明によれば、請求項１の発明
の効果に加えて、複数並列に設けた回路それぞれにおけ
る放電抵抗とスイッチング素子との接続点それぞれに複
数のダイオードそれぞれのアノードを接続し、複数のダ
イオードのカソードそれぞれを別の共通の抵抗を介して
放電抵抗それぞれの接続点とは反対側の端点に接続し、
複数のダイオードのカソードそれぞれの接続点を共通の
コンデンサを介してスイッチング素子それぞれの接続点
とは反対側の端点に接続して当該ダイオードそれぞれと
当該共通のコンデンサとで複数のスナバ回路それぞれを
構成したので、スナバコンデンサと直流回路との間での
電圧振動を効果的に抑制することができる。

【００７４】請求項５の発明によれば、請求項４の発明
の効果に加えて、複数並列に設けた回路の数をｎとし、
別の共通の抵抗の抵抗値をRsとし、複数の放電抵抗それ
ぞれの抵抗値をReとしたとき、別の共通の抵抗の抵抗値
RsをRs＝Re／（２×ｎ）に設定したので、スナバ抵抗を
最適化することができ、スイッチング素子の利用率を高
くできる。

【００７５】請求項６の発明によれば、請求項１の発明
の効果に加えて、複数のスイッチング素子に対するスナ
バ回路の抵抗とコンデンサとを共通化することにより回
路構成の簡素化が図れ、また各スイッチング素子がオン
／オフしたときに発生する過電圧を合理的な回路で抑制
することができる。

【００７６】請求項７の発明によれば、スイッチング素
子の個体差があってもそれぞれのスイッチング素子にそ
れに直列に接続されている放電抵抗の抵抗値により決定
される電流が流れ、スイッチング素子に個体差があって
も問題がなく、煩雑な素子選別の要求が緩和され、簡単
にブレーキチョッパ容量増加が可能であり、その上、必
要な放電抵抗のみを分割配置することにより、放電抵抗
全体の小型化が図れる。

【００７７】請求項８の発明によれば、請求項７の発明
の効果に加えて、スイッチング素子電流遮断時に発生す
る過電圧を効果的に抑制することができる。

【００７８】請求項９の発明によれば、請求項７の発明
の効果に加えて、複数の放電抵抗とスイッチング素子と
の接続点それぞれに複数のダイオードそれぞれのアノー
ドを接続し、複数のダイオードのカソードそれぞれを別
の共通の抵抗を介して直流プラスラインに接続し、複数
のダイオードのカソードそれぞれの接続点を共通のコン
デンサを介して直流マイナスラインに接続して当該ダイ
オードそれぞれと当該共通のコンデンサとで複数のスナ
バ回路それぞれを構成したので、スナバコンデンサと直
流回路との間での電圧振動を効果的に抑制することがで
きる。

【００７９】請求項１０の発明によれば、請求項９の発
明の効果に加えて、放電抵抗の分割個数をｎ個とし、別
の共通の抵抗の抵抗値をRsとし、主放電抵抗の抵抗値を
Reoとしたときに、別の共通の抵抗の抵抗値RsをRs＝Reo
／２に設定したので、スナバ抵抗を最適化することがで
き、スイッチング素子の利用率を高くできる。

【００８０】請求項１１又は１２の発明によれば、通常
動作時には各切換えスイッチを閉じて過電圧保護、直流
電圧制御の動作を各放電抵抗、スイッチング素子により
行い、いずれかのスイッチング素子に故障が発生した場
合には、その回路の切換えスイッチを開放することによ
って切り離し、他の健全な放電抵抗とスイッチング素子
の回路により運転を継続するので、最悪でも車両の運転
を継続することができる。

【００８１】請求項１３の発明によれば、２つのスイッ
チング素子それぞれのオンタイミングをずらし、かつオ
ン期間を等しくする制御により各スイッチング素子の損
失負担の平衡を保ち、負荷分担を均一化することができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の回路ブロック図。

【図２】本発明の第２の実施の形態の回路ブロック図。

【図３】本発明の第３の実施の形態の回路ブロック図。

【図４】本発明の第４の実施の形態の回路ブロック図。

【図５】本発明の第５の実施の形態の回路ブロック図。

【図６】本発明の第６の実施の形態の回路ブロック図。

【図７】本発明の第７の実施の形態の回路ブロック図。

【図８】本発明の第８の実施の形態の回路ブロック図。

【図９】本発明の第９の実施の形態の回路ブロック図。

【図１０】本発明の第１０の実施の形態の回路ブロック
図。

【図１１】本発明の第１１の実施の形態によるスイッチ
ング素子のスイッチングタイミングを示すタイミングチ
ャート。

【図１２】一般的な車両制御システムの回路ブロック
図。

【図１３】従来の車両用ブレーキチョッパ回路の回路ブ
ロック図。

【図１４】一般的にスイッチング素子の特性を示すグラ
フ。

【符号の説明】

OVT 車両用ブレーキチョッパ回路 Ｐ 直流プラスライン Ｎ 直流マイナスライン So1，So2，Soi スイッチング素子 Re1，Re2，Rei 放電抵抗 Re10 主放電抵抗 Re11，Re12，Re1i 副放電抵抗 Rs スナバ抵抗 Rs1，Rs2，Rsi スナバ抵抗 DS1，DS2，DSi スナバダイオード Cs スナバコンデンサ SW1，SW2，SWi 切換えスイッチ

Claims (13)

【特許請求の範囲】
1. 【請求項１】 直流プラスラインと直流マイナスライン
   との間に、放電抵抗とスイッチング素子とを直列に接続
   した回路を複数並列に接続し、過電圧保護動作及び直流
   電圧制御を行うようにした車両用ブレーキチョッパ回
   路。
2. 【請求項２】 前記複数並列に設けた回路それぞれに属
   する放電抵抗を一体化したことを特徴とする請求項１に
   記載の車両用ブレーキチョッパ回路。
3. 【請求項３】 前記複数並列に設けた回路それぞれの放
   電抵抗とスイッチング素子との接続点それぞれにダイオ
   ードのアノードを接続し、前記ダイオードのカソードを
   前記放電抵抗の前記接続点とは反対側の端点に接続して
   当該ダイオードをフライホイールダイオードとし、前記
   ダイオードのカソードと前記スイッチング素子の前記接
   続点とは反対側の端点との間にコンデンサを接続して当
   該ダイオードと当該コンデンサとでスナバ回路を構成し
   たことを特徴とする請求項１に記載の車両用ブレーキチ
   ョッパ回路。
4. 【請求項４】 前記複数並列に設けた回路それぞれにお
   ける放電抵抗とスイッチング素子との接続点それぞれに
   複数のダイオードそれぞれのアノードを接続し、前記複
   数のダイオードのカソードそれぞれを別の共通の抵抗を
   介して前記放電抵抗それぞれの前記接続点とは反対側の
   端点に接続し、前記複数のダイオードのカソードそれぞ
   れの接続点を共通のコンデンサを介して前記スイッチン
   グ素子それぞれの前記接続点とは反対側の端点に接続し
   て当該ダイオードそれぞれと当該共通のコンデンサとで
   複数のスナバ回路それぞれを構成したことを特徴とする
   請求項１に記載の車両用ブレーキチョッパ回路。
5. 【請求項５】 前記複数並列に設けた回路の数をｎと
   し、前記別の共通の抵抗の抵抗値をRsとし、前記複数の
   放電抵抗それぞれの抵抗値をReとしたとき、前記別の共
   通の抵抗の抵抗値Rsを、Rs＝Re／（２×ｎ）に設定した
   ことを特徴とする請求項４に記載の車両用ブレーキチョ
   ッパ回路。
6. 【請求項６】 前記複数並列に設けた回路それぞれにお
   ける放電抵抗とスイッチング素子との接続点それぞれに
   当該スイッチング素子のスナバ抵抗それぞれの一端を接
   続し、当該スナバ抵抗それぞれの他端を共通にして、共
   通のスナバコンデンサの一端に接続し、当該共通のスナ
   バコンデンサの他端を前記スイッチング素子それぞれの
   前記接続点とは反対側の端点に接続してスイッチング素
   子それぞれに対するスナバ回路を構成したことを特徴と
   する請求項１に記載の車両用ブレーキチョッパ回路。
7. 【請求項７】 直流プラスラインに主放電抵抗の一端を
   接続し、当該主放電抵抗の他端に、複数に分割された複
   数の副放電抵抗の一端それぞれを並列に接続し、前記複
   数の副放電抵抗の他端それぞれに複数のスイッチング素
   子の一端それぞれを直列に接続し、前記複数のスイッチ
   ング素子の他端それぞれを直流マイナスラインに並列に
   接続し、過電圧保護動作及び直流電圧制御を行うように
   したことを特徴とする車両用ブレーキチョッパ回路。
8. 【請求項８】 前記複数の副放電抵抗とスイッチング素
   子との接続点それぞれに複数のダイオードそれぞれのア
   ノードを接続し、前記複数のダイオードのカソードそれ
   ぞれを共通にして前記直流プラスラインに接続し、前記
   複数のダイオードのカソードそれぞれの接続点を共通の
   コンデンサを介して前記直流マイナスラインに接続して
   当該ダイオードそれぞれと当該共通のコンデンサとで複
   数のスナバ回路それぞれを構成したことを特徴とする請
   求項７に記載の車両用ブレーキチョッパ回路。
9. 【請求項９】 前記複数の放電抵抗とスイッチング素子
   との接続点それぞれに複数のダイオードそれぞれのアノ
   ードを接続し、前記複数のダイオードのカソードそれぞ
   れを別の共通の抵抗を介して前記直流プラスラインに接
   続し、前記複数のダイオードのカソードそれぞれの接続
   点を共通のコンデンサを介して前記直流マイナスライン
   に接続して当該ダイオードそれぞれと当該共通のコンデ
   ンサとで複数のスナバ回路それぞれを構成したことを特
   徴とする請求項７に記載の車両用ブレーキチョッパ回
   路。
10. 【請求項１０】 前記放電抵抗の分割個数をｎ個とし、
    前記別の共通の抵抗の抵抗値をRsとし、前記主放電抵抗
    の抵抗値をReoとしたときに、前記別の共通の抵抗の抵
    抗値Rsを、Rs＝Reo／２に設定したことを特徴とする請
    求項９に記載の車両用ブレーキチョッパ回路。
11. 【請求項１１】 直流プラスラインと直流マイナスライ
    ンとの間に、切換えスイッチと放電抵抗とスイッチング
    素子とを直列に接続した回路を複数並列に接続し、過電
    圧保護動作及び直流電圧制御を行うようにした車両用ブ
    レーキチョッパ回路。
12. 【請求項１２】 前記複数の副放電抵抗とスイッチング
    素子との間それぞれに切換えスイッチを挿入したことを
    特徴とする請求項７に記載の車両用ブレーキチョッパ回
    路。
13. 【請求項１３】 直流プラスラインと直流マイナスライ
    ンとの間に、放電抵抗とこれに各一端が共通に接続され
    る２つスイッチング素子とを挿入し、前記２つのスイッ
    チング素子それぞれのオン／オフ位相に位相差を設けた
    ことを特徴とする車両用ブレーキチョッパ回路。