JP3383656B2 - 中性点クランプ式電力変換器 - Google Patents
中性点クランプ式電力変換器Info
- Publication number
- JP3383656B2 JP3383656B2 JP2001237759A JP2001237759A JP3383656B2 JP 3383656 B2 JP3383656 B2 JP 3383656B2 JP 2001237759 A JP2001237759 A JP 2001237759A JP 2001237759 A JP2001237759 A JP 2001237759A JP 3383656 B2 JP3383656 B2 JP 3383656B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- self
- snubber
- voltage
- extinguishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Description
子を用いて構成される中性点クランプ式電力変換器に関
する。
下「NPCインバータ」と称する)の1相分の回路構成
例を図7に示す。
10と直流負側端子12との間に、主回路パワー素子と
して直列接続の4個の自己消弧素子S1,S2,S3,
S4と、これらの自己消弧素子に個々に逆並列接続され
たフリーホイーリングダイオードD1,D2,D3,D
4とを備えている。各素子にはそれぞれスナバ回路が接
続されている。各スナバ回路は、スナバダイオードDs
と、それに直列接続されるスナバコンデンサCsと、ス
ナバダイオードDsに並列接続されたスナバ抵抗Rsと
からなっている。各素子の末尾の数字符号1〜4によっ
て対応する自己消弧素子ないしフリーホイーリングダイ
オードを示している。自己消弧素子S1,S2の接続点
と自己消弧素子S3,S4の接続点との間に、自己消弧
素子S1〜S4とは逆向きの極性でクランプダイオード
Dc1およびDc2が直列に接続されている。電圧Vd
1ないしVd2のコンデンサCp1ないしCp2で代表
される直流電圧源(電圧Vd=Vd1+Vd2)から正
側端子10、零電圧端子11および負側端子12が導出
されている。正負両電源端子10,12の間に直列接続
の4個の自己消弧素子S1〜S4が配線インダクタンス
L1,L3を介して接続されている。またクランプダイ
オードDc1,Dc2の接続点が零電圧端子11に接続
されるが、ここにも配線インダクタンスL2が示されて
いる。両自己消弧素子S2,S3の接続点から、インバ
ータ(変換器)としての出力端子20が導出される。
て説明する。
関係の一例を以下に示す。この変換器は、自己消弧素子
S1とS2がオンのとき、電圧Vd1を出力し、自己消
弧素子S2とS3がオンのとき、電圧0を出力し、自己
消弧素子S3とS4がオンのとき、電圧Vd2を出力す
る。説明の簡略化のため、ここでは、Vd1=Vd2=
Vd/2であるとして説明する。
素子S1〜S3が同時にオンしたとすると、直流電圧V
d1を素子S1−S2−S3−クランプダイオードDc
2の経路で短絡回路が形成され、過大な短絡電流が回路
中の素子に流れる。これを防ぐために、素子S1とS3
を逆動作(一方がオンのとき、他方をオフ)させ、素子
S2とS4についても逆動作させる。
について説明する。スナバ回路は配線インダクタンスの
影響を少なくするために自己消弧素子の近くに配置され
る。配線インダクタンスL1、自己消弧素子S1,S2
を介して電流が流れている状態から、自己消弧素子S1
をターンオフさせると、図8に示すように配線インダク
タンスL1の残留エネルギーが、スナバダイオードDs
1を介してスナバコンデンサCs1を充電する。コンデ
ンサCs1の端子間電圧は、直流電圧Vd1と配線イン
ダクタンスL1の残留エネルギーによる電圧との和とな
る。コンデンサCs1に充電された電荷は、図9に示す
ように、次に自己消弧素子S1がターンオンするときに
コンデンサCs1→スナバ抵抗Rs1→自己消弧素子S
1の経路で放電され、充電電荷はほぼゼロとなる。他の
自己消弧素子S2〜S4においても同様である。
主回路部品である第1の自己消弧素子S1と第1のフリ
ーホイーリングダイオードDs1をモジュール化した場
合、自己消弧素子S1とダイオードDs1との間の配線
長が短くなり、その間の配線インダクタンスを低減させ
ることができるが、そのモジュールと他の素子間に必要
とする配線のインダクタンスを低減させることはできな
い。また、図7の回路構成によるスナバ回路では、スナ
バエネルギーは総てスナバ抵抗Rs1〜Rs4で消費す
るため効率も悪くなる。
の低損失スナバ回路が提案されている(1995年電気
学会全国大会、No.5、p.320、1178:「3
レベルインバータ用クランプスナバ方式」)。これを図
10に示す。図10は低損失スナバ回路を用いたNPC
インバータの1相分の主回路構成の一例を示すものであ
る。
は、図7のインバータの放電型スナバ回路に比較し、ス
ナバダイオードDs22,Ds32、およびスナバ抵抗
Rs3,Rs4が付加されている。
用いたNPCインバータの動作説明をする。配線インダ
クタンスL1と素子S1,S2を介して電流が流れてい
る状態から、自己消弧素子S1をターンオフさせると、
配線インダクタンスL1の残留エネルギーにより、自己
消弧素子S1の端子間電圧が上昇する。素子S1の端子
間電圧がスナバコンデンサCs1の端子間電圧を超過す
ると、スナバダイオードDs1に順方向電圧が加わり、
ダイオードDs1が導通状態となる。これにより配線イ
ンダクタンスL1の残留エネルギーがスナバコンデンサ
Cs1に流れ込む。このとき、スナバコンデンサCs1
の端子間電圧が上昇し、直流電圧Vd1より高くなる
と、コンデンサCs1の端子間電圧が電圧Vd1に等し
くなるように余剰電圧はスナバ抵抗Rs1により放電さ
れる。
す。自己消弧素子S1には、スナバコンデンサCs1の
電圧が印加され定常的には直流電圧Vd1が印加され
る。素子S1がターンオンした場合、コンデンサCs1
は放電せず、直流電圧Vd1にクランプされたままとな
る。そのためターンオフ時の余剰電圧分だけが抵抗Rs
1を介して放電されるので、損失の少ないスナバ回路を
達成することができる。
ときの動作を説明する。自己消弧素子S2が導通してお
り、配線インダクタンスL2、クランプダイオードDc
1および自己消弧素子S2を介して通電している状態か
ら、自己消弧素子S2をターンオフさせると、配線イン
ダクタンスL2の残留エネルギーにより自己消弧素子S
2の端子間電圧が上昇する。素子S2の端子間電圧がス
ナバコンデンサCs2の端子間電圧を超過すると、スナ
バダイオードDs2が導通状態となり、配線インダクタ
ンスL2の残留エネルギーがスナバコンデンサCs2に
流れ込む。これによりスナバコンデンサCs2の端子間
電圧が上昇し、コンデンサCs2の端子間電圧が直流電
圧Vd2より高くなっても電荷の行き場がないので、充
電されたままになる。この状態を図13に示す。
電された電荷を放電する経路を示している。自己消弧素
子S2が次にターンオンするときは、前述のスイッチン
グ制御に従い素子S3もオンの状態にある。放電経路
は、コンデンサCs2→自己消弧素子S2→S3→クラ
ンプダイオードDc2→直流電源Cp2→スナバダイオ
ードDs22→スナバ抵抗Rs2となり、スナバコンデ
ンサCs2の端子間電圧は電圧Vd2にクランプされ、
電圧Vd2よりも高くなった分の電圧だけ、スナバ抵抗
Rs2を介して放電する。自己消弧素子S3,S4のス
ナバ回路も同様である。
バ回路には、スナバダイオードDs22,Ds32が新
たに必要になる。このダイオードの働きを以下に述べ
る。例えば、自己消弧素子S1とS2が導通状態にある
とき、自己消弧素子S1の正側端子、すなわちスナバコ
ンデンサCs2の一端の電位は、直流電圧源の正側端子
10の電位に等しくなる。もし、スナバダイオードDs
22が無いとすれば、スナバコンデンサCs2の他端の
電位は、直流電圧源の負側端子12の電位に等しくな
る。つまり、スナバダイオードDs22は、スナバコン
デンサCs2に直流の全電圧が印加されるという事態、
すなわち素子S2に直流電圧源の全電圧が印加されると
いう事態を防ぐために必要となるのである。スナバダイ
オードDs32も同様に、素子S3に全電圧が印加され
るのを防ぐ。
用いたNPCインバータの回路構成では、自己消弧素子
のスイッチングにおいて、オンオフの状態の組み合わせ
が素子S1とS2、素子S2とS3、素子S3とS4で
なければならないという問題点がある。そこで他のスイ
ッチング制御方式の例として、特開平4−295279
号公報記載の提案がある。
向きにより、必要な素子だけをオンさせ、無駄なスイッ
チング動作を無くして損失の低減化を図ることができ
る。すなわち、出力電流が正のとき、素子S1,S2が
オンで電圧レベルはVd1(=Vd/2)、出力電流が
正のとき、素子S2がオンで電圧レベルは0、出力電流
が負のとき、素子S3がオンで電圧レベルは0、出力電
流が負のとき、素子S3,S4がオンで電圧レベルはV
d2(=−Vd/2)となる。
3とS4をオフ状態にし、無駄なスイッチングを行わせ
ない。また、出力電流が負の時、素子S1とS2をオフ
状態にし、無駄なスイッチングを行わせないため、スイ
ッチング損失を低減することができる。
ナバ回路を用いたNPCインバータに適用しようとする
と、以下の問題が生じる。
素子S3とS4をオフ状態にしたまま、素子S2をオン
/オフさせる場合が生じる。この場合、素子S2をオン
させても素子S3がオフ状態にあるためスナバコンデン
サCs2の過電圧分は放電されない。したがって、素子
S2がオフする毎にコンデンサCs2の電圧が上昇し、
最終的には直流電圧源の全電圧(Vd=Vd1+Vd
2)にまで充電され、その結果、素子S2が過電圧とな
る。そのため、図10に示す低損失スナバ回路を有する
NPCインバータに上記の制御方式を適用することは困
難である。
の電力変換器には次のような問題がある。すなわち、 1.配線インダクタンスの影響を少なくするため、スナ
バ回路をスイッチング素子にできるだけ近づけて配置す
る必要があり、そのためスナバ回路の構成に制約を受け
る。 2.スイッチング素子に近接して設置する従来のスナバ
回路は損失が大きく、変換器の効率が悪くなる。それに
関連して冷却設備が大型にならざるを得ない。 3.従来の低損失スナバ回路を有する中性点クランプ式
電力変換器では、スイッチング制御上の制約があり、制
御方式によっては、素子に過大な電圧が印加される虞が
ある。
スナバ回路を備えた電力変換器を提供することを目的と
する。
る中性点クランプ式電力変換器を提供することを目的と
する。
バ回路を備えた中性点クランプ式電力変換器を提供する
ことを目的とする。
に請求項1に係る発明の中性点クランプ式電力変換器
は、直列接続された第1、第2、第3および第4の自己
消弧素子と、これら第1ないし第4の自己消弧素子にそ
れぞれ個々に逆並列接続された第1、第2、第3および
第4のダイオードとを具備し、第1の自己消弧素子の正
側端子を直流電圧源の正側端子に接続し、第4の自己消
弧素子の負側端子を直流電圧源の負側端子に接続し、第
2および第3の自己消弧素子の接続点から出力端子を導
出する中性点クランプ式電力変換器において、カソード
が第1および第2の自己消弧素子の接続点に、かつアノ
ードが直流電圧源の零電圧端子に接続された第5のダイ
オードと、アノードが第3および第4の自己消弧素子の
接続点に、かつカソードが直流電圧源の零電圧端子に接
続された第6のダイオードと、カソードが第2および第
3の自己消弧素子の接続点に接続された第7のダイオー
ドと、アノードが第2および第3の自己消弧素子の接続
点に接続された第8のダイオードと、カソードが第5の
ダイオードのアノードに接続された第9のダイオード
と、第9のダイオードのアノードと第1の自己消弧素子
の正側端子との間に接続された第1のコンデンサと、第
9のダイオードに並列に接続された第1の抵抗と、第5
のダイオードのアノードと第7のダイオードのアノード
との間に接続された第2のコンデンサと、第7のダイオ
ードのアノードと直流電圧源の負側端子との間に接続さ
れた第2の抵抗と、第8のダイオードのカソードと直流
電圧源の正側端子との間に接続された第3の抵抗と、第
6のダイオードのカソードと第8のダイオードのカソー
ドとの間に接続された第3のコンデンサと、アノードが
第6のダイオードのカソードに接続された第10のダイ
オードと、この第10のダイオードのカソードと第4の
自己消弧素子の負側端子との間に接続された第4のコン
デンサと、第10のダイオードに並列に接続された第4
の抵抗とを具備したことを特徴とする。
力変換器は、直列接続された第1、第2、第3および第
4の自己消弧素子と、これら第1ないし第4の自己消弧
素子にそれぞれ個々に逆並列接続された第1、第2、第
3および第4のダイオードとを具備し、第1の自己消弧
素子の正側端子を直流電圧源の正側端子に接続し、第4
の自己消弧素子の負側端子を直流電圧源の負側端子に接
続し、第2および第3の自己消弧素子の接続点から出力
端子を導出する中性点クランプ式電力変換器において、
アノードが第1の自己消弧素子の正側端子に接続された
第5のダイオードと、カソードが第1および第2の自己
消弧素子の接続点に、かつアノードが直流電圧源の零電
圧端子に接続された第6のダイオードと、カソードが第
2および第3の自己消弧素子の接続点に接続された第7
のダイオードと、アノードが第2および第3の自己消弧
素子の接続点に接続された第8のダイオードと、アノー
ドが第3および第4の自己消弧素子の接続点に、かつカ
ソードが直流電圧源の零電圧端子に接続された第9のダ
イオードと、カソードが第4の自己消弧素子の負側端子
に接続された第10のダイオードと、第5のダイオード
に並列に接続された第1の抵抗と、第5のダイオードの
カソードと第6のダイオードのアノードとの間に接続さ
れた第1のコンデンサと、第6のダイオードのアノード
と第7のダイオードのアノードとの間に接続された第2
のコンデンサと、第8のダイオードのカソードと第9の
ダイオードのカソードとの間に接続された第3のコンデ
ンサと、第9のダイオードのカソードと第10のダイオ
ードのアノードとの間に接続された第4のコンデンサ
と、第7のダイオードのアノードと直流電圧源の負側端
子との間に接続された第2の抵抗と、第8のダイオード
のカソードと直流電圧源の正側端子との間に接続された
第3の抵抗と、第10のダイオードに並列に接続された
第4の抵抗とを具備したことを特徴とする。
PCインバータの一実施形態を示すものである。図1は
1相分(U相)の主回路を示し、三相出力インバータの
場合はV相およびW相も同様に構成される。
2は、正側主回路パワー素子として、図示のごとく例え
ばIGBT(ゲート絶縁型バイポーラトランジスタ)か
らなり、直流電源端子10,12間に配線インダクタン
スL1,L3を介して直列接続された4個の自己消弧素
子S1〜S4と、各自己消弧素子に個々に逆並列接続さ
れたフリーホイリングダイオードD1〜D4とを備えて
いる。第1および第2の自己消弧素子S1,S2の接続
点と第3および第4の自己消弧素子S3,S4の接続点
との間に、クランプダイオードDc1,Dc2が自己消
弧素子S1〜S4とは逆向きの極性で直列に接続されて
いる。電圧Vd1およびVd2で代表される直流電圧源
(電圧Vd=Vd1+Vd2。Vd1=Vd2)からは
正負両端子10,12のほかに零電圧端子11が導出さ
れ、この零電圧端子11が配線インダクタンスL2を介
して両クランプダイオードDc1,Dc2の接続点に接
続されている。
されている。スナバ回路は、スナバコンデンサCs1〜
Cs4、スナバダイオードDs1〜Ds4、およびスナ
バ抵抗Rs1〜Rs4からなっている。クランプダイオ
ードDc1のアノードにスナバダイオードDs1のカソ
ードが接続され、このスナバダイオードDs1のアノー
ドと第1の自己消弧素子S1の正側端子との間に第1の
スナバコンデンサCs1が接続されている。スナバダイ
オードDs1に第1のスナバ抵抗Rs1が並列に接続さ
れている。第2および第3の自己消弧素子S2,S3の
接続点に第2のスナバダイオードDs2のカソードが接
続され、スナバダイオードDs2のアノードとクランプ
ダイオードDc1のアノードとの間に第2のスナバコン
デンサCs2が接続されている。スナバダイオードDs
2のアノードと直流電圧源の負側端子12との間に第2
のスナバ抵抗Rs2が接続されている。同様に、クラン
プダイオードDc2のカソードにスナバダイオードDs
4のアノードが接続され、このスナバダイオードDs4
のカソードと第4の自己消弧素子S4の負側端子との間
に第4のスナバコンデンサCs4が接続されている。ス
ナバダイオードDs4に第4のスナバ抵抗Rs4が並列
に接続されている。第2および第3の自己消弧素子S
2,S3の接続点に第3のスナバダイオードDs3のア
ノードが接続され、スナバダイオードDs3のカソード
とクランプダイオードDc2のカソードとの間に第3の
スナバコンデンサCs3が接続されている。スナバダイ
オードDs3のカソードと直流電圧源の正側端子10と
の間に第3のスナバ抵抗Rs3が接続されている。
子S1とS2がオンのとき電圧Vd1を出力し、自己消
弧素子S2とS3がオンのときゼロ電圧を出力し、自己
消弧素子S3とS4がオンのとき電圧Vd2を出力す
る。
素子S1〜S3が同時にオンしたとすると、直流電圧V
d1を素子S1−S2−S3−クランプダイオードDc
2の経路で短絡回路を形成し、過大な短絡電流が素子に
流れる。これを防ぐために、素子S1とS3を逆動作さ
せ、素子S2とS4を逆動作させる。
を介して電流が流れている状態を想定する。このとき、
スナバコンデンサCs1の端子間電圧はVd1であり、
すでに充電されている状態にある。自己消弧素子S1を
ターンオフさせると、配線インダクタンスL1の残留エ
ネルギーにより、自己消弧素子S1の端子間電圧が上昇
する。この端子間電圧がスナバコンデンサCs1の端子
間電圧を超過すると、スナバダイオードDs1に順方向
の電圧が加わり、ダイオードDs1が導通状態となる。
これにより、配線インダクタンスL1の残留エネルギー
が図2に示すようにスナバコンデンサCs1に流れ込み
吸収される。
昇しても、直流電圧Vd1にクランプされているため、
スナバ抵抗Rs1によりコンデンサCs1の端子間電圧
がVd1に等しくなるように余剰電圧は放電される。こ
の放電の電流経路は図20に示すように、Cs1−L1
−Cp1−L2−Rs1−Cs1である。自己消弧素子
S1は、スナバコンデンサCs1の電圧にクランプされ
ているため、自己消弧素子S1の端子間電圧をほぼ電圧
Vd1の状態に保つことができる。素子S1が再びター
ンオンしても、スナバコンデンサCs1は放電せずに電
圧Vd1の電圧を維持する。このため、スナバ抵抗Rs
1によって消費される損失は、スナバコンデンサCs1
に充電されていた余剰電圧のみであり、従来の放電型ス
ナバ回路に比べ損失を大幅に低減することができる。
回路の作用も素子S1の場合と同様である。配線インダ
クタンスL2とクランプダイオードDc1、素子S2,
S3を介して電流が流れている状態を想定する。このと
き、スナバコンデンサCs2の端子間電圧はVd2であ
り、すでに充電されている状態にある。自己消弧素子S
2をターンオフさせると、配線インダクタンスL2の残
留エネルギーにより、自己消弧素子S2の端子間電圧が
上昇する。素子S2の端子間電圧がスナバコンデンサC
s2の端子間電圧を超過すると、スナバダイオードDs
2に順方向の電圧が加わり、ダイオードDs2が導通状
態となる。これにより配線インダクタンスL2の残留エ
ネルギーがスナバコンデンサCs2に流れ込み吸収され
る。スナバコンデンサCs2の端子間電圧は上昇する
が、電圧Vd2にクランプされているため、スナバ抵抗
Rs2により端子間電圧が電圧Vd2に等しくなるよう
に余剰電圧は放電される。素子S2が再びターンオンし
ても、スナバコンデンサCs2は放電せずに電圧Vd2
を維持する。このため、スナバ抵抗Rs2によって消費
される損失はスナバコンデンサCs2に充電されていた
余剰電圧のみであり、従来の放電型スナバ回路に比べ損
失を大幅に低減することができる。また、従来の低損失
スナバ回路と比較すると、従来の低損失スナバ回路にお
いては、スナバコンデンサCs2に充電されている余剰
電圧が放電されるためには、素子S2が再びターンオン
となり、かつ、素子S3もオンの状態でなければならな
い。しかし、本発明による低損失スナバ回路では、素子
S2の動作状態にかかわらず、スナバコンデンサCs2
および素子S2の端子間電圧は定常的に直流電圧Vd2
と等しくなる。
いても上記の素子S3,S4の場合と同様である。
295279号公報に開示されている制御方式も適用で
きる。この制御方式によれば、出力電流の向きにより必
要な素子だけオンさせ、無駄なスイッチング動作を無く
して損失の低減を図ることができる。例えば、出力電流
が正のとき素子S3とS4をオフの状態に固定してお
く。また、出力電圧が負のとき素子S1とS2をオフの
状態にしておく。これにより無駄なスイッチングをなく
し、スイッチング損失を低減することができる。
ータに適用した場合と従来の低損失スナバ回路を有する
NPCインバータに適用した場合を比較してみる。例え
ば、出力電流が正で素子S3とS4がオフの状態となっ
ている状態で、素子S2をオン/オフさせる場合、従来
の低損失スナバ回路では、スナバコンデンサCs2に充
電されている余剰電圧が放電されるためには、素子S2
が再びターンオンとなり、かつ、素子S3もオンの状態
でなければスナバコンデンサCs2に充電されている余
剰電圧は放電されない。しかし、本発明による低損失ス
ナバ回路では、素子S2の動作状態にかかわらず、スナ
バコンデンサCs2の余剰電圧を放電することができ、
スナバコンデンサCs2および素子S2の端子間電圧は
定常的に直流電圧Vd2と等しくすることができる。
の低損失スナバ回路(図10)において必要であったス
ナバダイオードDs22,Ds32の必要がなくなる。
図2の回路において、例えば、自己消弧素子S1とS2
が導通状態にあることを仮定する。このとき、スナバコ
ンデンサCs2の一方の端子の電位は、配線インダクタ
ンスL2が小さいため、ほぼ直流電圧源の零電圧端子1
1に等しくなる。また、スナバコンデンサCs2の他方
の端子の電位は、直流電圧源の負側端子12の電位に等
しくなる。この作用により、本発明による低損失スナバ
回路においては、従来の低損失スナバ回路において問題
となっていた、スナバコンデンサCs2に直流電圧の全
電圧が印加されるという事態を回避することができる。
インバータの低損失スナバ回路を提供することができ
る。また、本発明によるNPCインバータは、従来の低
損失スナバ回路を持つNPCインバータに対し、自己消
弧素子のスイッチング制御が限定されない利点がある。
さらに、従来の低損失スナバ回路において必要とされて
いた外部スナバダイオードDs22,Ds32を不要と
し、ダイオードの数を低減することができるという利点
がある。
PCインバータの別の実施形態を示すものである。図4
は1相分(U相)の主回路を示し、三相出力インバータ
の場合はV相およびW相も同様に構成される。
路パワー素子の接続は図1に示したNPCインバータP
C2と同一である。この実施形態のスナバ回路は図1の
ものとは異なる回路構成を持っている。このスナバ回路
は、スナバコンデンサCs1〜Cs4、スナバダイオー
ドDs1〜ds4、およびスナバ抵抗Rs1〜Rs4か
らなっている。
ンプダイオードDc1のアノードとの間に、スナバダイ
オードDs1およびスナバコンデンサCs1が直列に接
続され、スナバダイオードDs1に第1のスナバ抵抗R
s1が並列に接続されれいる。第2および第3の自己消
弧素子S2,S3の接続点に第2のスナバダイオードD
s2のカソードが接続され、スナバダイオードDs2の
アノードとクランプダイオードDc1のアノードとの間
に第2のスナバコンデンサCs2が接続されている。ス
ナバダイオードDs2のアノードと直流電圧源の負側端
子12との間に第2のスナバ抵抗Rs2が接続されてい
る。同様に、クランプダイオードDc2のカソードと第
4の自己消弧素子S4の負側端子との間に、スナバコン
デンサCs4およびスナバダイオードDs4が直列に接
続され、スナバダイオードDs4に第4のスナバ抵抗R
s4が並列に接続されれいる。
ける自己消弧素子のスイッチング動作と電圧レベルの関
係の一例を示せば、自己消弧素子S1とS2がオンのと
き、電圧Vd1を出力し、自己消弧素子S2とS3がオ
ンのとき0電圧を出力し、自己消弧素子S3とS4がオ
ンのとき、電圧Vd2を出力する。
べたように自己消弧素子S1〜S3が同時にオンしたと
すると、直流電圧Vd1を素子S1−S2−S3−クラ
ンプダイオードDc2の経路で短絡し、過大な短絡電流
が素子に流れる。これを防ぐため、素子S1とS3を逆
動作させ、素子S2とS4を逆動作させる。
を介して電流が流れている状態を想定する。このとき、
スナバコンデンサCs1の端子間電圧はVd1であり、
すでに充電されている状態にある。自己消弧素子S1を
ターンオフさせると、配線インダクタンスL1の残留エ
ネルギーにより、自己消弧素子S1の端子間電圧が上昇
する。端子間電圧がスナバコンデンサCs1の端子間電
圧を超過すると、スナバダイオードDs1に順方向の電
圧が加わり、ダイオードDs1が導通状態となる。これ
により、配線インダクタンスL1の残留エネルギーがス
ナバコンデンサCs1に流れ込み吸収される。この状態
を図23に示す。このとき、スナバコンデンサCs1の
端子間電圧は上昇するが、直流電圧Vd1にクランプさ
れているため、スナバ抵抗Rs1により、端子間電圧が
Vd1に等しくなるように余剰電圧は図24に示される
Cs1→Rs1の経路で放電される。自己消弧素子S1
は、スナバコンデンサCs1の電圧にクランプされてい
るため、自己消弧素子S1の端子間電圧をほぼVd1に
保つことができる。
コンデンサCs1は放電せずに電圧Vd1を維持する。
このため、スナバ抵抗Rs1によって消費される損失
は、スナバコンデンサCs1に充電されていた余剰電圧
のみであり、従来の放電型のスナバ回路に比べ損失を大
幅に低減することができる。
回路について説明する。配線インダクタンスL2とクラ
ンプダイオードDc1、素子S2,S3を介して電流が
流れている状態を想定する。このとき、スナバコンデン
サCs2の端子間電圧はVd2であり、すでに充電され
ている状態にある。自己消弧素子S2をターンオフさせ
ると、配線インダクタンスL2の残留エネルギーによ
り、自己消弧素子S2の端子間電圧が上昇する。素子S
2の端子間電圧がスナバコンデンサCs2の端子間電圧
を超過すると、スナバダイオードDs2に順方向の電圧
が加わり、ダイオードDs2が導通状態となる。これに
より配線インダクタンスL2の残留エネルギーがスナバ
コンデンサCs2に流れ込み吸収される。スナバコンデ
ンサCs2の端子間電圧は上昇するが、電圧Vd2にク
ランプされているため、スナバ抵抗Rs2により端子間
電圧がVd2に等しくなるように余剰電圧は放電され
る。素子S2が再びターンオンしても、スナバコンデン
サCs2は放電せずに電圧Vd2を維持する。このた
め、スナバ抵抗Rs2によって消費される損失は、スナ
バコンデンサCs2に充電されていた余剰電圧のみであ
り、従来の放電型のスナバ回路に比べ損失を大幅に低減
することができる。また、従来の低損失スナバ回路と比
較すると、従来の低損失スナバ回路においては、スナバ
コンデンサCs2に充電されている余剰電圧が放電され
るためには、素子S2が再びターンオンとなり、かつ、
素子S3もオンの状態でなければならない。しかし、本
発明による低損失スナバ回路では、素子S2の動作状態
にかかわらず、スナバコンデンサCs2および素子S2
の端子間電圧は定常的に直流電圧Vd2に等しくなる。
いても上記と同様である。
4−295279号公報に示されている制御方式も適用
できる。この制御方式によれば、出力電流の向きにより
必要な素子だけオンさせ、無駄なスイッチング動作を無
くして損失の低減を図ることができる。例えば、出力電
流が正のとき素子S3とS4をオフの状態に固定してお
く。また、出力電圧が負のときは素子S1とS2をオフ
の状態にしておく。これにより無駄なスイッチングをな
くし、スイッチング損失を低減することができる。
ータに適用した場合と従来の低損失スナバ回路を有する
NPCインバータに適用した場合とを比較する。例え
ば、出力電流が正で素子S3とS4がオフの状態となっ
ている状態で、素子S2をオン/オフさせる場合、従来
の低損失スナバ回路においては、スナバコンデンサCs
2に充電されている余剰電圧が放電されるためには、素
子S2が再びターンオンとなり、かつ、素子S3もオン
の状態でなければスナバコンデンサCs2に充電されて
いる余剰電圧は放電されない。しかし、本発明による低
損失スナバ回路では、素子S2の動作状態にかかわら
ず、スナバコンデンサCs2の余剰電圧を放電すること
ができ、スナバコンデンサCs2および素子S2の端子
間電圧は定常的に直流電圧Vd2と等しくすることがで
きる。
は、従来の低損失スナバ回路(図10)において必要で
あったスナバダイオードDs22およびDs32の必要
がない。図4において、例えば、自己消弧素子S1とS
2が導通状態にあることを仮定する。このとき、スナバ
コンデンサCs2の一端の電位は、配線インダクタンス
L2が小さいため、ほぼ直流電圧源の零電圧端子11の
電位に等しくなる。また、スナバコンデンサCs2の他
端の電位は直流電圧源の負側端子12に等しくなる。こ
の作用により、本発明による低損失スナバ回路において
は、従来の低損失スナバ回路において問題となってい
た、スナバコンデンサCs2に直流電圧の全電圧が印加
されるということがない。
インバータの低損失スナバ回路を提供することができ
る。また、発明のNPCインバータは、従来の低損失ス
ナバ回路を持つNPCインバータに対し、自己消弧素子
のスイッチング制御が限定されない利点がある。さら
に、従来の低損失スナバ回路において必要とされていた
外部スナバダイオードDs22,Ds32を不要とし、
ダイオードの数を低減できるという利点がある。
に、本発明による低損失スナバ回路を有する中性点クラ
ンプ式電力変換器は部品数を低減することができ、さら
に、スナバコンデンサの放電動作においてスイッチング
制御方式に依存せず、熱損失の少ないスナバ回路を備え
た高効率の電力変換器を提供することができる。
クランプ式電力変換器の一実施形態を示す回路図。
充電動作を説明するための説明図。
スナバ抵抗による放電動作を説明するための説明図。
クランプ式電力変換器の他の実施形態を示す回路図。
充電動作を説明するための説明図。
スナバ抵抗による放電動作を説明するための説明図。
構成を示す結線図。
伴うスナバコンデンサヘの充電動作を説明するための説
明図。
伴うスナバコンデンサの放電動作を説明するための説明
図。
ンプ式電力変換器の主回路構成を示す結線図。
素子のターンオフに伴うスナバコンデンサへの充電動作
を説明するための説明図。
ンデンサの放電動作を説明するための説明図。
素子のターンオフに伴うスナバコンデンサへの充電動作
を説明するための説明図。
ンデンサの放電動作を説明するための説明図。
Claims (2)
- 【請求項1】直列接続された第1、第2、第3および第
4の自己消弧素子と、これら第1ないし第4の自己消弧
素子にそれぞれ個々に逆並列接続された第1、第2、第
3および第4のダイオードとを具備し、前記第1の自己
消弧素子の正側端子を直流電圧源の正側端子に接続し、
前記第4の自己消弧素子の負側端子を前記直流電圧源の
負側端子に接続し、前記第2および第3の自己消弧素子
の接続点から出力端子を導出する中性点クランプ式電力
変換器において、 カソードが前記第1および第2の自己消弧素子の接続点
に、かつアノードが前記直流電圧源の零電圧端子に接続
された第5のダイオードと、 アノードが前記第3および第4の自己消弧素子の接続点
に、かつカソードが前記直流電圧源の零電圧端子に接続
された第6のダイオードと、 カソードが前記第2および第3の自己消弧素子の接続点
に接続された第7のダイオードと、 アノードが前記第2および第3の自己消弧素子の接続点
に接続された第8のダイオードと、 カソードが前記第5のダイオードのアノードに接続され
た第9のダイオードと、 前記第9のダイオードのアノードと前記第1の自己消弧
素子の正側端子との間に接続された第1のコンデンサ
と、 前記第9のダイオードに並列に接続された第1の抵抗
と、 前記第5のダイオードのアノードと前記第7のダイオー
ドのアノードとの間に接続された第2のコンデンサと、 前記第7のダイオードのアノードと前記直流電圧源の負
側端子との間に接続された第2の抵抗と、 前記第8のダイオードのカソードと前記直流電圧源の正
側端子との間に接続された第3の抵抗と、 前記第6のダイオードのカソードと前記第8のダイオー
ドのカソードとの間に接続された第3のコンデンサと、 アノードが前記第6のダイオードのカソードに接続され
た第10のダイオードと、 この第10のダイオードのカソードと前記第4の自己消
弧素子の負側端子との間に接続された第4のコンデンサ
と、 前記第10のダイオードに並列に接続された第4の抵抗
とを具備したことを特徴とする中性点クランプ式電力変
換器。 - 【請求項2】直列接続された第1、第2、第3および第
4の自己消弧素子と、これら第1ないし第4の自己消弧
素子にそれぞれ個々に逆並列接続された第1、第2、第
3および第4のダイオードとを具備し、前記第1の自己
消弧素子の正側端子を直流電圧源の正側端子に接続し、
前記第4の自己消弧素子の負側端子を前記直流電圧源の
負側端子に接続し、前記第2および第3の自己消弧素子
の接続点から出力端子を導出する中性点クランプ式電力
変換器において、 アノードが前記第1の自己消弧素子の正側端子に接続さ
れた第5のダイオードと、 カソードが前記第1および第2の自己消弧素子の接続点
に、かつアノードが前記直流電圧源の零電圧端子に接続
された第6のダイオードと、 カソードが前記第2および第3の自己消弧素子の接続点
に接続された第7のダイオードと、 アノードが前記第2および第3の自己消弧素子の接続点
に接続された第8のダイオードと、 アノードが前記第3および第4の自己消弧素子の接続点
に、かつカソードが前記直流電圧源の零電圧端子に接続
された第9のダイオードと、 カソードが前記第4の自己消弧素子の負側端子に接続さ
れた第10のダイオードと、 前記第5のダイオードに並列に接続された第1の抵抗
と、 前記第5のダイオードのカソードと前記第6のダイオー
ドのアノードとの間に接続された第1のコンデンサと、 前記第6のダイオードのアノードと前記第7のダイオー
ドのアノードとの間に接続された第2のコンデンサと、 前記第8のダイオードのカソードと前記第9のダイオー
ドのカソードとの間に接続された第3のコンデンサと、 前記第9のダイオードのカソードと前記第10のダイオ
ードのアノードとの間に接続された第4のコンデンサ
と、 前記第7のダイオードのアノードと前記直流電圧源の負
側端子との間に接続された第2の抵抗と、 前記第8のダイオードのカソードと前記直流電圧源の正
側端子との間に接続された第3の抵抗と、 前記第10のダイオードに並列に接続された第4の抵抗
とを具備したことを特徴とする中性点クランプ式電力変
換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001237759A JP3383656B2 (ja) | 2001-08-06 | 2001-08-06 | 中性点クランプ式電力変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001237759A JP3383656B2 (ja) | 2001-08-06 | 2001-08-06 | 中性点クランプ式電力変換器 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17755896A Division JP3263317B2 (ja) | 1996-06-18 | 1996-06-18 | スイッチングモジュールおよびモジュールを用いた電力変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002112552A JP2002112552A (ja) | 2002-04-12 |
JP3383656B2 true JP3383656B2 (ja) | 2003-03-04 |
Family
ID=19068784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001237759A Expired - Lifetime JP3383656B2 (ja) | 2001-08-06 | 2001-08-06 | 中性点クランプ式電力変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3383656B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005049208A1 (de) * | 2005-10-07 | 2007-04-12 | Siemens Ag | Schutzbeschaltung für abschaltbare Leistungshalbleiter |
-
2001
- 2001-08-06 JP JP2001237759A patent/JP3383656B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002112552A (ja) | 2002-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3263317B2 (ja) | スイッチングモジュールおよびモジュールを用いた電力変換器 | |
US10790743B2 (en) | Individual module, electrical converter system, and battery system | |
US9083274B2 (en) | Power stage precharging and dynamic braking apparatus for multilevel inverter | |
US7830036B2 (en) | Power electronic module pre-charge system and method | |
KR930007977Y1 (ko) | 전력 변환 장치의 스너버 회로 | |
CN101268606B (zh) | 故障情况下用于实现带有分布储能器的多相变流器的冗余工作模式的控制方法 | |
US7606053B2 (en) | DC-to-DC converter and electric motor drive system using the same | |
US8670259B2 (en) | Current source power conversion circuit | |
EP2933909B1 (en) | Converter and voltage clamp circuit therein | |
CN100477474C (zh) | 三电平中性点箝位式反相电路 | |
US11205919B2 (en) | Uninterruptible power supply system | |
US11451135B2 (en) | Multilevel port under-voltage protection circuit with flying capacitor | |
JPH09322547A (ja) | マルチレベルインバータ | |
US5383108A (en) | Inverter apparatus | |
JPH07213076A (ja) | 3レベルインバータ装置 | |
JP7503769B2 (ja) | Dc/dc変換装置 | |
US20230253877A1 (en) | Power factor correction and dc-dc multiplexing converter and uninterruptible power supply including the same | |
JPH0851770A (ja) | 半導体スイッチのゲートドライブ回路 | |
JP3383656B2 (ja) | 中性点クランプ式電力変換器 | |
CN111327194B (zh) | 共直流电源的电源转换器及供电装置 | |
US11813942B2 (en) | Motor control system and vehicle | |
JP6070258B2 (ja) | 3レベルインバータのスナバ回路 | |
JPH05308777A (ja) | 無停電電源装置 | |
JP4314050B2 (ja) | 3レベル電力変換装置 | |
KR20230020851A (ko) | 다중 직류단을 가지는 양방향 직류/교류 전력 변환 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091220 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101220 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111220 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121220 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131220 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |