JP3788965B2 - 半導体レーザ装置 - Google Patents
半導体レーザ装置 Download PDFInfo
- Publication number
- JP3788965B2 JP3788965B2 JP2002271779A JP2002271779A JP3788965B2 JP 3788965 B2 JP3788965 B2 JP 3788965B2 JP 2002271779 A JP2002271779 A JP 2002271779A JP 2002271779 A JP2002271779 A JP 2002271779A JP 3788965 B2 JP3788965 B2 JP 3788965B2
- Authority
- JP
- Japan
- Prior art keywords
- inclined surface
- semiconductor laser
- substrate
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
本発明は、光通信や光伝送技術、更には光情報記録技術の光源として用いられる半導体レーザ装置に関する。
【0002】
【従来の技術】
現在、光通信,光伝送及び光情報記録などの分野では、出射光のコヒーレンシーや高速動作が可能であり小型に形成できることから、光源として半導体レーザが広く用いられている。半導体レーザは、外部から電流を注入することにより誘導放出光を出力すること、更には熱変動に対して光強度が敏感に変化するため放熱路を確保する必要があることなどの理由により、リードフレームやメタルブロックなどの金属部材に実装されている。ここで、金属部材と半導体レーザを構成する半導体材料との熱膨張係数の違いを緩和するために、半導体レーザはSiやAlNなどからなるサブマウントと呼ばれる基材に実装された後、金属部材に実装される。
【0003】
一方、半導体レーザは、環境温度変化により敏感に光出力が変動するため、半導体レーザ及び実装基板(金属部材)の両方を一括して温度制御可能な素子、例えばペルチェ素子などの上に実装される。しかし、実装基板やサブマウントにも小さいながらも熱容量が有るため、精密な光出力制御が必要な場合、実際の出力光をモニタして駆動電流回路にフィードバック制御を行わせる方法が取られる。これを自動光出力制御(Automatic Power Control:APC)と呼ぶ。端面出射型の半導体レーザにおいては、前方及び後方のいずれの光でもモニタすることができるが、一般に前方からの光の一部をモニタするフロントAPCの方が望ましい。
【0004】
フロントAPC方式で半導体レーザを使用する例として、図8に示す構成がある(例えば、特許文献1参照)。この構成では、半導体レーザ105から出射され、APC制御の集光用レンズ103を通過する書き込み用ビーム106ではなく、集光用レンズ103の有効径101から外れているビーム周辺部107を、受光素子102によってモニタする。これにより、書き込み用ビーム106の一部を消費することなくAPCを行うことができる。しかしながらこの方法は、半導体レーザ105,レンズ103,受光素子102がそれぞれ独立に位置決め配置されており各部品毎に正確な位置調整が必要になり、製造コストが上昇するという問題がある。
【0005】
この問題を回避した例として、図9に示す構成が提案されている(例えば、特許文献2参照)。図中の10はSiからなるサブマウント基板であり、この基板10はn型Si基板11上にi型Si層12とp型Si層13をエピタキシャル成長したものであり、11,12,13からpinフォトダイオードを構成している。このダイオードは、逆バイアス電圧をかけてSi層12全体に広がる空乏層を受光部として用いられる。
【0006】
サブマウント基板10の一部に異方性エッチングなどにより凹部が形成され、この凹部の底面には半導体レーザ素子40が実装されている。また、凹部の一側面は傾斜面15に形成され、この傾斜面15の一部には、誘電体多層膜や薄い金属からなる半透過膜70が形成されている。
【0007】
半導体レーザ素子40からの出射光51は、傾斜面15上に形成された半透過膜70で一部は反射され、出力光52として基板上方に出力される。半透過膜70を透過した一部の光55は、i型Si層12内に広がった空乏層に入り、吸収されて光電流となる。この電流を、APC回路に入力することで、半導体レーザ素子40の出力光が制御される。通常、APC回路の帯域は数十〜数百Hzと低く設定されており、半導体レーザの出力光変動の遅い成分を識別して制御するように設計される。これは、半導体レーザ光の大きな変動要因が温度変化にあるためである。
【0008】
一方、光ディスク応用などを考慮した場合、出力光は光ディスク表面で反射され、途中に挿入されたホログラム素子などで分岐されて信号受光素子などに入力される。しかしながら、ホログラム素子での分岐は回折を利用しており、光ディスク媒体の複屈折率の違いなどで、反射光の100%が回折できず、光源に戻ってくる戻り光がある。そのため、半導体レーザ側では、信号周波数よりも高い周波数で一定の変調をかけ続ける高周波重畳技術により、半導体レーザの戻り光雑音低減を図っている。
【0009】
図9においては、戻り光を57、そのうち受光部に入射する光を56で示している。図9において、戻り光57は半透過膜70で大部分が反射されるが、一部はモニタ用のフォトダイオードの受光部、即ちi型Si層12付近に広がる空乏層に入射し、本来の半導体レーザ出射光55による光電流に付加されて、APC回路へ入力され雑音となる。光ディスクからの戻り光に含まれる信号光の周波数は、通常数10MHz〜100MHzと高い周波数であり、低域しかゲインの無いAPC回路では平均値のみが検出され、微小なオフセットが生じるだけである。これは、ほぼ一定の微小な値になるため、APC回路のゲイン調整でキャンセル可能である。
【0010】
しかし、書き込み用光ディスク応用では、書込み時の光パルスを精密に制御するために、高速のAPCを用いることが有効であることが報告されており、書き込み光パルス強度制御と戻り光雑音低減のために、高速のAPCが有効である。APC回路の帯域が信号周波数と同等或いはそれ以上の周波数になってくると、前述の戻り光によるモニタ雑音は全て雑音として増幅され、ひいてはAPCが不可能になることさえあるという問題がある。
【0011】
また、図9の構成における半透過膜70の代わりに円形ミラーを用いたものも提案されているが(例えば、特許文献3)、このような装置を用いても良好なAPCを行うことは困難であった。
【0012】
【特許文献1】
特開平4−332185公報
【0013】
【特許文献2】
特開2001−15849号公報
【0014】
【特許文献3】
特開平8−321066公報
【0015】
【発明が解決しようとする課題】
このように従来、半導体レーザ素子と受光素子を同一サブマウント基板に実装した半導体レーザ装置において、フロントAPCのために半導体レーザ素子からのレーザ光の一部を半透過膜を介して受光素子に入力させる構成では、光ディスク等からの戻り光が半透明膜を介して受光素子に入射し、APC回路の雑音となるという問題があった。
【0016】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、半導体レーザ素子と受光素子を同一サブマウント基板に実装した構成において、戻り光をモニタ用受光素子に入射させることなく、高速APC使用時にも雑音を大幅に低減することができる半導体レーザ装置を提供することにある。
【0017】
【課題を解決するための手段】
(構成)
上記課題を解決するために本発明は、次のような構成を採用している。
【0018】
即ち本発明は、半導体基板上の一部に受光素子を形成するための半導体層が積層され、該半導体層の側面の少なくとも一部が傾斜面となるように形成されたマウント基板と、このマウント基板の前記半導体層が形成されていない半導体基板上に、光出射端面が前記傾斜面と対向するようにマウントされた半導体レーザ素子と、前記傾斜面の一部に形成された全反射鏡とを具備してなる半導体レーザ装置であって、前記全反射鏡は、前記傾斜面の一部に該傾斜面の傾斜方向と直交する方向にストライプ状に形成され、前記半導体レーザ素子の出力光ビームのうち少なくとも光軸中心部を含む一部の光ビームが反射されて外部に出力され、かつ残りの一部が反射されることなく前記受光素子の受光部に入射するよう配置されていることを特徴とする。
【0019】
また本発明は、半導体基板の表面部に受光素子が形成され、該基板の表面部の一部に凹部が形成され、該凹部の少なくとも一つの側面が傾斜面に形成されたマウント基板と、前記凹部の底面に光出射端面が前記傾斜面と対向するようにマウントされた半導体レーザ素子と、前記傾斜面の一部に形成された全反射鏡とを具備してなる半導体レーザ装置であって、前記全反射鏡は、前記傾斜面の一部に該傾斜面の傾斜方向と直交する方向にストライプ状に形成され、前記半導体レーザ素子の出力光ビームのうち少なくとも光軸中心部を含む一部の光ビームが反射されて外部に出力され、かつ残りの一部が反射されることなく前記受光素子の受光部に入射するよう配置されていることを特徴とする。
【0020】
ここで、本発明の望ましい実施態様としては次のものが挙げられる。
【0021】
(1) 半導体基板は第1導電型の高濃度不純物ドープSi基板であり、半導体層は、Si基板側から順に積層された低濃度不純物ドープSi層と第2導電型の高濃度不純物ドープSi層からなること。これによりpinダイオードが形成されること。
【0022】
(2) 全反射鏡は、傾斜面に露出される低濃度不純物ドープSi層の一部を覆うように形成されていること。
【0023】
(3) 全反射鏡は、傾斜面に露出される低濃度不純物ドープSi層の上部と下部を除いてストライプ状に形成されていること。
【0024】
(4) 全反射鏡は、傾斜面に露出される低濃度不純物ドープSi層の上部と下部を除いてストライプ状に形成され、傾斜面に露出される第1導電型の高濃度不純物ドープSi基板、第2導電型の高濃度不純物ドープSi層は全反射鏡又は遮光膜で覆われていること。
【0025】
(5) 全反射鏡は、傾斜面の傾斜方向と直交する方向に沿ったスリット状の開口を有するパターンで形成され、スリット状の開口の位置は低濃度不純物ドープ半導体層の一部に対応していること。
【0026】
(6) 半導体基板の表面部に、低濃度不純物ドープ半導体層及び高濃度不純物ドープ半導体層の傾斜面に連続する傾斜面を有する溝が形成されており、全反射鏡は、傾斜面に位置する低濃度不純物ドープ半導体層の側面の一部を覆うように形成されたストライプ状の第1パターンと、傾斜面に位置する第2導電型の高濃度不純物ドープ半導体層の側面を覆うように形成されたストライプ状の第2パターンと、傾斜面に位置する第1導電型の前記高濃度不純物ドープ半導体基板の部分を覆うように形成されたストライプ状の第3パターンとを有し、第1パターン,第2パターン,第3パターンの各々は、傾斜面の傾斜方向と直交する方向に沿って配置されること。
【0027】
(7) 半導体基板の表面部に、半導体層の傾斜面に連続する傾斜面を有する溝が形成されていること。
【0028】
(8) 傾斜面に無反射膜が形成されていること。
【0029】
(9) 半導体層の側面の傾斜面は(111)面であり、半導体基板の表面に対し該傾斜面が45度となるように半導体基板の表面は(100)面から所定角度傾けられていること。
【0030】
(作用)
本発明によれば、半導体レーザ素子からの出力光ビームを反射するために半透過膜ではなく全反射鏡を設け、かつ全反射鏡を出力光ビームの光軸付近のみをカバーするように設けているので、光軸付近の光は外部に取り出され、周辺の光はモニタ用受光素子に入射されることになる。そして、光ディスク等からの戻り光は光軸付近に侵入するので、全反射鏡の存在によって受光素子に戻り光が入射することはない。従って、戻り光がモニタ用受光素子に入射するのを防止でき、高速APC使用時にも雑音を大幅に低減することが可能となる。
【0031】
しかも、半導体レーザ搭載部と全反射鏡の位置関係は半導体プロセスの精度で規定することができるため、特別な装置や制御を必要とせずに高い精度で製造することが可能である。これは、製造コストの低減に有利である。
【0032】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【0033】
(第1の実施形態)
図1は、本発明の第1の実施形態に係わる半導体レーザ装置の概略構成を説明するためのもので、(a)は斜視図、(b)は断面図である。
【0034】
図中の10はSi等からなるサブマウント基板、30は全反射鏡、40は半導体レーザ素子である。サブマウント基板10は、高濃度に不純物ドープされたn型Si基板11上の一部に、不純物濃度が低いi型Si層12及び高濃度に不純物がドーピングされたp型Si層13を順にエピタキシャル成長して形成され、基板10の表面部を一部除去して凹部が形成されている。具体的には、Si層12,13がその一部を残して異方性エッチングなどにより除去されている。そして、残ったi型Si層12,p型Si層13及びn型Si基板11で受光素子としてのpinフォトダイオード(受光素子)が形成される。
【0035】
サブマウント基板10の表面には絶縁層21が形成され、p型Si層13上で絶縁膜21が一部除去され、Si層13とコンタクトするようにp側電極22が形成されている。基板11の裏面にはn側電極23が形成されている。そして、これらの電極22,23間に逆バイアス電圧を印加し、i型Si層12の全体に広がる空乏層を受光部として用いるようになっている。
【0036】
なお、エッチングによる側面、即ちpinフォトダイオードの側面は傾斜面となっている。ここで、異方性エッチングによって得られるエッチング側面は一般に(111)面となりやすい。そこで、Si基板11の表面を(100)面から9.7度傾けておくことにより、(111)面となる傾斜面15を基板11の表面に対して45度にすることができる。
【0037】
傾斜面15には、全反射鏡30が形成されている。具体的には、傾斜面15に露出するi型Si層12の上部と下部を除いてSi層12を覆うようにAuからなる全反射鏡30がストライプ状に形成されている。また、受光素子の上面には位置決めマーカ27が形成されている。この位置決めマーカ27は、p型Si層13をエッチングして形成したものであってもよいし、絶縁層21上に金属膜のパターンを形成したものであってもよい。
【0038】
サブマウント基板10の凹部の底面、即ちSi層12,13を形成していない部分には、半導体レーザ素子40がマウントされる。具体的には、凹部底面に絶縁膜21を介して電極24が形成され、その上に半導体レーザ素子40が半田などからなる導電性の接着剤25により実装されている。このとき、半導体レーザ素子40は、光出射端面が傾斜面15と対向するようにマウントされる。
【0039】
半導体レーザ素子40からの出射光ビームは、Si基板11の表面と平行な方向に出射され、傾斜面15上で縦長の楕円状ビーム(図中50)となる場合が多い。光軸中心付近の光ビーム51は、傾斜面15上に形成されたAuなどからなる全反射鏡30で一部は反射され、出力光52となり基板上方に出力される。周辺部ビーム光53及び54は、低濃度層(i型Si層)12内に広がった空乏層に入り、吸収されて光電流となる。
【0040】
図1では、楕円状ビーム50の上下の周辺部分が周辺部ビーム光53及び54に相当し、受光領域に入射してモニタ電流となる。光ディスク等からの戻り光57は、全反射鏡30で反射され、半導体レーザ素子40に戻る。この際、戻り光57を完全に全反射鏡30で反射し、モニタ用受光素子の受光領域に入射させないために、戻り光57が傾斜面15上に達した時点のビーム径より全反射鏡30の幅を大きく取っておくことにより、戻り光によるAPC雑音が低減可能となる。なお、戻り光57のビーム径は外部の光学系の開口数(N.A.)などにより決定される。
【0041】
モニタ用受光素子の受光領域は、ほぼ低濃度層12と同じ位置に形成される空乏層であるから、半導体レーザ素子40の実装されている凹部の深さを異方性エッチング時間のコントロールによって制御することで、エピタキシャル層との相対高さを調節するなどの方法で、半導体レーザ搭載位置及び高さの調節を精密に行うことが可能である。特に、図1に示したような位置決めマーカ27などを形成することにより、受光領域,全反射鏡30,半導体レーザ素子40の相対位置を精密に決定することができ、特別な調整工程を必要としない構成が実現可能である。
【0042】
図1の構成では、全反射鏡30が横方向に帯状に伸びているため、横方向の実装誤差は、モニタ電流値に殆ど影響を及ぼさない。また、上下方向の位置ずれは多少の影響があるが、上と下の両方でモニタすることにより位置ずれの影響を低減している。
【0043】
なお、図1では、Si基板10の表面に受光素子の側面の傾斜面に連続するように溝14が形成されており、半導体レーザ素子40の光出射部(即ち活性層)が凹部底面に比較的近い位置にある場合にも、出力光ビームが凹部底面で蹴られないようにしている。
【0044】
この構造は、次のようにして実現される。まず、高濃度n型Si基板11上にエピタキシャル成長などにより低濃度Si層12及び高濃度p型Si層13が形成されたウェハを、熱酸化膜や窒化膜などをフォトリソグラフィーの手法等を用いてパターニングし、これらの膜をマスクとしてKOHなどの溶液で底部が基板11に到達するまで凹部をエッチングする。続いて、同様の手法で底部の一部にパターニング,エッチングを行い溝14を形成する。この場合、KOHなどの異方性エッチング溶液を用いることにより、凹部の斜面は(111)面等の特定の結晶面を出すことができ、平坦な面を得ることができる。この後に、パッシベーションと絶縁目的で酸化膜などの誘電体膜21を形成する。その後、傾斜面15の誘電体膜21上に全反射鏡としてAu膜30を通常のフォトリソグラフィーやリフトオフといった方法で形成する。この際、全反射鏡30に対し、傾斜面15上で低濃度Si層12の一部が露出するようにエッチングした後、フォトダイオードの取出し電極22及び裏面電極23を形成しダイシング等によりチップに切り出す。
【0045】
このように本実施形態によれば、半導体レーザ素子40をマウントするためのサブマウント基板10に受光素子を一体形成し、半導体レーザ素子40からの出力光ビームのうち光軸付近の光を全反射鏡30を介して外部に取り出し、周辺光を受光素子で検出するようにしている。従って、戻り光が受光素子に入射するのを防止でき、高速APC使用時にも雑音を大幅に低減することができ、小型で量産性の良い集積化半導体装置の実現が可能である。
【0046】
しかも、半導体レーザ素子40と全反射鏡30の位置関係は半導体プロセスの精度で規定することができるため、特別な装置や制御を必要とせずに高い精度で製造することが可能となり、製造コストの低減化をはかることもできる。また、誘電体膜21を半導体レーザ素子40の波長において無反射膜となるように厚さ等を設計することで反射を低減することができ、モニタ効率の向上及び迷光の低減をひかることもできる。
【0047】
(第2の実施形態)
図2は、本発明の第2の実施形態に係わる半導体レーザ装置の概略構成を説明するためのもので、(a)は斜視図、(b)は断面図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
【0048】
基本的な構成は第1の実施形態と同様であり、本実施形態が先に説明した第1の実施形態と異なる点は、全反射鏡の配置である。図2に示したように、図1と同様に全反射鏡30がi型Si層12の一部を覆うようにストライプ状に配置されると共に、傾斜面15に露出するp型Si層13を覆うように全反射鏡31が、傾斜面15に露出するn型Si基板11を覆うように全反射鏡32がそれぞれストライプ状に形成されている。換言すれば、全反射鏡は傾斜面全体に形成されると共に、傾斜面15にi型Si層12の上部及び下部が露出するように全反射鏡の一部にスリットが設けられている。
【0049】
このような構成であれば、n型Si基板11及びp型Si層13で吸収された光電流の遅い成分が拡散によりi型Si層12に紛れ込み、応答の遅い電流成分(受信波形のいわゆる尾部)となることを防止することができる。従って、第1の実施形態と同様の効果が得られるのは勿論のこと、より高速の応答が可能となる。
【0050】
(参考例)
図3は、本発明の参考例に係わる半導体レーザ装置の概略構成を示す斜視図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
【0051】
基本的な構成は第1の実施形態と同様であり、本参考例が先に説明した第1の実施形態と異なる点は、全反射鏡の配置である。図3に示したように、全反射鏡35はストライプ状に形成するのではなく、半導体レーザ素子40からの出力光ビームの光軸を中心とする楕円形に形成されている。これにより、傾斜面15の横方向にも受光可能領域を持たせることができる。
【0052】
しかしながらこの構成では、第1及び第2の実施形態とは異なり、全反射鏡35と半導体レーザ素子40の横方向の実装ずれが受光感度に大きく影響することになる。このため、第1及び第2の実施形態に比較して高い実装精度(横方向)が要求されることになる。即ち、全反射鏡35と半導体レーザ素子40の相対位置を精密に決定しなければならず、このために特別な調整工程を必要とするなどの問題が生じる。
【0053】
(第3の実施形態)
図4は、本発明の第3の実施形態を説明するためもので、(a)は斜視図、(b)は断面図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
【0054】
本実施形態の基本的な構成は第1の実施形態と同じであり、本実施形態が第1の実施形態と異なる点は、受光部の構成と全反射鏡30の構成にある。即ち、i型Si層12及びp型Si層13を積層した部分に、Si基板11に達する分離溝60が設けられている。この分離溝60は、各Si層12,13の受光素子として機能する部分を他の部分と分離するためのものである。
【0055】
半導体レーザ素子40の出力光ビームが傾斜面15に到達した時のビーム50は、図のように楕円状になっている。傾斜面15において、光ビーム50の外側の部分は、不要な部分である。特に、受光素子は、その空乏層の表面積により静電容量が決まるため、不要部分はなるべく無い方がよい。従って、本実施形態のように、受光素子部分を必要最低限の大きさに制限してやることで、より高速動作が可能となる。
【0056】
また、受光素子が分離溝60によって分離され、Si層12,13の積層部の内側に位置しているので、ダイシングなどの加工で個々のチップに切り出す際に、受光素子そのものがダイシングされることがない。このため、ダイシングなどの加工で切り出したときの界面に含まれる破砕層によって、受光素子のリーク電流が増大する等の不都合もない。さらに、電極24及び全反射鏡30をダイシングしない構造とすることにより、メタル剥がれや、メタルの切断面への再付着によるショートといった不良を防止可能である。
【0057】
全反射鏡30は、半導体レーザ用電極24と一体に形成されている。一般に、フォトリソグラフィによるプロセスでは、被加工体上にレジストをコーティングした後、レジストを所望パターンに露光することによりレジストパターンが形成される。このとき、溝14のような急峻な窪みがあると、レジストの流動などによって平坦部と溝部底部とのレジスト厚みが大きく異なってしまう。このため、露光条件などの違いが大きくなってプロセスが困難になる場合がある。本実施形態のように、半導体レーザ用電極24と全反射鏡30を一体とすれば、溝部14における微細なパターニングを避けることができるため、プロセス上有効である。
【0058】
受光素子用上部電極22は、平坦部及び傾斜面15の上部にかかる形状をしており、傾斜面15上において、その下端辺がi型Si層12のほぼ中央に位置している。これにより、p型Si層13の空乏化していない部分への光入射を防ぐことができ、高速動作をした時の応答の遅い電流成分の発生を防止できる。さらに、傾斜面15上において、全反射鏡30の上端辺との間にスリット65が形成されている。このスリット65の位置は、半導体レーザ素子40の出力光の光軸から離れた周辺部のビームのみが照射される部分に設定される。
【0059】
ここで、半導体レーザ出射端面方向から見た各部の位置関係を図5に示す。半導体レーザ素子40の活性層を図中の41に示し、発光部を64に示し、レーザ出力端面内での発光部の中心軸を62及び63に示す。横軸62及び縦軸63は、活性層41の中心とほぼ一致する。一般に、DVDやCDといった光ディスクで使用されるAlGaInP系やAlGaAs系のレーザでは、高出力化が進んでおり放熱を良くするため、活性層を成長した面をマウント面とするジャンクションダウン実装が通常行われる。そのため、活性層41の位置は、サブマウント基板の凹部から5〜10μm程度上の位置にくる。
【0060】
これに対し、電極のスリット65は、i型Si層12の中心近くに位置し、かつ、半導体レーザ素子40の出力光ビームの中心付近から外れた位置にあることを示している。なお、半導体レーザ素子40の出力光ビームの光軸近傍のビームは、全反射鏡30に照射され、反射されて出力光となる。同様に戻り光は、全反射鏡30に照射されるため、受光素子へは侵入しない。これにより、戻り光の影響を受けない出力光モニタとして機能する。
【0061】
また、図4中の61は、受光素子以外の部分に迷光が侵入し、電気的キャリアが発生して拡散により電流となり雑音となることを防止するための、メタルマスクである。
【0062】
このように本実施形態によれば、第1の実施形態と同様の効果が得られるのは勿論のこと、次のような効果が得られる。即ち、分離溝60を設けて受光素子部分を必要最低限の大きさに制限しているので、受光素子における高速動作が可能となる。さらに、ダイシング時の破砕層による悪影響を避けることができる、メタル剥がれやメタルの切断面への再付着によるショートを防止できる、溝部14における微細なパターニングを避けることができる、などの効果が得られる。
【0063】
(第4の実施形態)
図6は、本発明の第4の実施形態に係わる半導体レーザ装置の概略構成を示す断面図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
【0064】
本実施形態が、先に説明した第1の実施形態と異なる点は、pinフォトダイオードのp層を不純物拡散によって形成したことにある。
【0065】
サブマウント基板10は、高濃度に不純物ドープされたn型Si基板11上の一部に、不純物濃度が低いi型Si層12を積層して構成され、この基板10を一部除去して凹部が形成されている。具体的には、i型Si層12がその一部を残して異方性エッチングなどにより除去されている。その後、除去せずに残ったSi層12の表面の一部に、拡散によって高濃度に不純物がドープされたp型Si層13が形成されている。これら、i型Si層12、p型Si層13及びn型Si基板11で受光素子としてのpinフォトダイオード(受光素子)が形成される。
【0066】
このような構成であれば、第1の実施形態と同様の効果が得られるのは勿論のこと、次のような効果が得られる。即ち、p型Si層13が傾斜面15に露出していないため、p型Si層13の空乏化していない部分への光入射を防ぐことができ、高速動作をしたときの応答の遅い電流成分の発生を防止できる。しかも、i型Si層12の入射面を大きくできるため、感度を向上させることができる。
【0067】
(第5の実施形態)
図7は、本発明の第5の実施形態に係わる半導体レーザ装置の概略構成を示す断面図である。なお、図1と同一部分には同一符号を付して、その詳しい説明は省略する。
【0068】
本実施形態が、先に説明した第1の実施形態と異なる点は、pinフォトダイオードの代わりにpn接合フォトダイオードを形成したことにある。
【0069】
サブマウント基板10は、高濃度に不純物がドープされたn型Si基板11からなり、この基板11の一部を除去して凹部が形成されている。具体的には、異方性エッチングなどにより基板11の一部が除去されている。その後、除去せずに残った基板11の表面の一部に、拡散などによって高濃度に不純物がドープされたp型Si層13を形成する。これら、p型Si層13及びn型Si基板11で受光素子としてのpnフォトダイオード(受光素子)が形成される。
【0070】
このpn接合フォトダイオードでは、逆バイアス電圧が印加されると、p型Si層層13とn型Si基板11の境界近傍に空乏層13−2が形成され、受光部となる。
【0071】
本実施形態では、pin構造に比較すると、同じバイアスで空乏層厚が大きく取れないため感度が低く周波数応答が低いものの、マウント基板を低コストに実現できる利点がある。
【0072】
(変形例)
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、マウント基板の材料としてSiを用いたが、使用する半導体レーザ素子の出力光波長で受光可能な受光素子を構成可能であり、異方性エッチングなどで平坦な傾斜面が形成可能な半導体材料であればよく、例えばGaAsを用いることができる。
【0073】
また、実施形態では、受光素子構造として高速なpin構造を示したが、通常のpn型の受光素子を用いても同様な効果が得られる。その場合、i型Si層12のような低濃度層は不要であるが、p型高濃度層とn型高濃度層の境界付近に空乏層が形成されて受光部となる。従って、pin構造に比較すると、同じバイアスで空乏層厚が大きく取れないため感度が低く周波数応答が低いものの、マウント基板を低コストに実現できる利点がある。
【0074】
また、半導体基板の導電型はn型としたが、半導体基板としてp型を用いた場合、他の部分の導電型を逆にすれば同様の作用効果が得られる。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【0075】
【発明の効果】
以上詳述したように本発明によれば、光ディスク等からの戻り光が、全反射鏡部のみに戻るようにすることが可能となり、モニタ用受光素子に戻り光が入射するのを防止できる。このため、高速APC使用時にも雑音を大幅に低減することができる。しかも、半導体プロセスの精度で、半導体レーザ搭載部と全反射鏡の位置関係を規定することができるため、特別な装置や制御を必要とせずに高い精度で製造可能であり、調整によるコスト上昇を防ぐことが可能となる。従って、書き込み用光ディスク応用等に適した、高速APC使用時にも雑音の少ない半導体レーザ装置をローコストに実現することが可能となる。
【図面の簡単な説明】
【図1】第1の実施形態に係わる半導体レーザ装置の概略構成を示す斜視図と断面図。
【図2】第2の実施形態に係わる半導体レーザ装置の概略構成を示す斜視図と断面図。
【図3】本発明の参考例に係わる半導体レーザ装置の概略構成を示す斜視図。
【図4】第3の実施形態に係わる半導体レーザ装置の概略構成を示す斜視図と断面図。
【図5】第3の実施形態に係わる半導体レーザ装置の出射端面方向から見た各部の位置関係を示す模式図。
【図6】第4の実施形態に係わる半導体レーザ装置の概略構成を示す断面図。
【図7】第5の実施形態に係わる半導体レーザ装置の概略構成を示す断面図。
【図8】従来の半導体レーザ装置の概略構成を示す断面図。
【図9】従来の半導体レーザ装置の概略構成を示す断面図。
【符号の説明】
10…サブマウント基板
11…n型Si基板(第1導電型の高濃度不純物ドープSi基板)
12…i型Si層(低濃度不純物ドープSi層)
13…p型Si層(第2導電型の高濃度不純物ドープSi層)
14…溝
15…傾斜面
21…絶縁層
22…受光素子用p側電極
23…受光素子用n側電極
24…レーザ素子用電極
25…接着剤
27…位置決めマーカー
30,31,32,35…全反射鏡
40…半導体レーザ素子
50…楕円状ビーム
51…光軸中心部出力光ビーム
52…出力光ビーム
53,54…周辺部光ビーム
57…戻り光
Claims (9)
- 半導体基板上の一部に半導体層が積層され、該半導体層の側面の少なくとも一部が傾斜面となるように形成されたマウント基板と、
光出射端面が前記傾斜面と対向するように前記マウント基板にマウントされた半導体レーザ素子と、
前記傾斜面の一部を受光部とする受光素子と、
前記傾斜面の一部に形成された全反射鏡とを具備してなり、
前記全反射鏡は、前記傾斜面の一部に該傾斜面の傾斜方向と直交する方向にストライプ状に形成され、前記半導体レーザ素子の出力光ビームのうち少なくとも光軸中心部を含む一部の光ビームが反射されて外部に出力され、かつ残りの一部が前記受光素子の受光部に入射するよう配置されていることを特徴とする半導体レーザ装置。 - 前記半導体基板は第1導電型の高濃度不純物ドープSi基板であり、前記半導体層は、前記Si基板側から順に積層された低濃度不純物ドープSi層と第2導電型の高濃度不純物ドープSi層からなり、前記受光素子としてのpinフォトダイオードが設けられていることを特徴とする請求項1記載の半導体レーザ装置。
- 前記全反射鏡は、前記傾斜面に露出された前記低濃度不純物ドープSi層の一部を覆うように形成されていることを特徴とする請求項2記載の半導体レーザ装置。
- 前記全反射鏡は、複数のストライプ状パターンからなり、隣接するパターン間にスリット状の開口が設けられ、該開口の位置は前記低濃度不純物ドープ半導体層の一部に対応していることを特徴とする請求項2記載の半導体レーザ装置。
- 前記半導体基板の表面部に、前記低濃度不純物ドープ半導体層及び高濃度不純物ドープ半導体層の傾斜面に連続する傾斜面を有する溝が形成されており、
前記全反射鏡は、前記傾斜面に位置する前記低濃度不純物ドープ半導体層の側面の一部を覆うように形成されたストライプ状の第1パターンと、前記傾斜面に位置する第2導電型の高濃度不純物ドープ半導体層の側面を覆うように形成されたストライプ状の第2パターンと、前記溝の前記傾斜面に位置する第1導電型の前記高濃度不純物ドープ半導体基板の部分を覆うように形成されたストライプ状の第3パターンとを有し、
第1パターン,第2パターン,第3パターンの各々は、前記傾斜面の傾斜方向と直交する方向に沿って配置されることを特徴とする請求項2記載の半導体レーザ装置。 - 前記半導体基板の表面部に、前記半導体層の傾斜面に連続する傾斜面を有する溝が形成されていることを特徴とする請求項1〜4の何れかに記載の半導体レーザ装置。
- 前記半導体層の側面の傾斜面は(111)面であり、該傾斜面が前記半導体基板の表面に対して45度となるように前記半導体基板の表面は(100)面から所定角度傾けられていることを特徴とする請求項1〜6の何れかに記載の半導体レーザ装置。
- 表面部の一部に凹部が形成された半導体基板からなり、前記凹部の少なくとも一つの側面が傾斜面であるマウント基板と、
前記凹部の底面に光出射端面が前記傾斜面と対向するように前記マウント基板上にマウントされた半導体レーザ素子と、
前記傾斜面の一部を受光部とする受光素子と、
前記傾斜面の一部に形成された全反射鏡とを具備してなり、
前記全反射鏡は、前記傾斜面の一部に該傾斜面の傾斜方向と直交する方向にストライプ状に形成され、前記半導体レーザ素子の出力光ビームのうち少なくとも光軸中心部を含む一部の光ビームが反射されて外部に出力され、かつ残りの一部が前記受光素子の受光部に入射するよう配置されていることを特徴とする半導体レーザ装置。 - 前記傾斜面に無反射膜が形成されていることを特徴とする請求項1〜8の何れかに記載の半導体レーザ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002271779A JP3788965B2 (ja) | 2001-09-18 | 2002-09-18 | 半導体レーザ装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-284074 | 2001-09-18 | ||
JP2001284074 | 2001-09-18 | ||
JP2002271779A JP3788965B2 (ja) | 2001-09-18 | 2002-09-18 | 半導体レーザ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003168837A JP2003168837A (ja) | 2003-06-13 |
JP3788965B2 true JP3788965B2 (ja) | 2006-06-21 |
Family
ID=26622453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002271779A Expired - Fee Related JP3788965B2 (ja) | 2001-09-18 | 2002-09-18 | 半導体レーザ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3788965B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006086404A (ja) * | 2004-09-17 | 2006-03-30 | Sony Corp | 半導体レーザ装置 |
JP2017117880A (ja) * | 2015-12-22 | 2017-06-29 | 京セラ株式会社 | 光素子搭載用パッケージ、光素子搭載用母基板および電子装置 |
-
2002
- 2002-09-18 JP JP2002271779A patent/JP3788965B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003168837A (ja) | 2003-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3934828B2 (ja) | 半導体レーザ装置 | |
US4293826A (en) | Hybrid semiconductor laser/detectors | |
JP2915345B2 (ja) | 光検出器一体型表面光レーザとこれを用いた光ピックアップ装置 | |
EP0640962B1 (en) | Optical device | |
US5974071A (en) | VCSEL with integrated photodetectors for automatic power control and signal detection in data storage | |
JP4599687B2 (ja) | レーザダイオード、半導体発光装置および製造方法 | |
US6687272B2 (en) | Semiconductor laser device | |
KR100456984B1 (ko) | 반도체 레이저 장치 | |
JPH0818152A (ja) | 光半導体装置及びその製造方法 | |
JPH0697597A (ja) | 受光素子付き面発光型半導体レーザ装置 | |
JP3788965B2 (ja) | 半導体レーザ装置 | |
US20040208209A1 (en) | Fabrication method of semiconductor laser device | |
US6137121A (en) | Integrated semiconductor light generating and detecting device | |
US8687664B2 (en) | Laser assembly with integrated photodiode | |
JP2008066406A (ja) | 半導体レーザ装置 | |
JP4024483B2 (ja) | 半導体レーザ装置 | |
US6185239B1 (en) | Semiconductor laser device | |
JP4617600B2 (ja) | 2波長半導体レーザ装置 | |
JP3735528B2 (ja) | 半導体レーザ装置 | |
JP2002270938A (ja) | 半導体レーザ装置 | |
JP3696154B2 (ja) | 半導体レーザ装置 | |
JP4561381B2 (ja) | 発光装置の製造方法 | |
JP4770002B2 (ja) | 半導体発光装置およびその製造方法 | |
JPS6358388B2 (ja) | ||
JP4010325B2 (ja) | 光学装置及び光学装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060324 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |