JP3786866B2 - 固体撮像素子 - Google Patents
固体撮像素子 Download PDFInfo
- Publication number
- JP3786866B2 JP3786866B2 JP2001366602A JP2001366602A JP3786866B2 JP 3786866 B2 JP3786866 B2 JP 3786866B2 JP 2001366602 A JP2001366602 A JP 2001366602A JP 2001366602 A JP2001366602 A JP 2001366602A JP 3786866 B2 JP3786866 B2 JP 3786866B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- image sensor
- chip
- electronic component
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、撮像素子チップと、上記撮像素子チップを内包するためのパッケージとを有する固体撮像素子に関し、特にピン数の多い大型のパッケージを用いる場合に固体撮像素子の特性を十分発揮できるようノイズ除去部品等の周辺部品をできるだけ撮像素子チップ近くに配置できるようにした固体撮像素子のパッケージ構造に関するものである。
【０００２】
［発明の概要］
本発明は、固体撮像素子のパッケージに関わるものであり、撮像素子チップの端子に接続されるボンディングパッドに接続される電子部品を配置する部品配置領域をパッケージ上に構成し、撮像素子チップ近傍にノイズ除去部品としての電子部品を配置できるようにしたので、従来において電源や直流バイアスの不安定性により生じていた出力信号におけるノイズ成分を効果的に除去することが可能となる。
【０００３】
【従来の技術】
固体撮像素子のパッケージング構造の従来技術としては、ＰＣＢ基板上やフレキシブル基板上に直接に撮像素子チップを配置し、周辺回路を撮像素子チップの周辺に配置できるようにすることによって小型化と性能の向上を図っている（例えば特開平８−２２７９８４号、特開平１１−３９６９号）。
【０００４】
しかし、これらの手法は小型の固体撮像素子に用いられるものであり、画素数が多くチップ面積の大きい固体撮像素子や出力信号がディジタル信号形式となっているピン数の多い固体撮像素子では、従来、図８及び図９に示すようなパッケージ構造が用いられていた。
【０００５】
図８は、大型の固体撮像素子のパッケージ構造を示す斜視図であり、図９は、図８に示した固体撮像素子のａ−ａ’線に沿った断面図である。
【０００６】
すなわち、図８及び図９に示すように、この固体撮像素子１のパッケージ構造では、撮像素子チップ３と周辺回路（図示省略）との信号の送受信は、以下の様に行われていた。まず、撮像素子チップ３上の端子５とワイヤー７で接続されたパッケージ９上のボンディングパッド１１の経路を通し、さらにボンディングパッド１１とパッケージ９内で１対１にワイヤー１３で接続されているパッケージピン１５の経路を通して信号の送受信が行われる。また、パッケージ９における撮像素子チップ３上は封止ガラス１７で覆われている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記のような構造ではパッケージピン１５から撮像素子チップ３までの配線長は、図９に示すように長くなってしまい、数ｃｍになる場合もあった。これにより、チップ自体の動作クロックが向上するにつれてパッケージ内配線間でのノイズの混入や信号のクロストークの発生が起こる問題があった。
【０００８】
特に、アナログ信号を取り扱う固体撮像素子では高感度のアンプを設けるためにアンプの電源とグランド間に飛び込むデジタルノイズや動作の開始・停止時に起きる電源電圧の揺らぎが出力信号中のノイズとなって現れる可能性が高い。
【０００９】
これらのノイズの原因の多くは撮像素子チップに加える電源電圧や直流バイアス電圧の揺らぎであり、デカップリングコンデンサやノイズ除去フィルタを撮像素子チップ直近に配置することによって軽減できることが知られている。これらのノイズ除去部品の容量値や部品の種類は固体撮像素子の種類、配置条件、駆動周波数、配線基板の形状等によって変わるので、最適な部品を必要箇所に配置するためには撮像素子チップ配置後に何度かの試行錯誤による試みを行うことが可能な構造とする必要が生じるが、現在のパッケージ構造では不可能であった。
【００１０】
本発明は、大面積で多端子の大型固体撮像素子において撮像特性の改善を図るための複数のノイズ除去部品を撮像素子チップの近傍に配置できるような固体撮像素子のパッケージ構造を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、撮像素子チップと、上記撮像素子チップを内包するためのパッケージとを有する大面積で多端子の固体撮像素子であって、上記パッケージが、上記撮像素子チップ上の端子に接続された複数のボンディングパッドと、上記パッケージの下面の外周部で下方に突設された複数のパッケージピンとを具備すると共に、上記パッケージにおける上記撮像素子チップの近傍に電子部品を配置するために形成された部品配置領域を具備し、かつ上記部品配置領域が、上記複数のボンディングパッドにそれぞれ個別に接続された複数の電子部品用端子と、それら電子部品用端子群と平行に設けられた１つのグランドラインからなる配線パターンと、電子部品の取り付けスペースとからなり、上記取り付けスペースにおける上記電子部品用端子および配線パターンに上記電子部品としてデカップリングコンデンサが接続され、上記ボンディングパッドが、上記パッケージピンとワイヤを介して上記パッケージの内部で１対１に接続され、上記配線パターンが、上記パッケージピンの内のグランドピンにワイヤを介して上記パッケージの内部で接続され、
上記ボンディングパッドの配置面と上記電子部品の配置面とが同一平面上となることを特徴とする。
【００１２】
請求項２の発明は、撮像素子チップと、上記撮像素子チップを内包するためのパッケージとを有する大面積で多端子の固体撮像素子であって、上記パッケージが、上記撮像素子チップ上の端子に接続された複数のボンディングパッドと、上記パッケージの下面の外周部で下方に突設された複数のパッケージピンと、上記撮像素子チップおよび上記ボンディングパッドを覆うための封止部材とを具備すると共に、上記パッケージにおける上記撮像素子チップの近傍に電子部品を配置するために形成された部品配置領域を具備し、かつ上記部品配置領域が、上記封止部材で覆われた空間外に設けられ、上記複数のボンディングパッドにそれぞれ個別に接続された複数の電子部品用端子と、それら電子部品用端子群と平行に設けられた１つのグランドラインからなる配線パターンと、電子部品の取り付けスペースとからなり、上記取り付けスペースにおける上記電子部品用端子および配線パターンに上記電子部品としてデカップリングコンデンサが接続され、上記ボンディングパッドが、上記パッケージピンとワイヤを介して上記パッケージの内部で１対１に接続され、上記配線パターンが、上記パッケージピンの内のグランドピンにワイヤを介して上記パッケージの内部で接続され、上記ボンディングパッドの配置面と上記電子部品の配置面とが同一平面上となることを特徴とする。
【００１６】
【発明の実施の形態】
図１は、本発明を実施した固体撮像素子のパッケージ構造（第一実施形態）を示す斜視図であり、図２は、図１に示した固体撮像素子の平面図、図３は、図２に示した固体撮像素子のｂ−ｂ’線に沿った断面図である。
【００１７】
＜第一実施形態＞
本発明の第一実施形態について図１、図２、図３を用いて説明する。
【００１８】
図１および図２に示すように、固体撮像素子２１は、パッケージ２３と、パッケージ２３の中央部に配置された撮像素子チップ２５と、パッケージ２３における撮像素子チップ２５上を覆う封止ガラス２７とを有している。なお、図２では、封止ガラス２７は省略されている。
【００１９】
パッケージ２３上には、撮像素子チップ２５上の端子２９とワイヤー３１によってそれぞれ１対１に接続されたボンディングパッド３３が配設されており、ボンディングパッド３３が配置される面上には、さらにチップ部品３５を接続するためにボンディングパッド３３に接続されたチップ部品用端子３７、配線パターン３９およびチップ部品３５の取り付けスペースが配設されている。
【００２０】
すなわち、図２および図３に示すように、チップ部品３５の一端は、チップ部品用端子３７に接続され、チップ部品３５の他端は、所望の回路を構成する汎用の配線パターン３９に接続されている。言い換えるならば、チップ部品用端子３７、配線パターン３９およびチップ部品３５の取り付けスペースを設けることによって、撮像素子チップ２５の近傍にチップ部品３５を配置するための部品配置領域４７が形成されることとなる。なお、この実施形態では、図１に示すように、一部のボンディングパッド３３にのみチップ部品用端子３７が設けられるようになっている。また、配線パターン３９は、後述するようにグラウンドに接続されている。
【００２１】
また、図３に示すように、ボンディングパッド３３は、パッケージ２３の下面の外周部で下方に突設されたパッケージピン４１とワイヤー４３を介してパッケージ２３の内部で一対一に接続されている。また、配線パターン３９は、ワイヤー４５を介してパッケージピン４１の内のグランドピン４１Ａに接続されている。
【００２２】
また、撮像素子チップ２５およびチップ部品３５上におけるパッケージ２３の上部には、撮像素子チップ２５およびチップ部品３５を覆うための封止ガラス２７が配設されており、チップ部品３５上の封止ガラス２７の下面には、撮像素子チップ２５の受光領域以外に不要光が当たらないよう遮光マスク５１が設けられている。
【００２３】
ここで、部品配置領域４７に配置されるチップ部品３５としてコンデンサを選択することによって、このチップ部品３５は、電源や直流バイアスを安定化するデカップリングコンデンサとして動作させることができる。
【００２４】
このような部品配置領域４７を設けることにより、撮像素子チップ２５の直近にデカップリングコンデンサ等の部品をチップ部品３５として配置することができ、バイアス電源等の安定度を向上し、出力のＳＮ比を改善することができる。
【００２５】
また、予め複数のボンディングパッド３３にチップ部品用端子３７を設けておくことにより、必要に応じてチップ部品３５を複数個装着することができる。
【００２６】
また、ボンディングパッド３３の配置面とチップ部品３５の配置面とを同一平面上に実現することにより、配線途中にスルーホール等の構造を設ける必要がなく、浮遊容量や浮遊インダクタを少なくすることができ、製作も容易である等の利点を生み出すことができる。
【００２７】
＜第二実施形態＞
図４は、本発明による固体撮像素子のパッケージ構造の第二実施形態を示す斜視図であり、図５は、図４に示した固体撮像素子の平面図、図６は、図５に示した固体撮像素子のｃ−ｃ’線に沿った断面図である。
【００２８】
図４、図５、図６に示すように、この第二実施形態の固体撮像素子６０は、第一実施形態の固体撮像素子が封止ガラス２７で覆われた空間内（封止キャビン内）にチップ部品３５を配置するための部品配置領域４７を設ける構成となっているのに対し、封止ガラス４９で覆われた空間外（封止キャビン外）に隣接するパッケージ６１上に部品配置領域６３を設ける構成となっている。
【００２９】
すなわち、図４、図５、図６に示すように、この固体撮像素子６０は、パッケージ６１と、パッケージ６１の中央部に配置された撮像素子チップ２５と、パッケージ６１における撮像素子チップ２５上を覆う封止ガラス４９とを有している。
【００３０】
パッケージ６１上には、撮像素子チップ２５上の端子２９とワイヤー３１によってそれぞれ１対１に接続されたボンディングパッド６５が配設されている。そして、封止ガラス４９で覆われた空間外（封止キャビン外）に隣接するパッケージ６１上に、ボンディングパッド６５の載置面と同じ高さの平面部６７が形成され、その平面部６７上にチップ部品３５を接続するためのチップ部品用端子６９、配線パターン７１およびチップ部品３５の取り付けスペースからなる部品配置領域６３が形成されており、チップ部品用端子６９は、パッケージ６１内を通してボンディングパッド６５に接続されている（図５、図６参照）。
【００３１】
すなわち、チップ部品用端子６９、配線パターン７１およびチップ部品３５の取り付けスペースを設けることによって、撮像素子チップ２５の近傍にチップ部品３５を配置するための部品配置領域６３が形成されている。なお、この実施形態では、図５に示すように、一部のボンディングパッド６５にのみチップ部品用端子６９が設けられるようになっている。
【００３２】
また、図４および図５に示すように、予め適当なパターンを作成しておくことにより特殊な形状のチップ部品３５Ａを装着することも可能となる。
【００３３】
また、配線パターン７１は、後述するようにグラウンドに接続されている。
【００３４】
また、図６に示すように、ボンディングパッド６５は、パッケージ６１の下面の外周部で下方に突設されたパッケージピン４１とワイヤー４３を介してパッケージ６１の内部で一対一に接続されている。また、配線パターン７１は、ワイヤー４５を介してパッケージピン４１の内のグランドピン４１Ａに接続されている。
【００３５】
また、撮像素子チップ２５上におけるパッケージ６１の上部には、撮像素子チップ２５を覆うための封止ガラス４９が配設されている。
【００３６】
ここで、チップ部品用端子６９および配線パターン７１によって形成される部品配置領域６３に配置されるチップ部品３５としてコンデンサを選択することによって、このチップ部品３５は、電源や直流バイアスを安定化するデカップリングコンデンサとして動作させることができる。
【００３７】
このような部品配置領域６３を設けることにより、撮像素子チップ２５の直近にデカップリングコンデンサ等の部品をチップ部品３５として配置することができ、バイアス電源等の安定度を向上し、出力のＳＮ比を改善することができる。
【００３８】
また、予め複数のボンディングパッド６５にチップ部品用端子６９を設けておくことにより、必要に応じてチップ部品３５を複数個装着することができる。
【００３９】
また、この第二実施形態は、第一実施形態の特徴に加え、撮像素子チップ２５をパッケージ６１上に配置し、封止ガラス４９により撮像素子チップ２５を封止後にも周辺のチップ部品３５の取り付け、取り外しが可能となる新たな利点を有する。
【００４０】
図７に、従来の大型パッケージの配線抵抗、インダクタ成分による電源電圧のサンプルホールド回路による揺らぎと、本発明の実施形態によるパッケージ内にチップコンデンサを設けた場合の揺らぎの抑圧効果をシミュレーション結果で示す。
【００４１】
図７において、横軸は時間を縦軸は電圧を示し、一点鎖線のグラフはパッケージ外に４７μＦのコンデンサを配置した従来の場合の電圧の揺らぎを示し、点線および実線は本発明の実施形態においてパッケージ内に０．１μＦ、１μＦのコンデンサをそれぞれ配置したときの電圧の揺らぎを示す。
【００４２】
図７に示すように、従来ではパッケージ外に４７μＦのコンデンサを配置しているにもかかわらず、パッケージ内の配線インピーダンスにより電源電圧が揺らぐが、本発明のようにパッケージ内にチップコンデンサを配置することによって、その変動を抑圧できることが判る。
【００４３】
【発明の効果】
以上説明したように、本発明によれば、大面積固体撮像素子や多種パッケージを必要とする固体撮像素子においてノイズ除去部品（チップコンデンサ）を撮像素子チップ近傍に配置することができる部品配置領域を設けたので、従来において電源や直流バイアスの不安定性により生じていた出力信号におけるノイズ成分を効果的に除去することが可能となる。
【００４４】
また、最適なノイズ除去のためのノイズ除去部品を選択する際、ノイズ除去部品の取り付け、取り外しが容易な位置に部品配置領域を設けたため、試行錯誤的な検討が可能となる。
【図面の簡単な説明】
【図１】本発明を実施した固体撮像素子のパッケージ構造（第一実施形態）を示す斜視図である。
【図２】図１に示した固体撮像素子の平面図である。
【図３】図２に示した固体撮像素子のｂ−ｂ’線に沿った断面図である。
【図４】本発明による固体撮像素子のパッケージ構造の第二実施形態を示す斜視図である。
【図５】図４に示した固体撮像素子の平面図である。
【図６】図５に示した固体撮像素子のｃ−ｃ’線に沿った断面図である。
【図７】従来の大型パッケージの配線抵抗、インダクタ成分による電源電圧のサンプルホールド回路による揺らぎと、本発明の実施形態によるパッケージ内にチップコンデンサを設けた場合の揺らぎの抑圧効果のシミュレーション結果を示すグラフ図である。
【図８】大型の固体撮像素子の従来のパッケージ構造を示す斜視図である。
【図９】図８に示した固体撮像素子のａ−ａ’線に沿った断面図である。
【符号の説明】
１，２１，６０ 固体撮像素子
３，２５ 撮像素子チップ
７，１３，３１，４３ ワイヤー
９，２３，６１ パッケージ
１１，３３，６５ ボンディングパッド
１５，４１ パッケージピン
１７，２７，４９ 封止ガラス
３５ チップ部品
３５Ａ 特殊な形状のチップ部品
３７，６９ チップ部品用端子
３９，７１ 配線パターン
４１Ａ グランドピン
４７，６３ 部品配置領域
５１ 遮光マスク
【発明の属する技術分野】
本発明は、撮像素子チップと、上記撮像素子チップを内包するためのパッケージとを有する固体撮像素子に関し、特にピン数の多い大型のパッケージを用いる場合に固体撮像素子の特性を十分発揮できるようノイズ除去部品等の周辺部品をできるだけ撮像素子チップ近くに配置できるようにした固体撮像素子のパッケージ構造に関するものである。
【０００２】
［発明の概要］
本発明は、固体撮像素子のパッケージに関わるものであり、撮像素子チップの端子に接続されるボンディングパッドに接続される電子部品を配置する部品配置領域をパッケージ上に構成し、撮像素子チップ近傍にノイズ除去部品としての電子部品を配置できるようにしたので、従来において電源や直流バイアスの不安定性により生じていた出力信号におけるノイズ成分を効果的に除去することが可能となる。
【０００３】
【従来の技術】
固体撮像素子のパッケージング構造の従来技術としては、ＰＣＢ基板上やフレキシブル基板上に直接に撮像素子チップを配置し、周辺回路を撮像素子チップの周辺に配置できるようにすることによって小型化と性能の向上を図っている（例えば特開平８−２２７９８４号、特開平１１−３９６９号）。
【０００４】
しかし、これらの手法は小型の固体撮像素子に用いられるものであり、画素数が多くチップ面積の大きい固体撮像素子や出力信号がディジタル信号形式となっているピン数の多い固体撮像素子では、従来、図８及び図９に示すようなパッケージ構造が用いられていた。
【０００５】
図８は、大型の固体撮像素子のパッケージ構造を示す斜視図であり、図９は、図８に示した固体撮像素子のａ−ａ’線に沿った断面図である。
【０００６】
すなわち、図８及び図９に示すように、この固体撮像素子１のパッケージ構造では、撮像素子チップ３と周辺回路（図示省略）との信号の送受信は、以下の様に行われていた。まず、撮像素子チップ３上の端子５とワイヤー７で接続されたパッケージ９上のボンディングパッド１１の経路を通し、さらにボンディングパッド１１とパッケージ９内で１対１にワイヤー１３で接続されているパッケージピン１５の経路を通して信号の送受信が行われる。また、パッケージ９における撮像素子チップ３上は封止ガラス１７で覆われている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記のような構造ではパッケージピン１５から撮像素子チップ３までの配線長は、図９に示すように長くなってしまい、数ｃｍになる場合もあった。これにより、チップ自体の動作クロックが向上するにつれてパッケージ内配線間でのノイズの混入や信号のクロストークの発生が起こる問題があった。
【０００８】
特に、アナログ信号を取り扱う固体撮像素子では高感度のアンプを設けるためにアンプの電源とグランド間に飛び込むデジタルノイズや動作の開始・停止時に起きる電源電圧の揺らぎが出力信号中のノイズとなって現れる可能性が高い。
【０００９】
これらのノイズの原因の多くは撮像素子チップに加える電源電圧や直流バイアス電圧の揺らぎであり、デカップリングコンデンサやノイズ除去フィルタを撮像素子チップ直近に配置することによって軽減できることが知られている。これらのノイズ除去部品の容量値や部品の種類は固体撮像素子の種類、配置条件、駆動周波数、配線基板の形状等によって変わるので、最適な部品を必要箇所に配置するためには撮像素子チップ配置後に何度かの試行錯誤による試みを行うことが可能な構造とする必要が生じるが、現在のパッケージ構造では不可能であった。
【００１０】
本発明は、大面積で多端子の大型固体撮像素子において撮像特性の改善を図るための複数のノイズ除去部品を撮像素子チップの近傍に配置できるような固体撮像素子のパッケージ構造を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、撮像素子チップと、上記撮像素子チップを内包するためのパッケージとを有する大面積で多端子の固体撮像素子であって、上記パッケージが、上記撮像素子チップ上の端子に接続された複数のボンディングパッドと、上記パッケージの下面の外周部で下方に突設された複数のパッケージピンとを具備すると共に、上記パッケージにおける上記撮像素子チップの近傍に電子部品を配置するために形成された部品配置領域を具備し、かつ上記部品配置領域が、上記複数のボンディングパッドにそれぞれ個別に接続された複数の電子部品用端子と、それら電子部品用端子群と平行に設けられた１つのグランドラインからなる配線パターンと、電子部品の取り付けスペースとからなり、上記取り付けスペースにおける上記電子部品用端子および配線パターンに上記電子部品としてデカップリングコンデンサが接続され、上記ボンディングパッドが、上記パッケージピンとワイヤを介して上記パッケージの内部で１対１に接続され、上記配線パターンが、上記パッケージピンの内のグランドピンにワイヤを介して上記パッケージの内部で接続され、
上記ボンディングパッドの配置面と上記電子部品の配置面とが同一平面上となることを特徴とする。
【００１２】
請求項２の発明は、撮像素子チップと、上記撮像素子チップを内包するためのパッケージとを有する大面積で多端子の固体撮像素子であって、上記パッケージが、上記撮像素子チップ上の端子に接続された複数のボンディングパッドと、上記パッケージの下面の外周部で下方に突設された複数のパッケージピンと、上記撮像素子チップおよび上記ボンディングパッドを覆うための封止部材とを具備すると共に、上記パッケージにおける上記撮像素子チップの近傍に電子部品を配置するために形成された部品配置領域を具備し、かつ上記部品配置領域が、上記封止部材で覆われた空間外に設けられ、上記複数のボンディングパッドにそれぞれ個別に接続された複数の電子部品用端子と、それら電子部品用端子群と平行に設けられた１つのグランドラインからなる配線パターンと、電子部品の取り付けスペースとからなり、上記取り付けスペースにおける上記電子部品用端子および配線パターンに上記電子部品としてデカップリングコンデンサが接続され、上記ボンディングパッドが、上記パッケージピンとワイヤを介して上記パッケージの内部で１対１に接続され、上記配線パターンが、上記パッケージピンの内のグランドピンにワイヤを介して上記パッケージの内部で接続され、上記ボンディングパッドの配置面と上記電子部品の配置面とが同一平面上となることを特徴とする。
【００１６】
【発明の実施の形態】
図１は、本発明を実施した固体撮像素子のパッケージ構造（第一実施形態）を示す斜視図であり、図２は、図１に示した固体撮像素子の平面図、図３は、図２に示した固体撮像素子のｂ−ｂ’線に沿った断面図である。
【００１７】
＜第一実施形態＞
本発明の第一実施形態について図１、図２、図３を用いて説明する。
【００１８】
図１および図２に示すように、固体撮像素子２１は、パッケージ２３と、パッケージ２３の中央部に配置された撮像素子チップ２５と、パッケージ２３における撮像素子チップ２５上を覆う封止ガラス２７とを有している。なお、図２では、封止ガラス２７は省略されている。
【００１９】
パッケージ２３上には、撮像素子チップ２５上の端子２９とワイヤー３１によってそれぞれ１対１に接続されたボンディングパッド３３が配設されており、ボンディングパッド３３が配置される面上には、さらにチップ部品３５を接続するためにボンディングパッド３３に接続されたチップ部品用端子３７、配線パターン３９およびチップ部品３５の取り付けスペースが配設されている。
【００２０】
すなわち、図２および図３に示すように、チップ部品３５の一端は、チップ部品用端子３７に接続され、チップ部品３５の他端は、所望の回路を構成する汎用の配線パターン３９に接続されている。言い換えるならば、チップ部品用端子３７、配線パターン３９およびチップ部品３５の取り付けスペースを設けることによって、撮像素子チップ２５の近傍にチップ部品３５を配置するための部品配置領域４７が形成されることとなる。なお、この実施形態では、図１に示すように、一部のボンディングパッド３３にのみチップ部品用端子３７が設けられるようになっている。また、配線パターン３９は、後述するようにグラウンドに接続されている。
【００２１】
また、図３に示すように、ボンディングパッド３３は、パッケージ２３の下面の外周部で下方に突設されたパッケージピン４１とワイヤー４３を介してパッケージ２３の内部で一対一に接続されている。また、配線パターン３９は、ワイヤー４５を介してパッケージピン４１の内のグランドピン４１Ａに接続されている。
【００２２】
また、撮像素子チップ２５およびチップ部品３５上におけるパッケージ２３の上部には、撮像素子チップ２５およびチップ部品３５を覆うための封止ガラス２７が配設されており、チップ部品３５上の封止ガラス２７の下面には、撮像素子チップ２５の受光領域以外に不要光が当たらないよう遮光マスク５１が設けられている。
【００２３】
ここで、部品配置領域４７に配置されるチップ部品３５としてコンデンサを選択することによって、このチップ部品３５は、電源や直流バイアスを安定化するデカップリングコンデンサとして動作させることができる。
【００２４】
このような部品配置領域４７を設けることにより、撮像素子チップ２５の直近にデカップリングコンデンサ等の部品をチップ部品３５として配置することができ、バイアス電源等の安定度を向上し、出力のＳＮ比を改善することができる。
【００２５】
また、予め複数のボンディングパッド３３にチップ部品用端子３７を設けておくことにより、必要に応じてチップ部品３５を複数個装着することができる。
【００２６】
また、ボンディングパッド３３の配置面とチップ部品３５の配置面とを同一平面上に実現することにより、配線途中にスルーホール等の構造を設ける必要がなく、浮遊容量や浮遊インダクタを少なくすることができ、製作も容易である等の利点を生み出すことができる。
【００２７】
＜第二実施形態＞
図４は、本発明による固体撮像素子のパッケージ構造の第二実施形態を示す斜視図であり、図５は、図４に示した固体撮像素子の平面図、図６は、図５に示した固体撮像素子のｃ−ｃ’線に沿った断面図である。
【００２８】
図４、図５、図６に示すように、この第二実施形態の固体撮像素子６０は、第一実施形態の固体撮像素子が封止ガラス２７で覆われた空間内（封止キャビン内）にチップ部品３５を配置するための部品配置領域４７を設ける構成となっているのに対し、封止ガラス４９で覆われた空間外（封止キャビン外）に隣接するパッケージ６１上に部品配置領域６３を設ける構成となっている。
【００２９】
すなわち、図４、図５、図６に示すように、この固体撮像素子６０は、パッケージ６１と、パッケージ６１の中央部に配置された撮像素子チップ２５と、パッケージ６１における撮像素子チップ２５上を覆う封止ガラス４９とを有している。
【００３０】
パッケージ６１上には、撮像素子チップ２５上の端子２９とワイヤー３１によってそれぞれ１対１に接続されたボンディングパッド６５が配設されている。そして、封止ガラス４９で覆われた空間外（封止キャビン外）に隣接するパッケージ６１上に、ボンディングパッド６５の載置面と同じ高さの平面部６７が形成され、その平面部６７上にチップ部品３５を接続するためのチップ部品用端子６９、配線パターン７１およびチップ部品３５の取り付けスペースからなる部品配置領域６３が形成されており、チップ部品用端子６９は、パッケージ６１内を通してボンディングパッド６５に接続されている（図５、図６参照）。
【００３１】
すなわち、チップ部品用端子６９、配線パターン７１およびチップ部品３５の取り付けスペースを設けることによって、撮像素子チップ２５の近傍にチップ部品３５を配置するための部品配置領域６３が形成されている。なお、この実施形態では、図５に示すように、一部のボンディングパッド６５にのみチップ部品用端子６９が設けられるようになっている。
【００３２】
また、図４および図５に示すように、予め適当なパターンを作成しておくことにより特殊な形状のチップ部品３５Ａを装着することも可能となる。
【００３３】
また、配線パターン７１は、後述するようにグラウンドに接続されている。
【００３４】
また、図６に示すように、ボンディングパッド６５は、パッケージ６１の下面の外周部で下方に突設されたパッケージピン４１とワイヤー４３を介してパッケージ６１の内部で一対一に接続されている。また、配線パターン７１は、ワイヤー４５を介してパッケージピン４１の内のグランドピン４１Ａに接続されている。
【００３５】
また、撮像素子チップ２５上におけるパッケージ６１の上部には、撮像素子チップ２５を覆うための封止ガラス４９が配設されている。
【００３６】
ここで、チップ部品用端子６９および配線パターン７１によって形成される部品配置領域６３に配置されるチップ部品３５としてコンデンサを選択することによって、このチップ部品３５は、電源や直流バイアスを安定化するデカップリングコンデンサとして動作させることができる。
【００３７】
このような部品配置領域６３を設けることにより、撮像素子チップ２５の直近にデカップリングコンデンサ等の部品をチップ部品３５として配置することができ、バイアス電源等の安定度を向上し、出力のＳＮ比を改善することができる。
【００３８】
また、予め複数のボンディングパッド６５にチップ部品用端子６９を設けておくことにより、必要に応じてチップ部品３５を複数個装着することができる。
【００３９】
また、この第二実施形態は、第一実施形態の特徴に加え、撮像素子チップ２５をパッケージ６１上に配置し、封止ガラス４９により撮像素子チップ２５を封止後にも周辺のチップ部品３５の取り付け、取り外しが可能となる新たな利点を有する。
【００４０】
図７に、従来の大型パッケージの配線抵抗、インダクタ成分による電源電圧のサンプルホールド回路による揺らぎと、本発明の実施形態によるパッケージ内にチップコンデンサを設けた場合の揺らぎの抑圧効果をシミュレーション結果で示す。
【００４１】
図７において、横軸は時間を縦軸は電圧を示し、一点鎖線のグラフはパッケージ外に４７μＦのコンデンサを配置した従来の場合の電圧の揺らぎを示し、点線および実線は本発明の実施形態においてパッケージ内に０．１μＦ、１μＦのコンデンサをそれぞれ配置したときの電圧の揺らぎを示す。
【００４２】
図７に示すように、従来ではパッケージ外に４７μＦのコンデンサを配置しているにもかかわらず、パッケージ内の配線インピーダンスにより電源電圧が揺らぐが、本発明のようにパッケージ内にチップコンデンサを配置することによって、その変動を抑圧できることが判る。
【００４３】
【発明の効果】
以上説明したように、本発明によれば、大面積固体撮像素子や多種パッケージを必要とする固体撮像素子においてノイズ除去部品（チップコンデンサ）を撮像素子チップ近傍に配置することができる部品配置領域を設けたので、従来において電源や直流バイアスの不安定性により生じていた出力信号におけるノイズ成分を効果的に除去することが可能となる。
【００４４】
また、最適なノイズ除去のためのノイズ除去部品を選択する際、ノイズ除去部品の取り付け、取り外しが容易な位置に部品配置領域を設けたため、試行錯誤的な検討が可能となる。
【図面の簡単な説明】
【図１】本発明を実施した固体撮像素子のパッケージ構造（第一実施形態）を示す斜視図である。
【図２】図１に示した固体撮像素子の平面図である。
【図３】図２に示した固体撮像素子のｂ−ｂ’線に沿った断面図である。
【図４】本発明による固体撮像素子のパッケージ構造の第二実施形態を示す斜視図である。
【図５】図４に示した固体撮像素子の平面図である。
【図６】図５に示した固体撮像素子のｃ−ｃ’線に沿った断面図である。
【図７】従来の大型パッケージの配線抵抗、インダクタ成分による電源電圧のサンプルホールド回路による揺らぎと、本発明の実施形態によるパッケージ内にチップコンデンサを設けた場合の揺らぎの抑圧効果のシミュレーション結果を示すグラフ図である。
【図８】大型の固体撮像素子の従来のパッケージ構造を示す斜視図である。
【図９】図８に示した固体撮像素子のａ−ａ’線に沿った断面図である。
【符号の説明】
１，２１，６０ 固体撮像素子
３，２５ 撮像素子チップ
７，１３，３１，４３ ワイヤー
９，２３，６１ パッケージ
１１，３３，６５ ボンディングパッド
１５，４１ パッケージピン
１７，２７，４９ 封止ガラス
３５ チップ部品
３５Ａ 特殊な形状のチップ部品
３７，６９ チップ部品用端子
３９，７１ 配線パターン
４１Ａ グランドピン
４７，６３ 部品配置領域
５１ 遮光マスク
Claims (2)
- 撮像素子チップと、上記撮像素子チップを内包するためのパッケージとを有する大面積で多端子の固体撮像素子であって、
上記パッケージが、上記撮像素子チップ上の端子に接続された複数のボンディングパッドと、上記パッケージの下面の外周部で下方に突設された複数のパッケージピンとを具備すると共に、上記パッケージにおける上記撮像素子チップの近傍に電子部品を配置するために形成された部品配置領域を具備し、かつ
上記部品配置領域が、上記複数のボンディングパッドにそれぞれ個別に接続された複数の電子部品用端子と、それら電子部品用端子群と平行に設けられた１つのグランドラインからなる配線パターンと、電子部品の取り付けスペースとからなり、上記取り付けスペースにおける上記電子部品用端子および配線パターンに上記電子部品としてデカップリングコンデンサが接続され、
上記ボンディングパッドが、上記パッケージピンとワイヤを介して上記パッケージの内部で１対１に接続され、上記配線パターンが、上記パッケージピンの内のグランドピンにワイヤを介して上記パッケージの内部で接続され、
上記ボンディングパッドの配置面と上記電子部品の配置面とが同一平面上となることを特徴とする固体撮像素子。 - 撮像素子チップと、上記撮像素子チップを内包するためのパッケージとを有する大面積で多端子の固体撮像素子であって、
上記パッケージが、上記撮像素子チップ上の端子に接続された複数のボンディングパッドと、上記パッケージの下面の外周部で下方に突設された複数のパッケージピンと、上記撮像素子チップおよび上記ボンディングパッドを覆うための封止部材とを具備すると共に、上記パッケージにおける上記撮像素子チップの近傍に電子部品を配置するために形成された部品配置領域を具備し、かつ
上記部品配置領域が、上記封止部材で覆われた空間外に設けられ、上記複数のボンディングパッドにそれぞれ個別に接続された複数の電子部品用端子と、それら電子部品用端子群と平行に設けられた１つのグランドラインからなる配線パターンと、電子部品の取り付けスペースとからなり、上記取り付けスペースにおける上記電子部品用端子および配線パターンに上記電子部品としてデカップリングコンデンサが接続され、
上記ボンディングパッドが、上記パッケージピンとワイヤを介して上記パッケージの内部で１対１に接続され、上記配線パターンが、上記パッケージピンの内のグランドピンにワイヤを介して上記パッケージの内部で接続され、
上記ボンディングパッドの配置面と上記電子部品の配置面とが同一平面上となることを特徴とする固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001366602A JP3786866B2 (ja) | 2001-11-30 | 2001-11-30 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001366602A JP3786866B2 (ja) | 2001-11-30 | 2001-11-30 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003168791A JP2003168791A (ja) | 2003-06-13 |
| JP3786866B2 true JP3786866B2 (ja) | 2006-06-14 |
Family
ID=19176474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001366602A Expired - Fee Related JP3786866B2 (ja) | 2001-11-30 | 2001-11-30 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3786866B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107770462B (zh) | 2011-12-28 | 2020-09-22 | 株式会社尼康 | 拍摄元件和拍摄装置 |
| JP6828250B2 (ja) * | 2016-03-03 | 2021-02-10 | 富士通株式会社 | 光検出器及び光検出器の製造方法 |
-
2001
- 2001-11-30 JP JP2001366602A patent/JP3786866B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003168791A (ja) | 2003-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8446002B2 (en) | Multilayer wiring substrate having a castellation structure | |
| US9123718B1 (en) | Shielded package having shield lid | |
| US7049682B1 (en) | Multi-chip semiconductor package with integral shield and antenna | |
| JPH07326688A (ja) | 半導体装置 | |
| JP2000223645A (ja) | 半導体装置 | |
| JPH11312776A (ja) | 集積回路パッケージ | |
| JPH08125379A (ja) | シールド装置 | |
| JP3786866B2 (ja) | 固体撮像素子 | |
| US20060098396A1 (en) | Communication module | |
| JPH07321140A (ja) | 半導体装置 | |
| JPH11243175A (ja) | 複合半導体装置 | |
| US7750436B2 (en) | Electronic device comprising an integrated circuit and a capacitance element | |
| JPH06181289A (ja) | 半導体装置 | |
| JPH0547992A (ja) | 半導体集積回路装置 | |
| JPH06163810A (ja) | ハイブリッドｉｃ面実装用リードブロック | |
| JP2002134639A (ja) | 高周波電子部品用パッケージおよびそれを用いた高周波電子部品 | |
| JPH1187607A (ja) | 光モジュール | |
| JP2000012992A (ja) | 回路基板 | |
| JPH05109974A (ja) | コンデンサ複合ｉｃチツプ | |
| JP3100560U (ja) | 映像センサーのフリップチップパッケージ構造とその映像センサーモジュール | |
| JP2544272Y2 (ja) | 混成集積回路 | |
| JPH08146310A (ja) | 固体撮像装置 | |
| JP2003318325A (ja) | 表面実装型電子部品 | |
| JP2003060175A (ja) | 固体撮像装置 | |
| JPH0575003A (ja) | 半導体装置の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040521 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060322 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |