JP3786331B2 - ランプ用電源回路 - Google Patents
ランプ用電源回路 Download PDFInfo
- Publication number
- JP3786331B2 JP3786331B2 JP01811199A JP1811199A JP3786331B2 JP 3786331 B2 JP3786331 B2 JP 3786331B2 JP 01811199 A JP01811199 A JP 01811199A JP 1811199 A JP1811199 A JP 1811199A JP 3786331 B2 JP3786331 B2 JP 3786331B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- lamp
- output circuit
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【発明の属する技術分野】
本発明は、ランプ負荷を点灯させるために用いるランプ用電源回路に関する。
【0002】
【従来の技術】
プロジェクタ装置等においては、キセノンランプ等のランプを備えている。図5は、ランプの放電特性を示している。図5において、横軸は電流[A]、縦軸は電圧[V]である。ランプは、電流の値に応じて、非持続放電,タウンゼント放電,グロー放電,アーク放電へと順に移行する。なお、電圧VGは、グロー放電からアーク放電へ移行するのに必要な高電圧である。
【0003】
図6は、図5に示す放電特性を得るため、ランプを起動(点灯)させる際の特性を示している。図6において、横軸は電流[A]、縦軸は電圧[V]である。ランプにイグニッションパルスを印加し、ランプの陰極・陽極間に絶縁破壊を生じさせると、図5に示す放電特性へと移行することができる。イグニッションパルスを印加したときの高電圧をVBとする。図5もしくは図6に示すグロー放電状態において、定常時の電圧の3〜11倍程度の高電圧VGを印加すると、グロー放電からアーク放電へと移行する。グロー放電からアーク放電へと移行するのに必要な電流IGは、200mA〜1A程度である。
【0004】
アーク放電へと移行した後、無制限に流れようとするランプ電流を抑制することにより、安定したアーク放電とすることができる。ランプ電流を抑制する方法としては、定電力制御と定電流制御との2つがある。図7は、ランプを点灯した後の経過時間t[分]とランプ電圧V0[V]との関係を示している。図7に示すように、ランプ電圧V0は、ランプの点灯開始直後は定格電圧よりも低い。これは、点灯開始直後はランプの内部温度が十分に上昇せず、効率のよい発光と、十分な電力消費の状態に至らないからである。ランプ電流を定電流制御によって制御すると、時間が経過しても輝度が上がらないことがあるので、一般的には定電力制御が用いられる。
【0005】
また、ランプの経年変化で、ランプ電圧が数十%、ランプの種類によっては100%も上昇変化するものがある。この電圧変化を吸収するには、定電力制御が適している。通常、ランプの交換は、ユーザによって行われるため、ランプの交換に際しては無調整とすることが必要である。このためにも、ランプ電流を抑制する方法としては、定電力制御が適している。
【0006】
ところで、ランプの定常電圧から高電圧VBまで、スイッチング電源回路の1つの出力巻線回路だけで対応できない場合が多い。例えばキセノンランプのような定常電圧が低いランプの場合には、定常電圧の10倍程度の高電圧VBが必要であり、定常電圧が低い分、ランプ電流が大きくなる。そこで、このような場合には、大電流供給に適したフォワード方式のスイッチング電源回路を用いる。
【0007】
図8は、従来のランプ用電源回路で用いていたフォワード方式のスイッチング電源回路(定電力出力回路)の一例を示す回路図である。図8において、トランスT1の1次巻線L01の一端には、電圧Vcc1が供給され、他端と接地間には、スイッチ素子S1が接続されている。このスイッチ素子S1は、制御回路CC1によりオン・オフ制御される。トランスT1の2次巻線L02の一端には、ダイオードD1とチョークコイルL1が直列に接続されている。2次巻線L02の他端とダイオードD1の出力端との間にはフライホイールダイオードD2が接続され、2次巻線L02の他端とチョークコイルL1の出力端との間には平滑用コンデンサC1が接続されている。なお、図8の全体を定電力出力回路1と称することとする。
【0008】
このような構成の定電力出力回路1において、スイッチ素子S1がオンの期間には、チョークコイルL1にダイオードD1から磁気エネルギ供給のための電流が流入し、スイッチ素子S1がオフの期間には、ダイオードD2を介してチョークコイルL1の磁気エネルギを放出する。ダイオードD1の出力端の電圧をV1とし、チョークコイルL1の出力端の電圧をV0とすると、スイッチ素子S1のオン・オフにより、チョークコイルL1には、図9(A)〜(C)に示すようなパルス波形が印加される。スイッチ素子S1がオンの期間がTONであり、オフの期間がTOFFである。図9(A)〜(C)はそれぞれ、デューティDが、D=50%,D>50%,D<50%の場合を示している。
【0009】
エネルギ保存則により、図9(A)〜(C)におけるオン期間TONとオフ期間TOFFにおける斜線を付した部分は等しくなる。無負荷時の出力電圧V1が負荷時の出力電圧V0より2倍以上高い場合は、図9(C)のように、デューティDは50%未満に制限される。
【0010】
定電力出力回路1のスイッチング周波数は、トランスT1のコアの大きさを小さくするため、70〜200KHzが一般的である。このスイッチング周波数では、大電流を短期間にスイッチングさせるのが困難であり、スイッチング周波数を100kHz、即ち周期10マイクロ秒とすれば、安定性を考慮して、オン期間TON=1マイクロ秒、デューティD=10%が限界である。そのため、デューティDが10〜50%の範囲では、定電力出力回路1(スイッチング電源回路)の1つの出力巻線回路だけで、ランプの高電圧VGから定常電圧まで発生させることができず、定電力出力回路1の他にブースト出力回路を設けることが多い。
【0011】
図10は、ブースト出力回路を設けた従来のランプ用電源回路の全体構成を示すブロック図である。図10において、定電力出力回路1の一方の出力端には、ダイオードD3が接続されている。ダイオードD3の出力端には、ブースト出力回路2が並列接続されている。ダイオードD3には、リレーRY1が並列接続されている。さらに、ダイオードD3の出力端と定電力出力回路1の他方の出力端との間には、イグナイタ3が接続され、イグナイタ3には、ランプ4が接続されている。ダイオードD3は、ブースト出力回路2の出力電流が定電力出力回路1へと逆流するのを防止するためのものである。リレーRY1は、定常時は短絡させておき、ダイオードD3での電力損失を防ぐためのものである。
【0012】
定電力出力回路1の出力電流に対する出力電圧をE1とし、ブースト出力回路2の出力電流に対する出力電圧をE2とすると、電圧E1,E2は図11に示す如くとなる。電圧E1は、電流0のとき電圧E0で、電流の値と共に徐々に電圧が低下する特性である。電圧E2は、電流0のとき高電圧VBで、所定期間高電圧VBを保ち、その後、電圧が急激に低下する特性である。
【0013】
ブースト出力回路2の出力電圧E2が最高電圧である高電圧VBのとき、イグナイタ3によって高圧のイグニッションパルスを発生させる。すると、ランプ4がグロー放電から安定したアーク放電へと移行するに従ってランプ4に流れる電流が増える。定電力出力回路1の出力電圧E1よりもブースト出力回路2の出力電圧E2が大きければ、イグナイタ3には、ブースト出力回路2の出力電圧E2が供給されることになる。出力電圧E2が低下し、定電力出力回路1の出力電圧E1よりも下がると、ダイオードD3が導通し、イグナイタ3には、定電力出力回路1の出力電圧E1が供給される。その後、リレーRY1を短絡させる。このようにして、ランプ4は、ブースト出力回路2による高電圧によって起動され、その後、定電力出力回路1による大電流によって放電が維持される。
【0014】
【発明が解決しようとする課題】
ところで、ランプ4として、キセノンランプのような電流もしくは内圧が大きいランプや、輝度改善のためショートギャップ化して電流もしくは内圧を増やしたランプや、大電力ランプを用いた場合、ランプ4がアーク放電に移行するときはランプ4の陰極が冷えているため、より高い高電圧VB及び時定数の長い大電流を印加して陰極を急速に加熱し、電子の放出を促進させないと放電電流が途絶えてランプ4が点灯しない場合がある。上記のように、ランプ4がグロー放電から安定したアーク放電へと移行するのに必要な電流IGは、ランプの種類によって異なるが、一般的に200mA〜1A程度であると言われている。しかしながら、これは、必要条件であり十分条件ではない。
【0015】
上述したブースト出力回路2で大電流を供給しようとすると、ブースト出力回路2は高電圧VBの発生と併せて、大電流を供給しなければならないので、大容量とならざるを得ない。すると、ブースト出力回路2にもチョークコイルを設けなければならず、そのチョークコイルや半導体素子等は大容量のものが必要となり、ブースト出力回路2で用いるスイッチ素子を制御する集積回路が別に必要となる。その結果、基板占有面積が増え、コストも上昇してしまう。図10に示す従来のランプ用電源回路では、ランプ4がグロー放電からアーク放電へと移行するのに必要な電流IGが不十分な場合があり、また、基板占有面積が大きくなって、高コストとなってしまうという問題点があった。
【0016】
本発明はこのような問題点に鑑みなされたものであり、ランプを安定したアーク放電に移行させるのに充分な電流を供給することができ、基板占有面積が小さく、低コストのランプ用電源回路を提供することを目的とする。
【0017】
【課題を解決するための手段】
本発明は、上述した従来の技術の課題を解決するため、ランプ(4)を点灯させるためのイグナイタ(3)と、前記ランプを点灯させる際、前記イグナイタに高電圧を供給するブースト出力回路(20,30)と、前記ランプが点灯した後、前記ランプに電流を供給する定電力出力回路(1)とを備えたランプ用電源回路において、前記ブースト出力回路が生成した電圧の最大値からの立ち下がり電圧幅値を検出する検出回路(21,22)と、前記立ち下がり電圧幅値が所定の閾値に達したら、前記ブースト出力回路をオフすると共に、前記ランプに前記定電力出力回路からの電流を供給するよう切り換える切り換え回路(Q1)とを設けて構成したことを特徴とするランプ用電源回路を提供するものである。
【0018】
【発明の実施の形態】
以下、本発明のランプ用電源回路について、添付図面を参照して説明する。図1は本発明のランプ用電源回路の一実施例を示す回路図、図2は本発明のランプ用電源回路の動作を示す波形図、図3は本発明のランプ用電源回路の他の実施例を示す部分回路図、図4は本発明のランプ用電源回路のさらに他の実施例を示す回路図である。なお、図1,図3,図4において、図8,図10と同一部分には同一符号が付してある。
【0019】
図1において、トランスT2の1次巻線L11の一端には、電圧Vcc1が供給され、他端と接地間には、スイッチ素子S1が接続されている。このスイッチ素子S1は、制御回路CC1によりオン・オフ制御される。トランスT2の2次巻線L21の一端には、ダイオードD1とチョークコイルL1が直列に接続されている。2次巻線L21の他端とダイオードD1の出力端との間にはフライホイールダイオードD2が接続され、2次巻線L21の他端とチョークコイルL1の出力端との間には平滑用コンデンサC1が接続されている。2次巻線L21〜コンデンサC1は、定電力出力回路1となっている。
【0020】
定電力出力回路1の動作は、図8で説明した通りである。ランプ4におけるランプ電圧が変化しても定電力となるよう、制御回路CC1は、ダイオードD1の出力端の電圧V1のパルス幅であるオン期間TONを制御する。
【0021】
定電力出力回路1の出力端には、後述するブースト出力回路20からの逆電流を防止するためダイオードD3が接続されている。ダイオードD3の出力端と2次巻線L21の他端との間には、時定数の長い大電流を供給するため、抵抗R1とコンデンサC3との直列回路が接続されている。ダイオードD3には、リレーRY1が並列接続されている。さらに、ダイオードD3の出力端と2次巻線L21の他端との間には、イグナイタ3が接続され、イグナイタ3には、ランプ4が接続されている。リレーRY1は、定常時は短絡させておき、ダイオードD3での電力損失を防ぐためのものである。
【0022】
トランスT2の別の2次巻線L22は、ブースト用のコイルとなっており、2次巻線L22に接続された破線で囲んだ回路が、ブースト出力回路20である。2次巻線L22には、ダイオードD4及び平滑用コンデンサC2が接続され、2次巻線L22からの出力電圧は整流平滑される。ダイオードD4の出力端は、スイッチ素子(切り換え回路)であるFETQ1に接続されている。FETQ1は、抵抗R2を介してダイオードD3の出力端である電圧端子P1に接続されている。電圧端子P1は、抵抗R14,R10間にも接続されている。
【0023】
ブースト出力回路20は、電圧端子P1における電圧が所定の閾値に達したことを検出する一点鎖線で囲んだ検出回路21を備えている。検出回路21は、コンパレータIC1を含んで構成されている。検出回路21は、後述のように、電圧端子P1における電圧の最大値からの立ち下がり電圧幅値を検出し、それをコンパレータIC1の反転入力端子に負電位として入力する。コンパレータIC1は反転入力端子への入力電圧と、非反転入力端子への基準電圧REF1(閾値)とを比較し、“0”もしくは“1”を発生する。
【0024】
通常の状態では、直流電源Vcc2から抵抗R13,ダイオードD11,抵抗R15,接地の経路で電流を流し、コンパレータIC1の出力が“0”となるよう、抵抗R13,R15の値を設定しておく。パワーオン信号により、制御回路CC1によってスイッチ素子S1をオン・オフすると、定電力出力回路1は無負荷状態であるので、出力電圧V0(チョークコイルL1の出力電圧)は電圧V1と等しい。このとき、ブースト出力回路20の整流平滑電圧端子P2には高電圧VBが出力される。
【0025】
また、このとき、トランジスタQ4がオフ、トランジスタQ3がオン、トランジスタQ2がオフである。電圧端子P2から、FETQ1のソース・ゲート間に接続されたツェナーダイオードD12,ダイオードD13,抵抗R23,トランジスタQ3の経路で、FETQ1をオンさせる電流が流れ、FETQ1はオン(導通)となる。そして、抵抗R2と抵抗R1を介して、コンデンサC3が高電圧VBまで充電される。電圧端子P1の電圧は定電力出力回路1の無負荷電圧V1より高いので、ダイオードD3は逆バイアス状態である。この状態では、定電力出力回路1からはダイオードD3を介してランプ4へと電流は供給されない。ブースト出力回路20がイグナイタ3に電圧を供給する。
【0026】
パワーオン信号により電圧端子P1は高電圧VBに向かって上昇するので、ブースト出力回路20中の抵抗R10,R11とツェナーダイオードD10によって、所定の閾値でサイリスタQ5をオンとし、ダイオードD11をオフする。この結果、コンパレータIC1の反転入力端子には、電圧端子P1の電圧(高電圧VB)を抵抗R14,R15で分割した電圧(第1の検出電圧)が印加される。
【0027】
電圧端子P1への高電圧VBの印加によってイグナイタ3が動作し、ランプ4には高圧のイグニッションパルスが供給され、ランプ4はグロー放電からアーク放電へと移行する。これに伴って、図5で説明したようにランプ4に流れる電流が増加する。この期間においては、抵抗R1を介しコンデンサC3からランプ4へと電流が供給される。また、FETQ1の電源ライン(ダイオードD4のライン)と、抵抗R1とコンデンサC3との直列回路は互いに並列接続されているため、各インピーダンスに応じて並行して電流が流れる。FETQ1に流れる電流がグロー放電からアーク放電へと移行するのに必要な電流IG以下となるよう、抵抗R1,R2が設定されており、電圧端子P1は高電圧VBから急降下する。
【0028】
コンパレータIC1の反転入力端子への入力電圧が非反転入力端子への基準電圧REF1よりも下がると、コンパレータIC1の出力は“1”となる。すると、トランジスタQ4がオン、トランジスタQ3がオフ、トランジスタQ2がオンとなり、FETQ1がオフ(遮断)となる。その結果、ブースト出力回路20の電源ライン(ダイオードD4のライン)がオフされ、ブースト出力回路20はオフされるので、電圧端子P1の電圧が下がる。これにより、ランプ4への電流供給は、ブースト出力回路20から定電力出力回路1へと急速に移行する。
【0029】
図1における各部の波形を図2に示す。図2において、(A)には電圧端子P1の電圧を、(B)にはランプ4の電流(実線)とコンデンサC1の放電電流(破線)を、(C)にはチョークコイルL1の電流を、(D)にはコンデンサC3の放電電流を、(E)にはFETQ1に流れる電流を示している。
【0030】
図2(A)に示すように、電圧端子P1の電圧は、時刻t1〜t2の期間にて、グロー放電からアーク放電へ移行する過程で最高電圧VBより降下し、電流は増加していく。電圧端子P1の最高電圧VBは、グロー放電からアーク放電への境界線である電圧VGよりも大きく設定されているので、必要十分条件を満たしている。グロー放電からアーク放電への境界線である電流IGは、FETQ1とコンデンサC3の充電電荷を、図2(D)に示す放電電流によって供給する。
【0031】
時刻t1〜t2にて、電圧端子P1の所定電圧の閾値まで降下すると、上記のように、FETQ1が遮断され、時刻t2にて、ランプ4の駆動は、ブースト出力回路20より定電力出力回路1へと切り換わる。ランプ4の駆動が定電力出力回路1に切り換わった後は、図2(B)に破線で示すコンデンサC1の放電電流と、図2(C)に示すチョークコイルL1の電流源とによってランプ4に電流を供給する。
【0032】
以上により、ランプ4には、ブースト出力回路20より定電力出力回路1へと切り換わるまでは、図2(D)に示すコンデンサC3の放電電流と図2(E)に示すFETQ1からの電流とを合計した電流が流れ、ブースト出力回路20より定電力出力回路1へと切り換わった後は、主として、図2(C)に示すチョークコイルL1の電流と図2(B)に破線で示すコンデンサC1の放電電流と図2(D)に示すコンデンサC3の放電電流とを合計した電流が流れる。これにより、ランプ4には、図2(B)に実線で示すような、グロー放電から安定したアーク放電へと移行するのに十分な電流が得られることになる。
【0033】
従って、本発明によれば、ブースト出力回路20より定電力出力回路1へと切り換わった後の時刻t2〜t3の期間においても、定電力出力回路1のチョークコイルL1によって、安定したアーク放電へ移行するのに必要十分な電流をランプ4に供給することができる。これにより、ランプ4の陰極を急速に加熱することができ、電子の放出を促進させ、放電電流が途絶えて点灯しないという不具合もなくなる。
【0034】
以上のように、本発明では、ブースト出力回路20は、イグナイタ3がイグニッションパルスを供給するのに必要な高電圧VBを発生するだけであるので、ブースト出力回路20は、大電流を発生する必要がない。従って、ブースト出力回路20には、チョークコイルや制御用の集積回路を設ける必要がないので、回路規模が小さく、基板占有面積が大きくなることはない。しかも、定電力出力回路1のトランスT2にブースト出力回路20用の巻線L22を設けているので、回路規模を小さくすることができる。
【0035】
そして、ランプ4を安定したアーク放電へと移行させるためには、ランプ4にできるだけ時定数の長い大電流を供給することが必要であるので、電圧端子P1の電圧が所定の閾値まで降下したら、ブースト出力回路20を開放し、ランプ4への電流の供給を定電力出力回路1へと急速に移行させる。定電力出力回路1は、ランプ4に対し、グロー放電から安定したアーク放電へと移行するのに必要十分な電流IGを供給することができるので、ランプ4は途切れることなく点灯を続けることができる。
【0036】
以上の説明では、電圧端子P1の電圧を抵抗R14,R15で分圧し、これを基準電圧REF1と比較するための電圧としてコンパレータIC1の反転入力端子に入力する構成について示した。即ち、この構成は、電圧端子P1の電圧が所定の閾値である基準電圧REF1以下になったことを検出するものである。この構成では、電圧端子P1の電圧がその閾値に達するまでの検出時間が長くなり、安定したアーク放電へと移行できないことがある。そこで、本実施例では、より好ましい実施形態として、さらに高速に定電力出力回路1へと移行させるため、次のような構成を付加している。
【0037】
検出回路21は、抵抗RA,RB,R16と、ダイオードDAと、コンデンサCAをさらに含んで構成されている。抵抗RA,RBと、ダイオードDAと、コンデンサCAは、検出電圧降下回路を構成している。電圧端子P1の電圧が高電圧VBとなると、抵抗RAを介してコンデンサCAが充電され、コンデンサCAの両端電圧は前述のように高電圧VBとなる。端子P3は、電圧端子P1の電圧を抵抗R14,R15で分圧した電圧端子である。電圧端子P1の電圧が降下するとき、コンデンサCAの充電電荷はすぐには放電できないので、コンデンサCAの抵抗RB側の端子電圧は、電圧端子P1の降下電圧分と略同等の負電位が発生する。この負電位は、抵抗RBを介し、電圧端子P1の電圧に応じた第2の検出電圧として端子P3に加えられる。
【0038】
この結果、コンパレータIC1の反転入力端子に実際に加えられる電圧(端子P3の電圧)は、第1の検出電圧より第2の検出電圧の分だけ降下させた第3の検出電圧となる。従って、より好ましい実施形態である本実施例では、電圧端子P1を抵抗R14,R15で分圧した電圧よりも高速に降下する。これにより、電圧端子P1の電圧の立ち下がりは瞬時に検出される。即ち、抵抗RA,RBとダイオードDAとコンデンサCAとよりなる検出電圧降下回路を備えた検出回路21は、電圧端子P1の電圧の最大値である電圧VBからの立ち下がり電圧幅値を検出する立ち下がり電圧幅値検出回路となっている。
【0039】
この構成では、電圧端子P1の最大電圧を基準とし、この最大電圧からの立ち下がり電圧幅値が所定の閾値を超えると、ブースト出力回路20から定電力出力回路1へと切り換えるものである。この構成では、電圧端子P1の電圧が閾値に達するまでの検出時間が短くなり、安定したアーク放電へと移行することができる。
【0040】
なお、図1におけるブースト出力回路20において、C10はコンデンサ、R12,R17〜R25は抵抗である。
【0041】
電圧端子P1の電圧の立ち下がりを検出する回路は、図1に示す実施例に限定されることはなく、図3のように構成することもできる。図3において、図1との共通部分は一部を除き図示を省略している。この構成の立ち下がり検出回路22においては、コンデンサC3の放電電流をコイルL3で検出し、抵抗R26,コンデンサC11,抵抗R27で整流平滑及び分割した電圧を、抵抗R28を介してコンパレータIC1の非反転入力端子に入力している。
【0042】
以上説明した実施例では、定電力出力回路1とブースト出力回路20とを並列接続した構成であるが、定電力出力回路とブースト出力回路とを直列接続してもよい。図4は、定電力出力回路1とブースト出力回路30とを直列接続した構成を示す実施例である。図4において、定電力出力回路1の後段にブースト出力回路30が直列接続されている。ここでは、ブースト出力回路30は、昇圧型チョッパ回路となっている。
【0043】
定電力出力回路1のチョークコイルL1には、スイッチ素子S2とチョークコイルL2とダイオードD6との直列回路が接続され、チョークコイルL2の出力端とトランスT1の2次巻線L02の一端との間には、スイッチ素子S3が接続されている。ダイオードD6の出力端と2次巻線L02の一端との間には、抵抗R1とコンデンサC3が接続されている。スイッチ素子S2とチョークコイルL2とダイオードD6との直列回路には、ダイオードD3が並列接続され、さらに、ダイオードD3にはリレーRY1が並列接続されている。スイッチ素子S3は、制御回路CC2によってオン・オフ制御される。
【0044】
スイッチ素子S3をオン・オフ制御すると、チョークコイルL2,スイッチ素子S3の経路でチョークコイルL2に磁気エネルギを供給し、チョークコイルL2,ダイオードD6,抵抗R1,コンデンサC3の経路でチョークコイルL2の磁気エネルギーを放出する。ここでも、チョークコイルL2でエネルギー保存則が成立する。なお、スイッチ素子S2の動作は、FETQ1と同様である。
【0045】
本発明は以上説明した本実施例に限定されることはなく、本発明の要旨を逸脱しない範囲において種々変更可能である。
【0046】
【発明の効果】
以上詳細に説明したように、本発明のランプ用電源回路は、ランプを点灯させるためのイグナイタと、ランプを点灯させる際、イグナイタに高電圧を供給するブースト出力回路と、ランプが点灯した後、ランプに電流を供給する定電力出力回路とを備え、ブースト出力回路が生成した電圧の最大値からの立ち下がり電圧幅値を検出したり、ブースト出力回路が生成した電圧が最大値より降下して所定の閾値に達したことを検出する検出回路と、立ち下がり電圧幅値が所定の閾値に達したり、ブースト出力回路が生成した電圧が所定の閾値に達したら、ブースト出力回路をオフすると共に、ランプに定電力出力回路からの電流を供給するよう切り換える切り換え回路とを設けて構成したので、ランプをアーク放電に移行させるのに充分な電流を供給することができ、基板占有面積が小さく、低コストのランプ用電源回路を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す回路図である。
【図2】本発明の動作を説明するための波形図である。
【図3】本発明の他の実施例を示す部分回路図である。
【図4】本発明のさらに他の実施例を示す回路図である。
【図5】ランプの放電特性を示す特性図である。
【図6】ランプを起動させる際の特性図である。
【図7】ランプを点灯した後の経過時間と電圧との関係を示す特性図である。
【図8】従来例における定電力出力回路の一例を示す回路図である。
【図9】図8の動作を示す波形図である。
【図10】従来例の全体構成を示すブロック図である。
【図11】図10の動作を示す特性図である。
【符号の説明】
1 定電力出力回路
3 イグナイタ
4 ランプ
20,30 ブースト出力回路
21,22 検出回路
D3 ダイオード
Q1 FET(切り換え回路)
Claims (4)
- ランプを点灯させるためのイグナイタと、前記ランプを点灯させる際、前記イグナイタに高電圧を供給するブースト出力回路と、前記ランプが点灯した後、前記ランプに電流を供給する定電力出力回路とを備えたランプ用電源回路において、
前記ブースト出力回路が生成した電圧の最大値からの立ち下がり電圧幅値を検出する検出回路と、
前記立ち下がり電圧幅値が所定の閾値に達したら、前記ブースト出力回路をオフすると共に、前記ランプに前記定電力出力回路からの電流を供給するよう切り換える切り換え回路とを設けて構成したことを特徴とするランプ用電源回路。 - 前記検出回路は、
前記ブースト出力回路より前記イグナイタに電圧を供給する電圧端子における前記最大値の電圧を分圧して第1の検出電圧を生成する分圧抵抗と、
前記電圧端子における前記最大値の電圧からの立ち下がり電圧に応じた第2の検出電圧を生成すると共に、前記分圧抵抗によって得た第1の検出電圧より前記第2の検出電圧を負電位として追加させた第3の検出電圧を生成する検出電圧降下回路と、
前記第3の検出電圧と前記閾値を表す基準電圧とを比較するコンパレータとを含むことを特徴とする請求項1記載のランプ用電源回路。 - 前記定電力出力回路に対し、前記ブースト出力回路が並列接続されていることを特徴とする請求項1または2のいずれかに記載のランプ用電源回路。
- 前記定電力出力回路に対し、前記ブースト出力回路が直列接続されていることを特徴とする請求項1または2のいずれかに記載のランプ用電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01811199A JP3786331B2 (ja) | 1999-01-27 | 1999-01-27 | ランプ用電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01811199A JP3786331B2 (ja) | 1999-01-27 | 1999-01-27 | ランプ用電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000215995A JP2000215995A (ja) | 2000-08-04 |
JP3786331B2 true JP3786331B2 (ja) | 2006-06-14 |
Family
ID=11962514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01811199A Expired - Fee Related JP3786331B2 (ja) | 1999-01-27 | 1999-01-27 | ランプ用電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3786331B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003123992A (ja) | 2001-10-17 | 2003-04-25 | Ushio Inc | キセノン放電ランプ点灯装置 |
JP4953785B2 (ja) * | 2006-12-01 | 2012-06-13 | シャープ株式会社 | 放電灯点灯装置及びプロジェクタ |
JP5117180B2 (ja) * | 2007-12-27 | 2013-01-09 | 株式会社日立ハイテクノロジーズ | 重水素放電管用電源装置とその制御方法並びに分析装置 |
-
1999
- 1999-01-27 JP JP01811199A patent/JP3786331B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000215995A (ja) | 2000-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3829534B2 (ja) | 放電灯点灯装置 | |
TWI429335B (zh) | 放電裝置及特定用途積體電路裝置 | |
JP3224948B2 (ja) | 放電灯の点灯回路 | |
JP2007018960A (ja) | 放電灯点灯回路 | |
JP3440667B2 (ja) | 放電灯点灯装置 | |
JPH10511220A (ja) | 回路装置 | |
JP3786331B2 (ja) | ランプ用電源回路 | |
JP3261142B2 (ja) | 放電灯点灯装置 | |
JPS5926117B2 (ja) | 直流放電灯点灯装置 | |
JP3634062B2 (ja) | スイッチモード電源のスタートアップ保護回路 | |
JP4650623B2 (ja) | 放電灯点灯装置 | |
JP3829532B2 (ja) | 放電灯点灯装置 | |
JP3829533B2 (ja) | 放電灯点灯装置 | |
JP3820865B2 (ja) | 電源装置 | |
JPH11220877A (ja) | スイッチング電源装置 | |
US8076864B2 (en) | Circuit configuration for starting and operating at least one discharge lamp | |
JP3509567B2 (ja) | 電源装置 | |
JPH07230882A (ja) | 高圧放電灯点灯装置 | |
JP2004242438A (ja) | スイッチング電源回路 | |
KR100446990B1 (ko) | 전자식 안정기 회로 | |
JPWO2003015479A1 (ja) | 放電灯点灯回路及びその制御方法 | |
JP3262581B2 (ja) | 蛍光ランプ点灯装置 | |
JP3279202B2 (ja) | 放電灯点灯回路 | |
JP2512029B2 (ja) | 放電ランプ点灯装置 | |
JPH0353866B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060316 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090331 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100331 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110331 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120331 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130331 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140331 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |