JP3783376B2 - 画像データ処理装置およびその方法 - Google Patents
画像データ処理装置およびその方法 Download PDFInfo
- Publication number
- JP3783376B2 JP3783376B2 JP32883297A JP32883297A JP3783376B2 JP 3783376 B2 JP3783376 B2 JP 3783376B2 JP 32883297 A JP32883297 A JP 32883297A JP 32883297 A JP32883297 A JP 32883297A JP 3783376 B2 JP3783376 B2 JP 3783376B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- data
- storage area
- stored
- digital image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタルビデオカメラなどで撮像した画像に応じたデジタル画像データの処理を行う画像データ処理装置およびその方法と、デジタルビデオカセットレコーダとに関する。
【０００２】
【従来の技術】
例えば、デジタルビデオカメラで撮像した画像に応じたデジタル画像データを、ビデオテープなどの記録媒体に記録し、当該記録したデジタル画像データを再生するデジタルビデオカセットレコーダ（ＤＶＣＲ：Digital Video Cassette Recorder)がある。このようなデジタルビデオカセットレコーダでは、記録時に、デジタル画像データをブロックキング処理（シャッフリング処理）して並べ替えた後に、ＤＣＴなどの画像圧縮処理を行っている。
例えば、ＮＴＳＣ(National Television System Committee)／ＳＤ(Standerd Definition) 方式のＤＶＣＲフォーマットを採用したデジタルビデオカセットレコーダのシャッフリング処理では、記録時に、先ず、１フレーム分のデジタル画像データを、例えばビデオＲＡＭに記憶する。そして、この記憶した１フレーム分のデジタル画像データを、それぞれ３（行）×９（列）のマクロブロックからなる２４（行）×５（列）のスーパブロックに分割して管理し、ＤＶＣＲフォーマットに応じた順序でマクロブロックを読み出してビデオセグメントを生成し、このビデオセグメントについて画像圧縮処理を行う。
【０００３】
従来のデジタルビデオカセットレコーダでは、４ＭビットのビデオＲＡＭを２つ備え、一方のビデオＲＡＭに記憶された前フレームのデジタル画像データを読み出している最中に、後フレームのデジタル画像データを、他方のビデオＲＡＭに書き込んでいる。
このようにブロッキング処理を行うことで、ＤＣＴによる画像圧縮処理の処理単位に含まれる周波数を平準化し、圧縮効率を高めることができる。
上述した従来のデジタルビデオカセットレコーダでは、各ビデオＲＡＭに対してのデータの書き込みアドレスおよび読み出しアドレスは、アドレスＲＯＭで固定されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した従来のデジタルビデオカセットレコーダでは、ビデオＲＡＭに対してアクセスするときに用いられるアドレスがアドレスＲＯＭで固定されているため、アドレス発生の自由度が低く、ビデオＲＡＭの記憶領域を効率的に使用できない。そのため、従来のデジタルビデオカセットレコーダでは、２個の４ＭのビデオＲＡＭが必要であり、装置が大規模化および高価格化するという問題がある。
【０００５】
本発明は、上述した従来技術に鑑みてなされ、データ並べ替え用のメモリの小容量化を図ることができる画像データ処理装置およびその方法とデジタルビデオカセットレコーダとを提供することを目的とする。
【０００６】
【課題を解決するための手段】
上述した従来技術の問題点を解決し、上述した目的を達成するために、本発明の画像データ処理装置は、デジタル画像データを、記録フォーマットに応じて、マクロブロック単位で並べ替えてシャッフリング処理を行う画像データ処理装置であって、デジタル画像データを記憶する画像データ記憶手段と、単数のスーパーブロックを記憶する記憶領域セグメント単位で前記画像データ記憶手段の記憶領域を管理するために、対応する前記記憶領域セグメントに有効なスーパーブロックが記憶されているか否かを示す第１のデータと、前記対応する記憶領域セグメントに記憶されているスーパーブロックのフレーム番号、フィールド番号およびトラック番号を示す第２のデータとを含み前記記憶領域セグメントのそれぞれに対応して設けられた複数の目次要素データからなる目次データを記憶する目次データ記憶手段と、前記目次データを参照して、前記画像データ記憶手段の記憶領域内の空き領域を検索し、当該検索された空き領域に前記デジタル画像データを記憶し、前記記録フォーマットに応じて、前記画像データ記憶手段に記憶されたデジタル画像データを読み出す制御手段とを有する。
【０００７】
本発明の画像データ処理装置では、例えば、デジタル画像データを記録媒体に記録する際に、制御手段によって、目次データを参照しながら、画像データ記憶手段の記憶領域内の空き領域が検索され、当該検索された空き領域の記憶領域セグメントに、前記デジタル画像データがスーパーブロック単位で記憶される。そして、このスーパーブロックが記憶された記憶領域セグメントに対応する目次要素データが更新される。
また、制御手段によって、前記目次データを参照しながら、前記記録フォーマットに応じて、前記画像データ記憶手段に記憶されたデジタル画像データが、スーパーブロック単位で読み出される。そして、この読み出されたスーパーブロックが記憶されていた記憶領域セグメントに対応する目次要素データが更新される。
【０００８】
また、本発明の画像データ処理方法は、デジタル画像データを、記録フォーマットに応じて、マクロブロック単位で並べ替えてシャッフリング処理を行う画像データ処理方法であって、単数のスーパーブロックを記憶する記憶領域セグメント単位で前記画像データ記憶手段の記憶領域を管理するために、対応する前記記憶領域セグメントに有効なスーパーブロックが記憶されているか否かを示す第１のデータと、前記対応する記憶領域セグメントに記憶されているスーパーブロックのフレーム番号、フィールド番号およびトラック番号を示す第２のデータとを含み前記記憶領域セグメントのそれぞれに対応して設けられた複数の目次要素データからなる目次データを参照しながら、前記画像データ記憶手段の記憶領域内の空き領域を検索し、当該検索された空き領域に前記デジタル画像データを記憶し、前記記録フォーマットに応じて、前記画像データ記憶手段に記憶されたデジタル画像データを読み出す。
【０００９】
また、本発明のデジタルビデオカセットレコーダは、ビデオカメラで撮像した画像に応じたデジタル画像データを、記録フォーマットに応じて、記録媒体に記録するデジタルビデオカセットレコーダであって、前記デジタル画像データを記憶する画像データ記憶手段と、単数のスーパーブロックを記憶する記憶領域セグメント単位で前記画像データ記憶手段の記憶領域を管理するために、対応する前記記憶領域セグメントに有効なスーパーブロックが記憶されているか否かを示す第１のデータと、前記対応する記憶領域セグメントに記憶されているスーパーブロックのフレーム番号、フィールド番号およびトラック番号を示す第２のデータとを含み前記記憶領域セグメントのそれぞれに対応して設けられた複数の目次要素データからなる目次データを記憶する目次データ記憶手段と、前記目次データを参照して、前記画像データ記憶手段の記憶領域内の空き領域を検索し、当該検索された空き領域に前記デジタル画像データを記憶し、前記記録フォーマットに応じて、前記画像データ記憶手段に記憶されたデジタル画像データを読み出す制御手段と、前記制御手段が読み出したデジタル画像データを圧縮するデータ圧縮手段と、前記圧縮されたデジタル画像データを記録する記録媒体とを有する。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態に係わるデジタルビデオカセットレコーダおよび画像データ処理装置とそれらの方法について説明する。
第１実施形態
本実施形態のデジタルビデオカセットレコーダは、図１に示す画像データ処理装置１０を内蔵している。
画像データ処理装置１０は単体で、例えば、ＮＴＳＣ／ＳＤ方式、ＰＡＬ(Phase Alternation by Line) ／ＳＤ方式およびＳＤＬ(Standerd Definition Long)方式の全ての方式について、ＲＥＣ(Record)モードおよびＰＢ(Play Back) モードを実現できる。なお、以下の説明では、主に、ＮＴＳＣ／ＳＤ方式においてＲＥＣモードを行う場合での各構成要素の機能および動作について説明する。ＰＢモードは、各構成要素において、ＲＥＣモードの場合と逆の機能を遂行することで実現される。
【００１１】
図１に示すように、画像データ処理装置１０は、例えば、シャッフリング処理部１１、ＤＣＴ処理部１２、ジグザグスキャン処理部１３、エスティメーション処理部１４、遅延部１５、量子化部１６、ＶＬＣ(Variable Length Code)処理部１７およびフレーミング処理部１８を有する。
ここで、例えば、ＤＣＴ処理部１２、ジグザグスキャン処理部１３、エスティメーション処理部１４、遅延部１５、量子化部１６およびＶＬＣ(Variable Length Code)処理部１７によって圧縮手段が構成される。
【００１２】
シャッフリング処理部１１は、後述するように、マクロブロック単位で、内蔵するＤＲＡＭに所定の順序でデジタル画像データＳ９を記憶すると共に、ＤＲＡＭから所定の順序でデジタル画像データを読み出すことで、デジタル画像データＳ９をシャッフリング処理してビデオセグメントを生成する。シャッフリング処理部１１における処理は後に詳細に説明する。
【００１３】
ＤＣＴ処理部１２は、シャッフリング処理部１１から入力したデジタル画像データＳ１１に含まれるビデオセグメントを、８×８の画素ブロック単位でＤＣＴ処理し、ＤＣＴ係数を生成する。
ジグザグスキャン処理部１３は、ＤＣＴ処理部１２からのＤＣＴ係数を低い周波数成分から順に符号化するために、ジグザグスキャンを行い、スキャンされた順にＤＣＴ係数をエスティメーション処理部１４に出力する。
【００１４】
エスティメーション処理部１４は、ジグザグスキャン処理部１３からのＤＣＴ係数について、量子化の見積もり処理を行い、例えば、量子化ステップを決定する。
遅延部１５は、エスティメーション処理部１４における見積もり処理時間だけ、ジグザグスキャン処理部１３からのＤＣＴ係数を遅延して、量子化部１６に出力する。
【００１５】
量子化部１６は、エスティメーション処理部１４において決定された量子化ステップに応じて、遅延部１５からのＤＣＴ係数を量子化する。
ＶＬＣ処理部１７は、量子化部１６からの量子化データを可変長符号化する。フレーミング処理部１８は、ＶＬＣ処理部１７からの符号化データをフレーミング処理し、記録用デジタル画像データＳ１０を生成する。
この記録用デジタル画像データＳ１０は、図示しないデジタルビデオテープなどの記録媒体に記録される。
【００１６】
以下、図１に示すシャッフリング処理部１１について詳細に説明する。
図２は、図１に示すシャッフリング処理部１１の構成図である。
図２に示すように、シャッフリング処理部１１は、例えば、ＹＣ混合器２１、画像データ記憶手段としてのＤＲＡＭ２２、アービタ２３、アドレス発生器２４、トラックカウンタ２５、ＴＯＣ(Table Of Contents) コントローラ２６、目次データ記憶手段としてのＴＯＣメモリ２７、フレームカウンタ２８、アドレス発生器２９、アドレスＲＯＭ３０、ブロッキングＲＯＭ３１およびトラックカウンタ３２を有する。ここで、例えば、アービタ２３、アドレス発生器２４，２９、ＴＯＣコントローラ２６によって制御手段が構成される。
【００１７】
ＹＣ混合器２１は、１３．５ＭＨｚのクロック信号に同期したＮＴＳＣ／ＳＤ方式のデジタル画像データＳ９に含まれる８ビット幅のＹ（輝度）データＳ３５およびＣ（色差）データＳ３６を入力し、これらのデータを時分割多重化してシャッフリング処理に適した１８．０ＭＨｚのデジタル画像データＳ３７を生成し、これをアービタ２３に出力する。
ここで、デジタル画像データＳ３７は、ＮＴＳＴ／ＳＤ方式の場合には、図３（Ａ）に示す水平同期信号で規定される１水平同期期間である１１４４クロックサイクルの間に、図３（Ｂ）に示すように、２３個のマクロブロック３を含む。この２３個のマクロブロック３のうち、番号「０」〜「２１」が付されたマクロブロック３はそれぞれ８×４８ビットであり、４８クロックサイクルの期間に伝送される。また、番号「２２」が付されたマクロブロック３は、８×３２ビットであり、３２クロックサイクルの期間に伝送される。
【００１８】
ＤＲＡＭ２２は、データ並べ替え用のメモリであり、ＰＡＬ／ＳＤ方式における１フレーム分のデータ量に相当する５Ｍビット（５２４２８８０ビット）の記憶容量を持ち、インタレース走査されたデジタル画像データを、図４（Ａ）に示すように、スーパーブロック単位で管理して記憶する。また、ＤＲＡＭ２２では、それぞれ単数のスーパーブロックを記憶する列Ａ，Ｂ，Ｃ，Ｄ，Ｅの記憶領域セグメント２を合計５個組み合わせた領域をスライス領域５として管理する。ここで、スライス領域５は、１トラックの１／２に相当する２０７３６０ビットの記憶容量を持ち、５ＭビットのＤＲＡＭ２２は２５個のスライス領域５を有する。
ここで、スライス領域５に記憶された第１のフィールドの５個のスーパーブロックと、スライス領域５に記憶された第２のフィールドの５個のスーパーブロックとによって、１トラック分のデジタル画像データが構成される。
本実施形態では、図４（Ａ）示すように、ＤＲＡＭ２２の全記憶領域の行方向を、スライス領域５および記憶領域セグメント２の行の幅に対応した間隔で分割して管理し、それぞれに「０」〜「２４」のスライス番号を付している。
ＤＲＡＭ２２は、２つの入出力ポートを持ち、データの入出力がアービタ２３によって制御される。
【００１９】
ここで、スーパーブロックは、その位置に応じて図５（Ａ），（Ｂ），（Ｃ）に示す異なる３種類のパターンうちの１のパターンで配置された２７個のマクロブロック３で構成される。各マクロブロック３には、「０」〜「２６」の識別番号が付けられている。
さらに、マクロブロック３は、図６に示すように、４つの輝度（Ｙ）信号ブロックＹ０，Ｙ１，Ｙ２，Ｙ３と、２種類の色差信号ブロックＣｒ，Ｃｂとで構成される。ここで、Ｙ０、Ｙ１、Ｙ２、Ｙ３、ＣｒおよびＣｂの順で処理が行われる。
【００２０】
フレームカウンタ２８は、ｆ(first field) ／ｓ(second field)指示信号Ｓ４０，４１およびＲＥＣ(Record)／ＰＢ(Play Back) 指示信号Ｓ４２を入力し、ｆ／ｓ指示信号Ｓ４０およびＳ４１のうち、ＤＲＡＭ２２に対しての書き込み側のデジタル画像データから抽出されたｆ／ｓ指示信号に基づいてカウントアップを行う。ここで、ｆ／ｓ指示信号Ｓ４０はベースバンド側のデジタル画像信号Ｓ９から抽出され、ｆ／ｓ指示信号Ｓ４０は圧縮側のデジタル画像信号Ｓ１１から抽出される。
【００２１】
フレームカウンタ２８は、書き込み側のデジタル画像データをＲＥＣ／ＰＢ指示信号Ｓ４２に基づいて決定する。具体的には、フレームカウンタ２８は、ＲＥＣ／ＰＢ指示信号Ｓ４２がＲＥＣモードを指示し、デジタル画像データＳ１１をビデオテープに記録する場合には、図７（Ａ）に示すｆ／ｓ指示信号Ｓ４０の立ち上がりエッジでカウントアップを行い、図７（Ｂ）のようにフレームカウント値を示すフレームカウント信号Ｓ２８ａをＴＯＣコントローラ２６のｆ１端子に出力する。また、フレームカウンタ２８は、図７（Ｂ）示すフレームカウント信号Ｓ２８ａを、ｆ／ｓ指示信号Ｓ４０の立ち下がりエッジを基準として遅延させて図７（Ｃ）に示すフレームカウント信号Ｓ２８ａ１を生成し、さらに、このフレームカウント信号Ｓ２８ａ１を図７（Ｄ）に示す圧縮フレーム信号Ｓ２８ａ２の立ち上がりエッジを基準として遅延させることで、図７（Ｅ）示すフレームカウント信号Ｓ２８ｂを生成する。
【００２２】
トラックカウンタ２５は、デジタル画像データＳ９から抽出された水平同期信号Ｓ４５およびｆ／ｓ指示信号Ｓ４０に基づいて、アービタ２３に入力されるデジタル画像データＳ３７のトラックをカウントし、カウント番号を示すトラックカウント信号Ｓ２５をＴＯＣコントローラ２６のｔ１端子に出力する。
トラックカウンタ３２は、デジタル画像データＳ１１から抽出されたフレームパルス信号Ｓ４６およびトラックパルス信号Ｓ４７に基づいて、デジタル画像データ１１のトラックをカウントし、カウント番号を示すトラックカウント信号Ｓ３２をブロッキングＲＯＭ３１に出力する。
【００２３】
ブロッキングＲＯＭ３１は、トラックカウント信号Ｓ３２が示すトラック番号から、ＤＶＣＲの記録フォーマットに応じて、ＤＲＡＭ２２から次に読み出しを行うスーパーブロックのトラック番号を示すトラック番号指示信号Ｓ３１を生成し、これをＴＯＣコントローラ２６のｔ２端子に出力する。
ブロッキングＲＯＭ３１は、ＴＯＣコントローラ２６が図８に示すパターンでＤＲＡＭ２２の記憶領域セグメント２からスーパーブロックを読み込むように、トラック番号指示信号Ｓ３１を生成する。
図８において、「Ｘ」を行方向の符号（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）とし、「ｉ」を列方向のスライス番号（０〜２４）とした場合に、図４（Ａ）に示す記憶領域セグメント２を「Ｘi 」で表している。例えば、図４（Ａ）に示すＣ行３列の記憶領域セグメント２は、図８において、Ｃ3 で表される。
ここで、図４の例では、０≦ｋ≦９とした場合に、記憶領域セグメントＡk ，ＡK+10，Ｂk ，ＢK+10，Ｃk ，ＣK+10，Ｄk ，ＤK+10，Ｅk ，ＥK+10に記憶されたスーパーブロックによって、トラック番号ｋのトラックが構成される。
【００２４】
なお、図８に示すＤＶＲＣの記録フォーマットに応じた読み出しパターンは、ＮＴＳＣ／ＳＤ方式の場合であるが、ブロッキングＲＯＭ３１には、その他に、ＰＡＬ／ＳＤ方式およびＳＤＬ方式の場合の読み出しパターンが記憶されている。
【００２５】
ＴＯＣメモリ２７は、ＮＴＳＣ／ＳＤ方式の場合には、例えば、図４（Ｂ）に示すように、図４（Ａ）に示す２５（行）×５（列）個の記憶領域セグメント２のそれぞれに対応した８ビットのＴＯＣ要素データ６から構成されるＴＯＣデータ４を記憶している。ＴＯＣメモリ２７としては、例えば、記憶容量が１２８×８ビットのＳＲＡＭが用いられる。
ＴＯＣ要素データ６は、対応する記憶領域セグメント２に有効なスーパーブロックが記憶されているか否かを示す１ビットのＥＸデータ、対応する記憶領域セグメントに記憶されているデータのフレーム番号を示す２ビットのＦＲデータ、当該データのフィールド番号を示す１ビットのＦＳデータ、および、当該データのトラック番号を示す４ビットのＴＲデータの合計８ビットからなる。
なお、図４（Ｂ）に示す例では、ＥＸデータは、有効なスーパーブロックが記憶されているときに１となり、そうでないときに０となる。
ここで、ＦＲデータは、ＤＲＡＭ２２に記憶されている書き込み対象となっているフレームと読み込み対象となっているフレームとを区別するために設けられ、後述するエラー訂正機能を実現するために３ビットとなっている。
【００２６】
なお、図４（Ｂ）では、ＴＯＣ要素データ６のうち、ＦＲデータ、ＦＳデータおよびＴＲデータのみが（ＦＲ−ＦＳ−ＴＲ）によって表されており、ＥＸデータは省略されている。例えば、図４（Ａ）に示すＡ列３行の記憶領域セグメント２に対応する図４（Ｂ）に示すＡ列３行のＴＯＣ要素データ６は（０−１−２）で示され、当該記憶領域セグメント２に記憶されているスーパーブロックのフレーム番号、フィールド番号およびトラック番号が、それぞれ０、１、２であることを示している。
【００２７】
ＴＯＣコントローラ２６は、ＲＥＣモードにおいて、ＴＯＣメモリ２７に記憶された図４（Ｂ）に示すＴＯＣデータ４のＥＸデータを参照して、図４（Ａ）に示すＤＲＡＭ２２の記憶領域セグメント２のうち、有効なスーパーブロックが記憶されていない空き領域を列Ａ〜Ｅのそれぞれについて検索し、当該検索された記憶領域セグメント２のスライス番号を示すスライス番号指示信号Ｓ２６ａをｓ１端子からアドレス発生器２４に出力する。
また、ＴＯＣコントローラ２６は、検索された空き領域に、デジタル画像データＳ３７のスーパーブロックが記憶されると、当該記憶された記憶領域セグメント２に対応するＴＯＣ要素データ６のＥＸデータを１にセットすると共に、トラックカウント信号Ｓ２５およびフレームカウント信号Ｓ２８ａに基づいて、ＦＲデータ、ＦＳデータおよびＴＲデータを更新する。
【００２８】
また、ＴＯＣコントローラ２６は、ＲＥＣモードにおいて、トラック番号指示信号Ｓ３１およびフレームカウント信号Ｓ２８に基づいて、ＴＯＣメモリ２７に記憶されたＴＯＣデータ４を参照して、次にＤＲＡＭ２２から読み出しを行うスーパーブロックが記憶されている記憶領域セグメント２のスライス番号を検索し、このスライス番号を示すスライス番号指示信号Ｓ２６ｂをアドレス発生器２９に出力する。
また、ＴＯＣコントローラ２６は、ＤＲＡＭ２２からスーパーブロックを読み出すと、当該スーパーブロックが記憶されていた記憶領域セグメント２に対応するＴＯＣ要素データ６のＥＸデータを０にリセットする。
【００２９】
ＴＯＣコントローラ２６は、さらに、シャッフリング処理を実行中に、電源の瞬断やノイズの発生などにより、ＴＯＣデータ４の一部が破壊されたときに、エラ訂正を行い、画像に対しての影響を最小限に抑える。
すなわち、ＤＲＡＭ２２には、正常時には、書き込み対象となるフレームと、読み込み対象となるフレームとの２種類のフレームが存在している。ここで、ＲＥＣモードにおいて、前述したように、書き込み側のフレームカウント信号Ｓ２８ａが示すカウント値と、読み込み側のフレームカウント信号Ｓ２８ｂが示すカウント値との間には、図７（Ｂ），（Ｅ）に示す関係がある。従って、書き込み対象となるフレームのスーパーブロックが記憶された記憶領域セグメント２に対応する図４（Ｂ）に示すＴＯＣ要素データ６のＦＲデータ（以下、ＦＲＷとも記す）と、読み込み対象となるフレームのスーパーブロックが記憶された記憶領域セグメント２に対応するＴＯＣ要素データ６のＦＲデータ（以下、ＦＲＲとも記す）との間には、図９に示す関係がある。
そのため、図９に示す関係を満たさないＦＲデータを持つＴＯＣ要素データ６に対応する記憶領域セグメント２には、不要なスーパーブロックが記憶されていることになる。本実施形態で、ＴＯＣコントローラ２６は、下記式（１）あるいは（２）の関係を満たすＦＲデータ（ＦＥＲとも記す）を持つＴＯＣ要素データ６に対応する記憶領域セグメント２に記憶されているスーパーブロックをエラーとして扱い、そのＥＸデータを０にセットする。
【００３０】
【数１】
ＦＥＲ＝ＦＲＷ＋１ …（１）
【００３１】
【数２】
ＦＥＲ＝ＦＲＲ−１ …（２）
【００３２】
アドレス発生器２４は、スライス番号指示信号Ｓ２６ａからＤＲＡＭ２２の記憶領域上のアドレスを生成し、このアドレスを示すアドレス信号Ｓ２４をアービタ２３に出力する。
アドレスＲＯＭ３０は、図５（Ａ），（Ｂ），（Ｃ）において矢印で示されるような、シャッフリング処理で規定されたスーパーブロック内でのマクロブロック３の読み出しパターンに基づいて、読み出しを行うマクロブロックの番号を示すマクロブロック番号指示信号Ｓ３０を出力する。
なお、図５（Ａ），（Ｂ），（Ｃ）に示す読み出しパターンは、ＮＴＳＣ／ＳＤ方式の場合であり、アドレスＲＯＭ３０には、この他に、ＰＡＬ／ＳＤ方式およびＳＤＬ方式の場合におけるスーパーブロック内でのマクロブロック３の読み出しパターンが記憶されている。
【００３３】
アドレス発生器２９は、スライス番号指示信号Ｓ２６ｂおよびマクロブロック番号指示信号Ｓ３０に基づいて、ＤＲＡＭ２２の記憶領域上のアドレスを生成し、このアドレスを示すアドレス信号Ｓ２９をアービタ２３に出力する。
【００３４】
アービタ２３は、ＲＥＣモードにおいて、アドレス信号Ｓ２４によって示されるＤＲＡＭ２２上のアドレスに、ＤＲＡＭ２２の一方のポートからデジタル画像データＳ３５を書き込むように制御を行う。また、アービタ２３は、ＲＥＣモードにおいて、アドレス信号Ｓ２９によって示されるＤＲＡＭ２２上のアドレスから、ＤＲＡＭ２２の他方のポートを介して、データを読み出し、これをデジタル画像データＳ１１として出力するように制御を行う。
【００３５】
以下、シャッフリング処理部１１のＲＥＣ（記録）モードにおける動作について説明する。
図１０は、シャッフリング処理部１１におけるＲＥＣモードでの動作を説明するためのフローチャートである。
ステップＳ１：先ず、カメラの撮像結果に応じたＮＴＳＣ／ＳＤ方式の１３．５ＭＨｚのデジタル画像データＳ９に含まれるＹデータＳ３５およびＣデータＳ３６が、シャッフリング処理部１１に入力される。
【００３６】
ステップＳ２：、ＹＣ混合器２１において、１３．５ＭＨｚのデジタル画像データＳ９のＹデータＳ３５およびＣデータＳ３６が、１８．０ＭＨｚのデジタル画像データＳ３７に変換され、アービタ２３に出力される。
【００３７】
ステップＳ３：ＴＯＣコントローラ２６において、ＴＯＣメモリ２７に記憶された図４（Ｂ）に示すＴＯＣデータ４が参照され、図４（Ａ）に示すＤＲＡＭ２２の記憶領域セグメント２のうち有効なスーパーブロックが記憶されていない空き領域が列Ａ〜Ｅのそれぞれについて検索される。
そして、ＴＯＣコントローラ２６のｓ１端子からアドレス発生器２４に、列Ａ〜Ｅのそれぞれについて、検索された空き領域である記憶領域セグメント２のスライス番号を示すスライス番号指示信号Ｓ２６ａが出力される。
【００３８】
ステップＳ４：アドレス発生器２４において、スライス番号指示信号Ｓ２６ａからＤＲＡＭ２２の記憶領域上のアドレスが生成され、このアドレスを示すアドレス信号Ｓ２４がアービタ２３に出力される。
そして、アービタ２３において、アドレス信号Ｓ２４によって示されるＤＲＡＭ２２上の記憶領域セグメント２のアドレスに、デジタル画像データＳ３７のスーパーブロックが記憶される。
【００３９】
ステップＳ５：ＴＯＣコントローラ２６において、ステップＳ４にてステップＳが記憶された記憶領域セグメント２に対応する図４（Ｂ）に示すＴＯＣ要素データ６のＥＸデータが１にセットされる。また、トラックカウンタ信号Ｓ２５およびフレームカウンタ信号Ｓ２８ａに基づいて、そのＴＯＣ要素データ６のＦＲデータ、ＦＳデータおよびＴＲデータが更新される。
【００４０】
ステップＳ６：ブロッキングＲＯＭ３１において、トラックカウント信号Ｓ３２が示すトラック番号から、ＤＶＣＲの記録フォーマットに応じて、ＤＲＡＭ２２から次に読み出しを行うスーパーブロックのトラック番号を示すトラック番号指示信号Ｓ３１が生成され、これがＴＯＣコントローラ２６のｔ２端子に出力される。このとき、ブロッキングＲＯＭ３１において、ＴＯＣコントローラ２６が図８に示すパターンでＤＲＡＭ２２の記憶領域セグメント２からスーパーブロックが読み込まれるように、トラック番号指示信号Ｓ３１が生成される。
そして、ＴＯＣコントローラ２６において、ＴＯＣメモリ２７に記憶されたＴＯＣデータ４が参照され、トラック番号指示信号Ｓ３１およびフレームカウント信号Ｓ２８に基づいて、次にＤＲＡＭ２２から読み出しを行うスーパーブロックが記憶されている記憶領域セグメント２のスライス番号が検索され、このスライス番号を示すスライス番号指示信号Ｓ２６ｂがアドレス発生器２９に出力される。
次に、アドレス発生器２９において、スライス番号指示信号Ｓ２６ｂおよびマクロブロック番号指示信号Ｓ３０に基づいて、ＤＲＡＭ２２の記憶領域上のアドレスが生成され、このアドレスを示すアドレス信号Ｓ２９がアービタ２３に出力される。次に、アービタ２３の制御によって、アドレス信号Ｓ２９によって示されるＤＲＡＭ２２上のアドレスから、シャッフリング処理されたデータが読み出され、これがデジタル画像データＳ１１として図１に示すＤＣＴ処理部１２に出力される。
【００４１】
ステップＳ７：ＴＯＣコントローラ２６によって、ステップＳ６で読み出しが完了したＤＲＡＭ２２の記憶領域セグメント２に対応するＴＯＣ要素データ６のＥＸデータが０にリセットされる。
【００４２】
なお、上述した実施形態では、ＲＥＣモードにおけるシャッフリング処理部１１の各構成要素の機能および動作について説明したが、シャッフリング処理部１１は、ＰＢモードの場合に、ＲＥＣモードの場合と逆の処理を行う機能を備えている。
また、シャッフリング処理部１１では、ＤＲＡＭ２２に記憶されているデジタル画像データを、デジタル画像データＳ３７としてＹＣ混合器２１に出力すると同時に、デジタル画像データＳ１１として図１に示すＤＣＴ処理部１２に出力することで、ＤＲＡＭ２２からの再生とビデオテープに対しての記録とを同時に行うことも可能である。
【００４３】
なお、上述した実施形態では、ＮＴＳＣ／ＳＤ方式のデジタル画像データについての処理を主に述べたが、シャッフリング処理部１１は、ＰＡＬ／ＳＤ方式およびＳＤＬ方式のデジタル画像データについてもシャッフリング処理を行うことができる。
ここで、デジタル画像データがＰＡＬ／ＳＤ方式の場合には、デジタル画像データＳ３７は、図１１（Ａ）に示す水平同期信号で規定される水平同期期間である１１５２クロックサイクルの間に、図１１（Ｂ）に示すように、４５個のマクロブロック８３を含む。このマクロブロック８３は、それぞれ８×２４ビットであり、２４クロックサイクルの期間に伝送される。マクロブロック８３は、偶数ラインの場合には、２個の８×８ビットのＹデータと、１個の８×８のＣｒデータとで構成され、２４クロックサイクルの期間で伝送される。また、マクロブロック８３は、奇数ラインの場合には、２個の８×８ビットのＹデータと、１個の８×８ビットのＣｂデータとで構成され、２４クロックサイクルの期間で伝送される。
ここで、偶数ラインおよび奇数ラインとは、ＤＶＣＲフォーマットで定められているテレビ信号のライン番号であり、ＮＴＳＣ方式では、第１のフィールドの有効画面が番号２３〜２６２のラインで構成され、第２のフィールドの有効画面が番号２８５〜５２４のラインで構成される。また、ＰＡＬ方式の場合には、第１のフィールドの有効画面が番号２３〜３１０のラインで構成され、第２のフィールドの有効画面が番号３３５〜６２２のラインで構成される。
【００４４】
ＰＡＬ／ＳＤ方式では、図４（Ａ），（Ｂ）に示すＤＲＡＭ２２の記憶領域セグメント２２およびＴＯＣデータ４のスライス番号が「０」〜「１１」となる他は、基本的に、前述したＮＴＳＣ／ＳＤ方式の場合と同じ動作が行われる。
【００４５】
一方、デジタル画像データがＰＡＬ／ＳＤ方式の場合には、デジタル画像データＳ３７は、図１２（Ａ）に示す水平同期信号で規定される水平同期期間である１１５２クロックサイクルの間に、図１２（Ｂ）に示すように、２３個のマクロブロック９３を含む。このマクロブロック９３のうち、番号「０」〜「２１」が付されたマクロブロック９３は、それぞれ８×４０ビットであり、４０クロックサイクルの期間に伝送される。この番号「０」〜「２１」が付されたマクロブロック９３は、偶数ラインの場合には、４個の８×８ビットのＹデータと、１個の８×８ビットのＣｒデータとで構成される。また、番号「２２」が付されたマクロブロック９３は、偶数ラインの場合には、１個の８×８ビットのＹデータと、１個の８×４のＹデータと、１個の８×４のＣｒデータとで構成される。また、番号「２２」が付されたマクロブロック９３は、奇数ラインの場合には、１個の８×８ビットのＹデータと、１個の８×４のＹデータと、１個の８×４のＣｂデータとで構成される。
【００４６】
ＳＤＬ方式では、１トラックのデータサイズがＮＴＳＣ／ＳＤ方式およびＰＡＬ／ＳＤ方式とは異なるため、図１３（Ａ）に示す１個のスライス領域９５の記憶容量が２７６４８０ビットになる。従って、５ＭビットのＤＲＡＭ２２では、図１３（Ａ）示すように、記憶領域全体は１９個のスライス領域で構成され、図１３（Ｂ）に示すように、ＴＯＣデータ９４も５×１９個の記憶領域セグメント９２に対応したＴＯＣ要素データ６で構成される。
ＳＤＬ方式でも、データ処理の内容は、基本的に上述したＮＴＳＣ／ＳＤ方式と同じである。
【００４７】
以上説明したように、本実施形態のデジタルビデオカセットレコーダによれば、アクセスを行うＤＲＡＭ２２上のアドレスを、ＤＲＡＭ２２の記憶状態を動的に管理するＴＯＣデータ４を用いて、ＴＯＣコントローラ２６およびアドレス発生器２４，２９によって発生することで、シャッフリング処理部１１に５ＭビットのＤＲＡＭ２２を１つ内蔵すれば、ＲＥＣモードおよびＰＢモードの双方で、シャッフリング処理を適切に行うことができる。そのため、４ＭビットのビデオＲＡＭを２つ内蔵した従来のデジタルビデオカセットレコーダに比べて、装置規模を縮小できると共に低価格化を図れる。
また、本実施形態のデジタルビデオカセットレコーダによれば、ＤＲＡＭ２２の記憶容量を増減した場合に、当該記憶容量の増減に柔軟に対応でき、例えば、増設した記憶領域を同期ずれの吸収に効率的に使用できる。
【００４８】
また、本実施形態のデジタルビデオカセットレコーダによれば、シャッフリング処理部１１は、ＮＴＳＣ／ＳＤ方式、ＰＡＬ／ＳＤ方式およびＳＤＬ方式の全ての方式のデジタル画像データに適用可能である。そのため、それぞれの方式に対応したシャッフリング処理部を別個に内蔵する必要がなく、装置規模を縮小できる。
【００４９】
本発明は上述した実施形態には限定されない。
例えば、上述した実施形態では、ＮＴＳＣ／ＳＤ方式、ＰＡＬ方式およびＳＤＬ方式のデジタル画像データについて、シャッフリング処理を行う場合について例示したが、本発明は、その他の方式のデジタル画像データについて、シャッフリング処理を行う場合にも適用できる。
また、上述した実施形態では、記録媒体としてビデオテープを例示したが、記録媒体は、光磁気ディスクやハードディスクなどであってもよい。
【００５０】
【発明の効果】
以上説明したように、本発明の画像データ処理装置およびデジタルビデオカセットレコーダによれば、画像データ記憶手段の小容量化が図れ、装置の小規模化および低価格化が図れる。
また、本発明の本発明の画像データ処理装置およびその方法とデジタルビデオカセットレコーダとによれば、目次データを用いることで、画像データ記憶手段へのアクセス動作において、アドレスを高い自由度で発生でき、種々の方式に対応した多様なシャッフリング処理を実現できる。
【図面の簡単な説明】
【図１】図１は、本発明の第１実施形態に係わるデジタルビデオカセットレコーダが内蔵している画像データ処理装置の構成図である。
【図２】図２は、図１に示すシャッフリング処理部の構成図である。
【図３】図３は、図１に示すシャッフリング処理部において処理されるＮＴＳＣ／ＳＤ方式のデジタル画像データのフォーマットを説明するための図である。
【図４】図４は、図２に示すＤＲＡＭの記憶領域の管理方法およびＴＯＣメモリに記憶されたＴＯＣデータを説明するための図である。
【図５】図５は、スーパーブロックを構成するマクロブロックについて説明するための図である。
【図６】図６は、マクロブロックの構成を説明するための図である。
【図７】図７は、図２に示すフレームカウンタにおける処理を説明するためのタイミングである。
【図８】図８は、図２に示すブロッキングＲＯＭにおけるトラック番号指示信号の生成方法を説明するための図である。
【図９】図９は、図２に示すＴＯＣコントローラにおけるエラー処理を説明するための図である。
【図１０】図１０は、図２に示すシャッフリング処理部の動作を説明するためのフローチャートである。
【図１１】図１１は、図１に示すシャッフリング処理部において処理されるＰＡＬ／ＳＤ方式のデジタル画像データのフォーマットを説明するための図である。
【図１２】図１２は、図１に示すシャッフリング処理部において処理されるＳＤＬ方式のデジタル画像データのフォーマットを説明するための図である。
【図１３】図１３は、ＳＤＬ方式における図２に示すＤＲＡＭの記憶領域の管理方法およびＴＯＣメモリに記憶されたＴＯＣデータを説明するための図である。
【符号の説明】
４…ＴＯＣデータ、６…ＴＯＣ要素データ、１０…画像データ処理装置、１１…シャッフリング処理部、１２…ＤＣＴ処理部、１３…ジグザグスキャン処理部、１４…エスティメーション処理部、１５…遅延部、１６…量子化部、１７…ＶＬＣ処理部、１８…フレーミング処理部、２１…ＹＣ混合器、２２…ＤＲＡＭ、２３…アービタ、２４，２９…アドレス発生器、２５，３２…トラックカウンタ、２６…ＴＯＣコントローラ、２７…ＴＯＣデータ、２８…フレームカウンタ、３０…アドレスＲＯＭ、３１…ブロッキングＲＯＭ、２…記憶領域セグメント（スーパーブロックが記憶される）
【発明の属する技術分野】
本発明は、デジタルビデオカメラなどで撮像した画像に応じたデジタル画像データの処理を行う画像データ処理装置およびその方法と、デジタルビデオカセットレコーダとに関する。
【０００２】
【従来の技術】
例えば、デジタルビデオカメラで撮像した画像に応じたデジタル画像データを、ビデオテープなどの記録媒体に記録し、当該記録したデジタル画像データを再生するデジタルビデオカセットレコーダ（ＤＶＣＲ：Digital Video Cassette Recorder)がある。このようなデジタルビデオカセットレコーダでは、記録時に、デジタル画像データをブロックキング処理（シャッフリング処理）して並べ替えた後に、ＤＣＴなどの画像圧縮処理を行っている。
例えば、ＮＴＳＣ(National Television System Committee)／ＳＤ(Standerd Definition) 方式のＤＶＣＲフォーマットを採用したデジタルビデオカセットレコーダのシャッフリング処理では、記録時に、先ず、１フレーム分のデジタル画像データを、例えばビデオＲＡＭに記憶する。そして、この記憶した１フレーム分のデジタル画像データを、それぞれ３（行）×９（列）のマクロブロックからなる２４（行）×５（列）のスーパブロックに分割して管理し、ＤＶＣＲフォーマットに応じた順序でマクロブロックを読み出してビデオセグメントを生成し、このビデオセグメントについて画像圧縮処理を行う。
【０００３】
従来のデジタルビデオカセットレコーダでは、４ＭビットのビデオＲＡＭを２つ備え、一方のビデオＲＡＭに記憶された前フレームのデジタル画像データを読み出している最中に、後フレームのデジタル画像データを、他方のビデオＲＡＭに書き込んでいる。
このようにブロッキング処理を行うことで、ＤＣＴによる画像圧縮処理の処理単位に含まれる周波数を平準化し、圧縮効率を高めることができる。
上述した従来のデジタルビデオカセットレコーダでは、各ビデオＲＡＭに対してのデータの書き込みアドレスおよび読み出しアドレスは、アドレスＲＯＭで固定されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した従来のデジタルビデオカセットレコーダでは、ビデオＲＡＭに対してアクセスするときに用いられるアドレスがアドレスＲＯＭで固定されているため、アドレス発生の自由度が低く、ビデオＲＡＭの記憶領域を効率的に使用できない。そのため、従来のデジタルビデオカセットレコーダでは、２個の４ＭのビデオＲＡＭが必要であり、装置が大規模化および高価格化するという問題がある。
【０００５】
本発明は、上述した従来技術に鑑みてなされ、データ並べ替え用のメモリの小容量化を図ることができる画像データ処理装置およびその方法とデジタルビデオカセットレコーダとを提供することを目的とする。
【０００６】
【課題を解決するための手段】
上述した従来技術の問題点を解決し、上述した目的を達成するために、本発明の画像データ処理装置は、デジタル画像データを、記録フォーマットに応じて、マクロブロック単位で並べ替えてシャッフリング処理を行う画像データ処理装置であって、デジタル画像データを記憶する画像データ記憶手段と、単数のスーパーブロックを記憶する記憶領域セグメント単位で前記画像データ記憶手段の記憶領域を管理するために、対応する前記記憶領域セグメントに有効なスーパーブロックが記憶されているか否かを示す第１のデータと、前記対応する記憶領域セグメントに記憶されているスーパーブロックのフレーム番号、フィールド番号およびトラック番号を示す第２のデータとを含み前記記憶領域セグメントのそれぞれに対応して設けられた複数の目次要素データからなる目次データを記憶する目次データ記憶手段と、前記目次データを参照して、前記画像データ記憶手段の記憶領域内の空き領域を検索し、当該検索された空き領域に前記デジタル画像データを記憶し、前記記録フォーマットに応じて、前記画像データ記憶手段に記憶されたデジタル画像データを読み出す制御手段とを有する。
【０００７】
本発明の画像データ処理装置では、例えば、デジタル画像データを記録媒体に記録する際に、制御手段によって、目次データを参照しながら、画像データ記憶手段の記憶領域内の空き領域が検索され、当該検索された空き領域の記憶領域セグメントに、前記デジタル画像データがスーパーブロック単位で記憶される。そして、このスーパーブロックが記憶された記憶領域セグメントに対応する目次要素データが更新される。
また、制御手段によって、前記目次データを参照しながら、前記記録フォーマットに応じて、前記画像データ記憶手段に記憶されたデジタル画像データが、スーパーブロック単位で読み出される。そして、この読み出されたスーパーブロックが記憶されていた記憶領域セグメントに対応する目次要素データが更新される。
【０００８】
また、本発明の画像データ処理方法は、デジタル画像データを、記録フォーマットに応じて、マクロブロック単位で並べ替えてシャッフリング処理を行う画像データ処理方法であって、単数のスーパーブロックを記憶する記憶領域セグメント単位で前記画像データ記憶手段の記憶領域を管理するために、対応する前記記憶領域セグメントに有効なスーパーブロックが記憶されているか否かを示す第１のデータと、前記対応する記憶領域セグメントに記憶されているスーパーブロックのフレーム番号、フィールド番号およびトラック番号を示す第２のデータとを含み前記記憶領域セグメントのそれぞれに対応して設けられた複数の目次要素データからなる目次データを参照しながら、前記画像データ記憶手段の記憶領域内の空き領域を検索し、当該検索された空き領域に前記デジタル画像データを記憶し、前記記録フォーマットに応じて、前記画像データ記憶手段に記憶されたデジタル画像データを読み出す。
【０００９】
また、本発明のデジタルビデオカセットレコーダは、ビデオカメラで撮像した画像に応じたデジタル画像データを、記録フォーマットに応じて、記録媒体に記録するデジタルビデオカセットレコーダであって、前記デジタル画像データを記憶する画像データ記憶手段と、単数のスーパーブロックを記憶する記憶領域セグメント単位で前記画像データ記憶手段の記憶領域を管理するために、対応する前記記憶領域セグメントに有効なスーパーブロックが記憶されているか否かを示す第１のデータと、前記対応する記憶領域セグメントに記憶されているスーパーブロックのフレーム番号、フィールド番号およびトラック番号を示す第２のデータとを含み前記記憶領域セグメントのそれぞれに対応して設けられた複数の目次要素データからなる目次データを記憶する目次データ記憶手段と、前記目次データを参照して、前記画像データ記憶手段の記憶領域内の空き領域を検索し、当該検索された空き領域に前記デジタル画像データを記憶し、前記記録フォーマットに応じて、前記画像データ記憶手段に記憶されたデジタル画像データを読み出す制御手段と、前記制御手段が読み出したデジタル画像データを圧縮するデータ圧縮手段と、前記圧縮されたデジタル画像データを記録する記録媒体とを有する。
【００１０】
【発明の実施の形態】
以下、本発明の実施形態に係わるデジタルビデオカセットレコーダおよび画像データ処理装置とそれらの方法について説明する。
第１実施形態
本実施形態のデジタルビデオカセットレコーダは、図１に示す画像データ処理装置１０を内蔵している。
画像データ処理装置１０は単体で、例えば、ＮＴＳＣ／ＳＤ方式、ＰＡＬ(Phase Alternation by Line) ／ＳＤ方式およびＳＤＬ(Standerd Definition Long)方式の全ての方式について、ＲＥＣ(Record)モードおよびＰＢ(Play Back) モードを実現できる。なお、以下の説明では、主に、ＮＴＳＣ／ＳＤ方式においてＲＥＣモードを行う場合での各構成要素の機能および動作について説明する。ＰＢモードは、各構成要素において、ＲＥＣモードの場合と逆の機能を遂行することで実現される。
【００１１】
図１に示すように、画像データ処理装置１０は、例えば、シャッフリング処理部１１、ＤＣＴ処理部１２、ジグザグスキャン処理部１３、エスティメーション処理部１４、遅延部１５、量子化部１６、ＶＬＣ(Variable Length Code)処理部１７およびフレーミング処理部１８を有する。
ここで、例えば、ＤＣＴ処理部１２、ジグザグスキャン処理部１３、エスティメーション処理部１４、遅延部１５、量子化部１６およびＶＬＣ(Variable Length Code)処理部１７によって圧縮手段が構成される。
【００１２】
シャッフリング処理部１１は、後述するように、マクロブロック単位で、内蔵するＤＲＡＭに所定の順序でデジタル画像データＳ９を記憶すると共に、ＤＲＡＭから所定の順序でデジタル画像データを読み出すことで、デジタル画像データＳ９をシャッフリング処理してビデオセグメントを生成する。シャッフリング処理部１１における処理は後に詳細に説明する。
【００１３】
ＤＣＴ処理部１２は、シャッフリング処理部１１から入力したデジタル画像データＳ１１に含まれるビデオセグメントを、８×８の画素ブロック単位でＤＣＴ処理し、ＤＣＴ係数を生成する。
ジグザグスキャン処理部１３は、ＤＣＴ処理部１２からのＤＣＴ係数を低い周波数成分から順に符号化するために、ジグザグスキャンを行い、スキャンされた順にＤＣＴ係数をエスティメーション処理部１４に出力する。
【００１４】
エスティメーション処理部１４は、ジグザグスキャン処理部１３からのＤＣＴ係数について、量子化の見積もり処理を行い、例えば、量子化ステップを決定する。
遅延部１５は、エスティメーション処理部１４における見積もり処理時間だけ、ジグザグスキャン処理部１３からのＤＣＴ係数を遅延して、量子化部１６に出力する。
【００１５】
量子化部１６は、エスティメーション処理部１４において決定された量子化ステップに応じて、遅延部１５からのＤＣＴ係数を量子化する。
ＶＬＣ処理部１７は、量子化部１６からの量子化データを可変長符号化する。フレーミング処理部１８は、ＶＬＣ処理部１７からの符号化データをフレーミング処理し、記録用デジタル画像データＳ１０を生成する。
この記録用デジタル画像データＳ１０は、図示しないデジタルビデオテープなどの記録媒体に記録される。
【００１６】
以下、図１に示すシャッフリング処理部１１について詳細に説明する。
図２は、図１に示すシャッフリング処理部１１の構成図である。
図２に示すように、シャッフリング処理部１１は、例えば、ＹＣ混合器２１、画像データ記憶手段としてのＤＲＡＭ２２、アービタ２３、アドレス発生器２４、トラックカウンタ２５、ＴＯＣ(Table Of Contents) コントローラ２６、目次データ記憶手段としてのＴＯＣメモリ２７、フレームカウンタ２８、アドレス発生器２９、アドレスＲＯＭ３０、ブロッキングＲＯＭ３１およびトラックカウンタ３２を有する。ここで、例えば、アービタ２３、アドレス発生器２４，２９、ＴＯＣコントローラ２６によって制御手段が構成される。
【００１７】
ＹＣ混合器２１は、１３．５ＭＨｚのクロック信号に同期したＮＴＳＣ／ＳＤ方式のデジタル画像データＳ９に含まれる８ビット幅のＹ（輝度）データＳ３５およびＣ（色差）データＳ３６を入力し、これらのデータを時分割多重化してシャッフリング処理に適した１８．０ＭＨｚのデジタル画像データＳ３７を生成し、これをアービタ２３に出力する。
ここで、デジタル画像データＳ３７は、ＮＴＳＴ／ＳＤ方式の場合には、図３（Ａ）に示す水平同期信号で規定される１水平同期期間である１１４４クロックサイクルの間に、図３（Ｂ）に示すように、２３個のマクロブロック３を含む。この２３個のマクロブロック３のうち、番号「０」〜「２１」が付されたマクロブロック３はそれぞれ８×４８ビットであり、４８クロックサイクルの期間に伝送される。また、番号「２２」が付されたマクロブロック３は、８×３２ビットであり、３２クロックサイクルの期間に伝送される。
【００１８】
ＤＲＡＭ２２は、データ並べ替え用のメモリであり、ＰＡＬ／ＳＤ方式における１フレーム分のデータ量に相当する５Ｍビット（５２４２８８０ビット）の記憶容量を持ち、インタレース走査されたデジタル画像データを、図４（Ａ）に示すように、スーパーブロック単位で管理して記憶する。また、ＤＲＡＭ２２では、それぞれ単数のスーパーブロックを記憶する列Ａ，Ｂ，Ｃ，Ｄ，Ｅの記憶領域セグメント２を合計５個組み合わせた領域をスライス領域５として管理する。ここで、スライス領域５は、１トラックの１／２に相当する２０７３６０ビットの記憶容量を持ち、５ＭビットのＤＲＡＭ２２は２５個のスライス領域５を有する。
ここで、スライス領域５に記憶された第１のフィールドの５個のスーパーブロックと、スライス領域５に記憶された第２のフィールドの５個のスーパーブロックとによって、１トラック分のデジタル画像データが構成される。
本実施形態では、図４（Ａ）示すように、ＤＲＡＭ２２の全記憶領域の行方向を、スライス領域５および記憶領域セグメント２の行の幅に対応した間隔で分割して管理し、それぞれに「０」〜「２４」のスライス番号を付している。
ＤＲＡＭ２２は、２つの入出力ポートを持ち、データの入出力がアービタ２３によって制御される。
【００１９】
ここで、スーパーブロックは、その位置に応じて図５（Ａ），（Ｂ），（Ｃ）に示す異なる３種類のパターンうちの１のパターンで配置された２７個のマクロブロック３で構成される。各マクロブロック３には、「０」〜「２６」の識別番号が付けられている。
さらに、マクロブロック３は、図６に示すように、４つの輝度（Ｙ）信号ブロックＹ０，Ｙ１，Ｙ２，Ｙ３と、２種類の色差信号ブロックＣｒ，Ｃｂとで構成される。ここで、Ｙ０、Ｙ１、Ｙ２、Ｙ３、ＣｒおよびＣｂの順で処理が行われる。
【００２０】
フレームカウンタ２８は、ｆ(first field) ／ｓ(second field)指示信号Ｓ４０，４１およびＲＥＣ(Record)／ＰＢ(Play Back) 指示信号Ｓ４２を入力し、ｆ／ｓ指示信号Ｓ４０およびＳ４１のうち、ＤＲＡＭ２２に対しての書き込み側のデジタル画像データから抽出されたｆ／ｓ指示信号に基づいてカウントアップを行う。ここで、ｆ／ｓ指示信号Ｓ４０はベースバンド側のデジタル画像信号Ｓ９から抽出され、ｆ／ｓ指示信号Ｓ４０は圧縮側のデジタル画像信号Ｓ１１から抽出される。
【００２１】
フレームカウンタ２８は、書き込み側のデジタル画像データをＲＥＣ／ＰＢ指示信号Ｓ４２に基づいて決定する。具体的には、フレームカウンタ２８は、ＲＥＣ／ＰＢ指示信号Ｓ４２がＲＥＣモードを指示し、デジタル画像データＳ１１をビデオテープに記録する場合には、図７（Ａ）に示すｆ／ｓ指示信号Ｓ４０の立ち上がりエッジでカウントアップを行い、図７（Ｂ）のようにフレームカウント値を示すフレームカウント信号Ｓ２８ａをＴＯＣコントローラ２６のｆ１端子に出力する。また、フレームカウンタ２８は、図７（Ｂ）示すフレームカウント信号Ｓ２８ａを、ｆ／ｓ指示信号Ｓ４０の立ち下がりエッジを基準として遅延させて図７（Ｃ）に示すフレームカウント信号Ｓ２８ａ１を生成し、さらに、このフレームカウント信号Ｓ２８ａ１を図７（Ｄ）に示す圧縮フレーム信号Ｓ２８ａ２の立ち上がりエッジを基準として遅延させることで、図７（Ｅ）示すフレームカウント信号Ｓ２８ｂを生成する。
【００２２】
トラックカウンタ２５は、デジタル画像データＳ９から抽出された水平同期信号Ｓ４５およびｆ／ｓ指示信号Ｓ４０に基づいて、アービタ２３に入力されるデジタル画像データＳ３７のトラックをカウントし、カウント番号を示すトラックカウント信号Ｓ２５をＴＯＣコントローラ２６のｔ１端子に出力する。
トラックカウンタ３２は、デジタル画像データＳ１１から抽出されたフレームパルス信号Ｓ４６およびトラックパルス信号Ｓ４７に基づいて、デジタル画像データ１１のトラックをカウントし、カウント番号を示すトラックカウント信号Ｓ３２をブロッキングＲＯＭ３１に出力する。
【００２３】
ブロッキングＲＯＭ３１は、トラックカウント信号Ｓ３２が示すトラック番号から、ＤＶＣＲの記録フォーマットに応じて、ＤＲＡＭ２２から次に読み出しを行うスーパーブロックのトラック番号を示すトラック番号指示信号Ｓ３１を生成し、これをＴＯＣコントローラ２６のｔ２端子に出力する。
ブロッキングＲＯＭ３１は、ＴＯＣコントローラ２６が図８に示すパターンでＤＲＡＭ２２の記憶領域セグメント２からスーパーブロックを読み込むように、トラック番号指示信号Ｓ３１を生成する。
図８において、「Ｘ」を行方向の符号（Ａ，Ｂ，Ｃ，Ｄ，Ｅ）とし、「ｉ」を列方向のスライス番号（０〜２４）とした場合に、図４（Ａ）に示す記憶領域セグメント２を「Ｘi 」で表している。例えば、図４（Ａ）に示すＣ行３列の記憶領域セグメント２は、図８において、Ｃ3 で表される。
ここで、図４の例では、０≦ｋ≦９とした場合に、記憶領域セグメントＡk ，ＡK+10，Ｂk ，ＢK+10，Ｃk ，ＣK+10，Ｄk ，ＤK+10，Ｅk ，ＥK+10に記憶されたスーパーブロックによって、トラック番号ｋのトラックが構成される。
【００２４】
なお、図８に示すＤＶＲＣの記録フォーマットに応じた読み出しパターンは、ＮＴＳＣ／ＳＤ方式の場合であるが、ブロッキングＲＯＭ３１には、その他に、ＰＡＬ／ＳＤ方式およびＳＤＬ方式の場合の読み出しパターンが記憶されている。
【００２５】
ＴＯＣメモリ２７は、ＮＴＳＣ／ＳＤ方式の場合には、例えば、図４（Ｂ）に示すように、図４（Ａ）に示す２５（行）×５（列）個の記憶領域セグメント２のそれぞれに対応した８ビットのＴＯＣ要素データ６から構成されるＴＯＣデータ４を記憶している。ＴＯＣメモリ２７としては、例えば、記憶容量が１２８×８ビットのＳＲＡＭが用いられる。
ＴＯＣ要素データ６は、対応する記憶領域セグメント２に有効なスーパーブロックが記憶されているか否かを示す１ビットのＥＸデータ、対応する記憶領域セグメントに記憶されているデータのフレーム番号を示す２ビットのＦＲデータ、当該データのフィールド番号を示す１ビットのＦＳデータ、および、当該データのトラック番号を示す４ビットのＴＲデータの合計８ビットからなる。
なお、図４（Ｂ）に示す例では、ＥＸデータは、有効なスーパーブロックが記憶されているときに１となり、そうでないときに０となる。
ここで、ＦＲデータは、ＤＲＡＭ２２に記憶されている書き込み対象となっているフレームと読み込み対象となっているフレームとを区別するために設けられ、後述するエラー訂正機能を実現するために３ビットとなっている。
【００２６】
なお、図４（Ｂ）では、ＴＯＣ要素データ６のうち、ＦＲデータ、ＦＳデータおよびＴＲデータのみが（ＦＲ−ＦＳ−ＴＲ）によって表されており、ＥＸデータは省略されている。例えば、図４（Ａ）に示すＡ列３行の記憶領域セグメント２に対応する図４（Ｂ）に示すＡ列３行のＴＯＣ要素データ６は（０−１−２）で示され、当該記憶領域セグメント２に記憶されているスーパーブロックのフレーム番号、フィールド番号およびトラック番号が、それぞれ０、１、２であることを示している。
【００２７】
ＴＯＣコントローラ２６は、ＲＥＣモードにおいて、ＴＯＣメモリ２７に記憶された図４（Ｂ）に示すＴＯＣデータ４のＥＸデータを参照して、図４（Ａ）に示すＤＲＡＭ２２の記憶領域セグメント２のうち、有効なスーパーブロックが記憶されていない空き領域を列Ａ〜Ｅのそれぞれについて検索し、当該検索された記憶領域セグメント２のスライス番号を示すスライス番号指示信号Ｓ２６ａをｓ１端子からアドレス発生器２４に出力する。
また、ＴＯＣコントローラ２６は、検索された空き領域に、デジタル画像データＳ３７のスーパーブロックが記憶されると、当該記憶された記憶領域セグメント２に対応するＴＯＣ要素データ６のＥＸデータを１にセットすると共に、トラックカウント信号Ｓ２５およびフレームカウント信号Ｓ２８ａに基づいて、ＦＲデータ、ＦＳデータおよびＴＲデータを更新する。
【００２８】
また、ＴＯＣコントローラ２６は、ＲＥＣモードにおいて、トラック番号指示信号Ｓ３１およびフレームカウント信号Ｓ２８に基づいて、ＴＯＣメモリ２７に記憶されたＴＯＣデータ４を参照して、次にＤＲＡＭ２２から読み出しを行うスーパーブロックが記憶されている記憶領域セグメント２のスライス番号を検索し、このスライス番号を示すスライス番号指示信号Ｓ２６ｂをアドレス発生器２９に出力する。
また、ＴＯＣコントローラ２６は、ＤＲＡＭ２２からスーパーブロックを読み出すと、当該スーパーブロックが記憶されていた記憶領域セグメント２に対応するＴＯＣ要素データ６のＥＸデータを０にリセットする。
【００２９】
ＴＯＣコントローラ２６は、さらに、シャッフリング処理を実行中に、電源の瞬断やノイズの発生などにより、ＴＯＣデータ４の一部が破壊されたときに、エラ訂正を行い、画像に対しての影響を最小限に抑える。
すなわち、ＤＲＡＭ２２には、正常時には、書き込み対象となるフレームと、読み込み対象となるフレームとの２種類のフレームが存在している。ここで、ＲＥＣモードにおいて、前述したように、書き込み側のフレームカウント信号Ｓ２８ａが示すカウント値と、読み込み側のフレームカウント信号Ｓ２８ｂが示すカウント値との間には、図７（Ｂ），（Ｅ）に示す関係がある。従って、書き込み対象となるフレームのスーパーブロックが記憶された記憶領域セグメント２に対応する図４（Ｂ）に示すＴＯＣ要素データ６のＦＲデータ（以下、ＦＲＷとも記す）と、読み込み対象となるフレームのスーパーブロックが記憶された記憶領域セグメント２に対応するＴＯＣ要素データ６のＦＲデータ（以下、ＦＲＲとも記す）との間には、図９に示す関係がある。
そのため、図９に示す関係を満たさないＦＲデータを持つＴＯＣ要素データ６に対応する記憶領域セグメント２には、不要なスーパーブロックが記憶されていることになる。本実施形態で、ＴＯＣコントローラ２６は、下記式（１）あるいは（２）の関係を満たすＦＲデータ（ＦＥＲとも記す）を持つＴＯＣ要素データ６に対応する記憶領域セグメント２に記憶されているスーパーブロックをエラーとして扱い、そのＥＸデータを０にセットする。
【００３０】
【数１】
ＦＥＲ＝ＦＲＷ＋１ …（１）
【００３１】
【数２】
ＦＥＲ＝ＦＲＲ−１ …（２）
【００３２】
アドレス発生器２４は、スライス番号指示信号Ｓ２６ａからＤＲＡＭ２２の記憶領域上のアドレスを生成し、このアドレスを示すアドレス信号Ｓ２４をアービタ２３に出力する。
アドレスＲＯＭ３０は、図５（Ａ），（Ｂ），（Ｃ）において矢印で示されるような、シャッフリング処理で規定されたスーパーブロック内でのマクロブロック３の読み出しパターンに基づいて、読み出しを行うマクロブロックの番号を示すマクロブロック番号指示信号Ｓ３０を出力する。
なお、図５（Ａ），（Ｂ），（Ｃ）に示す読み出しパターンは、ＮＴＳＣ／ＳＤ方式の場合であり、アドレスＲＯＭ３０には、この他に、ＰＡＬ／ＳＤ方式およびＳＤＬ方式の場合におけるスーパーブロック内でのマクロブロック３の読み出しパターンが記憶されている。
【００３３】
アドレス発生器２９は、スライス番号指示信号Ｓ２６ｂおよびマクロブロック番号指示信号Ｓ３０に基づいて、ＤＲＡＭ２２の記憶領域上のアドレスを生成し、このアドレスを示すアドレス信号Ｓ２９をアービタ２３に出力する。
【００３４】
アービタ２３は、ＲＥＣモードにおいて、アドレス信号Ｓ２４によって示されるＤＲＡＭ２２上のアドレスに、ＤＲＡＭ２２の一方のポートからデジタル画像データＳ３５を書き込むように制御を行う。また、アービタ２３は、ＲＥＣモードにおいて、アドレス信号Ｓ２９によって示されるＤＲＡＭ２２上のアドレスから、ＤＲＡＭ２２の他方のポートを介して、データを読み出し、これをデジタル画像データＳ１１として出力するように制御を行う。
【００３５】
以下、シャッフリング処理部１１のＲＥＣ（記録）モードにおける動作について説明する。
図１０は、シャッフリング処理部１１におけるＲＥＣモードでの動作を説明するためのフローチャートである。
ステップＳ１：先ず、カメラの撮像結果に応じたＮＴＳＣ／ＳＤ方式の１３．５ＭＨｚのデジタル画像データＳ９に含まれるＹデータＳ３５およびＣデータＳ３６が、シャッフリング処理部１１に入力される。
【００３６】
ステップＳ２：、ＹＣ混合器２１において、１３．５ＭＨｚのデジタル画像データＳ９のＹデータＳ３５およびＣデータＳ３６が、１８．０ＭＨｚのデジタル画像データＳ３７に変換され、アービタ２３に出力される。
【００３７】
ステップＳ３：ＴＯＣコントローラ２６において、ＴＯＣメモリ２７に記憶された図４（Ｂ）に示すＴＯＣデータ４が参照され、図４（Ａ）に示すＤＲＡＭ２２の記憶領域セグメント２のうち有効なスーパーブロックが記憶されていない空き領域が列Ａ〜Ｅのそれぞれについて検索される。
そして、ＴＯＣコントローラ２６のｓ１端子からアドレス発生器２４に、列Ａ〜Ｅのそれぞれについて、検索された空き領域である記憶領域セグメント２のスライス番号を示すスライス番号指示信号Ｓ２６ａが出力される。
【００３８】
ステップＳ４：アドレス発生器２４において、スライス番号指示信号Ｓ２６ａからＤＲＡＭ２２の記憶領域上のアドレスが生成され、このアドレスを示すアドレス信号Ｓ２４がアービタ２３に出力される。
そして、アービタ２３において、アドレス信号Ｓ２４によって示されるＤＲＡＭ２２上の記憶領域セグメント２のアドレスに、デジタル画像データＳ３７のスーパーブロックが記憶される。
【００３９】
ステップＳ５：ＴＯＣコントローラ２６において、ステップＳ４にてステップＳが記憶された記憶領域セグメント２に対応する図４（Ｂ）に示すＴＯＣ要素データ６のＥＸデータが１にセットされる。また、トラックカウンタ信号Ｓ２５およびフレームカウンタ信号Ｓ２８ａに基づいて、そのＴＯＣ要素データ６のＦＲデータ、ＦＳデータおよびＴＲデータが更新される。
【００４０】
ステップＳ６：ブロッキングＲＯＭ３１において、トラックカウント信号Ｓ３２が示すトラック番号から、ＤＶＣＲの記録フォーマットに応じて、ＤＲＡＭ２２から次に読み出しを行うスーパーブロックのトラック番号を示すトラック番号指示信号Ｓ３１が生成され、これがＴＯＣコントローラ２６のｔ２端子に出力される。このとき、ブロッキングＲＯＭ３１において、ＴＯＣコントローラ２６が図８に示すパターンでＤＲＡＭ２２の記憶領域セグメント２からスーパーブロックが読み込まれるように、トラック番号指示信号Ｓ３１が生成される。
そして、ＴＯＣコントローラ２６において、ＴＯＣメモリ２７に記憶されたＴＯＣデータ４が参照され、トラック番号指示信号Ｓ３１およびフレームカウント信号Ｓ２８に基づいて、次にＤＲＡＭ２２から読み出しを行うスーパーブロックが記憶されている記憶領域セグメント２のスライス番号が検索され、このスライス番号を示すスライス番号指示信号Ｓ２６ｂがアドレス発生器２９に出力される。
次に、アドレス発生器２９において、スライス番号指示信号Ｓ２６ｂおよびマクロブロック番号指示信号Ｓ３０に基づいて、ＤＲＡＭ２２の記憶領域上のアドレスが生成され、このアドレスを示すアドレス信号Ｓ２９がアービタ２３に出力される。次に、アービタ２３の制御によって、アドレス信号Ｓ２９によって示されるＤＲＡＭ２２上のアドレスから、シャッフリング処理されたデータが読み出され、これがデジタル画像データＳ１１として図１に示すＤＣＴ処理部１２に出力される。
【００４１】
ステップＳ７：ＴＯＣコントローラ２６によって、ステップＳ６で読み出しが完了したＤＲＡＭ２２の記憶領域セグメント２に対応するＴＯＣ要素データ６のＥＸデータが０にリセットされる。
【００４２】
なお、上述した実施形態では、ＲＥＣモードにおけるシャッフリング処理部１１の各構成要素の機能および動作について説明したが、シャッフリング処理部１１は、ＰＢモードの場合に、ＲＥＣモードの場合と逆の処理を行う機能を備えている。
また、シャッフリング処理部１１では、ＤＲＡＭ２２に記憶されているデジタル画像データを、デジタル画像データＳ３７としてＹＣ混合器２１に出力すると同時に、デジタル画像データＳ１１として図１に示すＤＣＴ処理部１２に出力することで、ＤＲＡＭ２２からの再生とビデオテープに対しての記録とを同時に行うことも可能である。
【００４３】
なお、上述した実施形態では、ＮＴＳＣ／ＳＤ方式のデジタル画像データについての処理を主に述べたが、シャッフリング処理部１１は、ＰＡＬ／ＳＤ方式およびＳＤＬ方式のデジタル画像データについてもシャッフリング処理を行うことができる。
ここで、デジタル画像データがＰＡＬ／ＳＤ方式の場合には、デジタル画像データＳ３７は、図１１（Ａ）に示す水平同期信号で規定される水平同期期間である１１５２クロックサイクルの間に、図１１（Ｂ）に示すように、４５個のマクロブロック８３を含む。このマクロブロック８３は、それぞれ８×２４ビットであり、２４クロックサイクルの期間に伝送される。マクロブロック８３は、偶数ラインの場合には、２個の８×８ビットのＹデータと、１個の８×８のＣｒデータとで構成され、２４クロックサイクルの期間で伝送される。また、マクロブロック８３は、奇数ラインの場合には、２個の８×８ビットのＹデータと、１個の８×８ビットのＣｂデータとで構成され、２４クロックサイクルの期間で伝送される。
ここで、偶数ラインおよび奇数ラインとは、ＤＶＣＲフォーマットで定められているテレビ信号のライン番号であり、ＮＴＳＣ方式では、第１のフィールドの有効画面が番号２３〜２６２のラインで構成され、第２のフィールドの有効画面が番号２８５〜５２４のラインで構成される。また、ＰＡＬ方式の場合には、第１のフィールドの有効画面が番号２３〜３１０のラインで構成され、第２のフィールドの有効画面が番号３３５〜６２２のラインで構成される。
【００４４】
ＰＡＬ／ＳＤ方式では、図４（Ａ），（Ｂ）に示すＤＲＡＭ２２の記憶領域セグメント２２およびＴＯＣデータ４のスライス番号が「０」〜「１１」となる他は、基本的に、前述したＮＴＳＣ／ＳＤ方式の場合と同じ動作が行われる。
【００４５】
一方、デジタル画像データがＰＡＬ／ＳＤ方式の場合には、デジタル画像データＳ３７は、図１２（Ａ）に示す水平同期信号で規定される水平同期期間である１１５２クロックサイクルの間に、図１２（Ｂ）に示すように、２３個のマクロブロック９３を含む。このマクロブロック９３のうち、番号「０」〜「２１」が付されたマクロブロック９３は、それぞれ８×４０ビットであり、４０クロックサイクルの期間に伝送される。この番号「０」〜「２１」が付されたマクロブロック９３は、偶数ラインの場合には、４個の８×８ビットのＹデータと、１個の８×８ビットのＣｒデータとで構成される。また、番号「２２」が付されたマクロブロック９３は、偶数ラインの場合には、１個の８×８ビットのＹデータと、１個の８×４のＹデータと、１個の８×４のＣｒデータとで構成される。また、番号「２２」が付されたマクロブロック９３は、奇数ラインの場合には、１個の８×８ビットのＹデータと、１個の８×４のＹデータと、１個の８×４のＣｂデータとで構成される。
【００４６】
ＳＤＬ方式では、１トラックのデータサイズがＮＴＳＣ／ＳＤ方式およびＰＡＬ／ＳＤ方式とは異なるため、図１３（Ａ）に示す１個のスライス領域９５の記憶容量が２７６４８０ビットになる。従って、５ＭビットのＤＲＡＭ２２では、図１３（Ａ）示すように、記憶領域全体は１９個のスライス領域で構成され、図１３（Ｂ）に示すように、ＴＯＣデータ９４も５×１９個の記憶領域セグメント９２に対応したＴＯＣ要素データ６で構成される。
ＳＤＬ方式でも、データ処理の内容は、基本的に上述したＮＴＳＣ／ＳＤ方式と同じである。
【００４７】
以上説明したように、本実施形態のデジタルビデオカセットレコーダによれば、アクセスを行うＤＲＡＭ２２上のアドレスを、ＤＲＡＭ２２の記憶状態を動的に管理するＴＯＣデータ４を用いて、ＴＯＣコントローラ２６およびアドレス発生器２４，２９によって発生することで、シャッフリング処理部１１に５ＭビットのＤＲＡＭ２２を１つ内蔵すれば、ＲＥＣモードおよびＰＢモードの双方で、シャッフリング処理を適切に行うことができる。そのため、４ＭビットのビデオＲＡＭを２つ内蔵した従来のデジタルビデオカセットレコーダに比べて、装置規模を縮小できると共に低価格化を図れる。
また、本実施形態のデジタルビデオカセットレコーダによれば、ＤＲＡＭ２２の記憶容量を増減した場合に、当該記憶容量の増減に柔軟に対応でき、例えば、増設した記憶領域を同期ずれの吸収に効率的に使用できる。
【００４８】
また、本実施形態のデジタルビデオカセットレコーダによれば、シャッフリング処理部１１は、ＮＴＳＣ／ＳＤ方式、ＰＡＬ／ＳＤ方式およびＳＤＬ方式の全ての方式のデジタル画像データに適用可能である。そのため、それぞれの方式に対応したシャッフリング処理部を別個に内蔵する必要がなく、装置規模を縮小できる。
【００４９】
本発明は上述した実施形態には限定されない。
例えば、上述した実施形態では、ＮＴＳＣ／ＳＤ方式、ＰＡＬ方式およびＳＤＬ方式のデジタル画像データについて、シャッフリング処理を行う場合について例示したが、本発明は、その他の方式のデジタル画像データについて、シャッフリング処理を行う場合にも適用できる。
また、上述した実施形態では、記録媒体としてビデオテープを例示したが、記録媒体は、光磁気ディスクやハードディスクなどであってもよい。
【００５０】
【発明の効果】
以上説明したように、本発明の画像データ処理装置およびデジタルビデオカセットレコーダによれば、画像データ記憶手段の小容量化が図れ、装置の小規模化および低価格化が図れる。
また、本発明の本発明の画像データ処理装置およびその方法とデジタルビデオカセットレコーダとによれば、目次データを用いることで、画像データ記憶手段へのアクセス動作において、アドレスを高い自由度で発生でき、種々の方式に対応した多様なシャッフリング処理を実現できる。
【図面の簡単な説明】
【図１】図１は、本発明の第１実施形態に係わるデジタルビデオカセットレコーダが内蔵している画像データ処理装置の構成図である。
【図２】図２は、図１に示すシャッフリング処理部の構成図である。
【図３】図３は、図１に示すシャッフリング処理部において処理されるＮＴＳＣ／ＳＤ方式のデジタル画像データのフォーマットを説明するための図である。
【図４】図４は、図２に示すＤＲＡＭの記憶領域の管理方法およびＴＯＣメモリに記憶されたＴＯＣデータを説明するための図である。
【図５】図５は、スーパーブロックを構成するマクロブロックについて説明するための図である。
【図６】図６は、マクロブロックの構成を説明するための図である。
【図７】図７は、図２に示すフレームカウンタにおける処理を説明するためのタイミングである。
【図８】図８は、図２に示すブロッキングＲＯＭにおけるトラック番号指示信号の生成方法を説明するための図である。
【図９】図９は、図２に示すＴＯＣコントローラにおけるエラー処理を説明するための図である。
【図１０】図１０は、図２に示すシャッフリング処理部の動作を説明するためのフローチャートである。
【図１１】図１１は、図１に示すシャッフリング処理部において処理されるＰＡＬ／ＳＤ方式のデジタル画像データのフォーマットを説明するための図である。
【図１２】図１２は、図１に示すシャッフリング処理部において処理されるＳＤＬ方式のデジタル画像データのフォーマットを説明するための図である。
【図１３】図１３は、ＳＤＬ方式における図２に示すＤＲＡＭの記憶領域の管理方法およびＴＯＣメモリに記憶されたＴＯＣデータを説明するための図である。
【符号の説明】
４…ＴＯＣデータ、６…ＴＯＣ要素データ、１０…画像データ処理装置、１１…シャッフリング処理部、１２…ＤＣＴ処理部、１３…ジグザグスキャン処理部、１４…エスティメーション処理部、１５…遅延部、１６…量子化部、１７…ＶＬＣ処理部、１８…フレーミング処理部、２１…ＹＣ混合器、２２…ＤＲＡＭ、２３…アービタ、２４，２９…アドレス発生器、２５，３２…トラックカウンタ、２６…ＴＯＣコントローラ、２７…ＴＯＣデータ、２８…フレームカウンタ、３０…アドレスＲＯＭ、３１…ブロッキングＲＯＭ、２…記憶領域セグメント（スーパーブロックが記憶される）
Claims (30)
- デジタル画像データを、記録フォーマットに応じて、マクロブロック単位で並べ替えてシャッフリング処理を行う画像データ処理装置において、
デジタル画像データを記憶する画像データ記憶手段と、
単数のスーパーブロックを記憶する記憶領域セグメント単位で前記画像データ記憶手段の記憶領域を管理するために、対応する前記記憶領域セグメントに有効なスーパーブロックが記憶されているか否かを示す第１のデータと、前記対応する記憶領域セグメントに記憶されているスーパーブロックを識別するための第２のデータとを含み前記記憶領域セグメントのそれぞれに対応して設けられた複数の目次要素データからなる目次データを記憶する目次データ記憶手段と、
前記目次データを参照して、前記画像データ記憶手段の記憶領域内の空き領域を検索し、当該検索された空き領域に前記デジタル画像データを記憶し、前記記録フォーマットに応じて、前記画像データ記憶手段に記憶されたデジタル画像データを読み出す制御手段と
を有する画像データ処理装置。 - 前記第２のデータは、フレーム番号、フィールド番号およびトラック番号を示している
請求項１に記載の画像データ処理装置。 - 前記制御手段は、デジタル画像データを前記画像データ記憶手段の前記検索された空き領域にスーパーブロック単位で記憶し、当該スーパーブロックが記憶された記憶領域セグメントに対応する前記目次要素データを、第１のデータが有効を示し、第２のデータが当該記憶されたスーパーブロックを示すように更新する
請求項１に記載の画像データ処理装置。 - 前記制御手段は、前記画像データ記憶手段からデジタル画像データを、前記スーパーブロック単位で読み出す
請求項１に記載の画像データ処理装置。 - 前記制御手段は、スーパーブロック内の複数のマクロブロックを、前記記録フォーマットに応じたパターンで読み出す
請求項１に記載の画像データ処理装置。 - 前記制御手段は、前記画像データ記憶手段から読み出したスーパーブロックが記憶されていた記憶領域セグメントに対応する前記目次要素データの第１のデータを、無効を示すように書き換える
請求項１に記載の画像データ処理装置。 - 前記画像データ記憶手段は、ランダムアクセス可能なメモリである
請求項１に記載の画像データ処理装置。 - 前記画像データ記憶手段は、１フレーム分の前記デジタル画像データを記憶する記憶容量を有する
請求項１に記載の画像データ処理装置。 - 前記デジタル画像データは、インタレース走査されたデジタル画像データである
請求項１に記載の画像データ処理装置。 - 前記記録フォーマットは、デジタルビデオカメラの記録フォーマットである
請求項１に記載の画像データ処理装置。 - 記録フォーマットに応じてデジタル画像データをマクロブロック単位で並べ替えるように、画像データ記憶手段に対してのデジタル画像データの記憶および読み出しを制御してシャッフリング処理を行う画像データ処理方法において、
単数のスーパーブロックを記憶する記憶領域セグメント単位で前記画像データ記憶手段の記憶領域を管理するために、対応する前記記憶領域セグメントに有効なスーパーブロックが記憶されているか否かを示す第１のデータと、前記対応する記憶領域セグメントに記憶されているスーパーブロックを識別するための第２のデータとを含み前記記憶領域セグメントのそれぞれに対応して設けられた複数の目次要素データからなる目次データを参照しながら、
前記画像データ記憶手段の記憶領域内の空き領域を検索し、当該検索された空き領域に前記デジタル画像データを記憶し、
前記記録フォーマットに応じて、前記画像データ記憶手段に記憶されたデジタル画像データを読み出す
画像データ処理方法。 - 前記第２のデータは、フレーム番号、フィールド番号およびトラック番号を示している
請求項１１に記載の画像データ処理方法。 - デジタル画像データを前記画像データ記憶手段の前記検索された空き領域にスーパーブロック単位で記憶し、当該スーパーブロックが記憶された記憶領域セグメントに対応する前記目次要素データを、第１のデータが有効を示し、第２のデータが当該記憶されたスーパーブロックを示すように更新する
請求項１１に記載の画像データ処理方法。 - 前記画像データ記憶手段からデジタル画像データを、前記スーパーブロック単位で読み出す
請求項１１に記載の画像データ処理方法。 - スーパーブロック内の複数のマクロブロックを、前記記録フォーマットに応じたパターンで読み出す
請求項１１に記載の画像データ処理方法。 - 前記画像データ記憶手段から読み出したスーパーブロックが記憶されていた記憶領域セグメントに対応する前記目次要素データの第１のデータを、無効を示すように書き換える
請求項１１に記載の画像データ処理方法。 - 前記画像データ記憶手段は、ランダムアクセス可能なメモリである
請求項１１に記載の画像データ処理方法。 - 前記画像データ記憶手段は、１フレーム分の前記デジタル画像データを記憶する記憶容量を有する
請求項１１に記載の画像データ処理方法。 - 前記デジタル画像データは、インタレース走査されたデジタル画像データである
請求項１１に記載の画像データ処理方法。 - 前記記録フォーマットは、デジタルビデオカメラの記録フォーマットである
請求項１１に記載の画像データ処理方法。 - ビデオカメラで撮像した画像に応じたデジタル画像データを、記録フォーマットに応じて、記録媒体に記録するデジタルビデオカセットレコーダにおいて、
前記デジタル画像データを記憶する画像データ記憶手段と、
単数のスーパーブロックを記憶する記憶領域セグメント単位で前記画像データ記憶手段の記憶領域を管理するために、対応する前記記憶領域セグメントに有効なスーパーブロックが記憶されているか否かを示す第１のデータと、前記対応する記憶領域セグメントに記憶されているスーパーブロックを識別するための第２のデータとを含み前記記憶領域セグメントのそれぞれに対応して設けられた複数の目次要素データからなる目次データを記憶する目次データ記憶手段と、
前記目次データを参照して、前記画像データ記憶手段の記憶領域内の空き領域を検索し、当該検索された空き領域に前記デジタル画像データを記憶し、前記記録フォーマットに応じて、前記画像データ記憶手段に記憶されたデジタル画像データを読み出す制御手段と、
前記制御手段が読み出したデジタル画像データを圧縮するデータ圧縮手段と、
前記圧縮されたデジタル画像データを記録する記録媒体と
を有するデジタルビデオカセットレコーダ。 - 前記第２のデータは、フレーム番号、フィールド番号およびトラック番号を示している
請求項２１に記載のデジタルビデオカセットレコーダ。 - 前記制御手段は、デジタル画像データを前記画像データ記憶手段の前記検索された空き領域にスーパーブロック単位で記憶し、当該スーパーブロックが記憶された記憶領域セグメントに対応する前記目次要素データを、第１のデータが有効を示し、第２のデータが当該記憶されたスーパーブロックを示すように更新する
請求項２１に記載のデジタルビデオカセットレコーダ。 - 前記制御手段は、前記画像データ記憶手段からデジタル画像データを、前記スーパーブロック単位で読み出す
請求項２１に記載のデジタルビデオカセットレコーダ。 - 前記制御手段は、スーパーブロック内の複数のマクロブロックを、前記記録フォーマットに応じたパターンで読み出す
請求項２１に記載のデジタルビデオカセットレコーダ。 - 前記制御手段は、前記画像データ記憶手段から読み出したスーパーブロックが記憶されていた記憶領域セグメントに対応する前記目次要素データの第１のデータを、無効を示すように書き換える
請求項２１に記載のデジタルビデオカセットレコーダ。 - 前記画像データ記憶手段は、ランダムアクセス可能なメモリである
請求項２１に記載のデジタルビデオカセットレコーダ。 - 前記画像データ記憶手段は、１フレーム分の前記デジタル画像データを記憶する記憶容量を有する
請求項２１に記載のデジタルビデオカセットレコーダ。 - 前記デジタル画像データは、インタレース走査されたデジタル画像データである
請求項２１に記載のデジタルビデオカセットレコーダ。 - 前記記録フォーマットは、デジタルビデオカメラの記録フォーマットである
請求項２１に記載のデジタルビデオカセットレコーダ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32883297A JP3783376B2 (ja) | 1997-11-28 | 1997-11-28 | 画像データ処理装置およびその方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32883297A JP3783376B2 (ja) | 1997-11-28 | 1997-11-28 | 画像データ処理装置およびその方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11164250A JPH11164250A (ja) | 1999-06-18 |
| JP3783376B2 true JP3783376B2 (ja) | 2006-06-07 |
Family
ID=18214593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32883297A Expired - Fee Related JP3783376B2 (ja) | 1997-11-28 | 1997-11-28 | 画像データ処理装置およびその方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3783376B2 (ja) |
-
1997
- 1997-11-28 JP JP32883297A patent/JP3783376B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11164250A (ja) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100298559B1 (ko) | 디지털화상신호의전송장치및프레임화방법 | |
| EP0556816B1 (en) | Digital video signal recording and reproducing apparatus and method | |
| KR100230159B1 (ko) | 신호 처리기 | |
| US6356702B1 (en) | Image display apparatus and special picture reproduction controller | |
| JP2651100B2 (ja) | ディジタル磁気記録再生装置 | |
| JP3825888B2 (ja) | 信号処理装置／方法及びメモリ記憶方法 | |
| EP0596398B1 (en) | Digital video signal recording apparatus | |
| JP3783376B2 (ja) | 画像データ処理装置およびその方法 | |
| JPH09261589A (ja) | 画像データ復号表示方法および装置 | |
| US5585930A (en) | Apparatus for recording and reproducing a digital video signal | |
| US6169846B1 (en) | Compressed video data recording method and recording apparatus providing improved performance during variable-speed playback | |
| JPH11205737A (ja) | 画像データ処理装置およびその方法 | |
| JPH1023371A (ja) | ディジタル画像信号記録装置 | |
| JP3507147B2 (ja) | 信号処理装置及びその方法 | |
| JP3599385B2 (ja) | 信号処理装置及びその方法 | |
| JP3507146B2 (ja) | 信号処理装置及びその方法 | |
| JP3523477B2 (ja) | シャフリング装置 | |
| JP4026214B2 (ja) | メモリ制御方法及び記録再生装置 | |
| KR970008413B1 (ko) | 영상복호장치 | |
| JP2729020B2 (ja) | ディジタル磁気記録再生装置 | |
| JP3231833B2 (ja) | 帯域圧縮信号処理装置 | |
| JP2841098B2 (ja) | 画像処理方法 | |
| JP3176020B2 (ja) | マルチチャネル記録再生装置 | |
| JP3393408B2 (ja) | ディジタルビデオ信号記録装置におけるフレーム化方法 | |
| JP3127642B2 (ja) | ディジタルビデオ信号記録装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060306 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |