JP3773028B2 - シリアルパターントリガ回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、デジタルオシロスコープ等で用いられるトリガ回路に関し、特にシリアルデータに対するトリガ発生のためのシリアルパターントリガ回路に関するものである。
【０００２】
【従来の技術】
図４，図５を参照して従来のこの種のトリガ回路について説明する。従来のトリガ回路は、入力信号をアナログ・デジタル変換（以下Ａ／Ｄ変換という）するＡ／Ｄ変換器１と、トリガ条件を設定するトリガ条件設定器２と、前記Ａ／Ｄ変換器１の出力データとトリガ条件設定器２の設定出力とを比較し一致したときにトリガ信号を発生する比較器３より構成されている。
【０００３】
このような構成において、Ａ／Ｄ変換されたアクイジションデータとトリガ条件とがアクイジションポイント（図５参照）ごとに比較され、一致したときは比較器３よりトリガ信号ＴＲＩＧが発生する。
なお、トリガ条件としては、例えば入力信号の立ち上がりまたは立ち下がりエッジ、あるいはハイ・レベル（以下Ｈレベルという）またはロー・レベル（以下Ｌレベルという）がある。
【０００４】
また、同一タイミングでの複数信号の組み合わせトリガも可能である。例えば、図５に示すようにチャンネル１（Ｃｈ１）の波形の立ち下がりとチャンネル２（Ｃｈ２）の波形のＨレベルが両立した時点でのトリガ（図中の鎖線部でのトリガ）も可能である。なおこの場合、各チャンネルの信号は個別のＡ／Ｄ変換器でそれぞれＡ／Ｄ変換され、比較器３に入力される。
【０００５】
【発明が解決しようとする課題】
ところで、近年製品のシステム化に伴いシリアルデータ転送の用途が増えており、データ転送中のデータ異常を簡単に発見できる測定器の出現が望まれている。
しかしながら、シリアルデータに対してトリガをかける場合、例えば、Ｃｈ１の波形の立ち上がりエッジに同期して変化するＣｈ２のシリアルデータ（例えば、１０１０００１１）のときにトリガをかける場合、従来の装置では、シリアルデータを一旦並列データに変換した後その並列データに対してパターントリガをかけることはできるが、直列・並列変換しないで直接時系列データに対してトリガをかけることはできないという課題があった。
【０００６】
本発明の目的は、上記の課題を解決するもので、時系列のシリアルデータに対してトリガをかけることのできるシリアルパターントリガ回路を提供することにある。
【０００７】
【課題を解決するための手段】
このような目的を達成するために、請求項１の発明は、
１データ幅と、シリアルデータのエッジ検出条件と、シリアルデータのレベル検出条件をそれぞれ設定することのできるエッジ・レベル条件設定器と、
シリアルデータの最初の変化点を検出しその変化点を基準にして前記エッジ・レベル条件設定器で設定した１データ幅の半分の位置から前記１データ幅を周期とするクロックを生成する機能と、前記レベル検出条件に基づいてシリアルデータを２値化する機能を有する比較器と、
トリガ用のパターンデータとそのビット数を設定するトリガ条件設定器と、
前記比較器で生成されたクロックに基づいて前記２値化されたシリアルデータをシフトし、前記ビット数だけシフトされたとき前記パターンデータと比較し一致したときはトリガ信号を出力するシフトレジスタ
を具備し、シリアルデータのみの信号に対してパターントリガが可能になるようにしたことを特徴とする。
【００１０】
このような構成によれば、シリアルデータからクロックを生成し、このクロックに基づいてシフトレジスタでシリアルデータのシフトを行ってパターンデータの比較ができるため、容易にパターントリガが可能となる。
【００１１】
【発明の実施の形態】
以下図面を用いて本発明を詳しく説明する。図１は本発明に係るシリアルパターントリガ回路の一実施例を示す構成図である。図において、１はＡ／Ｄ変換器、１１はエッジ・レベル条件設定器、１２は比較器、１３はトリガ条件設定器、１４はシフトレジスタである。
【００１２】
Ａ／Ｄ変換器１は、図４のものと同様にサンプルクロックSAMP_CLKに基づいて入力信号をサンプルし、Ａ／Ｄ変換する。エッジ・レベル条件設定器１１は、アクイジション波形のエッジ検出のときのエッジが立ち下がりか立ち上がりかを設定すると共に、アクイジション波形を２値化するときの検出レベルを設定する。
【００１３】
比較器１２は、エッジ・レベル条件設定器１１で設定したエッジ条件に基づいてアクイジションデータのエッジを検出し、検出されたエッジにてクロックを生成する機能と、エッジ・レベル条件設定器１１で設定のレベルに基づいてアクイジションデータのレベル検出を行い、Ｈ，Ｌレベルで２値化する機能を有する。
【００１４】
トリガ条件設定器１３は、トリガをかける際のシリアルデータであるトリガパターンおよびそのビット数を設定するものである。シフトレジスタ１４は、比較器１２で生成されたクロックを基準として比較器１２から与えられる２値化データをシフトし、トリガ条件設定器１３で設定されたビット数だけシフトした後そのデータと前記トリガパターンとの比較を行い、一致したときはトリガ信号ＴＲＩＧを発生する。
【００１５】
このような構成における動作を図２を参照して次に説明する。本実施例は、２信号入力の場合であり、クロック入力とそれに同期したデータ入力に対してトリガをかける場合である。いわゆるクロック同期転送のシリアルデータに対してパターントリガをかける場合である。
【００１６】
Ａ／Ｄ変換器１でＡ／Ｄ変換したＣｈ１のデータを比較器１２においてエッジ（この場合立ち下がりエッジ）検出し、検出されたエッジにてクロックを生成する（図２参照）。
比較器１２は、また、図示しない他のＡ／Ｄ変換器でＡ／Ｄ変換したＣｈ２のデータについてレベル検出を行い、検出されたデータをＨ，Ｌレベルで２値化する（図２参照）。
【００１７】
シフトレジスタ１４では、上記生成されたクロックを基準としして２値化データをシフトする。トリガ条件設定器１３に設定されたビット数だけシフトされると、パターントリガのデータと比較する。一致したときはシフトレジスタ１４からトリガ信号ＴＲＩＧが出力される。一致しないときは、その後ビット数だけシフトされたときに再び同様のデータ比較を行う。
【００１８】
図３は、１信号入力（データ入力）のみに対してトリガをかける場合の例である。この場合、比較器１２は、エッジ検出を行ってデータの最初の変化点（図の場合、立ち下がり）を検出し、この変化点を基準にして、設定された１データ幅の１／２のポイント（時点）からデータ幅を周期としたクロックを生成する。
なお、１データ幅はエッジ・レベル条件設定器１１であらかじめ設定しておく。
【００１９】
その後は前記２信号入力の場合と同様に、シフトレジスタ１４にてデータをシフトさせてトリガをかける。
【００２０】
【発明の効果】
以上説明したように本発明によれば次のような効果がある。
（１）請求項１の発明によれば、クロック同期転送のシリアルデータに対してのパターントリガが容易に可能となる。
（２）また、請求項２の発明によれば、シリアルデータのみの信号に対しても、そのシリアルデータからクロックを生成しこのクロックに基づいてシリアルデータをシフトすることにより、容易にパターントリガをかけることができる。
【図面の簡単な説明】
【図１】本発明に係るシリアルパターントリガ回路の一実施例を示す構成図である。
【図２】本発明の動作を説明するための波形図である。
【図３】他の実施例における動作を説明するための波形図である。
【図４】従来のトリガ回路の一例を示す構成図である。
【図５】従来のトリガ回路の動作を説明するための波形図である。
【符号の説明】
１ Ａ／Ｄ変換器
１１ エッジ・レベル条件設定器
１２ 比較器
１３ トリガ条件設定器
１４ シフトレジスタ

Claims (1)

1. １データ幅と、シリアルデータのエッジ検出条件と、シリアルデータのレベル検出条件をそれぞれ設定することのできるエッジ・レベル条件設定器と、
   シリアルデータの最初の変化点を検出しその変化点を基準にして前記エッジ・レベル条件設定器で設定した１データ幅の半分の位置から前記１データ幅を周期とするクロックを生成する機能と、前記レベル検出条件に基づいてシリアルデータを２値化する機能を有する比較器と、
   トリガ用のパターンデータとそのビット数を設定するトリガ条件設定器と、
   前記比較器で生成されたクロックに基づいて前記２値化されたシリアルデータをシフトし、前記ビット数だけシフトされたとき前記パターンデータと比較し一致したときはトリガ信号を出力するシフトレジスタ
   を具備し、シリアルデータのみの信号に対してパターントリガが可能になるようにしたことを特徴とするシリアルパターントリガ回路。

Images