JP3770823B2 - フレームシンクロナイザー - Google Patents

フレームシンクロナイザー Download PDF

Info

Publication number
JP3770823B2
JP3770823B2 JP2001327706A JP2001327706A JP3770823B2 JP 3770823 B2 JP3770823 B2 JP 3770823B2 JP 2001327706 A JP2001327706 A JP 2001327706A JP 2001327706 A JP2001327706 A JP 2001327706A JP 3770823 B2 JP3770823 B2 JP 3770823B2
Authority
JP
Japan
Prior art keywords
signal
field
page
frame
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001327706A
Other languages
English (en)
Other versions
JP2003134475A (ja
Inventor
修治 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001327706A priority Critical patent/JP3770823B2/ja
Publication of JP2003134475A publication Critical patent/JP2003134475A/ja
Application granted granted Critical
Publication of JP3770823B2 publication Critical patent/JP3770823B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Synchronizing For Television (AREA)
  • Television Signal Processing For Recording (AREA)
  • Television Systems (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、入力された映像信号を基準同期信号に同期した映像信号に変換するフレームシンクロナイザーに関するものである。
【0002】
【従来の技術】
近年、デジタル信号処理技術の発展に伴い、映像信号などを高能率符号化したデジタルデータを記録再生する装置が普及してきている。これらデジタル信号を記録再生する装置は、従来のアナログ信号も記録できるようにするため、フレームシンクロナイザーによるアナログ信号の標準化および内部フレーム周波数への乗せ換えが必須となっている。このフレームシンクロナイザーを用いて、コンポジット信号等の外部入力映像信号が乱れた場合でも正常に記録再生する装置が、特開2001−16544号公報に提案されている。
【0003】
特開2001−16544号公報におけるフレームシンクロナイザーのフレームメモリページ管理回路を図7に示す。図7において、11は外部同期信号処理回路、12はライン数エラー検出回路、13はフィールド不連続検出回路、14はインターレース/ノンインターレース判別回路、15はリファレンスページ判定回路である。
【0004】
まず、外部入力映像信号が乱れた場合について説明する。
入力された垂直同期信号と水平同期信号およびフィールド信号から、フィールド不連続検出回路13でフィールド不連続判定を行い、不連続の場合エラーフラグを立てる。また、前フィールドのフィールド不連続判定の結果を保持する。同様に、垂直同期信号と水平同期信号から、ライン数エラー検出回路12で1フィールド中のライン数が所定の値を満たしているか判断し、満たしていない場合にエラーフラグを立てる。また前フィールドのライン数判定結果を保持する。
【0005】
次に、インターレース/ノンインターレース判別回路14で、垂直同期信号にしたがってフィールド毎に、フィールド不連続検出回路13からのフィールド不連続判定と、前フィールドのフィールド不連続判定を参照し、フィールド不連続が所定の回数を越えた場合に、フラグを立てるとともにodd/evenフィールドの疑似付け替え信号を出力する。尚、フィールドの連続が正常に戻り、正常の連続が所定の回数を越えた場合に、フラグをリセットする。
【0006】
外部同期信号処理回路11では、入力された垂直同期信号と水平同期信号およびフィールド信号から、フレームのスタートを検出するが、インターレース/ノンインターレース判別回路14のフラグが立っている場合は、odd/evenフィールドの疑似付け替え信号にしたがってフレームのスタートを検出する。そしてこれらの結果を元に、リファレンスページ判定回路15でフレームメモリのページ管理を行う。
【0007】
まず、リファレンスページ判定回路15は、外部同期信号処理回路11からのフレームスタート信号にしたがって、フレームスタート時にページを確定する。インターレースモードの時は、ライン数判定、前フィールドのライン数判定、フィールド不連続判定、前フィールド不連続判定の全てがエラーでない時のみ、リファレンスページを更新する。ノンインターレースモードの時は、ライン数判定、前フィールドのライン数判定がエラーでなく、フィールド不連続判定、前フィールド不連続判定がエラーの時のみ、リファレンスページを更新する。それ以外の場合はリファレンスページは更新されず、保持される。
【0008】
このリファレンスページを元に、書き込みページは外部同期のフレームの先頭でリファレンスページをそのままセットし、読み出しページはフレームパルスの先頭で、リファレンスページの値に1を加えてセットする。以上のような処理により、外部入力映像信号が乱れた場合、フレームメモリのリファレンスページを保持することで正常な映像信号を出力することができる。但し、詳しくは後述するが、フレームメモリへの書き込みページの保持期間により、入力映像信号と出力映像信号のフレーム位相差によって、フレームメモリからの読み出しページが保持される場合と保持されない場合が生じる。
【0009】
ここで、フレームシンクロナイザーにおいては、入力同期信号をリファレンスとして入力映像信号の状態を判断して動作するため、同期分離回路からの正確な同期検出(垂直同期、水平同期、フィールド信号)が必須となるが、外部入力映像信号の状態によっては、正確なフィールド信号検出が困難になる場合が存在する。例えば入力同期信号にノイズが乗った場合や、アナログVTRの再生信号のフィールド信号検出箇所でドロップアウトが発生した場合等である。
それらの場合、実際の入力映像データが正常であっても、フレームシンクロナイザーではフィールド信号不連続と判定されてしまうため、同期分離回路において、フィールド信号の誤検出時に疑似フィールド信号による補償を行う回路を採用している例もある。
【0010】
図8及び図9を用いて、フィールド信号の誤検出が発生した場合に、フレームシンクロナイザーの動作への影響を説明する。これらの図は入力映像信号のevenフィールドをoddフィールドと誤検出した場合を示しており、図8はフィールド信号の補償が行われない場合、図9はフィールド信号の補償が行われる場合である。
【0011】
図8において、入力映像信号Y4のevenフィールド21が、同期分離回路でoddフィールド22と誤検出され、oddフィールドが連続する。フレームシンクロナイザーではフィールド不連続と判定し、フィールドエラーフラグ23を立ててフレームメモリへの書き込みページB2および読み出しページA2を保持するため、入力映像信号Y4は入力映像信号Y5で上書き(ドロップ)され、出力映像信号はY3が2回出力(画面ホールド)される。入力映像信号Y5の時には、フィールド信号が正常に検出されるため、フレームシンクロナイザーはフレームメモリのページ保持を解除し、入力映像信号Y6はページA3に書き込まれ、出力映像信号はページB2からY4に上書きされたY5が出力される。したがって出力映像信号は、本来Y3,Y5と連続し、入力映像信号であるY4がドロップし、その期間Y3の画面ホールドが発生する。このため、一瞬止まった後、少し飛んだ映像となる。
【0012】
次に、図9において、入力映像信号Y4のevenフィールド21が、同期分離回路でoddフィールド22と誤検出されるが、フィールド誤検出補償回路による補償フィールド信号even24が出力される。このため、フレームシンクロナイザーではフィールド不連続とは判定されず、フィールドエラーフラグが立たないためフレームメモリヘの書き込みページはA3、読み出しページはB2に更新され、出力映像信号はY3,Y4,Y5と正常に出力される。
以上のように、フレームシンクロナイザーへ入力するフィールド信号に誤検出補償を行うことは、フィールド信号の誤検出が頻繁に発生するような外部入力映像信号が入力された場合に、出力映像の画質を高める上で非常に有効である。
【0013】
【発明が解決しようとする課題】
しかしながら、アナログVTRの再生映像入力の場合等においては、つなぎ撮り部分でのフィールド不連続によるフィールド信号不連続となる場合が存在し、フィールド信号誤検出による不連続との判別が難しい。つなぎ撮り部分の入力によるフィールド信号不連続を、フィールド信号誤検出と判定して疑似フィールド信号により補償した場合、フレームシンクロナイザーへの入力映像信号の実際のフィールドと、フィールド信号が異なってしまうという問題があった。
【0014】
ここで図10及び図11を用いて、つなぎ撮り部分の入力によるフィールド信号不連続が、フィールド信号誤検出補償回路で補償された場合の、フレームシンクロナイザーの動作への影響を説明する。
図10及び図11は、入力映像信号Yと入力映像信号Zがoddとoddで接続しており、フィールド信号誤検出補償が2フィールド連続(1フレーム)まで行われる場合を示している。また、つなぎ撮り部分の入力によるフィールド信号不連続時は、フレームメモリへの書き込みページの保持期間が3フィールド(1.5フレーム)分であるため、入力映像信号と出力映像信号のフレーム位相差によっては、フレームメモリからの読み出しページが保持される場合と保持されない場合があり、図10はフレームメモリからの読み出しページが保持される場合、図11は保持されない場合である。
【0015】
図10において、入力映像信号Y4のoddフィールド31後に入力映像信号Z1がつなぎ撮りされており、oddフィールド32が連続する。フィールド誤検出補償回路ではフィールド誤検出と判定し、補償フィールド信号even35が出力される。
次はZ1のevenフィールド33だが、前フィールドの補償フィールド信号がeven35のため、補償フィールド信号odd36が出力される。次のZ2のoddフィールド34からフィールド誤検出判定が解除され、入力フィールド信号odd37が出力される。
【0016】
フレームシンクロナイザーでは、Y4のodd31の次がZ1のodd32だが、補償フィールド信号even35によりフィールド不連続とは判定されず、Z1のodd32をevenとしてフレームメモリページB2に書き込んだ後、その次も補償フィールド信号odd36によりフィールド不連続とは判定されず、書き込みページをA3に更新し、Z1のeven33をodd36としてA3に書き込む。その次のZ2のodd34で、入力フィールド信号odd37によりフィールド不連続と判定され、書き込みページA3が保持されてZ2が上書きされる。
【0017】
次に出力映像信号側であるが、A3が3フィールド分保持されている期間中に、出力映像信号のフレーム先頭が2回来るため、フレームメモリからの読み出しページB2から2回読み出しが行われ、出力映像信号は、Y4のoddとZ1のoddが混ざったフレーム51での画面ホールドとなる。その後はZ2以降が順に出力される。
【0018】
次に、図11において、入力例の動作は図10と同じであり、省略する。出力映像信号側はA3が3フィールド分保持されている期間中に、出力映像信号のフレーム先頭が1回来るため、フレームメモリからの読み出しページB2からの読み出しが行われ、出力映像信号は、Y4のoddとZ1のoddが混ざったフレーム52が1回出力される。その後はZ2以降が順に出力される。
【0019】
以上により、本来は別のフレームである、つなぎ撮りの前後の映像が混ざったフレームが出力されてしまう。ここで映像が混ざったフレームの出力だが、Y4の後にZ1が出力されるため、出力が1フレームだけであれば見ていても気付かないレベルであるが、2フレーム出力されるとY4・Z1の後にもう一度Y4が出力されるため、映像が混ざっていることが容易に判別しやすくなってしまう。
【0020】
本発明の目的は、同期分離回路でフィールド信号誤検出補償が行われた場合のつなぎ撮り入力時のフィールド信号誤検出による出力映像信号の乱れを抑えるフレームシンクロナイザーを提供することにある。
【0021】
【課題を解決するための手段】
上記課題を解決するために本発明は、外部から入力された映像信号を基準同期信号に同期した映像信号に変換するフレームシンクロナイザーにおいて、
外部入力映像信号を格納するメモリと、外部入力映像信号から分離した外部入力同期信号にしたがって映像信号をメモリに書き込む書込制御手段と、基準同期信号にしたがって映像信号をフレーム単位でメモリから読み出す第1の読出制御手段と、基準同期信号にしたがって映像信号をフィールド単位でメモリから読み出す第2の読出制御手段と、外部入力同期信号にしたがってメモリのフレームページを管理するページ管理手段とを備え、
前記ページ管理手段は、外部入力映像信号のフィールドの不連続を検出するフィールド不連続検出手段と、前記フィールド不連続がつなぎ撮り部分の入力による入力映像信号のフィールド不連続であるか判定し、その信号を前記書込制御手段と第1及び第2の読出制御手段に出力するつなぎ撮り判定手段と、前記フィールド不連続検出手段によりフィールド不連続が検出された場合、前記書込制御手段と第1及び第2の読出制御手段にメモリのフレームページを保持する制御信号を出力し、検出されない場合は、前記書込制御手段と第1及び第2の読出制御手段にメモリのフレームページを更新する制御信号を出力するページ判定手段とを備え、
前記書込制御手段は、前記ページ判定手段の制御信号にしたがって前記メモリに外部映像信号を書き込み、
前記第1の読出制御手段は、前記ページ判定手段から更新の制御信号が入力された場合は、フレームページを更新して読み出し、前記ページ判定手段から保持の制御信号が入力され、且つ前記つなぎ撮り判定手段からつなぎ撮りの信号が入力されていない場合は、フレームページを保持して読み出し、
前記第2の読出制御手段は、前記ページ判定手段から保持の制御信号が入力され、且つ前記つなぎ撮り判定手段からつなぎ撮りの信号が入力される場合のみ、直前のフィールドを1フレーム分読み出すことを特徴とする。
【0022】
また、本発明は、外部入力映像信号を同期分離したときに外部入力映像のフィールド信号の誤検出補償が行われる場合、誤検出補償された信号により前記フィールド不連続判定手段と前記つなぎ撮り検出手段が検出することを特徴とする。
【0023】
本発明は上記の構成により、同期分離回路でフィールド信号誤検出補償が行われた場合のつなぎ撮り入力時のフィールド信号誤検出による出力映像信号の乱れを抑える。
【0024】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
図1は、本発明に係るフレームシンクロナイザーの一実施形態を示すブロック図であり、図2は、このフレームシンクロナイザーに用いるページ管理回路を示すブロック図である。
【0025】
図1に示すように、このフレームシンクロナイザーは、外部入力映像信号を格納するフレームメモリ1、外部入力映像信号を外部入力同期信号である垂直同期信号と水平同期信号、及びフィールド信号に分離する同期分離回路2、分離された外部入力同期信号にしたがって映像信号をフレームメモリ1に書き込む制御を行う書込制御回路3、基準同期信号にしたがって映像信号をフレーム単位でフレームメモリ1から読み出す第1の読出制御回路、基準同期信号にしたがって映像信号をフィールド単位でフレームメモリ1から読み出す第2の読出制御回路、外部入力同期信号にしたがってフレームメモリ1のフレームページを管理するページ管理回路6とを備える。フレームメモリ1は、書き込みページの保持期間が3フィールド(1.5フレーム)分である。また、同期分離回路2は、フィールド信号の不連続を検出して補償するフィールド信号誤検出補償回路を備える場合と備えていない場合がある。
【0026】
このフレームシンクロナイザーは、フレームメモリ1に外部入力映像信号を書込制御回路3により書き込む。このとき、書込制御回路3は、同期分離回路2で分離した外部入力同期信号に基づいて入力映像信号をフレームメモリ1に書き込む制御を行う。一方、第1及び第2の読出制御回路4,5は基準同期信号に基づいて映像信号をフレームメモリ1から読み出す制御を行い、フレームメモリ1は映像信号を出力する。
このフレームシンクロナイザーは、外部映像信号の乱れによるフィールド信号不連続の場合と、つなぎ撮り部分でのフィールド信号不連続の場合を識別して、いずれの場合でも正常な出力信号を得ることができる。そのために、ページ管理回路6で以下に述べる処理を行う。
【0027】
図2に示すように、上記ページ管理回路6は、基本的には図7のページ管理回路と同じであり、同一部分には同一符号を付す。図2のページ管理回路が図7と異なる点は、フィールド出力判定回路16を備えたことと、フィールド不連続検出回路13が前々フィールドのフィールド不連続判定の結果を保持していることである。
【0028】
まず、外部入力映像信号が乱れた場合について説明する。この場合は、図8及び図9において説明した通りであるが、図1及び図2に示した各ブロックの動作を交えて詳しく説明する。
同期分離回路2から入力された垂直同期信号と水平同期信号およびフィールド信号から、フィールド不連続検出回路13でフィールド不連続判定を行う。そして、不連続があった場合、フィールドエラーフラグを立てる。また、フィールド不連続検出回路13は、前フィールドのフィールド不連続判定の結果および前々フィールドのフィールド不連続判定の結果を保持する。
同様に、ライン数エラー検出回路12は、外部入力同期信号である垂直同期信号と水平同期信号から、1フィールド中のライン数が所定の値を満たしているか判断し、満たしていない場合にエラーフラグを立てる。また前フィールドのライン数判定結果を保持する。
【0029】
次に、インターレース/ノンインターレース判別回路14で、垂直同期信号にしたがって、フィールド毎に、フィールド不連続検出回路13からのフィールド不連続判定と、前フィールドのフィールド不連続判定を参照する。そして、フィールド不連続が所定の回数を越えた場合に、フラグを立てるとともに、odd/evenフィールドの疑似付け替え信号を出力する。
尚、フィールドの連続が正常に戻り、正常の連続が所定の回数を越えた場合、フラグをリセットする。
【0030】
外部同期信号処理回路11では、入力された垂直同期信号と水平同期信号およびフィールド信号から、フレームのスタートを検出するが、インターレース/ノンインターレース判別回路14のフラグが立っている場合は、odd/evenフィールドの疑似付け替え信号にしたがってフレームのスタートを検出する。そしてこれらの結果を元に、リファレンスページ判定回路15でフレームメモリのページ管理を行う。
【0031】
まずリファレンスページ判定回路15は、外部同期信号処理回路11からのフレームスタート信号にしたがって、フレームスタート時にページを確定する。インターレースモードの時は、ライン数判定、前フィールドのライン数判定、フィールド不連続判定、前フィールド不連続判定の全てがエラーでなく、フィールド不連続判定、前フィールド不連続判定がエラーの時のみ、リファレンスページを更新する。ノンインターレースモードの時は、ライン数判定、前フィールドのライン数判定がエラーでない時のみ、リファレンスページを更新する。それ以外の場合はリファレンスページは更新されず、保持される。
【0032】
リファレンスページ判定回路15は、リファレンスページを更新するか保持するかの制御信号17を出力する。この制御信号17を受けた書込制御回路3は、書き込みページとして、外部同期のフレームの先頭でリファレンスページをそのままセットする。制御信号17を受けた第1の読出制御回路4は、読み出しページとして、フレームパルスの先頭でリファレンスページの値に1を加えてセットする。
【0033】
以上のような処理により、外部入力映像信号が乱れた場合、フレームメモリ1のリファレンスページを保持することで正常な映像信号を出力することができる。但し、フレームメモリ1への書き込みページの保持期間により、入力映像信号と出力映像信号のフレーム位相差によって、フレームメモリからの読み出しページが保持される場合と保持されない場合がある。
【0034】
次につなぎ撮り部分の入力によるフィールド不連続が発生した場合について説明する。
フィールド信号誤検出によるフィールド不連続では、図8に示すように、フィールドエラーフラグは1フレーム以上立つ。しかし、つなぎ撮り部分の入力によるフィールド不連続では、図10に示すように、フィールドエラーフラグの立つ期間は1フィールドとなる。したがって、フィールド出力判定回路16では、フィールド不連続検出回路3からのフィールド不連続判定、前フィールドのフィールド不連続判定の結果および前々フィールドのフィールド不連続判定の結果を参照して、前フィールドの不連続判定判定結果のみ立っている場合を、つなぎ撮りによるフィールド不連続と判定する。そして、つなぎ撮りによるフィールド不連続判定されている期間中に、出力映像信号のフレームパルスの先頭が来た場合、フィールド出力フラグを立て、フレームメモリ1からの読み出しを第2の読出制御回路5により1フレーム分、すなわち同一フィールドの2度読みとする。
【0035】
ここで図3及び図4を用いて、つなぎ撮り部分の入力によるフィールド信号不連続が、同期分離回路2におけるフィールド信号誤検出補償回路で補償された場合の、フレームシンクロナイザーの動作への影響を説明する。入力映像信号は、図10及び図11と同じなので、同一符号を付す。
【0036】
図3及び図4は、入力映像信号Yと入力映像信号Zがoddとoddで接続しており、フィールド信号誤検出補償が2フィールド連続(1フレーム)まで行われる場合を示している。またつなぎ撮り部分の入力によるフィールド信号不連続時は、フレームメモリ1への書込制御回路3による書き込みページの保持期間が3フィールド(1.5フレーム)分であるため、入力映像信号と出力映像信号のフレーム位相差によっては、フレームメモリ1からの読み出しページが保持される場合と保持されない場合がある。図3はフレームメモリからの読み出しページが保持される場合、図4は保持されない場合である。
【0037】
図3において、入力映像信号Y4のoddフィールド31後に入力映像信号Z1がつなぎ撮りされており、oddフィールド32が連続する。同期分離回路2のフィールド誤検出補償回路ではフィールド誤検出と判定し、補償フィールド信号even35が出力される。次はZ1のevenフィールド33だが、前フィールドの補償フィールド信号がeven35のため、補償フィールド信号odd36が出力される。次のZ2のoddフィールド34からフィールド信号の不連続がないのでフィールド誤検出判定が解除され、入力フィールド信号odd37が出力される。
【0038】
Y4のodd31の次がZ1のodd32だが、補償フィールド信号even35によりフィールド不連続検出回路13がフィールド不連続とは判定しない。そのため、リファレンスページ判定回路15は、リファレンスページの更新する制御信号17を出力し、書込制御回路3は、Z1のodd32をeven35としてフレームメモリページB2に書き込む。したがって、メモリページB2には、Y4のodd31とZ1のodd32が書き込まれることになる。
その次も、Z1のeven33が補償フィールド信号odd36となって、フィールド不連続検出回路13ではフィールド不連続とは判定されない。そのため、リファレンスページ判定回路15は更新の制御信号17を出力し、書込制御回路3は書き込みページをA3に更新し、Z1のeven33をodd36としてA3に書き込む。
【0039】
その次のZ2のodd34においては、フィールド不連続はないとして、フィールド補償回路は入力フィールド信号をそのまま補償フィールド信号odd37とする。このことにより、フィールド不連続検出回路13がoddフィールド37をフィールド不連続と判定し、フィールドエラーフラグ38を立てる。リファレンスページ判定回路15は、ページ保持する制御信号17を出力し、書込制御回路3により書き込みページA3が保持されてZ2が上書きされる。こうして、ページA3には、Z1のeven33、Z2のodd34とevenが書きこまれる。
【0040】
次に出力映像信号側であるが、フィールドエラーフラグ38が立っているので、リファレンスページ判定回路15は、ページ保持制御信号を出力する。そのため、読み出しページはB2が2回読み出される。このとき、A3が3フィールド分保持されている期間中に、出力映像信号のフレーム先頭が2回来るため、第1及び第2の読出制御回路4,5により、フレームメモリ1からの読み出しページB2からoddフィールドの2回読み出しが行われる。すなわち、1回目の出力映像信号は、第1の読出制御回路4によりY4のoddとZ1のoddが混ざったフレーム39が出力される。しかし、2回目のフレームの先頭では前フィールドエラーフラグのみ立っているため、フィールド出力判定回路16は、この部分がつなぎ撮りによるフィールド不連続と判定し、フィールド出力フラグ18を立てる。そのため、今度は第2の読出制御回路5により読み出し処理が行われる。すなわち、第2の読出制御回路5により、直前に出力されたZ1のodd32が更に2回フィールド出力される(図3では、Z1o,Z1o)。その後は第1の読出制御回路Z2以降が順に出力される。
【0041】
次に、図4において、入力例の動作は図3と同じであり、省略する。
出力映像信号側はA3が3フィールド分保持されている期間中に、出力映像信号のフレーム先頭が1回来るため、第1の読出制御回路4によりフレームメモリからの読み出しページB2からの読み出しが行われるが、フィールド出力フラグは立たないため、出力映像信号は、ページB2のY4のoddとZ1のoddが混ざったフレーム39が1回出力される。その後はZ2以降が順に出力される。
【0042】
以上により、本来は別のフレームである、つなぎ撮りの前後の映像が混ざったフレームが2回出力される場合には、2回目の出力をZ1のフィールド出力とすることで、Z1の後にもう一度Y4が出力されることがなくなるため、出力映像の時間的な順番が正常となり、映像の混ざりを抑えることができる。
【0043】
次に、図5及び図6を用いて、フィールド信号誤検出補償回路がなかった場合、つなぎ撮り部分の入力によるフィールド信号不連続発生時の、フレームシンクロナイザーの動作への影響を説明する。
図5は、入力映像信号Yと入力映像信号Zがoddとoddで接続している場合を示している。またつなぎ撮り部分の入力によるフィールド信号不連続時は、フレームメモリへの書き込みページの保持期間が3フィールド(1.5フレーム)分であるため、入力映像信号と出力映像信号のフレーム位相差によっては、フレームメモリ1からの読み出しページが保持される場合と保持されない場合があり、図5はフレームメモリからの読み出しページが保持される場合、図6は保持されない場合である。
【0044】
図5において、入力映像信号Y4のoddフィールド31後に入力映像信号Z1がつなぎ撮りされており、oddフィールド32が連続する。フレームシンクロナイザーでは、Y4のodd31の次がZ1のodd32であるため、フィールド不連続検出回路13によりフィールド不連続と判定され、リファレンスページ判定回路15によりページ保持の制御信号17が出力される。ページ保持の制御信号17が入力された書込制御回路3は、書き込みページB2を保持してZ1が上書きされる。
【0045】
次に出力映像信号側であるが、B2が3フィールド分保持されている期間中に、出力映像信号のフレーム先頭が2回来るため、第1及び第2の読出制御回路4,5により、フレームメモリ1から読み出しページA2からY3が2回読み出される。ここで、通常のフレーム出力による画面ホールドの場合、Y3のodd,even,odd,evenと連続するため、特に動きのある映像の場合は、oddとevenの間で時間的なずれがあることから、このままでは出力映像にぶれが生じる場合がある。しかし、2回目の読み出しページA2のとき、前フィールドフラグのみが立っているので、フィールド出力判定回路16からフィールド出力フラグ40が立つ。そのため、第2の読出制御回路5が直前のフィールドであるY3のever33を2回読み出す。このように、Y3のevenだけが出力されるためぶれが生じない。その後はリファレンスページ判定回路15により、ページ更新の制御信号17が出力されるので、第1の読出制御回路4がページ更新をしてZ1以降が順に出力される。
【0046】
次に、図6において、入力側の動作は図5と同じであり、省略する。出力映像信号側はB2が3フィールド分保持されている期間中に、出力映像信号のフレーム先頭が1回来るため、フレームメモリ1からの読み出しページA2からの読み出しが行われるが、フィールド出力判定回路16によるフィールド出力フラグは立たないため、出力映像信号は、第1の読出制御回路4によりY3が1回出力される。その後はZ1以降が順に出力される。
【0047】
以上により、フィールド不連続時のフレームメモリページ保持によりフレームが2回出力される場合には、2回目の出力をY3のevenのフィールド出力とすることで、Y3のevenの後にもう一度Y3のoddが出力されることがなくなるため、出力映像の時間的な順番が正常となりぶれを抑えることができる。
【0048】
以上、説明したように、つなぎ撮りによるフィールド不連続を検出して、出力映像信号が2回続けて出力される場合の2回目の出力を、evenフィールドのフィールド出力とすることで、つなぎ撮り部分の入力時にも正常な映像信号を出力することができる。
【0049】
【発明の効果】
以上のような方法により、本発明では、アナログVTRのつなぎ撮り映像入力を検出し、第2の読出制御手段がフィールド出力を行うことにより、同期分離回路でフィールド信号誤検出補償が行われた場合はつなぎ撮り前後のフレーム混在映像を抑え、また同期分離回路でフィールド誤検出補償が行われない場合は、つなぎ撮りによる出力映像画面のホールドによる映像のぶれを抑えることができるため、画質を高めたフレームシンクロナイザーを実現することができる。
【図面の簡単な説明】
【図1】本発明に係るフレームシンクロナイザーの一実施形態を示すブロック図である。
【図2】フレームシンクロナイザーに用いるフレームメモリページ管理回路を示すブロック図である。
【図3】フレームメモリからの読み出しページが保持される場合における、つなぎ撮り部分の入力時にフィールド信号誤検出補償を行うフレームシンクロナイザーの動作を示す説明図である。
【図4】フレームメモリからの読み出しページが保持されない場合における、つなぎ撮り部分の入力時にフィールド信号誤検出補償を行うフレームシンクロナイザーの動作を示す説明図である。
【図5】フレームメモリからの読み出しページが保持される場合における、つなぎ撮り部入力時にフィールド信号誤検出補償を行わないフレームシンクロナイザーの動作を示す説明図である。
【図6】フレームメモリからの読み出しページが保持されない場合における、つなぎ撮り部入力時にフィールド信号誤検出補償を行わないフレームシンクロナイザーの動作を示す説明図である。
【図7】従来のフレームシンクロナイザーのフレームメモリページ管理回路を示すブロック図である。
【図8】フィールド信号の補償が行われない場合における、フィールド信号誤検出時のフレームシンクロナイザーの動作を示す説明図である。
【図9】フィールド信号の補償が行われる場合における、フィールド信号誤検出時のフレームシンクロナイザーの動作を示す説明図である。
【図10】フレームメモリからの読み出しページが保持される場合における、つなぎ撮り部入力時の従来のフレームシンクロナイザーの動作を示す説明図である。
【図11】フレームメモリからの読み出しページが保持されない場合における、つなぎ撮り部入力時の従来のフレームシンクロナイザーの動作を示す説明図である。
【符号の説明】
1 フレームメモリ
2 同期分離回路
3 書込制御回路
4 第1の読出制御回路
5 第2の読出制御回路
6 ページ管理回路
11 外部同期信号処理回路
12 ライン数エラー検出回路
13 フィールド不連続検出回路
14 インターレース/ノンインターレース判別回路
15 リファレンスページ判定回路
16 フィールド出力判定回路

Claims (2)

  1. 外部から入力された映像信号を基準同期信号に同期した映像信号に変換するフレームシンクロナイザーにおいて、
    外部入力映像信号を格納するメモリと、外部入力映像信号から分離した外部入力同期信号にしたがって映像信号をメモリに書き込む書込制御手段と、基準同期信号にしたがって映像信号をフレーム単位でメモリから読み出す第1の読出制御手段と、基準同期信号にしたがって映像信号をフィールド単位でメモリから読み出す第2の読出制御手段と、外部入力同期信号にしたがってメモリのフレームページを管理するページ管理手段とを備え、
    前記ページ管理手段は、外部入力映像信号のフィールドの不連続を検出するフィールド不連続検出手段と、前記フィールド不連続がつなぎ撮り部分の入力による入力映像信号のフィールド不連続であるか判定し、その信号を前記書込制御手段と第1及び第2の読出制御手段に出力するつなぎ撮り判定手段と、前記フィールド不連続検出手段によりフィールド不連続が検出された場合、前記書込制御手段と第1及び第2の読出制御手段にメモリのフレームページを保持する制御信号を出力し、検出されない場合は、前記書込制御手段と第1及び第2の読出制御手段にメモリのフレームページを更新する制御信号を出力するページ判定手段とを備え、
    前記書込制御手段は、前記ページ判定手段の制御信号にしたがって前記メモリに外部映像信号を書き込み、
    前記第1の読出制御手段は、前記ページ判定手段から更新の制御信号が入力された場合は、フレームページを更新して読み出し、前記ページ判定手段から保持の制御信号が入力され、且つ前記つなぎ撮り判定手段からつなぎ撮りの信号が入力されていない場合は、フレームページを保持して読み出し、
    前記第2の読出制御手段は、前記ページ判定手段から保持の制御信号が入力され、且つ前記つなぎ撮り判定手段からつなぎ撮りの信号が入力される場合のみ、直前のフィールドを1フレーム分読み出すことを特徴とするフレームシンクロナイザー。
  2. 外部入力映像信号を同期分離したときに外部入力映像のフィールド信号の誤検出補償が行われる場合、誤検出補償された信号により前記フィールド不連続判定手段と前記つなぎ撮り検出手段が検出することを特徴とする請求項1記載のフレームシンクロナイザー。
JP2001327706A 2001-10-25 2001-10-25 フレームシンクロナイザー Expired - Fee Related JP3770823B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001327706A JP3770823B2 (ja) 2001-10-25 2001-10-25 フレームシンクロナイザー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001327706A JP3770823B2 (ja) 2001-10-25 2001-10-25 フレームシンクロナイザー

Publications (2)

Publication Number Publication Date
JP2003134475A JP2003134475A (ja) 2003-05-09
JP3770823B2 true JP3770823B2 (ja) 2006-04-26

Family

ID=19143894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001327706A Expired - Fee Related JP3770823B2 (ja) 2001-10-25 2001-10-25 フレームシンクロナイザー

Country Status (1)

Country Link
JP (1) JP3770823B2 (ja)

Also Published As

Publication number Publication date
JP2003134475A (ja) 2003-05-09

Similar Documents

Publication Publication Date Title
US5179451A (en) Method and device for signal reproduction used in a digital signal reproduction apparatus
JP2009152802A (ja) 映像処理装置及び映像処理システム及び映像処理方法及びプログラム
JP3770823B2 (ja) フレームシンクロナイザー
JP2890924B2 (ja) 監視映像記録装置
JP4239380B2 (ja) 画像信号処理装置
JP2000106664A (ja) 画像処理装置、画像処理方法、記録再生装置及びコンピュータ読み取り可能な記憶媒体
JP4277377B2 (ja) 映像切替装置
JP3298308B2 (ja) 無信号検出装置、及びこの無信号検出装置を用いたビデオテープ記録及び/又は再生装置
JP3311560B2 (ja) ビデオテープレコーダの高速再生回路
JP3718375B2 (ja) 記録再生装置
JP2004023541A (ja) フレームずれ検知装置
JP3416572B2 (ja) 信号処理装置
JP2590148B2 (ja) 再生装置
JPS6161580A (ja) 映像信号再生装置
JP3710650B2 (ja) 映像信号入力装置及び該映像信号入力装置を用いた映像装置
JP2992385B2 (ja) 動き検出回路および映像記録再生装置
KR930004339B1 (ko) 시간축 보정장치
JPH0350970A (ja) スーパーインポーズ装置
JPS6239990A (ja) 動き部分検出回路
JP2002034002A (ja) 映像同期化方法及び記録再生装置
JPH0828857B2 (ja) ビデオ回路における文字ぶれ防止回路
JPS6239989A (ja) 動き部分検出回路
JPH04129485A (ja) 静止画信号出力装置
JPH06311445A (ja) 映像信号のモード判別装置および再生装置ならびに映像信号のモード判別方法および再生方法
JPH04271590A (ja) 画像受信再生装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130217

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140217

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees