JP3766256B2 - 回線制御装置 - Google Patents
回線制御装置 Download PDFInfo
- Publication number
- JP3766256B2 JP3766256B2 JP2000123577A JP2000123577A JP3766256B2 JP 3766256 B2 JP3766256 B2 JP 3766256B2 JP 2000123577 A JP2000123577 A JP 2000123577A JP 2000123577 A JP2000123577 A JP 2000123577A JP 3766256 B2 JP3766256 B2 JP 3766256B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- signal
- line
- circuit protection
- loop forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32609—Fault detection or counter-measures, e.g. original mis-positioned, shortage of paper
- H04N1/32625—Fault detection
- H04N1/32635—Fault detection of reproducing apparatus or receiver, e.g. out of paper
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32609—Fault detection or counter-measures, e.g. original mis-positioned, shortage of paper
- H04N1/32614—Fault detection or counter-measures, e.g. original mis-positioned, shortage of paper related to a single-mode communication, e.g. at the transmitter or at the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32609—Fault detection or counter-measures, e.g. original mis-positioned, shortage of paper
- H04N1/32646—Counter-measures
- H04N1/32683—Preventive counter-measures, e.g. using redundant hardware, or anticipating a fault
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Telephonic Communication Services (AREA)
- Facsimile Transmission Control (AREA)
- Communication Control (AREA)
- Telephone Function (AREA)
- Facsimiles In General (AREA)
Description
【発明の属する技術分野】
本発明は、ファクシミリ装置等の回線制御装置に関する。
【0002】
【従来の技術】
待機状態のファクシミリ装置が、回線を介して交換機から着信信号(RI信号)を受け入れた時、回線接続回路の内部に配置されているRI信号検出部は、RI信号の到来を検出してRI検出信号を制御部へ転送する。制御部は、このRI検出信号を受け入れた時CMLリレーを切り替えて、回線制御回路の内部のデータ伝送経路を回線を介して交換機に接続する。以下、予め定められている回線制御手順に従って回線接続動作が進行する。尚、上記データ伝送経路には、直流電圧を生成する整流部と雷サージ等からファクシミリ装置を防護するため、バリスタ等で構成されている防護装置(以下回路保護部と記す)が接続されている。
【0003】
【発明が解決しようとする課題】
上記従来の回線制御装置には、以下に記す解決すべき課題が残されていた。
上記伝送経路に、上記回路保護部の作動電圧よりも高電圧のRI信号が進入した場合を想定する。この時上記回路保護部が導通して上記整流部が作動して直流電圧が発生される。この直流電圧を上記交換機が検出して、ファクシミリ装置が回線を捕捉してあたかも直流ループを形成したと誤認識する。その結果、誤認識した交換機は、RI信号の送出を停止して次のステップへ進む。ところがファクシミリ装置が、まだ、受け入れたRI信号の認識を完了していない場合には後に続く回線制御手順が進行不可能になってしまう。
【0004】
【課題を解決するための手段】
本発明は以上の点を解決するため次の構成を採用する。
〈構成1〉
回線接続回路が、回線を介して交換機から着信信号(RI信号)を受け入れた時、RI検出信号を出力するRI信号検出部と、上記回線と上記回線接続回路内のデータ伝送経路とを、接続、切断する第一の切替部と、上記データ伝送経路に、整流部を介して接続され所定の信号を受け入れたときオンして直流ループを形成する直流ループ形成部と、上記回線から到来するサージ電圧が、上記整流部を介して直流ループ形成部へ進入するのを防ぐための回路保護部と、上記整流部と上記回路保護部との間に設けられ、接続、切断する第二の切替部と、上記回線接続回路を制御する制御部とを備え、上記制御部は、上記RI検出信号を受け入れたとき、上記第一の切替部を制御して上記回線と上記データ伝送経路とを接続するとともに、上記第二の切替部を制御して上記整流部と上記回路保護部とを切断し、通信のための所定の準備ができた後に、上記第二の切替部を制御して上記整流部と上記回路保護部とを接続するとともに、直流ループ形成部をオンさせることを特徴とする回線制御装置。
【0005】
〈構成2〉
構成1に記載の回線制御装置において、上記第二の切替部は、オフ状態のとき上記直流ループ形成部と上記回路保護部とを切断し、オン状態のとき上記回路保護部と上記直流ループ形成部とを接続し、上記制御部は、上記RI検出信号を受け入れたとき、上記第一の切替部を制御して上記回線と上記データ伝送経路とを接続するとともに、上記第二の切替部を制御してオフ状態にし、通信のための所定の準備ができた後に、上記第二の切替部を制御してオン状態に維持することを特徴とする回線制御装置。
【0006】
〈構成3〉
構成1に記載の回線制御装置において、上記第二の切替部は、上記整流部と上記回路保護部との間に上記直流ループ形成部の一部として配置され、上記制御部は、上記RI検出信号を受け入れたとき、上記第一の切替部を制御して上記回線と上記データ伝送経路とを接続するとともに、上記第二の切替部を制御して上記直流ループ形成部の構成を解き、通信のための所定の準備ができた後に、上記第二の切替部を制御して上記直流ループ形成部を構成することを特徴とする回線制御装置。
【0007】
〈構成4〉
構成1に記載の回線制御装置において、上記RI信号検出部から上記RI検出信号を受け入れて、所定の時間幅に伸長した出力信号を上記第二の切替部へ出力するパルス伸長部を備え、上記制御部は、上記RI検出信号を受け入れた時、上記第一の切替部を制御して上記回線と上記データ伝送経路とを接続し、上記パルス伸長部は、上記RI信号検出部から上記RI検出信号を受け入れて所定の時間幅に伸長した出力信号を上記第二の切替部へ出力し、上記RI信号検出部が上記RI検出信号を出力している間は上記直流ループ形成部と上記回路保護部とを継続して切断させることを特徴とする回線制御装置。
【0008】
〈構成5〉
構成1に記載の回線制御装置において、上記回路保護部に代えて、それぞれ異なる所定のサージ電圧レベルに設定されている複数個の回路保護部と、上記第二の切替部に代えて、上記複数個の回路保護部の内から何れか一個の回路保護部を選択して上記直流ループ形成部に接続させる選択部とを備え、上記制御部は、上記RI検出信号の受入待機状態で、上記選択部を制御して上記直流ループ形成部と、上記複数の回路保護部の内から選択された所定の低いサージ電圧に設定されている第一の回路保護部との接続状態を維持し、上記RI検出信号を受け入れた時、上記第一の切替部を制御して上記回線と上記データ伝送経路とを接続し、更に、上記選択部を制御して上記直流ループ形成部と、上記複数の回路保護部の内から選択された所定の高いサージ電圧に設定された第二の回路保護部とを接続させた後、予め定められている回線制御手順に従って回線接続動作を進行させることを特徴とする回線制御装置。
【0009】
〈構成6〉
構成5に記載の回線制御装置において、上記回線を介して上記交換機から上記着信信号を受け入れた時、上記着信信号の電圧レベルを検出してその最大値を保持するピークホールド部と、上記ピークホールド部から上記最大値を受け入れて、予め想定される低電圧から高電圧に至る複数の上記サージ電圧の進入を阻止する阻止電圧レベルにランク分けするレベル変換部と、上記レベル変換部がランク分けして適合させた上記阻止電圧レベルのランクを受け入れて所定ビット数のディジタルデータに変換するA/D変換部とを備え、上記制御部は、上記RI検出信号の受入待機状態で、上記選択部を制御して上記直流ループ形成部と、上記複数の回路保護部の内から選択された所定の低いサージ電圧に設定されている第一の回路保護部との接続状態を維持し、上記RI検出信号を受け入れた時、上記第一の切替部を制御して上記回線と上記データ伝送経路とを接続し、更に、上記A/D変換部から所定ビット数のディジタルデータを受け入れて、上記複数個の回路保護部の中から上記阻止電圧レベルのランクに適合する上記回路保護部を選択し、上記選択部を制御して上記阻止電圧レベルのランクに適合する上記回路保護部を上記直流ループ形成部に接続させた後、予め定められている回線制御手順に従って回線接続動作を進行させることを特徴とする回線制御装置。
【0010】
〈構成7〉
構成1に記載の回線制御装置において、上記制御部から制御信号を受け入れて所定の遅延時間遅延したパルスを出力する信号遅延部を備え、上記制御部は、自己が出力する上記第二の切替部を制御する制御信号の一部を分岐して、上記信号遅延部を介して上記直流ループ形成部へ送り、上記第二の切替部と上記直流ループ形成部とを一つの制御信号で制御することを特徴とする回線制御装置。
【0011】
〈構成8〉
構成1に記載の回線制御装置において、上記制御部から制御信号を受け入れて上記データ伝送経路の2次側出力のゲイン調整を行うゲイン設定部を備え、上記制御部は、自己が出力する上記直流ループ形成部を制御する制御信号の一部を分岐して、上記ゲイン設定部へ送り、上記直流ループ形成部と、上記ゲイン設定部を一つの制御信号で制御することを特徴とする回線制御装置。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態を具体例を用いて説明する。
〈具体例1の構成〉
図1は、具体例1の構成のブロック図である。
図1より、具体例1の回線制御装置は、2個のCMLリレー1(1)、CMLリレー1(2)と、RI信号検出部2と、整流部3と、回路保護部4と、切替部5と、フォトカプラ6と、トランジスタ7と、トランス8と、I/Oポート9と、モデム10と、メモリ11と、制御部12とによって構成される。ここで2個のCMLリレー1(1)、CMLリレー1(2)と、RI信号検出部2と、整流部3と、回路保護部4と、切替部5と、フォトカプラ6と、トランジスタ7と、トランス8とを一体として回線接続回路20と定義する。
【0013】
2個のCMLリレー1(1)、CMLリレー1(第一の切替部)(2)は、回線と回線接続回路内のデータ伝送経路とを、接続、切断する部分である。即ち、制御部12の制御に基づいて回線と回線接続回路20の接続、切断を行うリレーである。通常2個一体となって動作する。ここでデータ伝送経路とは、回線からCMLリレー1(2)とトランス8を通ってモデム10に至る経路をいう。
RI信号検出部2は、回線接続回路20が、回線を介して交換機21から着信信号(RI信号)を受け入れた時、RI検出信号を出力する部分である。即ち、ファクシミリ装置が待機状態で、CMLリレー1(2)を経由して交換機21からRI信号を受け入れた時、RI検出信号をI/Oポート9へ出力する部分である。通常フォトカプラ等が用いられる。
整流部3は、回線接続回路20内に形成されるデータ伝送経路上を流れる交流信号を整流してフォトカプラ6、トランジスタ7、と共に直流ループを構成する部分である。この部分を直流ループ形成部と定義する。
I/Oポート9から受け入れるDP信号に従ってフォトカプラ6がオンすると、直流ループが形成される。
【0014】
回路保護部4は、回線から到来するサージ電圧が、直流ループ形成部へ進入するのを防ぐための部分である。例えば雷サージ等の高電圧が回線接続回路20に進入してきた時に導通して直流ループ形成部内の各素子の損傷を防止する部分である。通常バリスタ等によって構成される。
切替部(第二の切替部)5は、回路保護部4と直流ループ形成部とを、接続、切断する部分である。即ち、I/Oポート9から受け入れるCT信号に従って上記回路保護部4を上記直流ループ形成部に接続したり切断したりするスイッチである。
フォトカプラ6は、I/Oポート9からDP信号受け入れた時、トランジスタ7、整流部3と共に直流ループ形成部を構成する部分である。
【0015】
トランス8は、磁気エネルギーを介して回線とモデム10に接続される機器とを電気的に分離して両者間での信号レベルの変換を容易にする部分である。
I/Oポート9は、制御部12と回線接続回路20とのインタフェースを受け持つ部分である。
モデム10は、回線内信号(アナログ型信号)と装置内信号(ディジタル型信号)とを相互変換する部分である。
【0016】
メモリ11は、回線制御手順を進行させるためのプログラムが格納されている部分であると共に送受信データを一時格納する部分でもある。
制御部12は、I/Oポート9を介して回線接続回路20を制御すると共にファクシミリ装置を制御して回線を介して他のファクシミリ装置等と交信する部分である。
【0017】
〈具体例1の動作〉
図2は、具体例1の動作説明図である。
図2は、具体例1の動作を説明するタイムチャートである。
(a)は、交換機21(図1)からの着信信号(RI信号)を表している。
(b)は、RI信号検出部2(図1)がRI信号を受け入れてI/Oポート9(図1)を介して制御部12(図1)へ出力するRI検出信号を表している。
(c)は、制御部12(図1)がI/Oポート9(図1)を介して切替部5(図1)を制御して回路保護部4(図1)をデータ伝送経路に接続したり切断したりするCT信号を表している。
(d)は、制御部12(図1)がI/Oポート9(図1)を介してCMLリレー1(2)(図1)を制御して回線とデータ伝送経路とを接続したり切断したりするCML信号を表している。
(e)は、(a)〜(d)共通の時刻を表している。
【0018】
図1と図2を参照しながら具体例1の動作を図2の時刻順に説明する。
前提条件
回線接続回路20が待機状態の時は、CMLリレー1(1)は接点ハに、CMLリレー1(2)は接点イに、切替部は接点ヘに、それぞれ接続されている。
【0019】
時刻T1
回線接続回路20は、交換機21から回線を介してRI信号を受け入れる(a)。
このRI信号は、CMLリレー1(2)を通ってRI信号検出部2へ転送される。ここで増幅されディジタル型のRI検出信号に変換されて、I/Oポート9を介して制御部12へ転送される(b)。制御部12は、RI検出信号を受け入れた時I/Oポート9を介して、CT信号とCML信号をハイレベル(以後Hと記す)にする。CML信号がHになると(d)CMLリレー1(1)は接点ニにCMLリレー1(2)は接点ロに切り替わる。
又、CT信号がHになると(c)切替部5は接点ホに切り替わる。
以上の結果、データ伝送経路は回線に接続され、同時に回路保護部4は、直流ループ形成部から切断される。
上記状態は時刻T2に至るまで継続される。
【0020】
時刻T2(時刻T1から約1秒後)
RI信号が停止する(a)。国内の一般的な交換機ではRI信号を1秒間継続し、その後2秒間消滅状態を継続する。この呼び出しサイクルを繰り返すように設定されている。
RI信号が停止するとRI検出信号も停止する(b)。従って制御部12は、RI信号が停止したことを検知する。しかし制御部12は、RI信号が停止後も2秒間現状維持を続ける。
【0021】
時刻T3(時刻T2から約2秒後)
制御部12は、時刻T2から約2秒後にCT信号をローレベル(以後Lと記す)にする。CT信号がLになると切替部5は、接点ヘに切り替わり、回路保護部4は、直流ループ形成部に接続される。そして、DP信号をハイレベル(H)にして、フォトカプラ6をオンし、直流ループ形成部をオンさせ、回線をつなぐ。
以後制御部12は、メモリ11に格納されているプログラムに従って回線制御手順を進行させる。この回線制御手順は、本発明には直接関係しないので説明を割愛する。
【0022】
以上の説明で、制御部12は、呼び出しサイクル(約3秒間)終了後にCT信号をLにしたが、本発明は、この例に限定されるものではない。即ち、RI信号停止後(時刻T2)にCT信号をLにすることも可能である。かかる設定によってより一層正確で確実な制御が可能になる。
【0023】
〈具体例1の効果〉
以上説明したように、制御部が、RI検出信号を受け入れた時、CMLリレーを制御して回線とデータ伝送経路とを接続し、更に、切替部を制御して直流ループ形成部と回路保護部とを一旦切断し、所定の時間経過後にデータ伝送経路と回路保護部とを接続した後、予め定められている回線制御手順に従って回線接続動作を進行させることによって以下の効果を得る。
【0024】
1.直流ループ形成部に、回路保護部の作動電圧よりも高電圧のRI信号が進入した場合等に交換機が誤認識してRI信号の送出を停止して次のステップへ進むという誤動作を防止することができる。
2.さらに回路保護部を一旦切断する時間を変更することによって、回線から到来するサージ電圧が、直流ループ形成部へ進入するのを防ぐという、回路保護部本来の役目を除外する時間を最低限に抑えることも可能になる。
【0025】
〈具体例2の構成〉
図3は、具体例2の構成のブロック図である。
図3より、具体例2の回線制御装置は、2個のCMLリレー1(1)、CMLリレー1(2)と、RI信号検出部2と、整流部3と、回路保護部4と、切替部5と、フォトカプラ6と、トランジスタ7と、トランス8と、I/Oポート9と、モデム10と、メモリ11と、制御部12と、パルス伸長部31によって構成される。ここで2個のCMLリレー1(1)、CMLリレー1(2)と、RI信号検出部2と、整流部3と、回路保護部4と、切替部5と、フォトカプラ6と、トランジスタ7と、トランス8と、パルス伸長部31を一体として回線接続回路30と定義する。
【0026】
以下に、具体例1との差異のみについて説明する。
パルス伸長部31は、RI信号検出部2からRI検出信号を受け入れて、所定の時間幅に変換した出力信号を切替部5へ出力する部分である。即ち、RI信号検出部2からRI検出信号を受け入れた時に例えばHを出力し所定の時間このHを維持し続ける部分である。一例としてワンショットマルチバイブレータ等によって構成される。所定の時間は通常時定数CRによって定まり、RI信号の継続時間、即ち約1秒間に設定される。
他の構成は、具体例1と全く同様なので説明を割愛する。
【0027】
〈具体例2の動作〉
図4は、具体例2の動作説明図である。
図4は、具体例2の動作を説明するタイムチャートである。
(a)は、交換機21(図3)からの着信信号(RI信号)を表している。
(b)は、RI信号検出部2(図3)がRI信号を受け入れてI/Oポート9(図3)を介して制御部12(図3)へ出力するRI検出信号を表している。
(c)は、パルス伸長部31(図3)に入力されるRI検出信号を表している。
(d)は、パルス伸長部31(図3)の出力信号を表している。
(e)は、切替部5(図3)への入力信号である。
(f)は、(a)〜(e)共通の時刻を表している。
【0028】
図3と図4を参照しながら具体例2の動作を図4の時刻順に説明する。
前提条件
回線接続回路30が待機状態の時は、CMLリレー1(1)は接点ハに、CMLリレー1(2)は接点イに、切替部は接点ヘに、それぞれ接続されている。
【0029】
時刻T1
回線接続回路30は、交換機21から回線を介してRI信号を受け入れる(a)。
このRI信号は、CMLリレー1(2)を通ってRI信号検出部2へ転送される。ここで増幅されディジタル型のRI検出信号に変換されて、I/Oポート9を介して制御部12へ転送される(b)。同時にRI検出信号は、パルス伸長部31へ転送される。
【0030】
制御部12は、RI検出信号を受け入れた時I/Oポート9を介して、CML信号をHにする。CML信号がHになるとCMLリレー1(1)は接点ニにCMLリレー1(2)は接点ロに切り替わる。
又、パルス伸長部31は、RI検出信号を受け入れた時(c)、出力(d)を切替部5へ送る。切替部5は、パルス伸長部31の出力を受け入れた時接点ホに切り替わる。
【0031】
以上の結果、データ伝送経路は回線に接続され、同時に回路保護部4は、直流ループ形成部から切断される。
上記状態は時刻T2に至るまで継続される。この時刻T1〜時刻T2に至る時間幅は予め時定数CRによって設定されている。
【0032】
時刻T2(時刻T1から約1秒後)
RI信号が停止する(a)。国内の一般的な交換機ではRI信号を1秒間継続し、その後2秒間消滅状態を継続する。この呼び出しサイクルを繰り返すように設定されている。
RI信号が停止するとRI検出信号も停止する(b)。同時にパルス伸長部31の出力もLになる。従って、切替部5は、接点ヘに切り替わる。その結果回路保護部4は、直流ループ形成部に接続される。そして、DP信号をHレベルにし、フォトカプラ6をオフさせ、直流ループ形成部をオンさせて、回線をつなぐ。
【0033】
以後制御部12は、メモリ11に格納されているプログラムに従って回線制御手順を進行させる。この回線制御手順は、本発明には直接関係しないので説明を割愛する。
【0034】
以上の説明では、RI信号が停止すると同時にパルス伸長部31の出力もLになるものとして説明した。しかし本発明は、この例に限定されるものではない。即ち、パルス伸長部31の時定数CRを変更することによってパルス伸長部31の出力の時間幅を任意に設定できるので具体例1のように時刻T1から3秒間に設定することも可能である。
【0035】
〈具体例2の効果〉
以上説明したように具体例2では、制御部12は切替部5の制御に関与しなくても具体例1と全く同様の効果を得ることができる。従ってI/Oポートに生じる空きポートを他の制御に振り向けることが可能になる。
【0036】
〈具体例3の構成〉
図5は、具体例3の構成のブロック図である。
図5より、具体例3の回線制御装置は、2個のCMLリレー1(1)、CMLリレー1(2)と、RI信号検出部2と、整流部3と、フォトカプラ6と、トランジスタ7と、トランス8と、I/Oポート9と、モデム10と、メモリ11と、制御部12と、回路保護部41(1)、回路保護部41(2)と、選択部42とによって構成される。ここで2個のCMLリレー1(1)、CMLリレー1(2)と、RI信号検出部2と、整流部3と、フォトカプラ6と、トランジスタ7と、トランス8と、回路保護部41(1)と、回路保護部41(2)と、選択部42とを一体として回線接続回路40と定義する。
【0037】
以下に、具体例1との差異のみについて説明する。
回路保護部41(1)と、回路保護部41(2)は、具体例1の回路保護部4(図1)に代えて、それぞれ異なる所定のサージ電圧レベルに設定されている回路保護部である。回路保護部41(1)は、上記RI信号検出部2がRI検出信号受入待機状態の時に、後に説明する選択部42によって選択されて上記直流ループ形成部に接続される。その導通電圧は所定の低いサージ電圧に設定されている。この部分が第一の回路保護部である。
【0038】
回路保護部41(2)は、その後RI信号検出部2がRI検出信号を受け入れた時、後に説明する選択部42によって選択されて上記直流ループ形成部に接続される。その後RI検出信号の受け入れが停止されるまでその状態を維持する。その導通電圧は所定の高いサージ電圧に設定されている。この部分が第二の回路保護部である。
選択部42は、回路保護部41(1)又は回路保護部41(2)と直流ループ形成部とを、選択して接続する部分である。即ち、I/Oポート9から受け入れるCH信号に従って上記回路保護部41(1)又は、回路保護部41(1)を選択して上記直流ループ形成部に接続する部分である。
【0039】
〈具体例3の動作〉
図6は、具体例3の動作説明図である。
図6は、具体例3の動作を説明するタイムチャートである。
(a)は、交換機21(図5)からの着信信号(RI信号)を表している。
(b)は、RI信号検出部2(図5)がRI信号を受け入れてI/Oポート9(図5)を介して制御部12(図5)へ出力するRI検出信号を表している。
【0040】
(c)は、制御部12(図5)がI/Oポート9(図5)を介して選択部42(図5)を制御して回路保護部41(1)(図5)又は回路保護部41(2)(図5)を直流ループ形成部に選択して接続するCH信号を表している。
(d)は、制御部12(図5)がI/Oポート9(図5)を介してCMLリレー1(2)(図5)を制御して回線とデータ伝送経路とを接続したり切断したりするCML信号を表している。
(e)は、(a)〜(d)共通の時刻を表している。
【0041】
図5と図6を参照しながら具体例3の動作を図6の時刻順に説明する。
前提条件
回線接続回路40が待機状態の時は、CMLリレー1(1)は接点ハに、CMLリレー1(2)は接点イに、切替部は接点ヘとホに、それぞれ接続されている。
更に、回路保護部41(1)は、上記RI信号検出部2がRI信号を受け入れるまで、直流ループ形成部に接続されている。その導通電圧は所定の低いサージ電圧に設定されている。
【0042】
時刻T1
回線接続回路40は、交換機21から回線を介してRI信号を受け入れる(a)。
このRI信号は、CMLリレー1(2)を通ってRI信号検出部2へ転送される。ここで増幅されディジタル型のRI検出信号に変換されて、I/Oポート9を介して制御部12へ転送される(b)。制御部12は、RI検出信号を受け入れた時I/Oポート9を介して、CH信号とCML信号をHにする。CML信号がHになると(d)CMLリレー1(1)は接点ニにCMLリレー1(2)は接点ロに切り替わる。
又、CH信号がHになると(c)選択部42は接点トチに切り替わる。
以上の結果、データ伝送経路は回線に接続され、同時に回路保護部41(1)は、直流ループ形成部から切断されて代わりに回路保護部41(2)が接続される。
上記状態は時刻T2に至るまで継続される。
【0043】
時刻T2(時刻T1から約1秒後)
RI信号が停止する(a)。国内の一般的な交換機ではRI信号を1秒間継続し、その後2秒間消滅状態を継続する。この呼び出しサイクルを繰り返すように設定されている。
RI信号が停止するとRI検出信号も停止する(b)。従って制御部12は、RI信号が停止したことを検知する。制御部12は、CH信号をLにする。その結果選択部42は、接点ホヘに切り替わり、回路保護部41(2)は、直流ループ形成部から切断されて代わりに回路保護部41(1)が接続される。そして、DP信号をHレベルにし、フォトカプラ6をオフさせ、直流ループ形成部をオンさせて、回線をつなぐ。
【0044】
以後制御部12は、メモリ11に格納されているプログラムに従って回線制御手順を進行させる。この回線制御手順は、本発明には直接関係しないので説明を割愛する。
【0045】
以上の説明で、回路保護部41(1)が導通する電圧を所定の低電圧と、回路保護部41(2)が導通する電圧を所定の高電圧と、説明してきたが、この電圧の高低は、本発明が適用される装置に要求されている仕様によって任意に設定される電圧である。
【0046】
〈具体例3の効果〉
以上説明したように、上記具体例1と具体例2では、RI信号検出部2が交換機から着信信号を受け入れ中は回路保護部が直流ループ形成部に接続されていない。これに反して本具体例では、着信信号の受け入れ中には、低いサージ電圧に設定されている第二の回路保護部が接続されている。従って、より確実な回路保護及び、着信信号に起因する交換機の誤動作を未然に防止できる。
【0047】
〈具体例4の構成〉
図7は、具体例4の構成のブロック図である。
図7より、具体例4の回線制御装置は、2個のCMLリレー1(1)、CMLリレー1(2)と、RI信号検出部2と、整流部3と、フォトカプラ6と、トランジスタ7と、トランス8と、I/Oポート9と、モデム10と、メモリ11と、制御部12と、選択部42と、回路保護部51(1)〜51(n)と、ピークホールド部53と、レベル変換部54と、A/D変換部55によって構成される。ここで2個のCMLリレー1(1)、CMLリレー1(2)と、RI信号検出部2と、整流部3と、フォトカプラ6と、トランジスタ7と、トランス8と、選択部42と、回路保護部51(1)〜51(n)と、ピークホールド部53と、レベル変換部54と、A/D変換部55を一体として回線接続回路50と定義する。
【0048】
以下に、具体例1との差異のみについて説明する。
回路保護部51(1)〜51(n)は、具体例1の回路保護部4(図1)に代えて、それぞれ異なる所定のサージ電圧レベルに設定されている回路保護部である。回路保護部51(1)は、上記RI信号検出部2がRI検出信号受入待機状態の時に、選択部42によって選択されて直流ループ形成部に接続される。その導通電圧は所定の低いサージ電圧に設定されている。この部分が第一の回路保護部である。回路保護部51(2)〜51(n)は、予め想定される低電圧から高電圧に至る複数のサージ電圧の進入を阻止するための阻止電圧レベルのランクに適合させる作動電圧レベルに設定されている。
【0049】
ピークホールド部53は、上記回線を介して上記交換機21から着信信号を受け入れた時、着信信号の電圧レベルを検出してその最大値を保持する部分である。
レベル変換部54は、上記ピークホールド部53から上記最大値を受け入れて予め想定される低電圧から高電圧に至る複数の前記サージ電圧の進入を阻止するための阻止電圧レベルにランク分けする部分である。
A/D変換部55は、上記レベル変換部54がランク分けした上記阻止電圧レベルのランクを受け入れて所定ビット数のディジタルデータに変換して制御部12へ転送する部分である。
その他の部分は具体例1と全く同様なので説明を割愛する。
【0050】
〈具体例4の動作〉
図7を用いて具体例3の動作との差異のみについて説明する。
制御部12は、RI信号検出部2からRI検出信号の受入を待機状態では、選択部42を制御して上記直流ループ形成部と複数の回路保護部51(1)〜51(n)の内から選択された所定の低いサージ電圧に設定されている第一の回路保護部との接続状態を維持する。ここまでの動作は具体例3の動作と同様である。
【0051】
次に、回線接続回路50は、交換機21から回線を介してRI信号を受け入れる。
このRI信号は、CMLリレー1(2)を通ってRI信号検出部2へ転送される。この時RI信号の一部がピークホールド部53へ転送される。
ピークホールド部53は、RI信号の電圧レベルを検出して、その最大値を保持する。後に続くレベル変換部54は、この最大値を受け入れて、この最大電圧レベルのサージ電圧がデータ伝送経路に進入してきた時に、これを阻止するための阻止電圧レベルにランク分けする。A/D変換部55は、上記レベル変換部54がランク分けした上記阻止電圧レベルのランクを受け入れて所定ビット数のディジタルデータに変換する。
【0052】
この所定ビット数のディジタルデータは、I/Oポート9を介して制御部12へ転送される。制御部12は、RI検出信号を受け入れた時I/Oポート9を介して、CH信号とCML信号をHにする。CML信号がHになると(d)CMLリレー1(1)は接点ニにCMLリレー1(2)は接点ロに切り替わる。
又、制御部12は、上記所定ビット数のディジタルデータを受け入れて上記阻止電圧レベルに適合する回路保護部51(m)を選択する。制御部12は、CH信号を出力し、選択部42を制御して回路保護部51(m)を直流ループ形成部に接続する。以下具体例3と同様にして、予め定められている回線制御手順に従って回線接続動作を進行させる。
【0053】
〈具体例4の効果〉
以上説明したように、本具体例では、到来する着信信号のピークレベルを検知してRI信号の継続中に交換機が誤動作しない回路保護部51(m)を選択する。この回路保護部51(m)を直流ループ形成部に接続する。その結果、国毎に着信信号のピーク電圧値が異なる場合や、同一国、同一接地場所においてピーク電圧値が異なったり、変動した場合でも誤動作を避けることができる。
【0054】
〈具体例5の構成〉
上記具体例1から具体例4では、図1に示す通り整流部3とフォトカプラ6とトランジスタ7との直列接続によって形成される直流ループは、常時回線に接続されている。制御部12が必要に応じて切替部5を制御して回路保護部4を接続して、この直流ループをも同時に保護し、かつ、交換機の誤動作の発生を防止していた。具体例5以降では、直流ループの保護と誤動作の発生防止をより一層完全にすることを目的とする。かかる目的を達成するため、通常時(待機時を含む)はこの直流ループを回線から切断しておき、回線からRI信号が到来しない時のみ、回線に接続する構成をとる。以下にその詳細について説明する。
【0055】
図8は、具体例5の構成のブロック図である。
図8より、具体例5の回線制御装置は、RI信号検出部2と、整流部3と、回路保護部4と、切替部5と、フォトカプラ6と、トランス8と、I/Oポート9と、モデム10と、メモリ11と、制御部12と、第一のCMLリレー61と、第二のCMLリレー62と、フックアップ検出部63と、直流ループ維持回路64と、コンデンサ65と、2次側回路保護素子66と、マッチング回路67と、ゲイン設定部68と、によって構成される。
ここで、RI信号検出部2と、整流部3と、回路保護部4と、切替部5と、フォトカプラ6と、トランジスタ7と、トランス8と、第一のCMLリレー61と、第二のCMLリレー62と、フックアップ検出部63と、直流ループ維持回路64と、とを一体として回線接続回路70と定義する。
【0056】
第一のCMLリレー(第一の切替部)61は、回線と回線接続回路70内のデータ伝送経路とを、接続、切断する部分である。即ち、制御部12の制御に基づいて回線と回線接続回路70の接続、切断を行うリレーである。ここでデータ伝送経路とは、回線から第一のCMLリレー61とトランス8を通ってモデム10に至る経路をいう。
第二のCMLリレー62は、回線と電話機22を接続、切断する部分である。即ち、制御部12の制御に基づいて回線と電話機22の接続、切断を行うリレーである。
具体例1〜具体例3では上記2個のCMLリレーは、制御部12の制御に基づいて2個一体となって動作する場合について説明したが具体例4以降では制御部12の制御に基づいて個別に動作する場合について説明する。
【0057】
フックアップ検出部63は、電話機22のフックアップを検出する部分である。
直流ループ維持回路64は、直流電流のみ流し交流電流の流れを阻止する部分であり、通常トランジスタ、コンデンサ、抵抗等によって簡単に構成される。
コンデンサ65は、直流カットコンデンサである。
2次側回路保護素子66は、トランス8の2次側に接続される回路保護素子である。
【0058】
マッチング回路67は、回線側とトランス8との整合を図るマッチング回路である。
ゲイン設定部68は、2次側出力のゲイン調整を行う増幅器である。即ち、回線接続回路70がRL1(a−b)、RL2(a−c)、RL3(a−c)、直流ループ形成部オフ状態では、2次側出力のゲインを高ゲインにして回線から送られてくる信号を監視し、回線接続後は、2次側出力のゲインを低ゲインにして監視動作を緩和する増幅器である。
【0059】
切替部(第二の切替部)5は、回路保護部4と整流部3とを直列に接続して耐サージ電圧保護ループを形成するリレーである。更に、整流部3と、フォトカプラ6と、直流ループ維持回路64とを直列に接続して直流ループを形成するリレーである。ここで回線から直流電流の流入する方向は、整流部3によって固定されている。
ここで、整流部3、切替部5、フォトカプラ6、直流ループ維持回路64とで構成するループを直流ループ形成部と定義する。
他の構成部分は、具体例1と同様なので説明を割愛する。
【0060】
〈具体例5の動作〉
図9は、具体例5の動作説明図である。
図9のステップS1〜ステップS11に従って具体例5の動作について説明する。
動作説明の前提条件を以下のように定める。
前提条件1
待機状態で、第一のCMLリレー61(図8)はオフ(a−c)状態を、第二のCMLリレー62(図8)はオン(a−c)状態を、切替部5(図8)はオフ(a−c)状態を、維持しているものとする。
前提条件2
待機状態で、ゲイン設定部68(図8)は低ゲインに設定されているものとする。
【0061】
ステップS1
交換機21(図8)が回線を介して回線接続回路70(図8)へRI信号を送る。RI信号検出部2(図8)は、このRI信号を受け入れるまで待機し、受け入れたとき、その出力をHからLに変える。
【0062】
ステップS2
制御部12(図8)は、I/Oポート9(図8)を介してRI信号検出部2(図8)の出力を受け入れた時、I/Oポート9(図8)のRL1を介して第一のCMLリレー61(図8)をオン(a−b)し、I/Oポート9(図8)のPPを介してゲイン設定部68(図8)を高ゲインに設定する。
この状態で交換機21(図8)は、回線接続回路70(図8)に交流的に接続される。但し、切替部5(図8)は、オンされていないので直流ループは、まだ形成されていない。従って、交換機21(図8)が誤動作してRI信号が停止することはない。
【0063】
ステップS3
制御部12(図8)は、このRI信号検出部2(図8)の出力が規定のRI信号であるか否かを判断する。ここで制御部12(図8)が規定のRI信号であると判断した場合はステップS4へ進み、規定のRI信号でないと判断した場合にはステップS8へ進む。
ここでの判断基準は、信号の周波数や、継続時間等によって予め設定されている。
ステップS4
制御部12(図8)は、自動受信設定時間を経過したか否かを判断する。ここで制御部12(図8)が自動受信設定時間を経過したと判断した場合にはステップS5へ進み、自動受信設定時間を経過していないと判断した場合にはステップS8へ進む。
ここで、自動受信設定時間は、予め設定されている。
【0064】
ステップS5
制御部12(図8)は、I/Oポート9(図8)のPPを介してゲイン設定部68(図8)を低ゲインに設定する。同時にI/Oポート9(図8)のRL2を介して第二のCMLリレー62(図8)をオフ(a−b)状態に、RL3を介して切替部5(図8)をオン(a−b)状態に切り替える。同時にI/Oポート9(図8)を介してフォトカプラ6(図8)にDP信号をオン状態に維持して直流ループを形成する。その結果回線接続が完了する。
この状態で交換機21(図8)から回線を介してこの直流ループに直流電流が流入する。
【0065】
ステップS6及びステップS7
通信が開始され通信完了後にステップS11へ進む。
ステップS8
制御部12(図8)は、フックアップ検出部63(図8)を介して電話機22(図8)のフックアップを監視し続ける。フックアップしない場合にはステップS3へ戻ってRI信号の監視を続ける。フックアップした場合にはステップS9へ進む。
【0066】
ステップS9
制御部12(図8)は、CNG(Calling Tone)信号の到来を監視しCNG信号が到来したときはステップS5へ進み上記説明の通りステップS5、ステップS6、ステップS7、ステップS11へ進む。CNG信号が到来しないときは、ステップS10へ進む。
ここでCNG信号は交流信号なので、コンデンサ65(図8)、トランス8(図8)、ゲイン設定部68(図8)を通ってモデム10(図8)に伝えられる。
【0067】
ステップS10
制御部12(図8)は、電話機22(図8)がフックオフされるのを監視し続ける。
電話機22(図8)がフックオフされる前にCNG信号が到来したときはステップS5へ進み、上記説明の通りステップS5、ステップS6、ステップS7、ステップS11へ進む。CNG信号が到来する前にフックオフされた場合には、ステップS11へ進む。
【0068】
ステップS11
制御部12(図8)は、第一のCMLリレー61(図8)をオフ(a−c)状態に、第二のCMLリレー62(図8)をオン(a−c)状態に、切替部5(図8)をオフ(a−c)状態に、切り替えて待機状態へ移行する。同時にI/Oポート9(図8)を介してフォトカプラ6(図8)にDP信号をオフ状態にして直流ループの形成を解く。又、PP信号を制御してゲイン設定部68を低ゲインに設定する。
【0069】
〈具体例5の効果〉
以上説明したように、回路保護部4と整流部3とを直列に接続して耐サージ電圧保護ループを形成し、かつ、整流部3と、フォトカプラ6と、直流ループ維持回路64とを直列に接続して直流ループを形成する切替部5を備えることによって以下の効果を得る。
即ち、直流ループの保護と誤動作の発生防止をより一層完全に達成することが可能に成る。
【0070】
〈具体例6の構成〉
具体例6の目的は上記具体例5におけるI/Oポートの使用数量を減少させることにある。かかる目的を達成するために、制御部から制御信号を受け入れて所定の遅延時間遅延したパルスを出力する信号遅延部を備える。制御部は、自己が出力する制御信号の一部を分岐して上記信号遅延部を介して上記回線接続回路を制御する。以下にその詳細について説明する。
【0071】
図10は、具体例6の構成のブロック図である。
図10より、具体例6の回線制御装置は、RI信号検出部2と、整流部3と、回路保護部4と、切替部5と、フォトカプラ6と、トランス8と、I/Oポート9と、モデム10と、メモリ11と、制御部12と、第一のCMLリレー61と、第二のCMLリレー62と、フックアップ検出部63と、直流ループ維持回路64と、コンデンサ65と、2次側回路保護素子66と、マッチング回路67と、ゲイン設定部68と、信号遅延部71によって構成される。
【0072】
ここで、RI信号検出部2と、整流部3と、回路保護部4と、切替部5と、フォトカプラ6と、トランジスタ7と、トランス8と、第一のCMLリレー61と、第二のCMLリレー62と、フックアップ検出部63と、直流ループ維持回路64と、信号遅延部71とを一体として回線接続回路80と定義する。
【0073】
具体例5との差異のみについて説明する。
信号遅延部71は、I/Oポート9からDPを受け入れて波形整形し、かつ、遅延調整して出力する部分である。
図11は、信号遅延回路の回路図である。
図11より、信号遅延部71は、一例として(a)のように構成される。Tr1、Tr2、のタイミング調整回路に出力バッファTr3を付加して構成される。このタイミング調整回路のCの容量は求められる遅延時間によって決定される。
かかる信号遅延部71に(b)なる入力信号を入力すると(c)のように波形成形されたパルス出力が得られる。
他の構成部分は具体例5と同様なので説明を割愛する。
【0074】
〈具体例6の動作〉
具体例6の動作を、図9(具体例5の動作説明図)を用いて、具体例5との差異のみについて説明する。
ステップS5で、制御部12(図8)は、I/Oポート9(図8)のRL3を介して切替部5(図8)をオン(a−b)状態に切り替える。同時にI/Oポート9(図8)を介してフォトカプラ6(図8)にDP信号をオン状態に維持して直流ループを形成している。
ステップS11で、切替部5(図8)をオフ(a−c)状態に切り替え、同時にI/Oポート9(図8)を介してフォトカプラ6(図8)にDP信号をオフ状態にして直流ループの形成を解いている。
【0075】
即ち、切替部5(図10)とフォトカプラ6(図10)は実質的に一体となって動作している。従って、制御部12(図10)は、切替部5(図10)とフォトカプラ6(図10)とを一つの制御信号で制御することが可能である。
そこで、制御部12(図10)は、I/Oポート9(図10)を介してフォトカプラ6(図10)にDP信号を送って直流ループを形成し、同時にDP信号の一部を信号遅延部71(図10)を介して切替部5(図10)へ送って回路保護部4(図10)に接続する。切替部5(図10)とフォトカプラ6(図10)の動作タイミングの差を信号遅延部(図10)の遅延量によって遅延調整する。
【0076】
〈具体例6の効果〉
以上説明したように、信号遅延部71(図10)を介して切替部5(図10)とフォトカプラ6(図10)とを実質的に一体として制御することによって、I/Oポートの使用数量を減少させることが可能になる。
【0077】
〈具体例7の構成〉
具体例7の目的は、上記具体例5におけるI/Oポートの使用数量を減少させることにある。かかる目的を達成するために、切替部5(図10)の端子配置を変更する。制御部は、自己が出力する制御信号の一部を分岐して、ゲイン設定部68(図10)と上記端子配置を変更した切替部を一つの制御信号で制御する。以下にその詳細について説明する。
【0078】
図12は、具体例7の構成のブロック図である。
図12より、具体例7の回線制御装置は、RI信号検出部2と、整流部3と、回路保護部4と、フォトカプラ6と、トランス8と、I/Oポート9と、モデム10と、メモリ11と、制御部12と、第一のCMLリレー61と、第二のCMLリレー62と、フックアップ検出部63と、直流ループ維持回路64と、コンデンサ65と、2次側回路保護素子66と、マッチング回路67と、ゲイン設定部68と、切替部81とによって構成される。
【0079】
ここで、RI信号検出部2と、整流部3と、回路保護部4と、切替部81と、フォトカプラ6と、トランジスタ7と、トランス8と、第一のCMLリレー61と、第二のCMLリレー62と、フックアップ検出部63と、直流ループ維持回路64と、信号遅延部71とを一体として回線接続回路90と定義する。
【0080】
具体例5との差異のみについて説明する。
切替部81は、具体例5の切替部5と同様に、回路保護部4とデータ伝送経路とを、接続、切断する部分である。即ち、I/Oポート9から受け入れるRL信号に従って、上記回路保護部4を上記データ伝送経路に接続したり切断したりするスイッチである。但し、端子配置が具体例5の切替部5と異なる。
即ち、具体例5の切替部5(図8)では、(a−b)のときオン、(a−c)のときオフであった。しかし具体例7の切替部81では、(a−b)のときオフ、(a−c)のときオンとなる。
他の構成要素は全て具体例5と全く同様なので説明を割愛する。
【0081】
〈具体例7の動作〉
図13は、具体例7の動作説明図である。
図7のステップS1〜ステップS11に従って具体例7の動作について説明する。
動作説明の前提条件を以下のように定める。
前提条件1
待機状態で、第一のCMLリレー61(図12)はオフ(a−c)状態を、第二のCMLリレー62(図12)はオン(a−c)状態を、切替部81(図12)はオン(a−c)状態を、維持しているものとする。
前提条件2
待機状態で、ゲイン設定部68(図12)は低ゲインに設定されているものとする。
【0082】
ステップS1
交換機21(図12)が回線を介して回線接続回路90(図12)へRI信号を送る。RI信号検出部2(図12)は、このRI信号を受け入れるまで待機し、受け入れたとき、その出力をHからLに変える。
【0083】
ステップS2
制御部12(図12)は、I/Oポート9(図12)を介してRI信号検出部2(図12)の出力を受け入れた時、I/Oポート9(図12)のRL1を介して第一のCMLリレー61(図12)をオン(a−b)し、I/Oポート9(図12)のPPを介してゲイン設定部68(図12)を高ゲインに設定する。同時に、I/Oポート9(図12)のPPを分岐して生成したRL3を介して切替部81(図12)をオフ(a−b)する。
この状態で交換機21(図12)は、回線接続回路90(図12)に交流的に接続される。但し、切替部81(図12)は、オフされているので直流ループは、まだ形成されていない。従って、交換機21(図12)が誤動作してRI信号が停止することはない。
【0084】
ステップS3
制御部12(図12)は、このRI信号検出部2(図12)の出力が規定のRI信号であるか否かを判断する。ここで制御部12(図12)が規定のRI信号であると判断した場合はステップS4へ進み、規定のRI信号でないと判断した場合にはステップS8へ進む。
ここでの判断基準は、信号の周波数や、継続時間等によって予め設定されている。
ステップS4
制御部12(図12)は、自動受信設定時間を経過したか否かを判断する。制御部12(図12)が自動受信設定時間を経過したと判断した場合にはステップS5へ進み、自動受信設定時間を経過していないと判断した場合にはステップS8へ進む。
ここで、自動受信設定時間は、予め設定されている。
【0085】
ステップS5
制御部12(図12)は、I/Oポート9(図12)のPPを介してゲイン設定部68(図12)を低ゲインに設定する。同時にI/Oポート9(図12)のRL2を介して第二のCMLリレー62(図12)をオフ(a−b)状態に、同時にI/Oポート9(図12)のPPを分岐して生成したRL3を介して切替部81(図12)をオン(a−c)状態に切り替える。同時にI/Oポート9(図12)を介してフォトカプラ6(図12)にDP信号をオン状態に維持して直流ループを形成する。その結果回線接続が完了する。
この状態で交換機21(図12)から回線を介してこの直流ループに直流電流が流入する。
【0086】
ステップS6及びステップS7
通信が開始され通信完了後にステップS11へ進む。
ステップS8
制御部12(図12)は、フックアップ検出部63(図12)を介して電話機22(図12)のフックアップを監視し続ける。フックアップしない場合にはステップS3へ戻ってRI信号の監視を続ける。フックアップした場合にはステップS9へ進む。
【0087】
ステップS9
制御部12(図12)は、CNG(Calling Tone)信号の到来を監視し、CNG信号が到来したときはステップS5へ進み、上記説明の通りステップS5、ステップS6、ステップS7、ステップS11へ進む。CNG信号が到来しないときは、ステップS10へ進む。
ここでCNG信号は交流信号なので、コンデンサ65(図12)、トランス8(図12)、ゲイン設定部68(図12)を通ってモデム10(図12)に伝えられる。
【0088】
ステップS10
制御部12(図12)は、電話機22(図12)がフックオフされるのを監視し続ける。
電話機22(図12)がフックオフされる前にCNG信号が到来したときは、ステップS9を通ってステップS5へ進み、上記説明の通り、ステップS5、ステップS6、ステップS7、ステップS11へ進む。CNG信号が到来する前にフックオフされた場合には、ステップS11へ進む。
【0089】
ステップS11
制御部12(図12)は、第一のCMLリレー61(図12)をオフ(a−c)状態に、第二のCMLリレー62(図12)をオン(a−c)状態に、切替部81(図12)をオン(a−c)状態に、切り替えて待機状態へ移行する。同時にI/Oポート9(図12)を介してフォトカプラ6(図12)にDP信号をオフ状態にして直流ループの形成を解く。
【0090】
〈具体例7の効果〉
以上説明したように、切替部81の端子配置を変更することによって切替部81をゲイン設定部68と実質的に一体として制御することができ、I/Oポートの使用数量を減少させることが可能になる。
【図面の簡単な説明】
【図1】具体例1の構成のブロック図である。
【図2】具体例1の動作説明図である。
【図3】具体例2の構成のブロック図である。
【図4】具体例2の動作説明図である。
【図5】具体例3の構成のブロック図である。
【図6】具体例3の動作説明図である。
【図7】具体例4の構成のブロック図である。
【図8】具体例5の構成のブロック図である。
【図9】具体例5の動作説明図である。
【図10】具体例6の構成のブロック図である。
【図11】信号遅延回路の回路図である。
【図12】具体例7の構成のブロック図である。
【図13】具体例7の動作説明図である。
【符号の説明】
1(1),1(2) CMLリレー
2 RI信号検出部
3 整流部
4 回路保護部
5 切替部
6 フォトカプラ
7 トランジスタ
8 トランス
9 I/Oポート
10 モデム
11 メモリ
12 制御部
20 回線接続回路
21 交換機
22 電話機
Claims (8)
- 回線接続回路が、回線を介して交換機から着信信号(RI信号)を受け入れた時、RI検出信号を出力するRI信号検出部と、
前記回線と前記回線接続回路内のデータ伝送経路とを、接続、切断する第一の切替部と、
前記データ伝送経路に、整流部を介して接続され所定の信号を受け入れたときオンして直流ループを形成する直流ループ形成部と、
前記回線から到来するサージ電圧が、前記整流部を介して直流ループ形成部へ進入するのを防ぐための回路保護部と、
前記整流部と前記回路保護部との間に設けられ、接続、切断する第二の切替部と、
前記回線接続回路を制御する制御部とを備え、
前記制御部は、前記RI検出信号を受け入れたとき、前記第一の切替部を制御して前記回線と前記データ伝送経路とを接続するとともに、前記第二の切替部を制御して前記整流部と前記回路保護部とを切断し、通信のための所定の準備ができた後に、前記第二の切替部を制御して前記整流部と前記回路保護部とを接続するとともに、直流ループ形成部をオンさせることを特徴とする回線制御装置。 - 請求項1に記載の回線制御装置において、
前記第二の切替部は、
オフ状態のとき前記直流ループ形成部と前記回路保護部とを切断し、オン状態のとき前記回路保護部と前記直流ループ形成部とを接続し、
前記制御部は、
前記RI検出信号を受け入れたとき、前記第一の切替部を制御して前記回線と前記データ伝送経路とを接続するとともに、前記第二の切替部を制御してオフ状態にし、通信のための所定の準備ができた後に、前記第二の切替部を制御してオン状態に維持することを特徴とする回線制御装置。 - 請求項1に記載の回線制御装置において、
前記第二の切替部は、
前記整流部と前記回路保護部との間に前記直流ループ形成部の一部として配置され、
前記制御部は、
前記RI検出信号を受け入れたとき、前記第一の切替部を制御して前記回線と前記データ伝送経路とを接続するとともに、前記第二の切替部を制御して前記直流ループ形成部の構成を解き、通信のための所定の準備ができた後に、前記第二の切替部を制御して前記直流ループ形成部を構成することを特徴とする回線制御装置。 - 請求項1に記載の回線制御装置において、
前記RI信号検出部から前記RI検出信号を受け入れて、所定の時間幅に伸長した出力信号を前記第二の切替部へ出力するパルス伸長部を備え、
前記制御部は、前記RI検出信号を受け入れた時、前記第一の切替部を制御して前記回線と前記データ伝送経路とを接続し、前記パルス伸長部は、前記RI信号検出部から前記RI検出信号を受け入れて所定の時間幅に伸長した出力信号を前記第二の切替部へ出力し、前記RI信号検出部が前記RI検出信号を出力している間は前記直流ループ形成部と前記回路保護部とを継続して切断させることを特徴とする回線制御装置。 - 請求項1に記載の回線制御装置において、
前記回路保護部に代えて、それぞれ異なる所定のサージ電圧レベルに設定されている複数個の回路保護部と、
前記第二の切替部に代えて、前記複数個の回路保護部の内から何れか一個の回路保護部を選択して前記直流ループ形成部に接続させる選択部とを備え、
前記制御部は、前記RI検出信号の受入待機状態で、前記選択部を制御して前記直流ループ形成部と、前記複数の回路保護部の内から選択された所定の低いサージ電圧に設定されている第一の回路保護部との接続状態を維持し、前記RI検出信号を受け入れた時、前記第一の切替部を制御して前記回線と前記データ伝送経路とを接続し、更に、前記選択部を制御して前記直流ループ形成部と、前記複数の回路保護部の内から選択された所定の高いサージ電圧に設定された第二の回路保護部とを接続させた後、予め定められている回線制御手順に従って回線接続動作を進行させることを特徴とする回線制御装置。 - 請求項5に記載の回線制御装置において、
前記回線を介して前記交換機から前記着信信号を受け入れた時、前記着信信号の電圧レベルを検出してその最大値を保持するピークホールド部と、
前記ピークホールド部から前記最大値を受け入れて、予め想定される低電圧から高電圧に至る複数の前記サージ電圧の進入を阻止する阻止電圧レベルにランク分けするレベル変換部と、
前記レベル変換部がランク分けして適合させた前記阻止電圧レベルのランクを受け入れて所定ビット数のディジタルデータに変換するA/D変換部とを備え、
前記制御部は、前記RI検出信号の受入待機状態で、前記選択部を制御して前記直流ループ形成部と、前記複数の回路保護部の内から選択された所定の低いサージ電圧に設定されている第一の回路保護部との接続状態を維持し、前記RI検出信号を受け入れた時、前記第一の切替部を制御して前記回線と前記データ伝送経路とを接続し、更に、前記A/D変換部から所定ビット数のディジタルデータを受け入れて、前記複数個の回路保護部の中から前記阻止電圧レベルのランクに適合する前記回路保護部を選択し、前記選択部を制御して前記阻止電圧レベルのランクに適合する前記回路保護部を前記直流ループ形成部に接続させた後、予め定められている回線制御手順に従って回線接続動作を進行させることを特徴とする回線制御装置。 - 請求項1に記載の回線制御装置において、
前記制御部から制御信号を受け入れて所定の遅延時間遅延したパルスを出力する信号遅延部を備え、
前記制御部は、
自己が出力する前記第二の切替部を制御する制御信号の一部を分岐して、前記信号遅延部を介して前記直流ループ形成部へ送り、前記第二の切替部と前記直流ループ形成部とを一つの制御信号で制御することを特徴とする回線制御装置。 - 請求項1に記載の回線制御装置において、
前記制御部から制御信号を受け入れて前記データ伝送経路の2次側出力のゲイン調整を行うゲイン設定部を備え、
前記制御部は、
自己が出力する前記直流ループ形成部を制御する制御信号の一部を分岐して、前記ゲイン設定部へ送り、前記直流ループ形成部と、前記ゲイン設定部を一つの制御信号で制御することを特徴とする回線制御装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000123577A JP3766256B2 (ja) | 2000-02-25 | 2000-04-25 | 回線制御装置 |
EP01103379A EP1137254B1 (en) | 2000-02-25 | 2001-02-13 | Facsimile device |
DE60133852T DE60133852D1 (de) | 2000-02-25 | 2001-02-13 | Faksimilegerät |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000048642 | 2000-02-25 | ||
JP2000-48642 | 2000-02-25 | ||
JP2000123577A JP3766256B2 (ja) | 2000-02-25 | 2000-04-25 | 回線制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001313732A JP2001313732A (ja) | 2001-11-09 |
JP3766256B2 true JP3766256B2 (ja) | 2006-04-12 |
Family
ID=26586064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000123577A Expired - Fee Related JP3766256B2 (ja) | 2000-02-25 | 2000-04-25 | 回線制御装置 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP1137254B1 (ja) |
JP (1) | JP3766256B2 (ja) |
DE (1) | DE60133852D1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013153308A (ja) * | 2012-01-25 | 2013-08-08 | Ricoh Co Ltd | 通信装置およびファクシミリ装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4991712A (ja) * | 1972-12-31 | 1974-09-02 | ||
NL8701238A (nl) * | 1987-05-22 | 1988-12-16 | Smit Transformatoren Bv | Frequentieafhankelijke overspanningsbeveiliging voor hoogspanningsinrichtingen. |
JPH02182069A (ja) * | 1989-01-09 | 1990-07-16 | Tamura Electric Works Ltd | 留守番フアクシミリ装置 |
NZ237923A (en) * | 1990-04-26 | 1993-11-25 | Australian Telecomm | Telecommunication line protector with varistor and gas discharge tube |
KR970003418B1 (ko) * | 1993-12-31 | 1997-03-18 | 대우통신 주식회사 | 수신모드 원격조정을 위한 팩시밀리 인터페이스 장치 |
JP3207746B2 (ja) * | 1996-03-25 | 2001-09-10 | シャープ株式会社 | ファクシミリ装置 |
CN1211866A (zh) * | 1997-09-12 | 1999-03-24 | 张作庆 | 智能传真电话管理器 |
-
2000
- 2000-04-25 JP JP2000123577A patent/JP3766256B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-13 EP EP01103379A patent/EP1137254B1/en not_active Expired - Lifetime
- 2001-02-13 DE DE60133852T patent/DE60133852D1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1137254A2 (en) | 2001-09-26 |
EP1137254A3 (en) | 2004-04-07 |
DE60133852D1 (de) | 2008-06-19 |
EP1137254B1 (en) | 2008-05-07 |
JP2001313732A (ja) | 2001-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0417788B1 (en) | Communication terminal having means for controlling power transfer | |
JPH1169392A (ja) | 交換機加入者線路を利用した局給電方式 | |
JPS6118379B2 (ja) | ||
JP3766256B2 (ja) | 回線制御装置 | |
JP5582925B2 (ja) | ファクシミリ通信装置及びファクシミリ通信装置の制御方法 | |
US20050141675A1 (en) | Emergency calling via a cable modem | |
JP2004112490A (ja) | 通信装置 | |
KR101759040B1 (ko) | 역으로 전력을 공급받는 송신 디바이스 | |
JP2005323017A (ja) | Ip電話機給電方式変換アダプタ及びip電話機 | |
JPH11127235A (ja) | 回線端末装置 | |
JP2680587B2 (ja) | 通信装置 | |
JP3731302B2 (ja) | モデム装置 | |
JP4237018B2 (ja) | グランドスタート方式およびループスタート方式兼用局線トランク回路、局線トランク回路の制御方法、および局線トランク回路の制御用プログラム | |
JP3731425B2 (ja) | 回線選択装置 | |
JPH0256165A (ja) | 端末中継装置 | |
JPH0461542A (ja) | 端末網制御装置 | |
JP2022149237A (ja) | 通信端末装置 | |
JP2005094476A (ja) | 通信装置 | |
JP2001237995A (ja) | 充電方式 | |
JP2891891B2 (ja) | 電話機インタフェース装置 | |
JP2000059542A (ja) | 網終端装置 | |
JP2001186268A (ja) | 電話回線用通信装置 | |
JP2004064601A (ja) | 通信装置 | |
JP2000278457A (ja) | 給電アダプタ | |
JPS63193751A (ja) | 網接続制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060126 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130203 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140203 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |