JP3764589B2 - 表面実装型の半導体装置、及び、該半導体装置を実装した基板 - Google Patents
表面実装型の半導体装置、及び、該半導体装置を実装した基板 Download PDFInfo
- Publication number
- JP3764589B2 JP3764589B2 JP19709298A JP19709298A JP3764589B2 JP 3764589 B2 JP3764589 B2 JP 3764589B2 JP 19709298 A JP19709298 A JP 19709298A JP 19709298 A JP19709298 A JP 19709298A JP 3764589 B2 JP3764589 B2 JP 3764589B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- signal
- signal terminal
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波回路に用いる表面実装型の半導体装置、及び、該半導体装置を実装する基板に関する。
【０００２】
【従来の技術】
図５は、高周波回路に用いる従来の表面実装型の半導体装置１００と、該半導体装置１００を実装する基板２００を示す図である。
半導体装置１００の絶縁体１０１上には、ＩＣチップ１０２がダイボンディングされている。ＩＣチップ１０２上の電極パッド１０３及び１０４は、絶縁体１０１上に設ける配線パターン１０５及び１０６にワイヤボンディングされている。上記配線パターン１０５及び１０６は、内部に導体の埋め込まれたスルーホール１０７及び１０８を介して絶縁基板１０１下面に設ける信号端子１０９及び１１０に接続されている。該信号端子１０９及び１１０の下面には、接続用のＡｕＳｎ半田が塗布されている。
【０００３】
上記半導体装置１００の基板２００への電気的な接続は、一括リフロ−処理により行う。具体的には、基板２００上に信号端子１０９と信号線２０１、及び、信号端子１１０と信号線２０２とが重なるように半導体装置１００を載置した後、該基板２００を高温の炉内に挿入して信号端子１０９及び１１０の下面に塗布されているＡｕＳｎ半田を熔かして半田付けを行う。
【０００４】
【発明が解決しようとする課題】
従来の半導体装置１００は、一括リフロー処理により基板２００に半田付けされる前は基板２００上に載置しているだけであるため、振動等により位置がずれることがある。信号端子１０９と信号線２０１、及び、信号端子１１０と信号線２０２は、それぞれ同一線上に並ぶ位置関係にあるため、図６に示すように、半導体装置１００の位置が矢印δの方向にずれると接続部の面積が大きく変化して接続部のインピーダンスの値が予定値から外れる。例えば１０ＧＨｚ以上の高周波信号を使用する場合、接続部のインピーダンスが予定値から外れると、半導体装置１００より規格通りの特性を得ることができない。
【０００５】
また、半導体装置１００の信号端子１０９及び１１０を基板２００の信号線２０１及び２０２に正確に半田付けできたとしても、接続部のインピーダンスが最適値になるとは限らない。しかし、上述するように従来の半導体装置１００及び基板２００の組み合わせでは基板２００上の位置を正確に制御できないため、半導体装置１００の位置を微調整して接続部のインピーダンスを修正することはできない。
【０００６】
以上の理由により、従来の表面実装型の半導体装置１００及び基板２００の組み合わせでは、半導体装置１００の基板２００上へ載置する位置を正確に制御して、接続部のインピーダンスを所望する値に設定することは困難であった。
【０００７】
本発明は、従来の表面実装型の半導体装置、及び、該半導体装置を実装する基板の持つ上記課題を解決し、接続部のインピーダンスを正確に制御可能な高周波回路用の表面実装型の半導体装置、及び、該半導体装置を実装した基板を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１記載の半導体装置は、半導体装置本体を収容，固定するための孔や凹部を設けていない平らな基板上の信号線に対してリフロー処理により半田付けする信号端子を、持っている高周波回路用の表面実装型の半導体装置において、リフロー処理前の基板上の信号線の上に載置した信号端子の位置が、リフロー処理によりずれないように、半導体装置を基板上に固定するための固定手段を備えており、該固定手段は、半導体装置を覆う蓋であり、半導体装置を基板側に押さえつけるために、蓋の端部を基板に取り付ける取付手段を有しており、該取付手段は、復元力により半導体装置を基板側に押さえつけることができ、かつ、リフロー処理に対する耐性を持つ弾性体を用いるものである、ことを特徴とする。
【０００９】
請求項２記載の半導体装置は、請求項１記載の半導体装置において、基板上の信号線と交差するライン状の信号端子を備えていることを特徴とする。
【００１０】
請求項３記載の基板は、請求項１又は請求項２の何れかに記載の半導体装置を、固定手段を用いて固定したことを特徴とする。
【００１１】
請求項４記載の基板は、請求項３記載の基板において、基板上の信号線に、信号端子の載置位置により、接続部のインピーダンスを調節できるインピーダンス調整手段を備えていることを特徴とする。
【００１５】
【発明の実施の形態】
（１）実施の形態１
実施の形態１にかかる高周波回路用の表面実装型の半導体装置１は、以下に説明する図１に示すように、基板５０上の信号線５１及び５２と交わる方向に伸びるライン状の信号端子１２及び１３を備える。当該構成を採用することで、半導体装置１の位置ずれによる接続部のインピーダンスの変動を低減する。
【００１６】
また、上記半導体装置１を実装する基板５０には、信号線５１及び５２の近傍であって、信号端子１２及び１３が接触可能な位置にコンデンサとして機能する１以上のアイランドからなるアイランド群５３及び５４を備える。半導体装置１の信号端子１２及び１３を、基板５０上の信号線５１及び５２と上記アイランド群５３及び５４の一部又は全部に、それぞれ重なるように載置することで、接続部のインピーダンスを調節することができる。
【００１７】
図１の（ａ）は実施の形態１にかかる半導体装置１、及び、当該半導体装置１を実装する基板５０の斜視図であり、（ｂ）は（ａ）に示す半導体装置１のａ―ａ’断面図であり、（ｃ）は（ａ）に示す半導体装置１のｂ―ｂ’断面図である。半導体装置１において、絶縁体２上には、ＩＣチップ３がダイボンディングされている。ＩＣチップ３としては、トランジスタチップやＭＭＩＣ等があげられる。絶縁体２の上、ＩＣチップ３の両端には、所定の厚みを持った絶縁板６及び７が積層されている。電極パッド４は、配線パターン８にＡｕワイヤによりボンディングされている。電極パッド５は、配線パターン９にＡｕワイヤによりボンディングされている。
【００１８】
配線パターン８の上記ワイヤボンディングされている側とは反対側の端部の下には、内部に導体が埋め込まれ、絶縁体２の裏面に設ける信号端子１２と上記配線パターン８とを電気的に接続するスルーホール１０が設けられている。
また、配線パターン９の上記ワイヤボンディングされている側とは反対側の端部の下には、内部に導体が埋め込まれ、絶縁体２の裏面に設ける信号端子１３と上記配線パターン９とを電気的に接続するスルーホール１１が設けられている。
【００１９】
なお、上記内部に導体の埋め込まれたスルーホール１０及び１１のかわりに電磁接合を利用して、配線パターン８と信号端子１２、及び、配線パターン９と信号端子１３とを接続する構成を採用しても良い。
【００２０】
図１の（ａ）に示すように、信号端子１２及び１３は、半導体装置１の図面前方に突き出たライン状の形状を有する。当該形状の信号端子１２及び１３を採用することで、半導体装置１の基板５０への実装時、信号端子１２と信号線５１、及び、信号端子１３と信号線５２は交差した状態で接続される。このように、信号端子１２と信号線５１、及び、信号端子１３と信号線５２を交差させることで、信号端子と信号線が同一線上に並ぶ位置関係にある場合に比べ、半導体装置１の位置のずれに対する重なり部分の面積の変化を少なめに抑えることができ、接続部のインピーダンスの変動を少なくすることができる。
【００２１】
なお、半導体装置１は、通常、自動配設装置により基板５０上の所定の位置に載置される。このため、特に必要とする場合を除き、信号端子１２と信号線５１、及び、信号端子１３と信号線５２の接続部は、目視確認できる必要はない。従って、信号端子１２及び１３は、スルーホール１０及び１１との接点から信号線５１及び５２と交差する方向に延びるライン状の形状であれば、図１の（ｃ）に示すように、半導体装置１の本体よりも外側に延びていなくともよい。
【００２２】
また、基板５０は、信号線５１及び５２の近傍であって、信号端子１２及び１３が接触可能な位置にコンデンサとして機能する１以上のアイランドからなるアイランド群５３及び５４を備える。アイランド群５３及び５４を構成する各アイランドは、容量Ｃのコンデンサとして機能する。このため、半導体装置１の基板５０上への載置位置を矢印αの方向にずらして、信号端子１２及び１３が、信号線５１及び５２の他、アイランド群５３及び５４の一部又は全部と重なるように設定することで、接続部のインピーダンスの値を調整することができる。
【００２３】
（２）実施の形態１の半導体装置の改良例１
上記高周波回路用の表面実装型の半導体装置１は、基板５０上に設ける信号線５１及び５２に交差するライン状の信号端子１２及び１３を備えることで、半導体装置１の位置ずれに対する接続部のインピーダンスの変動を低減することができる。
しかし、一括リフロー処理により基板５０に半田付けする前の状態において、半導体装置１は基板５０上に載置されただけの状態であるため、位置ずれ自体を有効に防止することはできない。
【００２４】
実施の形態１の半導体装置の改良例１は、次の図２に示すように、半導体装置１を覆う蓋であって、基板５０に接する端部１７及び１８を有し、上記端部１７及び１８に接着剤が塗布されている蓋１６を備える。上記端部１７及び１８を基板５０の所定の位置に接着することで、半導体装置１の信号端子１２及び１３と基板５０の信号線５１及び５２が接する状態で、当該半導体装置１を基板５０に物理的に固定することができる。
【００２５】
図２の（ａ）は、実施の形態１の半導体装置の改良例１、及び、基板５０を示す斜視図であり、（ｂ）は、（ａ）に示した半導体装置１の改良例１のｃ―ｃ’断面図である。蓋１６は、コ字状の断面を有し、絶縁板６及び７上に設けるスペーサ１４及び１５によりＩＣチップ３から所定の間隔を確保した状態で半導体装置１に被さる。蓋１６の基板５０と接する個所は、プラスティック樹脂接着剤で固定する。
【００２６】
なお、蓋１６の形状は、図２に示すようにコ字状の断面を有するものに限られず、キャップ状の半導体装置１全体を覆うものでも良い。また、半導体装置１の信号端子１２及び１３と基板５０の信号線５１及び５２が接する状態で当該半導体装置１を基板５０に物理的に固定できるものであれば、蓋１６のかわりに他の形状の部材を用いても良い。
【００２７】
上記構成を採用することで、自動配設装置により半導体装置１が基板５０の所定の位置に載置された後、一括リフロー処理により半田付けが行われる前に、半導体装置１の位置がずれることを有効に防止することができる。また、蓋１６を設けることにより、半導体装置１の接続強度を向上することができる。
【００２８】
また、図２に示すように、基板５０に蓋１６の図中の左右方向のずれを除去するガイド１９及び２０を追加することで、半導体装置１の両矢印β方向のずれを完全に除去することができる。
【００２９】
更に、ガイド１９及び２０に沿って半導体装置１の位置をスライドさせることで、半導体装置１の両矢印γ方向の位置を正確に制御することが可能となる。これにより、信号端子１２及び１３を信号線５１及び５２にのみ重ねた場合、信号端子１２及び１３を信号線５１及び５２とアイランド群５３及び５４の内の１つのアイランドに重ねた場合、信号端子１２及び１３を信号線５１及び５２とアイランド群５３及び５４の内の２つのアイランドに重ねた場合、信号端子１２及び１３を信号線５１及び５２とアイランド群５３及び５４の内の３つのアイランドに重ねた場合、及び、信号端子１２及び１３を信号線５１及び５２とアイランド群５３及び５４の４つ全てのアイランドに重ねた場合の半導体装置１の特性を調べ、実装後の半導体装置１が最も良い特性を示す位置を特定することができる。
【００３０】
（３）実施の形態１の半導体装置の改良例２
上述するように、実施の形態１の半導体装置の改良例１によれば、自動配設装置により半導体装置１を基板５０上の所定の位置に載置した後、一括リフロー処理により半田付けが行われる前に、半導体装置１の位置がずれることを有効に防止することができる。しかし、一旦、蓋１６を基板５０に接着した後は、その位置調節を行うことができない。
【００３１】
実施の形態１の半導体装置の改良例２では、図３に示すように、一端が半導体装置１に接続され、他端の基板と接する箇所に接着剤が塗布されているばねであって、上記他端を基板に接続した場合に弛みのない状態となる長さを有するばね２２及び２３を備える。即ち、半導体装置１の改良例２では、蓋２１の備えるばね２２及び２３の復元力を利用して半導体装置１を基板５０側に押さえつける。
【００３２】
なお、蓋２１は、金属製のばね２２及び２３を採用するが、復元力により半導体装置１を基板５０側に押さえつけることができ、かつ、半導体装置１を基板５０上に載置した後に行う一括リフロー処理等に影響しないものであれば、金属以外のばね、又は、ばね以外の弾性体を採用しても良い。
【００３３】
実施の形態１の半導体装置の改良例２では、上記実施の形態１の半導体装置の改良例１と同様に、自動配設装置により半導体装置１を基板５０上の所定の位置に載置した後、一括リフロー処理により半田付けが行われる前における半導体装置１の位置ずれを有効に防止できるだけでなく、ばね２２及び２３を基板５０に接着した後であっても、半導体装置１の位置を微調整することができる。
【００３４】
（４）実施の形態２
実施の形態２にかかる高周波回路用の表面実装型の半導体装置６０は、以下に説明する図４に示すように、信号端子７１及び７２を上に向けた状態で基板８０に設ける凹部８３に収納され、固定される。半導体装置６０の信号端子７１及び７２は、基板８０の信号線８１及び８２にワイヤボンディングにより接続される。
このように、一括リフロー処理による半田付けのかわりにワイヤボンディングにより信号端子及び信号線を接続することで、半導体装置６０の位置のずれによる接続部のインピーダンスの変動を完全に除去することができる。
また、信号端子及び信号線間をボンディングするＡｕワイヤ７６及び７７の数を変えることで、接続部のインピーダンスの値を調整することができる。
【００３５】
図４の（ａ）は、実施の形態２にかかる半導体装置６０、及び、該半導体装置６０を実装する基板８０を上から見た図である、（ｂ）は、（ａ）に示す図のｄ−ｄ’断面図である。半導体装置６０を構成する絶縁体６１の下面中央には、ＩＣチップ６２がダイボンディングされている。ＩＣチップ６２としては、トランジスタチップやＭＭＩＣ等があげられる。絶縁体６１の上であって、ＩＣチップ６２の両端には、所定の厚みを持った絶縁板６５及び６６が積層されている。電極パッド６３は配線パターン６７にワイヤボンディングされ、電極パッド６４は配線パターン６８にワイヤボンディングされる。
【００３６】
配線パターン６７の上記ワイヤボンディングされている側とは反対側の端部と信号端子７１との間には、内部に導体が埋め込まれ、上記配線パターン６７と信号端子７１を電気的に接続するスルーホール６９が設けられている。配線パターン６８の上記ワイヤボンディングされている側とは反対側の端部と信号端子７２との間には、内部に導体が埋め込まれ、上記配線パターン６８と信号端子７２を電気的に接続するスルーホール７０が設けられている。
なお、上記内部に導体の埋め込まれたスルーホール６９及び７０のかわりに電磁接合を用いて配線パターン６７と信号端子７１、並びに、配線パターン６８と信号端子７２とを接続する構成を採用しても良い。
【００３７】
半導体装置６０は、スペーサ７３及び７４によりＩＣチップ６２から所定の間隔を確保した位置に蓋７５を備える。半導体装置６０は、蓋７５を下にした状態で、基板８０に設ける凹部８３の底面に固定される。当該半導体装置６０を固定する方法としては、プラスティック樹脂接着剤を用いても良いし、ねじなどを用いて固定する方法を用いても良い。
【００３８】
半導体装置６０の信号端子７１は、基板８０上に設ける信号線８１とＡｕワイヤ７６によりボンディングされる。半導体装置６０の信号端子７２は、基板８０上に設ける信号線８２とＡｕワイヤ７７によりボンディングされる。一括リフロー処理による半田付けのかわりに、ワイヤボンディングにより電気的な接続を行うことで、半導体装置６０の位置のずれによる接続部のインピーダンスのずれを除去することができる。
また、信号端子７１及び７２と信号線８１及び８２をボンディングするのに用いるＡｕワイヤ７６及び７７の本数（図４の（ａ）では、それぞれ３本）を調整することで、接続部のインピーダンスを微調整することができる。
【００３９】
【発明の効果】
請求項１記載の半導体装置は、固定手段を備えたことにより、リフロー処理実行時、半田が熱で溶けた時に、半導体装置の信号端子の位置がずれ、接続部のインピーダンスが予定値からずれることを防ぐことができるだけでなく、リフロー処理前の段階で、半導体装置の位置を調整することができる。
【００４０】
請求項２記載の半導体装置は、信号端子が基板上の信号線に交差するようになっているため、リフロー処理時に信号端子の位置がずれた場合でも、信号端子と信号線とが重なる部分の面積の変化を少なめに抑えることができ、接続部分のインピーダンスの変動を少なくすることができる。
【００４１】
請求項３記載の基板は、上記何れかの半導体装置を固定手段を用いて固定したことにより、リフロー処理実行時、半田が熱で溶けた時に、半導体装置の信号端子の位置がずれ、接続部のインピーダンスが予定値からずれることを防ぐことができるだけでなく、リフロー処理前の段階で、半導体装置の位置を調整することができる。
【００４２】
請求項４記載の基板は、インピーダンス調整手段を用いることにより、リフロー処理前の段階で、半導体装置の位置を調整し、接続部のインピーダンスを正確に制御することができる。
【図面の簡単な説明】
【図１】 実施の形態１にかかる高周波回路用の表面実装型の半導体装置、該半導体装置を実装する基板を示す図である。
【図２】 実施の形態１の改良例１にかかる高周波回路用の表面実装型の半導体装置、該半導体装置を実装する基板を示す図である。
【図３】 実施の形態１の改良例２にかかる高周波回路用の表面実装型の半導体装置の断面図である。
【図４】 実施の形態２にかかる高周波回路用の表面実装型の半導体装置、該半導体装置を実装する基板を示す図である。
【図５】 従来の表面実装型の半導体装置、該半導体装置を実装する基板を示す図である。
【図６】 従来の表面実装型の半導体装置の基板上の位置がずれた場合を示す図である。
【符号の説明】
１，６０ 半導体装置、２，６１ 絶縁体、３，６２ ＩＣチップ、４，５，６３，６４ 電極パッド、６，７，６５，６６ 絶縁板、８，９，６７，６８ 配線パターン、１０，１１，６９，７０ スルーホール、１２，１３，７１，７２ 信号端子、１６，２１，７５ 蓋、１７，１８ 端部、２０，５０，８０ 基板、５１，５２，８１，８２ 信号線、５３，５４ アイランド、８３ 凹部、７６，７７ Ａｕワイヤ
【発明の属する技術分野】
本発明は、高周波回路に用いる表面実装型の半導体装置、及び、該半導体装置を実装する基板に関する。
【０００２】
【従来の技術】
図５は、高周波回路に用いる従来の表面実装型の半導体装置１００と、該半導体装置１００を実装する基板２００を示す図である。
半導体装置１００の絶縁体１０１上には、ＩＣチップ１０２がダイボンディングされている。ＩＣチップ１０２上の電極パッド１０３及び１０４は、絶縁体１０１上に設ける配線パターン１０５及び１０６にワイヤボンディングされている。上記配線パターン１０５及び１０６は、内部に導体の埋め込まれたスルーホール１０７及び１０８を介して絶縁基板１０１下面に設ける信号端子１０９及び１１０に接続されている。該信号端子１０９及び１１０の下面には、接続用のＡｕＳｎ半田が塗布されている。
【０００３】
上記半導体装置１００の基板２００への電気的な接続は、一括リフロ−処理により行う。具体的には、基板２００上に信号端子１０９と信号線２０１、及び、信号端子１１０と信号線２０２とが重なるように半導体装置１００を載置した後、該基板２００を高温の炉内に挿入して信号端子１０９及び１１０の下面に塗布されているＡｕＳｎ半田を熔かして半田付けを行う。
【０００４】
【発明が解決しようとする課題】
従来の半導体装置１００は、一括リフロー処理により基板２００に半田付けされる前は基板２００上に載置しているだけであるため、振動等により位置がずれることがある。信号端子１０９と信号線２０１、及び、信号端子１１０と信号線２０２は、それぞれ同一線上に並ぶ位置関係にあるため、図６に示すように、半導体装置１００の位置が矢印δの方向にずれると接続部の面積が大きく変化して接続部のインピーダンスの値が予定値から外れる。例えば１０ＧＨｚ以上の高周波信号を使用する場合、接続部のインピーダンスが予定値から外れると、半導体装置１００より規格通りの特性を得ることができない。
【０００５】
また、半導体装置１００の信号端子１０９及び１１０を基板２００の信号線２０１及び２０２に正確に半田付けできたとしても、接続部のインピーダンスが最適値になるとは限らない。しかし、上述するように従来の半導体装置１００及び基板２００の組み合わせでは基板２００上の位置を正確に制御できないため、半導体装置１００の位置を微調整して接続部のインピーダンスを修正することはできない。
【０００６】
以上の理由により、従来の表面実装型の半導体装置１００及び基板２００の組み合わせでは、半導体装置１００の基板２００上へ載置する位置を正確に制御して、接続部のインピーダンスを所望する値に設定することは困難であった。
【０００７】
本発明は、従来の表面実装型の半導体装置、及び、該半導体装置を実装する基板の持つ上記課題を解決し、接続部のインピーダンスを正確に制御可能な高周波回路用の表面実装型の半導体装置、及び、該半導体装置を実装した基板を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１記載の半導体装置は、半導体装置本体を収容，固定するための孔や凹部を設けていない平らな基板上の信号線に対してリフロー処理により半田付けする信号端子を、持っている高周波回路用の表面実装型の半導体装置において、リフロー処理前の基板上の信号線の上に載置した信号端子の位置が、リフロー処理によりずれないように、半導体装置を基板上に固定するための固定手段を備えており、該固定手段は、半導体装置を覆う蓋であり、半導体装置を基板側に押さえつけるために、蓋の端部を基板に取り付ける取付手段を有しており、該取付手段は、復元力により半導体装置を基板側に押さえつけることができ、かつ、リフロー処理に対する耐性を持つ弾性体を用いるものである、ことを特徴とする。
【０００９】
請求項２記載の半導体装置は、請求項１記載の半導体装置において、基板上の信号線と交差するライン状の信号端子を備えていることを特徴とする。
【００１０】
請求項３記載の基板は、請求項１又は請求項２の何れかに記載の半導体装置を、固定手段を用いて固定したことを特徴とする。
【００１１】
請求項４記載の基板は、請求項３記載の基板において、基板上の信号線に、信号端子の載置位置により、接続部のインピーダンスを調節できるインピーダンス調整手段を備えていることを特徴とする。
【００１５】
【発明の実施の形態】
（１）実施の形態１
実施の形態１にかかる高周波回路用の表面実装型の半導体装置１は、以下に説明する図１に示すように、基板５０上の信号線５１及び５２と交わる方向に伸びるライン状の信号端子１２及び１３を備える。当該構成を採用することで、半導体装置１の位置ずれによる接続部のインピーダンスの変動を低減する。
【００１６】
また、上記半導体装置１を実装する基板５０には、信号線５１及び５２の近傍であって、信号端子１２及び１３が接触可能な位置にコンデンサとして機能する１以上のアイランドからなるアイランド群５３及び５４を備える。半導体装置１の信号端子１２及び１３を、基板５０上の信号線５１及び５２と上記アイランド群５３及び５４の一部又は全部に、それぞれ重なるように載置することで、接続部のインピーダンスを調節することができる。
【００１７】
図１の（ａ）は実施の形態１にかかる半導体装置１、及び、当該半導体装置１を実装する基板５０の斜視図であり、（ｂ）は（ａ）に示す半導体装置１のａ―ａ’断面図であり、（ｃ）は（ａ）に示す半導体装置１のｂ―ｂ’断面図である。半導体装置１において、絶縁体２上には、ＩＣチップ３がダイボンディングされている。ＩＣチップ３としては、トランジスタチップやＭＭＩＣ等があげられる。絶縁体２の上、ＩＣチップ３の両端には、所定の厚みを持った絶縁板６及び７が積層されている。電極パッド４は、配線パターン８にＡｕワイヤによりボンディングされている。電極パッド５は、配線パターン９にＡｕワイヤによりボンディングされている。
【００１８】
配線パターン８の上記ワイヤボンディングされている側とは反対側の端部の下には、内部に導体が埋め込まれ、絶縁体２の裏面に設ける信号端子１２と上記配線パターン８とを電気的に接続するスルーホール１０が設けられている。
また、配線パターン９の上記ワイヤボンディングされている側とは反対側の端部の下には、内部に導体が埋め込まれ、絶縁体２の裏面に設ける信号端子１３と上記配線パターン９とを電気的に接続するスルーホール１１が設けられている。
【００１９】
なお、上記内部に導体の埋め込まれたスルーホール１０及び１１のかわりに電磁接合を利用して、配線パターン８と信号端子１２、及び、配線パターン９と信号端子１３とを接続する構成を採用しても良い。
【００２０】
図１の（ａ）に示すように、信号端子１２及び１３は、半導体装置１の図面前方に突き出たライン状の形状を有する。当該形状の信号端子１２及び１３を採用することで、半導体装置１の基板５０への実装時、信号端子１２と信号線５１、及び、信号端子１３と信号線５２は交差した状態で接続される。このように、信号端子１２と信号線５１、及び、信号端子１３と信号線５２を交差させることで、信号端子と信号線が同一線上に並ぶ位置関係にある場合に比べ、半導体装置１の位置のずれに対する重なり部分の面積の変化を少なめに抑えることができ、接続部のインピーダンスの変動を少なくすることができる。
【００２１】
なお、半導体装置１は、通常、自動配設装置により基板５０上の所定の位置に載置される。このため、特に必要とする場合を除き、信号端子１２と信号線５１、及び、信号端子１３と信号線５２の接続部は、目視確認できる必要はない。従って、信号端子１２及び１３は、スルーホール１０及び１１との接点から信号線５１及び５２と交差する方向に延びるライン状の形状であれば、図１の（ｃ）に示すように、半導体装置１の本体よりも外側に延びていなくともよい。
【００２２】
また、基板５０は、信号線５１及び５２の近傍であって、信号端子１２及び１３が接触可能な位置にコンデンサとして機能する１以上のアイランドからなるアイランド群５３及び５４を備える。アイランド群５３及び５４を構成する各アイランドは、容量Ｃのコンデンサとして機能する。このため、半導体装置１の基板５０上への載置位置を矢印αの方向にずらして、信号端子１２及び１３が、信号線５１及び５２の他、アイランド群５３及び５４の一部又は全部と重なるように設定することで、接続部のインピーダンスの値を調整することができる。
【００２３】
（２）実施の形態１の半導体装置の改良例１
上記高周波回路用の表面実装型の半導体装置１は、基板５０上に設ける信号線５１及び５２に交差するライン状の信号端子１２及び１３を備えることで、半導体装置１の位置ずれに対する接続部のインピーダンスの変動を低減することができる。
しかし、一括リフロー処理により基板５０に半田付けする前の状態において、半導体装置１は基板５０上に載置されただけの状態であるため、位置ずれ自体を有効に防止することはできない。
【００２４】
実施の形態１の半導体装置の改良例１は、次の図２に示すように、半導体装置１を覆う蓋であって、基板５０に接する端部１７及び１８を有し、上記端部１７及び１８に接着剤が塗布されている蓋１６を備える。上記端部１７及び１８を基板５０の所定の位置に接着することで、半導体装置１の信号端子１２及び１３と基板５０の信号線５１及び５２が接する状態で、当該半導体装置１を基板５０に物理的に固定することができる。
【００２５】
図２の（ａ）は、実施の形態１の半導体装置の改良例１、及び、基板５０を示す斜視図であり、（ｂ）は、（ａ）に示した半導体装置１の改良例１のｃ―ｃ’断面図である。蓋１６は、コ字状の断面を有し、絶縁板６及び７上に設けるスペーサ１４及び１５によりＩＣチップ３から所定の間隔を確保した状態で半導体装置１に被さる。蓋１６の基板５０と接する個所は、プラスティック樹脂接着剤で固定する。
【００２６】
なお、蓋１６の形状は、図２に示すようにコ字状の断面を有するものに限られず、キャップ状の半導体装置１全体を覆うものでも良い。また、半導体装置１の信号端子１２及び１３と基板５０の信号線５１及び５２が接する状態で当該半導体装置１を基板５０に物理的に固定できるものであれば、蓋１６のかわりに他の形状の部材を用いても良い。
【００２７】
上記構成を採用することで、自動配設装置により半導体装置１が基板５０の所定の位置に載置された後、一括リフロー処理により半田付けが行われる前に、半導体装置１の位置がずれることを有効に防止することができる。また、蓋１６を設けることにより、半導体装置１の接続強度を向上することができる。
【００２８】
また、図２に示すように、基板５０に蓋１６の図中の左右方向のずれを除去するガイド１９及び２０を追加することで、半導体装置１の両矢印β方向のずれを完全に除去することができる。
【００２９】
更に、ガイド１９及び２０に沿って半導体装置１の位置をスライドさせることで、半導体装置１の両矢印γ方向の位置を正確に制御することが可能となる。これにより、信号端子１２及び１３を信号線５１及び５２にのみ重ねた場合、信号端子１２及び１３を信号線５１及び５２とアイランド群５３及び５４の内の１つのアイランドに重ねた場合、信号端子１２及び１３を信号線５１及び５２とアイランド群５３及び５４の内の２つのアイランドに重ねた場合、信号端子１２及び１３を信号線５１及び５２とアイランド群５３及び５４の内の３つのアイランドに重ねた場合、及び、信号端子１２及び１３を信号線５１及び５２とアイランド群５３及び５４の４つ全てのアイランドに重ねた場合の半導体装置１の特性を調べ、実装後の半導体装置１が最も良い特性を示す位置を特定することができる。
【００３０】
（３）実施の形態１の半導体装置の改良例２
上述するように、実施の形態１の半導体装置の改良例１によれば、自動配設装置により半導体装置１を基板５０上の所定の位置に載置した後、一括リフロー処理により半田付けが行われる前に、半導体装置１の位置がずれることを有効に防止することができる。しかし、一旦、蓋１６を基板５０に接着した後は、その位置調節を行うことができない。
【００３１】
実施の形態１の半導体装置の改良例２では、図３に示すように、一端が半導体装置１に接続され、他端の基板と接する箇所に接着剤が塗布されているばねであって、上記他端を基板に接続した場合に弛みのない状態となる長さを有するばね２２及び２３を備える。即ち、半導体装置１の改良例２では、蓋２１の備えるばね２２及び２３の復元力を利用して半導体装置１を基板５０側に押さえつける。
【００３２】
なお、蓋２１は、金属製のばね２２及び２３を採用するが、復元力により半導体装置１を基板５０側に押さえつけることができ、かつ、半導体装置１を基板５０上に載置した後に行う一括リフロー処理等に影響しないものであれば、金属以外のばね、又は、ばね以外の弾性体を採用しても良い。
【００３３】
実施の形態１の半導体装置の改良例２では、上記実施の形態１の半導体装置の改良例１と同様に、自動配設装置により半導体装置１を基板５０上の所定の位置に載置した後、一括リフロー処理により半田付けが行われる前における半導体装置１の位置ずれを有効に防止できるだけでなく、ばね２２及び２３を基板５０に接着した後であっても、半導体装置１の位置を微調整することができる。
【００３４】
（４）実施の形態２
実施の形態２にかかる高周波回路用の表面実装型の半導体装置６０は、以下に説明する図４に示すように、信号端子７１及び７２を上に向けた状態で基板８０に設ける凹部８３に収納され、固定される。半導体装置６０の信号端子７１及び７２は、基板８０の信号線８１及び８２にワイヤボンディングにより接続される。
このように、一括リフロー処理による半田付けのかわりにワイヤボンディングにより信号端子及び信号線を接続することで、半導体装置６０の位置のずれによる接続部のインピーダンスの変動を完全に除去することができる。
また、信号端子及び信号線間をボンディングするＡｕワイヤ７６及び７７の数を変えることで、接続部のインピーダンスの値を調整することができる。
【００３５】
図４の（ａ）は、実施の形態２にかかる半導体装置６０、及び、該半導体装置６０を実装する基板８０を上から見た図である、（ｂ）は、（ａ）に示す図のｄ−ｄ’断面図である。半導体装置６０を構成する絶縁体６１の下面中央には、ＩＣチップ６２がダイボンディングされている。ＩＣチップ６２としては、トランジスタチップやＭＭＩＣ等があげられる。絶縁体６１の上であって、ＩＣチップ６２の両端には、所定の厚みを持った絶縁板６５及び６６が積層されている。電極パッド６３は配線パターン６７にワイヤボンディングされ、電極パッド６４は配線パターン６８にワイヤボンディングされる。
【００３６】
配線パターン６７の上記ワイヤボンディングされている側とは反対側の端部と信号端子７１との間には、内部に導体が埋め込まれ、上記配線パターン６７と信号端子７１を電気的に接続するスルーホール６９が設けられている。配線パターン６８の上記ワイヤボンディングされている側とは反対側の端部と信号端子７２との間には、内部に導体が埋め込まれ、上記配線パターン６８と信号端子７２を電気的に接続するスルーホール７０が設けられている。
なお、上記内部に導体の埋め込まれたスルーホール６９及び７０のかわりに電磁接合を用いて配線パターン６７と信号端子７１、並びに、配線パターン６８と信号端子７２とを接続する構成を採用しても良い。
【００３７】
半導体装置６０は、スペーサ７３及び７４によりＩＣチップ６２から所定の間隔を確保した位置に蓋７５を備える。半導体装置６０は、蓋７５を下にした状態で、基板８０に設ける凹部８３の底面に固定される。当該半導体装置６０を固定する方法としては、プラスティック樹脂接着剤を用いても良いし、ねじなどを用いて固定する方法を用いても良い。
【００３８】
半導体装置６０の信号端子７１は、基板８０上に設ける信号線８１とＡｕワイヤ７６によりボンディングされる。半導体装置６０の信号端子７２は、基板８０上に設ける信号線８２とＡｕワイヤ７７によりボンディングされる。一括リフロー処理による半田付けのかわりに、ワイヤボンディングにより電気的な接続を行うことで、半導体装置６０の位置のずれによる接続部のインピーダンスのずれを除去することができる。
また、信号端子７１及び７２と信号線８１及び８２をボンディングするのに用いるＡｕワイヤ７６及び７７の本数（図４の（ａ）では、それぞれ３本）を調整することで、接続部のインピーダンスを微調整することができる。
【００３９】
【発明の効果】
請求項１記載の半導体装置は、固定手段を備えたことにより、リフロー処理実行時、半田が熱で溶けた時に、半導体装置の信号端子の位置がずれ、接続部のインピーダンスが予定値からずれることを防ぐことができるだけでなく、リフロー処理前の段階で、半導体装置の位置を調整することができる。
【００４０】
請求項２記載の半導体装置は、信号端子が基板上の信号線に交差するようになっているため、リフロー処理時に信号端子の位置がずれた場合でも、信号端子と信号線とが重なる部分の面積の変化を少なめに抑えることができ、接続部分のインピーダンスの変動を少なくすることができる。
【００４１】
請求項３記載の基板は、上記何れかの半導体装置を固定手段を用いて固定したことにより、リフロー処理実行時、半田が熱で溶けた時に、半導体装置の信号端子の位置がずれ、接続部のインピーダンスが予定値からずれることを防ぐことができるだけでなく、リフロー処理前の段階で、半導体装置の位置を調整することができる。
【００４２】
請求項４記載の基板は、インピーダンス調整手段を用いることにより、リフロー処理前の段階で、半導体装置の位置を調整し、接続部のインピーダンスを正確に制御することができる。
【図面の簡単な説明】
【図１】 実施の形態１にかかる高周波回路用の表面実装型の半導体装置、該半導体装置を実装する基板を示す図である。
【図２】 実施の形態１の改良例１にかかる高周波回路用の表面実装型の半導体装置、該半導体装置を実装する基板を示す図である。
【図３】 実施の形態１の改良例２にかかる高周波回路用の表面実装型の半導体装置の断面図である。
【図４】 実施の形態２にかかる高周波回路用の表面実装型の半導体装置、該半導体装置を実装する基板を示す図である。
【図５】 従来の表面実装型の半導体装置、該半導体装置を実装する基板を示す図である。
【図６】 従来の表面実装型の半導体装置の基板上の位置がずれた場合を示す図である。
【符号の説明】
１，６０ 半導体装置、２，６１ 絶縁体、３，６２ ＩＣチップ、４，５，６３，６４ 電極パッド、６，７，６５，６６ 絶縁板、８，９，６７，６８ 配線パターン、１０，１１，６９，７０ スルーホール、１２，１３，７１，７２ 信号端子、１６，２１，７５ 蓋、１７，１８ 端部、２０，５０，８０ 基板、５１，５２，８１，８２ 信号線、５３，５４ アイランド、８３ 凹部、７６，７７ Ａｕワイヤ
Claims (4)
- 半導体装置本体を収容，固定するための孔や凹部を設けていない平らな基板上の信号線に対してリフロー処理により半田付けする信号端子を、持っている高周波回路用の表面実装型の半導体装置において、
リフロー処理前の基板上の信号線の上に載置した信号端子の位置が、リフロー処理によりずれないように、半導体装置を基板上に固定するための固定手段を備えており、
該固定手段は、半導体装置を覆う蓋であり、半導体装置を基板側に押さえつけるために、蓋の端部を基板に取り付ける取付手段を有しており、該取付手段は、復元力により半導体装置を基板側に押さえつけることができ、かつ、リフロー処理に対する耐性を持つ弾性体を用いるものである、ことを特徴とする半導体装置。 - 基板上の信号線と交差するライン状の信号端子を備えている、請求項１記載の半導体装置。
- 請求項１又は請求項２の何れかに記載の半導体装置を、固定手段を用いて固定した基板。
- 基板上の信号線に、信号端子の載置位置により、接続部のインピーダンスを調節できるインピーダンス調整手段を備えている、請求項３記載の基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19709298A JP3764589B2 (ja) | 1998-07-13 | 1998-07-13 | 表面実装型の半導体装置、及び、該半導体装置を実装した基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19709298A JP3764589B2 (ja) | 1998-07-13 | 1998-07-13 | 表面実装型の半導体装置、及び、該半導体装置を実装した基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031332A JP2000031332A (ja) | 2000-01-28 |
| JP3764589B2 true JP3764589B2 (ja) | 2006-04-12 |
Family
ID=16368602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19709298A Expired - Fee Related JP3764589B2 (ja) | 1998-07-13 | 1998-07-13 | 表面実装型の半導体装置、及び、該半導体装置を実装した基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3764589B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7124018B2 (ja) * | 2020-07-31 | 2022-08-23 | アンリツ株式会社 | 回路素子及び薄膜基板実装方法 |
-
1998
- 1998-07-13 JP JP19709298A patent/JP3764589B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000031332A (ja) | 2000-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5309021A (en) | Semiconductor device having particular power distribution interconnection arrangement | |
| EP3493252B1 (en) | Substrate for mounting semiconductor element and semiconductor device | |
| US5107329A (en) | Pin-grid array semiconductor device | |
| US6271480B1 (en) | Electronic device | |
| US6833512B2 (en) | Substrate board structure | |
| JP3764589B2 (ja) | 表面実装型の半導体装置、及び、該半導体装置を実装した基板 | |
| JP4171218B2 (ja) | 表面実装モジュール | |
| JP2000323617A (ja) | 高周波用半導体パッケージ | |
| JP3658946B2 (ja) | 電力用トランジスタの実装構造 | |
| US6509633B1 (en) | IC package capable of accommodating discrete devices | |
| JPH0710973U (ja) | 集積回路基板の実装構造 | |
| US6545855B1 (en) | Low inductance termination for electronic components | |
| US20040055782A1 (en) | Surface-mounting type electronic circuit unit having no melting of solder attaching electric part thereto | |
| JP3609527B2 (ja) | 電子装置 | |
| JP3137212B2 (ja) | フレキシブル配線板 | |
| JP2937151B2 (ja) | 表面実装部品用グランドケース及び半導体装置 | |
| JP3374732B2 (ja) | 半導体素子モジュールおよび半導体装置 | |
| JP2715957B2 (ja) | 混成集積回路装置 | |
| JP3092972U (ja) | 面実装型電子回路ユニット | |
| JPH0735413Y2 (ja) | 混成集積回路におけるチツプ電子部品の取付構造 | |
| JP3145203B2 (ja) | 印刷配線板の電極構造 | |
| JP3341663B2 (ja) | 集合基板 | |
| JPS62190791A (ja) | 配線基板およびコネクタ | |
| JPH06151016A (ja) | 混成集積回路の接続構造 | |
| JPH09148371A (ja) | 半導体モジュールの構造とその取り付け方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060120 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |