JP3756616B2 - スイッチング回路、３端子スイッチング回路、スイッチング回路、３端子スイッチング回路、スイッチング回路、３端子スイッチング回路、スイッチング回路、３端子スイッチング回路およびスイッチング回路 - Google Patents
スイッチング回路、３端子スイッチング回路、スイッチング回路、３端子スイッチング回路、スイッチング回路、３端子スイッチング回路、スイッチング回路、３端子スイッチング回路およびスイッチング回路 Download PDFInfo
- Publication number
- JP3756616B2 JP3756616B2 JP07434697A JP7434697A JP3756616B2 JP 3756616 B2 JP3756616 B2 JP 3756616B2 JP 07434697 A JP07434697 A JP 07434697A JP 7434697 A JP7434697 A JP 7434697A JP 3756616 B2 JP3756616 B2 JP 3756616B2
- Authority
- JP
- Japan
- Prior art keywords
- controllable switching
- switching means
- terminal
- power supply
- main terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【００１０】
【技術分野】
第１〜第６発明は、例えばコレクタ接地、ドレイン接地あるいはアノード接地（アノード側ゲート端子を駆動信号入力用に使う場合はカソード接地）した、つまり、駆動信号入力用に使う制御端子（例：ベース端子、ゲート端子など。）と対を成さない主端子（例：コレクタ端子、ドレイン端子、カソード側ゲート端子に対するアノード端子、アノード側ゲート端子に対するカソード端子など。）を接地した可制御スイッチング手段をオン制御時に順バイアスし、オフ制御時に逆バイアスする際に直流電源手段（例：直流電源）の数が少なくて済むスイッチング回路と、これを利用した３端子スイッチング回路などに関する。
【００２０】
【背景技術】
従来技術として例えばドレイン接地したＭＯＳ・ＦＥＴもしくはコレクタ接地したＩＧＢＴをオン制御時にゲート順バイアスし、オフ制御時にゲート逆バイアスするスイッチング回路を図２〜図１５に１つずつ示す。図２のスイッチング回路ではスイッチ２のオン、オフに従ってトランジスタ１はゲート逆バイアスあるいはゲート順バイアスされて、オフ制御あるいはオン制御される。尚、スイッチ２の代わりにオン、オフ可能な可制御スイッチング手段ならリレー接点でも水銀スイッチでも各種トランジスタでもサイリスタでもＳＩサイリスタでも何でも構わない。ただし、主電源となる直流電源４の他に順バイアス用と逆バイアス用にも直流電源５、６が必要になるため、計３つの直流電源が必要となる。
【００３０】
一方、図３〜図１５の各スイッチング回路では順バイアス用のコンデンサ１１がその１つの直流電源の役割をするため直流電源の数は２つで済む。逆バイアス時に「可制御スイッチング手段の駆動信号入力用に対を成す制御端子と主端子の間部分」とコンデンサ１１は、図３〜図８の各スイッチング回路では直列的な関係になり、図９〜図１５の各スイッチング回路では並列的な関係になる。尚、図８、図１２の各回路ではオフ制御時にソース電位あるいはエミッタ電位が直流電源５のプラス端子電位より高くならない様にツェナー・ダイオード３６のツェナー電圧の大きさは直流電源４の電圧の大きさと同じ又はそれ以上に設定されるので、実質的には直流電源５だけが駆動用電源として働く。
【００４０】
しかしながら、図３〜図８の各スイッチング回路には『ターン・オフが遅い』という第１の問題点が有る。 （ 第１の問題点 ）
例えば、図３の回路においてスイッチ２がターン・オンすると、「直流電源４、５の直列回路からトランジスタ１、ゲート・ソース間静電容量もしくは両ツェナー・ダイオード１０、コンデンサ１１及びスイッチ２を流れる短絡電流」と「直流電源５からダイオード７、抵抗１２、ゲート・ソース間静電容量もしくは両ツェナー・ダイオード１０、コンデンサ１１及びスイッチ２を流れるゲート逆バイアス電流」がゲート・ソース間静電容量の電荷を引き抜き、それを逆バイアス方向に充電してトランジスタ１をゲート逆バイアスし、トランジスタ１をターン・オフさせる。ところが、コンデンサ１１の電圧は各電流の流れを妨害する方向にあるし、しかも、その短絡電流はトランジスタ１のターン・オフ化に伴って減少するし、その上、そのゲート逆バイアス電流はソース電位がある程度低くならないと流れ始めないので、トランジスタ１のターン・オフは遅くなる。もし、その短絡電流経路からコンデンサ１１を外すことができればその短絡電流によるゲート逆バイアス作用は強くなり、トランジスタ１のターン・オフは速まる。あるいは、そのゲート逆バイアス電流の流れ始めを早くできれば逆バイアスはスムーズになり、トランジスタ１のターン・オフは速まる。
【００５０】
また、、図３〜図８の各スイッチング回路には『オフ制御時ノイズ等に対して弱い』という第２の問題点が有る。 （ 第２の問題点 ）
例えば、図３の回路ではスイッチ２がオンの時トランジスタ１のゲートはコンデンサ１１を介して直流電源５のマイナス端子に接続され、図４の回路ではスイッチ２がオンの時トランジスタ１９のゲートはコンデンサ１１と抵抗１２を介して直流電源５のマイナス端子に接続されるが、どちらもコンデンサ１１を介するためコンデンサ１１を介さない場合より各ゲート電位はノイズ等に対して弱い。
【００６０】
さらに、図３〜図８の各スイッチング回路には『主電源を駆動用電源として利用できない』という第３の問題点が有る。 （ 第３の問題点 ）
例えば、図３の回路でスイッチ２がオンの時トランジスタ１のゲート・ソース間静電容量とコンデンサ１１の直列回路に印加する電圧の大きさは最大で駆動用電源となる直流電源５の電圧の大きさにしかならない。これはオフ制御時にソース電位を直流電源５のプラス端子電位より高くできないからである。このため、直流電源５の電圧の大きさは少なくとも「ゲート逆バイアス電圧の大きさ」と「ゲート順バイアス電圧の大きさ（コンデンサ１１の電圧の大きさ）」の相と同等以上である必要が有る。ただし、順バイアス用のコンデンサ１１の電圧がゲート順バイアス電圧と大きさが同じだと、順バイアス時ゲート・ソース間静電容量（バイポーラ・トランジスタの場合なら順電圧に達するまでのベース・エミッタ間静電容量）を順バイアス電圧の大きさまで充電するのに時間が掛かってしまうので、できれば駆動用電源の電圧の大きさは順、逆バイアス電圧の大きさの和に対して余裕ある大きさであって欲しい。もし、主電源の直流電源４も駆動用電源として使用できて、ゲート・ソース間静電容量とコンデンサ１１の直列回路に印加する電圧の大きさを最大で直流電源４、５の両電圧和の大きさにできれば、直流電源５の電圧が不足するとき直流電源４の電圧で補ったり、あるいは、逆に直流電源５に電圧の小さい電源を使用したりできる。
【００７０】
それから、図９〜図１５の各スイッチング回路には『ターン・オフが遅い』という第４の問題点が有る。 （ 第４の問題点 ）
例えば、図９の回路においてスイッチ２がターン・オンすると、「直流電源４、５の直列回路からトランジスタ１、ゲート・ソース間静電容量およびスイッチ２を流れる短絡電流」と「直流電源５からダイオード９、抵抗２７およびスイッチ２を流れるゲート逆バイアス電流」がゲート・ソース間静電容量の電荷を引き抜き、それを逆バイアス方向に充電してトランジスタ１をゲート逆バイアスし、トランジスタ１をターン・オフさせる。ところが、その短絡電流はトランジスタ１のターン・オフ化に伴って減少するし、そのゲート逆バイアス電流はソース電位がある程度低くならないと流れ始めない。もし、そのゲート逆バイアス電流の流れ始めを早くできれば逆バイアスはスムーズになり、ターン・オフは速まる。
【００８０】
そして、図９〜図１５の各スイッチング回路には『主電源を駆動用電源として利用できない』という第５の問題点が有る。 （ 第５の問題点 ）
例えば、図９の回路でスイッチ１０２がオンの時コンデンサ１１を充電する電圧の大きさは最大で駆動用電源となる直流電源５の電圧の大きさになる。尚、順バイアス用のコンデンサ１１の電圧がゲート順バイアス電圧と大きさが同じだと、順バイアス時ゲート・ソース間静電容量（バイポーラ・トランジスタの場合なら順電圧に達するまでのベース・エミッタ間静電容量）を順バイアス電圧の大きさまで充電するのに時間が掛かってしまうので、できれば駆動用電源の電圧の大きさは順バイアス電圧の大きさに対して余裕ある大きさであって欲しい。もし、主電源の直流電源４も駆動用電源として使用できて、コンデンサ１１を充電する電圧の大きさを最大で直流電源４、５の両電圧和の大きさにできれば、直流電源５の電圧が不足するとき直流電源４の電圧で補ったり、あるいは、逆に直流電源５に電圧の小さい電源を使用したりできる。
【００９０】
【第１発明の目的】
第１発明の目的は、ターン・オフが速く、オフ制御時ノイズ等に対して強く、主電源も駆動用電源として利用できるスイッチング回路を提供することである。
【０１００】
【第２発明の目的】
第２発明の目的は、ターン・オフが速く、オフ制御時ノイズ等に対して強いスイッチング回路を提供することである。
【０１１０】
【第３発明の目的】
第３発明の目的は、ターン・オフが速く、オフ制御時ノイズ等に対して強く、主電源も駆動用電源として利用できるスイッチング回路を提供することである。
【０１２０】
【第４発明の目的】
第４発明の目的は、ターン・オフが速く、オフ制御時ノイズ等に対して強く、主電源も駆動用電源として利用できるスイッチング回路を提供することである。
【０１３０】
【第５発明の目的】
第５発明の目的は、ターン・オフが速く、オフ制御時ノイズ等に対して強いスイッチング回路を提供することである。
【０１４０】
【第６発明の目的】
第６発明の目的は、ターン・オフが速いスイッチング回路を提供することである。
【０１５０】
【第１発明の開示】
即ち、第１発明は、第１の可制御スイッチング手段の制御端子、主端子を制御端子ｃｔ１、主端子ｍｔ１ａ、主端子ｍｔ１ｂと呼び、その駆動信号入力用に制御端子ｃｔ１と主端子ｍｔ１ａが対を成すとしたときに、
２つの直流電源手段を同じ向きに直列接続して電源直列回路を形成し、
制御端子ｃｔ１側にオン・オフ可能な第２の可制御スイッチング手段が来る様に前記電源直列回路の両端間に主端子ｍｔ１ｂ・制御端子ｃｔ１間部分と前記第２の可制御スイッチング手段を直列接続し、
通流電流によって電圧降下を生じる電圧降下手段を主端子ｍｔ１ａ・制御端子ｃｔ１間に接続し、
前記第２の可制御スイッチング手段がオンのとき前記電源直列回路がキャパシタンス手段を充電する第１の閉回路を前記電圧降下手段、前記第２の可制御スイッチング手段、及び、通流電流を制限する第１の電流制限手段と共に形成し、
前記第２の可制御スイッチング手段がオフのとき前記キャパシタンス手段が制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスする第２の閉回路を、制御端子ｃｔ１に接続した通流電流を制限する第２の電流制限手段と共に形成し、
その順バイアスの時に前記キャパシタンス手段の制御端子ｃｔ１側端子の電位が前記電源直列回路の主端子ｍｔ１ｂ側端子の電位にクランプされるのを阻止するクランプ阻止手段を前記第１の閉回路の中に設けたスイッチング回路である。
【０１６０】
このことによって、前記第２の可制御スイッチング手段がオンのとき前記電源直列回路が前記クランプ阻止手段、前記第１の電流制限手段および「主端子ｍｔ１ａ・制御端子ｃｔ１間部分もしくは前記電圧降下手段」を介して前記キャパシタンス手段を充電し、その充電電流が主端子ｍｔ１ａ・制御端子ｃｔ１間の逆バイアス電流となり、引き続きその充電電流が前記電圧降下手段に生じる電圧降下が前記第１の可制御スイッチング手段の逆バイアス電圧となり、前記第１の可制御スイッチング手段はオフ制御される。一方、前記第２の可制御スイッチング手段がオフのとき前記キャパシタンス手段が順バイアス用電源の役割を果たし、前記第２の電流制限手段を介して制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスし、前記第１の可制御スイッチング手段をオン制御する。
【０１７０】
尚、前記第２の可制御スイッチング手段のターン・オン直後、前記電源直列回路から前記第１の可制御スイッチング手段、「主端子ｍｔ１ａ・制御端子ｃｔ１間部分もしくは前記電圧降下手段」及び前記第２の可制御スイッチング手段を流れる短絡電流の経路には前記第１の可制御スイッチング手段のターン・オフを遅らせる前記キャパシタンス手段は含まれていないので、『前記第１の可制御スイッチング手段のターン・オフは速くなる。』 （ 効 果 ）
また、前記第２の可制御スイッチング手段がオンのとき制御端子ｃｔ１は前記キャパシタンス手段を介さずに前記電源直列回路の一端と接続状態にあるので、『前記第１の可制御スイッチング手段のオフ制御時ノイズ等に対して強い。』（ 効 果 ）
さらに、前記第２の可制御スイッチング手段がオンのとき主電源となる一方の前記直流電源手段も駆動用電源として利用されている。 （ 効 果 ）
それから、前記第１の可制御スイッチング手段が制御端子を２つ以上持つ場合もある。例えば、アノード側ゲート端子とカソード側ゲート端子を持つ４端子のサイリスタやＳＩサイリスタ等である。この場合一方の制御端子が制御端子ｃｔ１に相当する。 （参考：特願昭６２−５０４７８５号）
【０１８０】
第１発明が請求項２記載のスイッチング回路などに対応する場合、前記第２の可制御スイッチング手段がオンのとき、一方のスイッチ端子となる前記第１の非可制御スイッチング手段の開放端子から電流が流入もしくは流出するのを前記第１の非可制御スイッチング手段が阻止する。第１発明が請求項３記載のスイッチング回路などに対応する場合、前記第２の可制御スイッチング手段がオンの時このスイッチング手段に接続される前記直流電源手段が前記第２の非可制御スイッチング手段と前記第２の可制御スイッチング手段を介して制御端子ｃｔ１・主端子ｍｔ１ａ間を直接逆バイアスするので、その間の逆バイアスはより強固になる。第１発明が請求項４記載の３端子スイッチング回路などに対応する場合、前記第１の可制御スイッチング手段、前記第１の非可制御スイッチング手段および前記第３の可制御スイッチング手段が主電源となる一方の前記直流電源手段の両出力端子間に直列接続される。
【０１９０】
【第２発明の開示】
即ち、第２発明は、第１の可制御スイッチング手段の制御端子、主端子を制御端子ｃｔ１、主端子ｍｔ１ａ、主端子ｍｔ１ｂと呼び、その駆動信号入力用に制御端子ｃｔ１と主端子ｍｔ１ａが対を成すとしたときに、
２つの直流電源手段を同じ向きに直列接続して電源直列回路を形成し、
制御端子ｃｔ１側にオン・オフ可能な第２の可制御スイッチング手段が来る様に前記電源直列回路の両端間に主端子ｍｔ１ｂ・制御端子ｃｔ１間部分と前記第２の可制御スイッチング手段を直列接続し、
通流電流によって電圧降下を生じる電圧降下手段を主端子ｍｔ１ａ・制御端子ｃｔ１間に接続し、
前記第２の可制御スイッチング手段がオンのときこのスイッチング手段に接続される前記直流電源手段がキャパシタンス手段を充電する第１の閉回路を前記電圧降下手段、前記第２の可制御スイッチング手段、及び、通流電流を制限する第１の電流制限手段と共に形成し、
前記第２の可制御スイッチング手段がオフのとき前記キャパシタンス手段が制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスする第２の閉回路を、制御端子ｃｔ１に接続した通流電流を制限する第２の電流制限手段と共に形成し、
その順バイアスの時に前記キャパシタンス手段の制御端子ｃｔ１側端子の電位が両前記直流電源手段の接続点電位にクランプされるのを阻止するクランプ阻止手段を前記第１の閉回路の中に設けたスイッチング回路である。
【０２００】
このことによって、前記第２の可制御スイッチング手段がオンのときこのスイッチング手段に接続される前記直流電源手段が前記クランプ阻止手段、前記第１の電流制限手段および「主端子ｍｔ１ａ・制御端子ｃｔ１間部分もしくは前記電圧降下手段」を介して前記キャパシタンス手段を充電し、その充電電流が主端子ｍｔ１ａ・制御端子ｃｔ１間の逆バイアス電流となり、引き続きその充電電流が前記電圧降下手段に生じる電圧降下が前記第１の可制御スイッチング手段の逆バイアス電圧となり、前記第１の可制御スイッチング手段はオフ制御される。一方、前記第２の可制御スイッチング手段がオフのとき前記キャパシタンス手段が順バイアス用電源の役割を果たし、前記第２の電流制限手段を介して制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスし、前記第１の可制御スイッチング手段をオン制御する。
【０２１０】
尚、前記第２の可制御スイッチング手段のターン・オン直後、前記電源直列回路から前記第１の可制御スイッチング手段、「主端子ｍｔ１ａ・制御端子ｃｔ１間部分もしくは前記電圧降下手段」及び前記第２の可制御スイッチング手段を流れる短絡電流の経路には前記第１の可制御スイッチング手段のターン・オフを遅らせる前記キャパシタンス手段は含まれていないので、『前記第１の可制御スイッチング手段のターン・オフは速くなる。』 （ 効 果 ）
また、前記第２の可制御スイッチング手段がオンのとき制御端子ｃｔ１は前記キャパシタンス手段を介さずに前記電源直列回路の一端と接続状態にあるので、『前記第１の可制御スイッチング手段のオフ制御時ノイズ等に対して強い。』（ 効 果 ）
さらに、前記第１の可制御スイッチング手段が制御端子を２つ以上持つ場合もある。例えば、アノード側ゲート端子とカソード側ゲート端子を持つ４端子のサイリスタやＳＩサイリスタ等である。この場合一方の制御端子が制御端子ｃｔ１に相当する。 （参考：特願昭６２−５０４７８５号）
【０２２０】
第２発明が請求項６記載のスイッチング回路などに対応する場合、前記第２の可制御スイッチング手段がオンのとき、一方のスイッチ端子となる前記第１の非可制御スイッチング手段の開放端子から電流が流入もしくは流出するのを前記第１の非可制御スイッチング手段が阻止する。第２発明が請求項７記載の３端子スイッチング回路などに対応する場合、前記第１の可制御スイッチング手段、前記第１の非可制御スイッチング手段および前記第３の可制御スイッチング手段が主電源となる一方の前記直流電源手段の両出力端子間に直列接続される。
【０２３０】
【第３発明の開示】
即ち、第３発明は、第１の可制御スイッチング手段の制御端子、主端子を制御端子ｃｔ１、主端子ｍｔ１ａ、主端子ｍｔ１ｂと呼び、その駆動信号入力用に制御端子ｃｔ１と主端子ｍｔ１ａが対を成すとしたときに、
２つの直流電源手段を同じ向きに直列接続して電源直列回路を形成し、
制御端子ｃｔ１側にオン・オフ可能な第２の可制御スイッチング手段が来る様に前記電源直列回路の両端間に主端子ｍｔ１ｂ・制御端子ｃｔ１間部分と前記第２の可制御スイッチング手段を直列接続し、
前記第２の可制御スイッチング手段がオンのときこのスイッチング手段側に接続される前記直流電源手段が主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスする第１の閉回路を前記第２の可制御スイッチング手段と通流電流を制限する第１の電流制限手段と共に形成し、
前記電源直列回路と前記第２の可制御スイッチング手段の接続点に前記第２の可制御スイッチング手段のオン、オフに連携してオン、オフする第３の可制御スイッチング手段を接続し、
前記第３の可制御スイッチング手段がオンのとき前記電源直列回路がキャパシタンス手段を充電する第２の閉回路を前記第３の可制御スイッチング手段と通流電流を制限する第２の電流制限手段と共に形成し、
前記第２、第３の可制御スイッチング手段がオフのとき前記キャパシタンス手段が制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスする第３の閉回路を、前記キャパシタンス手段を挟む様に直列接続した通流電流を制限する第３、第４の電流制限手段と共に形成し、
その順バイアスの時に主端子ｍｔ１ａの電位が両前記直流電源手段の接続点電位にクランプされるのを阻止する第１のクランプ阻止手段を前記第１の閉回路の中に設け、
その順バイアスの時に前記キャパシタンス手段の制御端子ｃｔ１側端子の電位が前記電源直列回路の主端子ｍｔ１ｂ側端子の電位にクランプされるのを阻止する第２のクランプ阻止手段を前記第２の閉回路の中に設けたスイッチング回路である。
【０２４０】
このことによって、前記第２、第３の可制御スイッチング手段がオンの時これらスイッチング手段に接続される前記直流電源手段が前記第１のクランプ阻止手段、前記第１の電流制限手段および前記第２の可制御スイッチング手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスして前記第１の可制御スイッチング手段をオフ制御し、同時に前記電源直列回路が前記第２のクランプ阻止手段、前記第２の電流制限手段および前記第３の可制御スイッチング手段を介して前記キャパシタンス手段を充電する。一方、前記第２、第３の可制御スイッチング手段がオフのとき前記キャパシタンス手段が順バイアス用電源の役割を果たし、前記第３、第４の電流制限手段を介して制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスし、前記第１の可制御スイッチング手段をオン制御する。
【０２５０】
尚、前記第２の可制御スイッチング手段のターン・オン直後、前記電源直列回路から前記第１の可制御スイッチング手段、主端子ｍｔ１ａ・制御端子ｃｔ１間部分および前記第２の可制御スイッチング手段を流れる短絡電流の経路には前記第１の可制御スイッチング手段のターン・オフを遅らせる前記キャパシタンス手段は含まれていないので、『前記第１の可制御スイッチング手段のターン・オフは速くなる。』 （ 効 果 ）
また、前記第２の可制御スイッチング手段がオンのとき制御端子ｃｔ１は前記キャパシタンス手段を介さずに前記電源直列回路の一端と接続状態にあるので、『前記第１の可制御スイッチング手段のオフ制御時ノイズ等に対して強い。』（ 効 果 ）
さらに、前記第３の可制御スイッチング手段がオンのとき主電源となる一方の前記直流電源手段も駆動用電源として利用されている。 （ 効 果 ）
それから、前記第１の可制御スイッチング手段が制御端子を２つ以上持つ場合もある。例えば、アノード側ゲート端子とカソード側ゲート端子を持つ４端子のサイリスタやＳＩサイリスタ等である。この場合一方の制御端子が制御端子ｃｔ１に相当する。 （参考：特願昭６２−５０４７８５号）
【０２６０】
第３発明が請求項９記載のスイッチング回路などに対応する場合、可制御スイッチング手段を１つ節約できる。第３発明が請求項１０記載のスイッチング回路などに対応する場合、前記第２の可制御スイッチング手段などがオンのとき、一方のスイッチ端子となる前記第３の非可制御スイッチング手段の開放端子から電流が流入もしくは流出するのを前記第３の非可制御スイッチング手段が阻止する。第３発明が請求項１１記載の３端子スイッチング回路などに対応する場合、前記第１の可制御スイッチング手段、前記第３の非可制御スイッチング手段および前記第４の可制御スイッチング手段が前記第１の直流電源の両出力端子間に直列接続される。
【０２７０】
【第４発明の開示】
即ち、第４発明は、第１の可制御スイッチング手段の制御端子、主端子を制御端子ｃｔ１、主端子ｍｔ１ａ、主端子ｍｔ１ｂと呼び、その駆動信号入力用に制御端子ｃｔ１と主端子ｍｔ１ａが対を成すとしたときに、
２つの直流電源手段を同じ向きに直列接続して電源直列回路を形成し、
制御端子ｃｔ１側にオン・オフ可能な第２の可制御スイッチング手段が来る様に前記電源直列回路の両端間に主端子ｍｔ１ｂ・制御端子ｃｔ１間部分と前記第２の可制御スイッチング手段を直列接続し、
通流電流を制限する第１の電流制限手段を主端子ｍｔ１ｂ・主端子ｍｔ１ａ間に接続し、
前記第２の可制御スイッチング手段がオンで、前記電源直列回路が前記第１の電流制限手段と前記第２の可制御スイッチング手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスするとき、主端子ｍｔ１ａ電位を両前記直流電源手段の接続点電位に又はこの接続点電位から前記電源直列回路と前記第２の可制御スイッチング手段の接続点電位側へクランプするクランプ手段を設け、
前記電源直列回路と前記第２の可制御スイッチング手段の接続点に前記第２の可制御スイッチング手段のオン、オフに連携してオン、オフする第３の可制御スイッチング手段を接続し、
前記第３の可制御スイッチング手段がオンのとき前記電源直列回路がキャパシタンス手段を充電する第１の閉回路を前記第３の可制御スイッチング手段と通流電流を制限する第２の電流制限手段と共に形成し、
前記第２、第３の可制御スイッチング手段がオフのとき前記キャパシタンス手段が制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスする第２の閉回路を、前記キャパシタンス手段を挟む様に直列接続した通流電流を制限する第３、第４の電流制限手段と共に形成し、
その順バイアスの時に前記キャパシタンス手段の制御端子ｃｔ１側端子の電位が前記電源直列回路の主端子ｍｔ１ｂ側端子の電位にクランプされるのを阻止するクランプ阻止手段を前記第１の閉回路の中に設けたスイッチング回路である。
【０２８０】
このことによって、前記第２、第３の可制御スイッチング手段がオンのとき前記電源直列回路が前記第１の電流制限手段と前記第２の可制御スイッチング手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスして前記第１の可制御スイッチング手段をオフ制御し、主電源となる一方の前記直流電源手段が前記第１の可制御スイッチング手段を介して電圧を出力しない様に前記クランプ手段が主端子ｍｔ１ａ電位を両前記直流電源手段の接続点電位に又はこの接続点電位から前記電源直列回路と前記第２の可制御スイッチング手段の接続点電位側へクランプする。同時に前記電源直列回路が前記クランプ阻止手段、前記第２の電流制限手段および前記第３の可制御スイッチング手段を介して前記キャパシタンス手段を充電する。一方、前記第２、第３の可制御スイッチング手段がオフのとき前記キャパシタンス手段が順バイアス用電源の役割を果たし、前記第３、第４の電流制限手段を介して制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスし、前記第１の可制御スイッチング手段をオン制御する。
【０２９０】
尚、前記第２の可制御スイッチング手段のターン・オン直後、前記クランプ手段が主端子ｍｔ１ａ電位をクランプし始める前までは前記電源直列回路が前記第１の電流制限手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスするので、『前記第１の可制御スイッチング手段のターン・オフは速まる。』（ 効 果 ）
また、前記第２の可制御スイッチング手段がオンのとき制御端子ｃｔ１は前記キャパシタンス手段を介さずに前記電源直列回路の一端と接続状態にあるので、『前記第１の可制御スイッチング手段のオフ制御時ノイズ等に対して強い。』（ 効 果 ）
さらに、前記第３の可制御スイッチング手段がオンのとき主電源となる一方の前記直流電源手段も駆動用電源として利用されている。 （ 効 果 ）
それから、前記第１の可制御スイッチング手段が制御端子を２つ以上持つ場合もある。例えば、アノード側ゲート端子とカソード側ゲート端子を持つ４端子のサイリスタやＳＩサイリスタ等である。この場合一方の制御端子が制御端子ｃｔ１に相当する。 （参考：特願昭６２−５０４７８５号）
【０３００】
【第５発明の開示】
即ち、第５発明は、第１の可制御スイッチング手段の制御端子、主端子を制御端子ｃｔ１、主端子ｍｔ１ａ、主端子ｍｔ１ｂと呼び、その駆動信号入力用に制御端子ｃｔ１と主端子ｍｔ１ａが対を成すとしたときに、
２つの直流電源手段を同じ向きに直列接続して電源直列回路を形成し、
制御端子ｃｔ１側にオン・オフ可能な第２の可制御スイッチング手段が来る様に前記電源直列回路の両端間に主端子ｍｔ１ｂ・制御端子ｃｔ１間部分と前記第２の可制御スイッチング手段を直列接続し、
通流電流を制限する第１の電流制限手段を主端子ｍｔ１ｂ・主端子ｍｔ１ａ間に接続し、
前記第２の可制御スイッチング手段がオンで、前記電源直列回路が前記第１の電流制限手段と前記第２の可制御スイッチング手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスするとき、主端子ｍｔ１ａ電位を両前記直流電源手段の接続点電位に又はこの接続点電位から前記電源直列回路と前記第２の可制御スイッチング手段の接続点電位側へクランプするクランプ手段を設け、
前記電源直列回路と前記第２の可制御スイッチング手段の接続点に前記第２の可制御スイッチング手段のオン、オフに連携してオン、オフする第３の可制御スイッチング手段を接続し、
前記第３の可制御スイッチング手段がオンのときこのスイッチング手段に接続される前記直流電源手段がキャパシタンス手段を充電する第１の閉回路を前記第３の可制御スイッチング手段と通流電流を制限する第２の電流制限手段と共に形成し、
前記第２、第３の可制御スイッチング手段がオフのとき前記キャパシタンス手段が制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスする第２の閉回路を、前記キャパシタンス手段を挟む様に直列接続した通流電流を制限する第３、第４の電流制限手段と共に形成し、
その順バイアスの時に前記キャパシタンス手段の制御端子ｃｔ１側端子の電位が両前記直流電源手段の接続点電位にクランプされるのを阻止するクランプ阻止手段を前記第１の閉回路の中に設けたスイッチング回路である。
【０３１０】
このことによって、前記第２、第３の可制御スイッチング手段がオンのとき前記電源直列回路が前記第１の電流制限手段と前記第２の可制御スイッチング手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスして前記第１の可制御スイッチング手段をオフ制御し、主電源となる一方の前記直流電源手段が前記第１の可制御スイッチング手段を介して電圧を出力しない様に前記クランプ手段が主端子ｍｔ１ａ電位を両前記直流電源手段の接続点電位に又はこの接続点電位から前記電源直列回路と前記第２の可制御スイッチング手段の接続点電位側へクランプする。同時に前記第３の可制御スイッチング手段に接続される前記直流電源手段が前記クランプ阻止手段、前記第２の電流制限手段および前記第３の可制御スイッチング手段を介して前記キャパシタンス手段を充電する。一方、前記第２、第３の可制御スイッチング手段がオフのとき前記キャパシタンス手段が順バイアス用電源の役割を果たし、前記第３、第４の電流制限手段を介して制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスし、前記第１の可制御スイッチング手段をオン制御する。
【０３２０】
尚、前記第２の可制御スイッチング手段のターン・オン直後、前記クランプ手段が主端子ｍｔ１ａ電位をクランプし始める前までは前記電源直列回路が前記第１の電流制限手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスするので、『前記第１の可制御スイッチング手段のターン・オフは速まる。』（ 効 果 ）
また、前記第２の可制御スイッチング手段がオンのとき制御端子ｃｔ１は前記キャパシタンス手段を介さずに前記電源直列回路の一端と接続状態にあるので、『前記第１の可制御スイッチング手段のオフ制御時ノイズ等に対して強い。』（ 効 果 ）
さらに、前記第１の可制御スイッチング手段が制御端子を２つ以上持つ場合もある。例えば、アノード側ゲート端子とカソード側ゲート端子を持つ４端子のサイリスタやＳＩサイリスタ等である。この場合一方の制御端子が制御端子ｃｔ１に相当する。 （参考：特願昭６２−５０４７８５号）
【０３３０】
【第６発明の開示】
即ち、第６発明は、第１の可制御スイッチング手段の制御端子、主端子を制御端子ｃｔ１、主端子ｍｔ１ａ、主端子ｍｔ１ｂと呼び、その駆動信号入力用に制御端子ｃｔ１と主端子ｍｔ１ａが対を成すとしたときに、
２つの直流電源手段を同じ向きに直列接続して電源直列回路を形成し、
制御端子ｃｔ１とオン・オフ可能な第２の可制御スイッチング手段がキャパシタンス手段を挟む様に前記電源直列回路の両端間に主端子ｍｔ１ｂ・制御端子ｃｔ１間部分、前記キャパシタンス手段および前記第２の可制御スイッチング手段を直列接続し、
通流電流を制限する第１の電流制限手段を主端子ｍｔ１ｂ・主端子ｍｔ１ａ間に接続し、
通流電流によって電圧降下を生じる電圧降下手段を主端子ｍｔ１ａ・制御端子ｃｔ１間に接続し、
前記第２の可制御スイッチング手段がオンで、前記電源直列回路が前記第１の電流制限手段、前記キャパシタンス手段および前記第２の可制御スイッチング手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスするとき、主端子ｍｔ１ａ電位を両前記直流電源手段の接続点電位に又はこの接続点電位から前記電源直列回路と前記第２の可制御スイッチング手段の接続点電位側へクランプするクランプ手段を設け、
前記第２の可制御スイッチング手段がオフのとき前記キャパシタンス手段が制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスする閉回路を、主端子ｍｔ１ａに接続した通流電流を制限する第２の電流制限手段と共に形成したスイッチング回路である。
【０３４０】
このことによって、前記第２の可制御スイッチング手段がオンのとき前記電源直列回路が前記第１の電流制限手段、前記キャパシタンス手段および前記第２の可制御スイッチング手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスして前記第１の可制御スイッチング手段をオフ制御し、主電源となる一方の前記直流電源手段が前記第１の可制御スイッチング手段を介して電圧を出力しない様に前記クランプ手段が主端子ｍｔ１ａ電位を両前記直流電源手段の接続点電位に又はこの接続点電位から前記電源直列回路と前記第２の可制御スイッチング手段の接続点電位側へクランプする。同時に前記キャパシタンス手段は充電される。一方、前記第２の可制御スイッチング手段がオフのとき前記キャパシタンス手段が順バイアス用電源の役割を果たし、前記第２の電流制限手段を介して制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスし、前記第１の可制御スイッチング手段をオン制御する。
【０３５０】
尚、前記第２の可制御スイッチング手段のターン・オン直後、前記クランプ手段が主端子ｍｔ１ａ電位をクランプし始める前まで前記電源直列回路が前記第１の電流制限手段、前記キャパシタンス手段および前記第２の可制御スイッチング手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスするので、『前記第１の可制御スイッチング手段のターン・オフは速まる。』（ 効 果 ）
また、前記第１の可制御スイッチング手段が制御端子を２つ以上持つ場合もある。例えば、アノード側ゲート端子とカソード側ゲート端子を持つ４端子のサイリスタやＳＩサイリスタ等である。この場合一方の制御端子が制御端子ｃｔ１に相当する。 （参考：特願昭６２−５０４７８５号）
【０３６０】
【発明を実施するための最良の形態】
第１〜第６の各発明をより詳細に説明するために以下添付図面に従ってこれらを説明する。先ず図１に第１発明の実施例を示す。次の通りそれぞれが前述した各構成要素に相当する。
ａ）直流電源４、５が前述した２つの直流電源手段に。
ｂ）直流電源４、５の直列回路が前述した電源直列回路に。
ｃ）トランジスタ１とスイッチ２が前述した第１、第２の可制御スイッチング手段に。
ｄ）逆向きに接続した両ツェナー・ダイオード１０が前述した電圧降下手段に。
ｅ）コンデンサ１１が前述したキャパシタンス手段に。
ｆ）抵抗１２、１３が前述した第１、第２の電流制限手段に。
ｇ）トランジスタ１のゲート端子、ソース端子およびドレイン端子が前述した制御端子ｃｔ１、主端子ｍｔ１ａおよび主端子ｍｔ１ｂに。
ｈ）ダイオード７又は抵抗１２が前述したクランプ阻止手段に。
ｉ）直流電源５、４、ダイオード７、抵抗１２、コンデンサ１１、両ツェナー・ダイオート１０及びスイッチ２が形成する閉回路が前述した第１の閉回路に。
ｊ）コンデンサ１１、抵抗１３及びトランジスタ１のゲート・ソース間が形成する閉回路が前述した第２の閉回路に。
【０３７０】
また、ダイオード８が有れば図１の実施例は請求項２記載のスイッチング回路などにも対応し、ダイオード８が同項記載中の第１の非可制御スイッチング手段に相当し、図１右中央の端子からスイッチ２の方へ電流が流れ込むのを阻止する。それから、ダイオード９が有れば図１の実施例は請求項３記載のスイッチング回路などにも対応し、ダイオード９が同項記載中の第２の非可制御スイッチング手段に相当する。そして、トランジスタ３が有れば図１の実施例は請求項４記載の３端子スイッチング回路などにも対応し、トランジスタ３が同項記載中の第３の可制御スイッチング手段に相当する。
【０３８０】
尚、コンデンサ１１がトランジスタ１を順バイアスしている時にコンデンサ１１のゲート側端子の電位がトランジスタ１のドレイン電位にクランプされるのをダイオード７と抵抗１２が阻止するため、その順バイアスによってトランジスタ１は完全にオンとなる。抵抗１２だけでもそのクランプを阻止できるので、ダイオード７の両端を短絡してダイオード７を取り除いても構わない。また、抵抗１４が有れば、スイッチ２のオン期間中にコンデンサ１１の充電が完了しても、抵抗１４の電流が両ツェナー・ダイオード１０に流れて電圧降下を生じ、トランジスタ１の逆バイアスを安定化させる。電圧降下手段として両ツェナー・ダイオード１０の代わりに抵抗などを用いても良い。さらに、抵抗１３の代わりに抵抗とコイルの直列回路を使うと、スイッチ２がオフの時コンデンサ１１とそのコイルの直列回路がトランジスタ１を順バイアスするので、コンデンサ１１の充電電圧がそのゲート順バイアス電圧に対して不足しても大丈夫である。
【０３９０】
それから、スイッチ２の接触抵抗あるいはオン抵抗（あるいはバイポーラ・トランジスタ等の場合ならコレクタ電流の飽和特性）あるいはコンデンサ１１の内部抵抗などの電流制限作用を利用でき、しかもダイオード７が有るならば、抵抗１２の値はゼロでも良い。この事はダイオード７の代わりに内部抵抗を持つ非可制御スイッチング手段を使う場合も同じである。これらの場合スイッチ２あるいはコンデンサ１１あるいはその非可制御スイッチング手段が前述した第１の電流制限手段の役割も果たすことになる。そして、抵抗１３をコンデンサ１１のゲート側端子とトランジスタ１のゲートの間に接続しているが、さらに別の抵抗１３をコンデンサ１１のソース側端子とトランジスタ１のソースの間に入れて接続しても良い。そしてさらに、抵抗１２、１３（、１４）それぞれの代わりに電流制限手段として定電流ダイオード、定電流手段または他の抵抗手段を１つずつ用いても構わない。ダイオード９が有る場合ダイオード９の代わりに「抵抗または定電流手段または他の抵抗手段とダイオードの直列回路」を用いても構わない。またさらに、スイッチ２がオンのときトランジスタ１のソース電位が直流電源５のプラス電位と同じかそれ以下になる様にそのソース電位のクランブ手段として両ツェナー・ダイオード１０とスイッチ２の電圧降下の和を直流電源５の電圧の大きさと同じかそれより小さく設定することが望ましい場合が多い。
【０４００】
図１６〜図２３各図に第１発明の実施例を１つずつ示す。図１７の実施例ではコンデンサ１１が必要以上に充電されない様にトランジスタ１７とツェナー・ダイオード１８等が定電圧回路を構成する。そして、トランジスタ２１がオンの間抵抗１３による電流消費を抑え、しかも、コンデンサ１１による順バイアス電流を大きくできる様にコレクタ接地のトランジスタ１６等を使っている。ツェナー・ダイオード１５とダイオード３５が逆向きに直列接続される場合ゲート電圧が所定のゲート順バイアス電圧に達した後コンデンサ１１から両ツェナー・ダイオード１０に無駄な電流を流さずに済むので、消費電流の節約になる。この場合ツェナー・ダイオード１０のツェナー電圧と順電圧の和はそのゲート順バイアス電圧より大きくゲート・エミッタ間耐圧より小さく設定され、ツェナー・ダイオード１５のツェナー電圧はそのゲート順バイアス電圧の大きさに設定される。尚、トランジスタ１９のゲート端子、エミッタ端子及びコレクタ端子それぞれが前述した制御端子ｃｔ１、主端子ｍｔ１ａ及び主端子ｍｔ１ｂそれぞれに相当する。また、トランジスタ１６、１９それぞれの代わりに逆バイアス電圧極性が同じならば接合型ＦＥＴ、ＭＯＳ・ＦＥＴ、ＩＧＢＴ、ＧＴＢＴ、ＳＩＴ、サイリスタ、ＳＩサイリスタ等、ノーマリィ・オン、オフに関係無く可制御スイッチング手段なら何でも使うことができる。但し、必要とするマイナス逆バイアス電圧の大きさに応じて電圧降下手段として電圧降下の大きいもの（例：抵抗、複数のダイオードを同じ向きに直列接続したもの、ダイオードとツェナー・ダイオードを逆向きに直列接続したもの等。）をダイオード２３等の代わりに使う必要がある。
【０４１０】
図２０に示す第１発明の実施例では図１７の実施例と違いトランジスタ１９のゲートとトランジスタ２１のコレクタの間にダイオード２３が無いので、その順電圧分そのゲート電位を低くできる。尚、トランジスタ２４、１９それぞれの代わりに逆バイアス電圧極性が同じなら接合型ＦＥＴ、ＭＯＳ・ＦＥＴ、ＩＧＢＴ、ＧＴＢＴ、ＳＩＴ、サイリスタ、ＳＩサイリスタ等、ノーマリィ・オン、オフに関係無く可制御スイッチング手段なら何でも使うことができる。但し、トランジスタ２４の場合、必要とするプラス逆バイアス電圧の大きさに応じて電圧降下手段として電圧降下の大きいものをダイオード２３の代わりに使う必要がある。
【０４２０】
図２２に示す第１発明の実施例ではトランジスタ１６、２４がサイリスタの等価回路を構成する。トランジスタ１９のターン・オン制御時にそのゲート電圧が所定値に達し、コンデンサ１１の放電電流が所定値以下になると、抵抗２５がトランジスタ２４をオフ制御し、等価サイリスタとしての動作を停止させるため、両ツェナー・ダイオード１０の直列回路にコンデンサ１１から過電流が流れるのを防止できる。その結果、その後の順バイアス動作は図１７の回路におけるトランジスタ１６等の場合と同じ様になる。ツェナー・ダイオード１５とダイオード３５が逆向きに直列接続される場合の動作も図１７の回路の場合と同様である。
【０４３０】
図２３に示す第１発明の実施例は図１の実施例においてＰ、ＮチャネルのＩＧＢＴを使用する等した３端子スイッチング回路である。トランジスタ１９、２２の両ゲートとトランジスタ２１のコレクタを直結しないのは同時オンによる電源短絡を防ぐためであるが、直結した実施例も可能である。同様に図１６〜図２２の各実施例においてＰ、ＮチャネルのＩＧＢＴ、ＧＴＢＴ、ＭＯＳ・ＦＥＴ、ＳＩＴ又は「互いに相補関係にある可制御スイッチング手段２つ」等の両制御電極を直結または図２３の実施例の様に抵抗とダイオードの並列回路を介して接続する等した３端子スイッチング回路も可能である。尚、これら３端子スイッチング回路を２端子スイッチ等として使ってももちろん構わない。また、上述した抵抗とダイオードの並列回路の代わりに「そのドレインとゲートを接続した、内蔵ダイオードが有るノーマリィ・オフ型ＭＯＳ・ＦＥＴ」あるいは「そのゲートとソースを接続した、内蔵ダイオードが有るノーマリィ・オン型ＭＯＳ・ＦＥＴ」等を用いることもできる。 （参考：特開平６−３４３０３０号）
【０４４０】
図２４〜図３０各図に第２発明の実施例を１つずつ示す。図２４に示す第２発明の実施例は図１の実施例においてダイオード７のアノードを直流電源４、５の接続点に接続し直したものである。ダイオード８が有れば図２４の実施例は請求項６記載のスイッチング回路などにも対応し、ダイオード８が同項記載中の第１の非可制御スイッチング手段に相当し、図２４右中央の端子からスイッチ２の方へ電流が流れ込むのを阻止する。トランジスタ３が有れば図２４の実施例は請求項７記載の３端子スイッチング回路などにも対応し、トランジスタ３が同項記載中の第３の可制御スイッチング手段に相当する。尚、ダイオード１０７と抵抗１１２が図２４に示す様に直列接続される場合、抵抗１２の値を小さく、抵抗１０２の値を大きく設定して、コンデンサ１１の充電電圧が低い間ダイオード７側から主に供給し、その充電電圧がある程度有る時ダイオード１０７側から主に供給するという使い分けもできる。
【０４５０】
図２６に示す第２発明の実施例ではコンデンサ１１が必要以上に充電されない様にトランジスタ１７とツェナー・ダイオード１８等が定電圧回路を構成する。そして、トランジスタ２１がオンの間抵抗１３による電流消費を抑え、しかも、トランジスタ２１がオフの間コンデンサ１１による順バイアス電流を大きくできる様にコレクタ接地のトランジスタ１６等を使ってトランジスタ１９のゲート側で３端子スイッチング手段を構成している。ダイオード１０７と抵抗１１２が直列接続される場合も有る。
【０４６０】
図２８〜図３０各図に示す第２発明の各実施例は図２０〜図２２各図に示す第１発明の各実施例を変形したものである。図２４、図２６に示す各回路の様にダイオード１０７と抵抗１１２を追加接続することも可能である。
【０４７０】
尚、ダイオード１０７と抵抗１１２を追加接続した図２４〜図３０の各実施例においてさらに抵抗１１２の代わりに「図１７の実施例の様にトランジスタ１７とツェナー・ダイオード１８等が構成する定電圧回路の様なもの」を追加接続しても良い。その場合「その追加接続が有る図２４〜図３０の各実施例」と「図１、図１６〜図２３の各実施例を含め第１発明」には「その追加接続が無い図２４〜図３０の各実施例」に比べ直流電源４、５の直列回路が両ツェナー・ダイオード１０を介してコンデンサ１１を充電するため『その充電電圧を大きくできる』という利点が有る。つまり、直流電源５の電圧がゲート順バイアス電圧に比べ小さい時又は同じ位の時でも、直流電源４の電圧が充分で大きければ、充分なゲート順バイアス電圧を供給できたり、さらに速やかに供給できたりするのである。
【０４８０】
図３１に第３発明の１実施例を示す。以下の通りそれぞれが前述した各構成要素に相当する。
ａ）直流電源４、５が前述した２つの直流電源手段に。
ｂ）直流電源４、５の直列回路が前述した電源直列回路に。
ｃ）トランジスタ１とスイッチ２、１０２が前述した第１〜第３の可制御スイッチング手段に。
ｄ）トランジスタ１のゲート端子、ソース端子およびドレイン端子が前述した制御端子ｃｔ１、主端子ｍｔ１ａおよび主端子ｍｔ１ｂに。
ｅ）抵抗２７、１２、１３、２６が前述した第１〜第４の電流制限手段に。
ｆ）コンデンサ１１が前述したキャパシタンス手段に。
ｇ）直流電源５、ダイオード９、抵抗２７、トランジスタ１のソース・ゲート間およびスイッチ２が形成する閉回路が前述した第１の閉回路に。
ｈ）直流電源５、４、ダイオード７、抵抗１２、コンデンサ１１及びスイッチ１０２が形成する閉回路が前述した第２の閉回路に。
ｉ）コンデンサ１１、抵抗１３、トランジスタ１のゲート・ソース間および抵抗２６が形成する閉回路が前述した第３の閉回路に。
ｊ）ダイオード９又は抵抗２７が前述した第１のクランプ阻止手段に。
ｋ）ダイオード７又は抵抗１２が前述した第２のクランプ阻止手段に。
【０４９０】
また、ダイオード８が有れば図３１の実施例は請求項１０記載のスイッチング回路などにも対応し、ダイオード８が同項記載中の第２の非可制御スイッチング手段に相当し、図３１右中央の端子からスイッチ２又は１０２の方へ電流が流れるのを阻止する。そして、トランジスタ３が有れば図３１の実施例は請求項１１記載の３端子スイッチング回路などにも対応し、トランジスタ３が同項記載中の第４の可制御スイッチング手段に相当する。スイッチ２、１０２は同時にオン、オフする２連式の機械的スイッチであるが、後述する図３２〜図３６の各実施例で用いている半導体スイッチ２つの各組合せや「メイク接点２つ又はブレイク接点２つを持つ電磁式リレー又は水銀スイッチ」等を代わりに使うこともできる。
【０５００】
尚、コンデンサ１１がトランジスタ１を順バイアスしている時にコンデンサ１１のゲート側端子の電位がトランジスタ１のドレイン電位にクランプされるのをダイオード７と抵抗１２が阻止するため、その順バイアスによってトランジスタ１は完全にオンとなる。抵抗１２だけでもそのクランプを阻止できるので、ダイオード７の両端を短絡してダイオード７を取り除いても構わない。同様にトランジスタ１のソース電位が両直流電源４、５の接続点電位にクランプされるのをダイオード９と抵抗２７が阻止するのであるが、抵抗２７だけでもそのクランプを阻止できるので、ダイオード９の両端を短絡してダイオード９を取り除いても構わない。また、抵抗１３又は２６の代わりに抵抗とコイルの直列回路を使うと、スイッチ２、１０２がオフの時コンデンサ１１とその１つ又は２つのコイルの直列回路がトランジスタ１を順バイアスするので、コンデンサ１１の充電電圧がそのゲート順バイアス電圧に対して不足してもその１つ又は２つのコイルがその不足分を補うため大丈夫である。さらに、スイッチ２の接触抵抗あるいはオン抵抗（あるいはバイポーラ・トランジスタ等の場合ならコレクタ電流の飽和特性）あるいは直列抵抗（スイッチ２がスイッチと抵抗の直列回路の場合）などの電流制限作用を利用でき、しかもダイオード９が接続されているならば、抵抗２７の値はゼロでも良い。この場合スイッチ２が前述した第１の電流制限手段の役割も果たす。同様にスイッチ１０２の接触抵抗あるいはオン抵抗（あるいはバイポーラ・トランジスタ等の場合ならコレクタ電流の飽和特性）あるいは直列抵抗（スイッチ１０２がスイッチと抵抗の直列回路の場合）などの電流制限作用を利用でき、しかもダイオード７が接続されているならば、抵抗１２の値はゼロでも良い。この場合スイッチ１０２が前述した第２の電流制限手段の役割も果たす。
【０５１０】
それから、抵抗１２、１３、２６、２７それぞれの代わりに電流制限手段として定電流ダイオード、定電流手段または他の抵抗手段を１つずつ用いても構わない。そして、コンデンサ１１の充電経路は図１、図２４の各実施例などと違って両ツェナー・ダイオード１０が接続されていなくても形成されているので、トランジスタ１のゲート・ソース間の過電圧を防止する必要が無いなら、それらを接続しなくても構わない。そしてさらに、直流電源５のプラス側端子とコンデンサ１１のプラス側端子の間に図２４の実施例の様にダイオードと抵抗を直列接続しても構わない。この事は後述する図３２〜図５３の各実施例についても言える。
【０５２０】
図３２に示す第３発明の実施例では前述した第３、第４の電流制限手段としてトランジスタ１６とダイオード２３等が構成する可変電流制限手段を２つ用いているので、トランジスタ２８、１２８がオンの時その電流制限作用は大きくなって電流消費を低減したり、あるいは、トランジスタ２８、１２８がオフの時その電流制限作用が小さくなってトランジスタ１９のゲート順バイアス電流を増大してそのゲート電圧の立上りを鋭くしたりできる。この事は後述する図３３〜図３６、図３９〜図４３の各実施例についても言える。図３２の様にダイオード３５とツェナー・ダイオード１５が逆向きに直列接続される場合これらと図３２上側のトランジスタ１６等が定電圧回路を構成し、図１７の実施例で説明した通りコンデンサ１１がトランジスタ１９を順バイアスし過ぎるを防止したり、両ツェナー・ダイオード１０が有る場合これらによる電流消費を節約したりできる。
【０５３０】
図３５に示す第３発明の実施例ではコンデンサ１１が必要以上に充電されない様にトランジスタ１７とツェナー・ダイオード１８等が定電圧回路を構成し、そして、トランジスタ２８のソース電流がトランジスタ２１のベース電流となる。
【０５４０】
図３６に示す第３発明の実施例は図３２の実施例においてＰ、ＮチャネルのＩＧＢＴを使う等した３端子スイッチング回路である。トランジスタ１９、２２の両ゲートを直結しないのは図２３の実施例と同様に同時オンによる電源短絡を防ぐためで、直結した実施例も勿論可能である。同様に図３１、図３３〜図３５の各実施例や後述する図３８〜図５３の各実施例においてＰ、ＮチャネルのＩＧＢＴ、ＧＴＢＴ、ＭＯＳ・ＦＥＴ、ＳＩＴ又は「互いに相補関係にある可制御スイッチング手段２つ」等の両制御電極を直結又は図３６の実施例の様に抵抗とダイオードの並列回路を介し接続する等した３端子スイッチング回路も可能である。尚、これら３端子スイッチング回路を２端子スイッチ等として使っても勿論構わない。また、上述した抵抗とダイオードの並列回路の代わりに「そのドレインとゲートを接続した、内蔵ダイオードが有るノーマリィ・オフ型ＭＯＳ・ＦＥＴ」又は「そのゲートとソースを接続したノーマリィ・オン型ＭＯＳ・ＦＥＴ」等を使用できる。この事は後述する図４３の実施例でも言える。（参考：特開昭５０−１４１２３６号、特開平２−１２３８２６号、特開平６−３４３０３０号）
【０５５０】
図３７に示す第３発明の実施例では、ツェナー・ダイオード３６のツェナー電圧は直流電源４の電圧と同じあるから、スイッチ２がオンの間トランジスタ１は実質的に直流電源５の電圧でゲート逆バイアスされる。直流電源５の電圧がそのゲート逆バイアス電圧に比べて充分に大きいならば、そのツェナー電圧は直流電源４の電圧より大きくても構わない。次に述べる図３８の実施例の様にダイオード２９を使ってスイッチ２、１０２を共通化して１つにまとめることもできる。
【０５６０】
図３８〜図４３に示す第３発明の各実施例は、図３１〜図３６の各実施例においてダイオード２９を１つずつ使ってスイッチ２、１０２あるいはトランジスタ（２８、１２８）、（２８、２１）又は（２１、１２１）を共通化して１つにまとめる等したもので、請求項９記載のスイッチング回路等に対応する。尚、図４３の実施例の様に図３８〜図４２の各実施例においてＰ、ＮチャネルのＩＧＢＴ、ＧＴＢＴ、ＭＯＳ・ＦＥＴ、ＳＩＴ又は「互いに相補関係にある可制御スイッチング手段２つ」等の両制御電極を直結又は図４３の実施例の様に抵抗とダイオードの並列回路を介して接続する等した３端子スイッチング回路も可能である。
【０５７０】
図４４〜図５３各図に第４発明の実施例を１つずつ示す。図４４の実施例において以下の通りそれぞれが前述した各構成要素に相当する。
ａ）直流電源４、５が前述した２つの直流電源手段に。
ｂ）直流電源４、５の直列回路が前述した電源直列回路に。
ｃ）トランジスタ１、スイッチ２、１０２が前述した第１〜第３の可制御スイッチング手段に。
ｄ）トランジスタ１のゲート端子、ソース端子およびドレイン端子が前述した制御端子ｃｔ１、主端子ｍｔ１ａおよび主端子ｍｔ１ｂに。
ｅ）抵抗１２７、１２、１３、２６が前述した第１〜第４の電流制限手段に。
ｆ）コンデンサ１１が前述したキャパシタンス手段に。
ｇ）両ツェナー・ダイオード１０とスイッチ２の直列回路が前述したクランプ手段に。
ｈ）ダイオード７又は抵抗１２が前述したクランプ阻止手段に。
ｉ）直流電源５、４、ダイオード７、抵抗１２、コンデンサ１１及びスイッチ１０２が形成する閉回路が前述した第１の閉回路に。
ｊ）コンデンサ１１、抵抗１３、トランジスタ１のゲート・ソース間および抵抗２６が形成する閉回路が前述した第２の閉回路に。
【０５８０】
また、ダイオード８が有れば図４４の実施例は請求項１４記載のスイッチング回路などにも対応し、ダイオード８が同項記載中の第２の非可制御スイッチング手段に相当し、図４４右中央の端子からスイッチ２又は１０２の方へ電流が流れるのを阻止する。ダイオード８が有った方が望ましい場合が多い。そして、トランジスタ３が有れば図４４の実施例は請求項１５記載の３端子スイッチング回路などにも対応し、トランジスタ３が同項記載中の第４の可制御スイッチング手段に相当する。スイッチ２、１０２は同時にオン、オフする２連式の機械的スイッチであるが、後述する図４６〜図４７の各実施例で用いている半導体スイッチ２つの各組合せや「メイク接点２つ又はブレイク接点２つを持つ電磁式リレー又は水銀スイッチ」等を代わりに使うこともできる。
【０５９０】
尚、スイッチ２がオンの間スイッチ２と両ツェナー・ダイオード１０の直列回路がトランジスタ１のソース電位を直流電源５のプラス端子の電位以下にクランプする。また、コンデンサ１１がトランジスタ１を順バイアスしている時コンデンサ１１のゲート側端子の電位がトランジスタ１のドレイン電位にクランプされるのをダイオード７と抵抗１２が阻止するため、その順バイアスによってトランジスタ１は完全にオンとなる。抵抗１２だけでもそのクランプを阻止できるので、ダイオード７の両端を短絡してダイオード７を取り除いても良い。さらに、抵抗１３又は２６の代わりに抵抗とコイルの直列回路を使うと、スイッチ２、１０２がオフの時コンデンサ１１とその１つ又は２つのコイルの直列回路がトランジスタ１を順バイアスするので、コンデンサ１１の充電電圧がそのゲート順バイアス電圧に対して不足してもそのコイルがその不足分を補うため大丈夫である。
【０６００】
それから、スイッチ１０２の接触抵抗あるいはオン抵抗（あるいはバイポーラ・トランジスタ等の場合ならコレクタ電流の飽和特性）あるいは直列抵抗（スイッチ１０２がスイッチと抵抗の直列回路の場合）などの電流制限作用を利用でき、しかもダイオード７が接続されているならば、抵抗１２の値はゼロでも良い。この場合スイッチ１０２が前述した第２の電流制限手段の役割も果たす。そして、抵抗１２、１３、２６、１２７それぞれの代わりに電流制限手段として定電流ダイオード、定電流手段または他の抵抗手段を１つずつ用いても構わない。そしてさらに、直流電源５のプラス側端子とコンデンサ１１のプラス側端子の間に図２４の実施例の様にダイオードと抵抗を直列接続しても構わない。この事は後述する図４５〜図５３の各実施例についても言える。
【０６１０】
図４８〜図４９に示す各実施例は図４４の実施例においてノーマリィ・オフのトランジスタ１と抵抗１２７の代わりにノーマリィ・オン型トランジスタを１つずつ用いたものである。逆バイアス時の各トランジスタの動作抵抗もしくはもれ主電流は各ゲート・ソース間に接続されている各電圧降下手段の電圧降下の大きさを調整して行う。そして、図５０〜図５３に示す各実施例は前述した第２、第３の可制御スイッチング手段を共通化して１つにまとめたものである。
【０６２０】
図５４〜図６３各図に第５発明の実施例を１つずつ示す。これらは図４４〜図５３各図に示す第４発明の各実施例においてダイオード７のカソードを直流電源４のプラス端子からマイナス端子に接続し直した様なものである。これらの場合もダイオード８が有った方が望ましい場合が多い。
【０６３０】
図６４〜図７３各図に第６発明の実施例を１つずつ示す。図６４の実施例において以下の通りそれぞれが前述した各構成要素に相当する。
ａ）直流電源４、５が前述した２つの直流電源手段に。
ｂ）直流電源４、５の直列回路が前述した電源直列回路に。
ｃ）トランジスタ１、スイッチ２が前述した第１〜第２の可制御スイッチング手段に。
ｄ）トランジスタ１のゲート端子、ソース端子およびドレイン端子が前述した制御端子ｃｔ１、主端子ｍｔ１ａおよび主端子ｍｔ１ｂに。
ｅ）コンデンサ１１が前述したキャパシタンス手段に。
ｆ）抵抗１２７、１３が前述した第１〜第２の電流制限手段に。
ｇ）両ツェナー・ダイオード１０が前述した電圧降下手段に。
ｈ）抵抗１２７、１３及びスイッチ２の直列回路が前述したクランプ手段に。
【０６４０】
ダイオード８が有れば図６４の実施例は請求項２０記載のスイッチング回路などにも対応し、ダイオード８が同項記載中の第１の非可制御スイッチング手段に相当し、図６４右中央の端子からスイッチ２の方へ電流が流れるのを阻止する。ダイオード８は有った方が望ましい場合が多い。また、トランジスタ３が有れば図６４の実施例は３端子スイッチング回路になる。抵抗１４が接続されていれば両ツェナー・ダイオード１０、抵抗１２７、１３、１４及びスイッチ２の直列回路が前述したクランプ手段に相当する。スイッチ２がオンの間トランジスタ１のソース電位は直流電源５のプラス端子の電位以下（同電位も含む。）にクランプされる。抵抗１３の代わりに抵抗とコイルの直列回路を使うと、スイッチ２がオフの時コンデンサ１１とそのコイルの直列回路がトランジスタ１を順バイアスするので、コンデンサ１１の充電電圧がそのゲート順バイアス電圧に対して不足しでも大丈夫である。図７２〜図７３に示す各実施例は図６４の実施例においてノーマリィ・オフのトランジスタ１と抵抗１２７の代わりにノーマリィ・オン型トランジスタを１つずつ用いたものである。逆バイアス時の各トランジスタの内部抵抗もしくはもれ主電流は各ゲート・ソース間に接続される各電圧降下手段の電圧降下の大きさを調整して行う。
【０６５０】
図７４〜図８０各図にコイルによって順バイアスする従来のスイッチング回路を７例示す。これらのスイッチング回路では逆バイアス時に逆バイアス用の直流電源（各図下側の直流電源）だけで各コイルを励磁するので、励磁するのに時間が掛かったり、そのインダクタンスを大きくできないため順バイアス期間を長くできなかったり、するという問題点が有る。一方、図８１〜図９３各図に示す第７発明の各実施例では逆バイアス時に逆バイアス用の直流電源（各図下側の直流電源）と主電源（各図上側の直流電源）の直列回路で各コイルを励磁するので、従来より励磁時間を短くできたり、従来よりそのインダクタンスを大きくして順バイアス期間を長くできたり、するという効果が有る。
【０６６０】
尚、図８１、図８４〜図８６、図２５の各実施例ではコイル３０による順バイアス時トランジスタ３１、１９、１の順バイアス以外のところで、例えばコイル３０の直列抵抗などで、無駄にエネルギーが消費されるが、図８２、図８３、図８７〜図９３の各実施例ではトランジスタ１６、２４等やサイリスタ３４等を使ってその順バイアス以外のところでのエネルギー消費を節約する。図８８、図９０〜図９３の各実施例ではトランジスタ２８のターン・オフ後コイル３０の逆起電力の電圧極性が途中で反転しトランジスタ１６又は２４を順バイアスするため、図９０の実施例ではトランジスタ１６のコレクタ・エミッタ間電圧が次第に小さくなってコイル３０の電流を多くバイパスする様になり、図８８、図９１〜図９３の各実施例では等価サイリスタのオン電圧が小さくなってコイル３０の電流による電圧降下が小さくなり、どの実施例もトランジスタ１９の順バイアス以外のところでのエネルギー消費を節約する。
【０６７０】
また、図８２、図８３、図８７〜図９３の各実施例ではトランジスタ１６又は２４あるいはサイリスタ３４の代わりに逆バイアス電圧極性が同じならば接合型ＦＥＴ、ＭＯＳ・ＦＥＴ、ＩＧＢＴ、ＧＴＢＴ、ＳＩＴ、サイリスタ、ＳＩサイリスタ等、ノーマリィ・オン、ノーマリィ・オフに関係無く自己ターン・オフ機能を持つ可制御スイッチング手段なら何でも使うことができる。ただし、ダイオード２３をその逆バイアス用電圧降下手段として使う実施例の場合、必要な逆バイアス電圧の大きさに応じて電圧降下手段として電圧降下の大きいもの（例：抵抗、複数のダイオードを同じ向きに直列接続したもの、ダイオードとツェナーダイオードを逆向きに直列接続したもの等。）をダイオード２３の代わりに使う必要がある。
【０６８０】
最後に以下の事を補足する。
１）各実施例では主スイッチにＭＯＳ・ＦＥＴ、ＩＧＢＴもしくはバイポーラトランジスタを主に使っているが、それぞれの代わりに逆バイアス電圧極性が同じならバイポーラ・トランジスタ、接合型ＦＥＴ、ＳＩＴ、ＩＧＢＴ、ＧＴＢＴ、サイリスタ、ＧＴＯサイリスタあるいはＳＩサイリスタなど、可制御スイッチング手段ならノーマリィ・オン、ノーマリィ・オフに関係無く何でも使うことができる。
２）スイッチ２やトランジスタ２１等の代わりにオン、オフ可能な可制御スイッチング手段なら機械的スイッチでも半導体スイッチでも電磁リレーでも水銀スイッチでも何でも使うことができる。
３）各実施例において電圧降下手段として逆向きに直列接続した２つのツェナー・ダイオード１０の代わりに抵抗、複数のダイオードを同じ向きに直列接続したもの、ダイオードとツェナー・ダイオードを逆向きに直列接続したもの、「そのコレクタ・ベース間に抵抗、ダイオード又はツェナー・ダイオードを接続したバイポーラ・トランジスタ」など電圧降下手段なら何でも使うことができる。
【０６９０】
４）各実施例において電流制限手段として抵抗１２、１３、２６、２７又は１２７等の代わりに「そのゲートとドレインを接続したノーマリィ・オフ型ＭＯＳ・ＦＥＴ」、「そのゲートとソースを接続したノーマリィ オン型ＦＥＴ」、他の抵抗手段、定電流ダイオード、「そのコレクタ・ベース間に定電流ダイオードを接続したバイポーラ・トランジスタ」もしくは定電流手段など電流制限手段なら何でも使用できる。
５）各実施例においてダイオード７、９又は１０７と抵抗１２、２７又は１１２の直列回路の代わりに「そのゲートとドレインを接続し、そのバックゲート・ソース間、バックゲート・ドレイン間それぞれに順方向電圧を印加しない様にしたノーマリィ・オフ型ＭＯＳ・ＦＥＴ」を使用しても構わない。
【０７００】
６）各実施例において各構成要素の置換えによって新実施例（派生実施例）が派生するが、各実施例又はそれから派生する各派生実施例において各可制御スイッチング手段をそれと相補関係にある可制御スイッチング手段（例：Ｎチャネル型ＦＥＴに対するＰチャネル型ＦＥＴ等。）で１つずつ置換え、電圧極性もしくは電圧方向の有る各構成要素（例：直流電源、ダイオード等。）の向きを逆にした「元の実施例もしくは派生実施例に対し電圧極性もしくは電圧方向に関して対称的な関係に有る実施例」もまた可能である。
７）３端子スイッチング回路という名前において便宜上３端子と呼んでいるが、実際に回路を組む時に端子が回路中に存在しない場合が多い。例えば、普通のサイリスタのことを３端子サイリスタと呼び、２端子サイリスタと区別するけれども、どちらも端子が付かずリード線だけが本体から出ている場合も有るし、アノードは端子ではなくボディ・ケースである場合も有る。また、３端子スイッチを２端子スイッチとして使う場合も有る。本発明でも同様である。
【０７１０】
８）図２４の実施例を含む第２発明には図３〜図８に示す従来の各スイッチング回路や３端子スイッチング回路等に対して次の追加効果が有る。
ａ）スイッチ２のオン時トランジスタ１（ＮＰＮやＮチャネル型の場合）のソース電位（出力電位）が低い。ＰＮＰやＰチャネル型の場合には出力電位が高い。
ｂ）誘導性負荷の場合スイッチ２のオン時その励磁エネルギーがコンデンサ１１に回生される。
９）図３１〜図４３の各実施例を含む第３発明は図３〜図１５に示す従来の各スイッチング回路や各３端子スイッチング回路等に対して『スイッチ２のオン時トランジスタ１のターン・オフをさらに速くできる』という効果を持つ。これは図３１〜図４３の各実施例を含む第３発明の場合コンデンサ１１のゲート側端子電位が直流電源４のプラス端子電位より低くなると、コンデンサ１１の充電が始まり、その放電によるゲート順バイアス動作が停止するからである。
【０７２０】
１０）図１の実施例を含む第１発明は「ダイオード１０７と抵抗１１２が接続されていない図２４の実施例」を含む第２発明の各スイッチング回路や各３端子スイッチング回路等に対して『スイッチ２のオン時トランジスタ１のターンオフをさらに速くできる』という効果を持つ。これは図１の実施例を含む第１発明の場合コンデンサ１１のゲート側端子電位が直流電源４のプラス端子電位より低くなると、コンデンサ１１の充電が始まり、その充電電流がゲート・ソース間静電容量の放電を助けたり、そのゲート・ソース間を逆バイアス方向に充電するのを助けたり、両ツェナー・ダイオード１０に逆バイアス方向に電圧降下を生じたりするからである。
１１）図３１の実施例の場合ダイオード９と抵抗２７を取り外しても不安定ながら一応トランジスタ１をオフ制御できる。これはオフ制御中トランジスタ１がターン・オンし掛かると、電源短絡電流がトランジスタ１のドレインからソース、ゲートを経てスイッチ２へ流れ、そのゲート・ソース間を逆バイアスしてトランジスタ１をオフに引き戻すからである。この事は第３発明全部について同様に当てはまる。
【０７３０】
【先行技術】
ａ）特開昭５４−１３２７２７号 ｂ）特開昭５５−１２２４７４号
ｃ）実開昭６０−４０１３４号 ｄ）特開昭６２−１４７９５３号
ｅ）特開昭６３−９９７８０号 ｆ）特開昭６３−１９９５１５号
ｇ）特開昭６３−２９９７６８号 ｈ）特開平１−７４８２２号
ｉ）特開平１−１６２４１１号 ｊ）特開平１−１８６０１６号
ｋ）特開平２−１２３８１６号 ｌ）特開平２−１５８２１２号
ｍ）特開平２−２９９４７４号 ｎ）特開平３−５６０７３号
ｏ）実開平３−６９９３６号 ｐ）実開平３−８０６９１号
ｑ）実開平３−８２９３１号 ｒ）特開平３−１７９８１５号
ｓ）実開平４−４４７３７号 ｔ）特開平４−１７０８１３号
ｕ）特開平５−１５１４４号 ｖ）特開平５−２２６９９８号
ｗ）特開平５−２６８０３７号 ｘ）特開平５−３０４４５３〜４号
ｙ）特開平７−２６４０３０号 ｚ）特開平８−３３３４８号
ａａ）実願平５−６６１６５号 ａｂ）ＵＳ−４１２５８１４号
ａｃ）特開昭６２−２１９７１２号 ａｄ）特開平１−１１７４１６号
ａｅ）実開平１−１３２１２９号 ａｆ）特開平１−２９８９５４号
ａｇ）特開平１−２９８９５７号 ａｈ）特開平２−６５６７０号
ａｉ）特開平２−１００４１７号 ａｊ）特開平２−１０１９５６号
【０７４０】
ａ）特開昭５３−９９９２５号 ｂ）特開昭５４−１０２９５６号
ｃ）実開昭５９−２７６３５号 ｄ）実開昭６１−７２０８９号
ｅ）特開昭５９−２０８９７３号 ｆ）特開昭６０−７０９８０号
ｇ）特開昭６３−１７４５７２〜４号 ｈ）特開昭６４−２３７７３〜５号
ｉ）特開昭６４−７７２２０号 ｊ）特開平１−９１６７４号
ｋ）特開平１−１２９７８０号 ｌ）実開平１−４７５９３号
ｍ）特開平１−２７４６７０号 ｎ）特開平２−８４０５５号
【図面の簡単な説明】
【図１】第１発明の１実施例を示す回路図である。
【図２〜図１５】各図は従来のスイッチング回路の例を１つずつ示す回路図である。
【図１６〜図２３】各図は第１発明の実施例を１つずつ示す回路図である。
【図２４〜図３０】各図は第２発明の実施例を１つずつ示す回路図である。
【図３１〜図４３】各図は第３発明の実施例を１つずつ示す回路図である。
【図４４〜図５３】各図は第４発明の実施例を１つずつ示す回路図である。
【図５４〜図６３】各図は第５発明の実施例を１つずつ示す回路図である。
【図６４〜図７３】各図は第６発明の実施例を１つずつ示す回路図である。
【図７４〜図８０】各図は従来のスイッチング回路の例を１つずつ示す回路図である。
【図８１〜図９３】各図は第７発明の実施例を１つずつ示す回路図である。
【技術分野】
第１〜第６発明は、例えばコレクタ接地、ドレイン接地あるいはアノード接地（アノード側ゲート端子を駆動信号入力用に使う場合はカソード接地）した、つまり、駆動信号入力用に使う制御端子（例：ベース端子、ゲート端子など。）と対を成さない主端子（例：コレクタ端子、ドレイン端子、カソード側ゲート端子に対するアノード端子、アノード側ゲート端子に対するカソード端子など。）を接地した可制御スイッチング手段をオン制御時に順バイアスし、オフ制御時に逆バイアスする際に直流電源手段（例：直流電源）の数が少なくて済むスイッチング回路と、これを利用した３端子スイッチング回路などに関する。
【００２０】
【背景技術】
従来技術として例えばドレイン接地したＭＯＳ・ＦＥＴもしくはコレクタ接地したＩＧＢＴをオン制御時にゲート順バイアスし、オフ制御時にゲート逆バイアスするスイッチング回路を図２〜図１５に１つずつ示す。図２のスイッチング回路ではスイッチ２のオン、オフに従ってトランジスタ１はゲート逆バイアスあるいはゲート順バイアスされて、オフ制御あるいはオン制御される。尚、スイッチ２の代わりにオン、オフ可能な可制御スイッチング手段ならリレー接点でも水銀スイッチでも各種トランジスタでもサイリスタでもＳＩサイリスタでも何でも構わない。ただし、主電源となる直流電源４の他に順バイアス用と逆バイアス用にも直流電源５、６が必要になるため、計３つの直流電源が必要となる。
【００３０】
一方、図３〜図１５の各スイッチング回路では順バイアス用のコンデンサ１１がその１つの直流電源の役割をするため直流電源の数は２つで済む。逆バイアス時に「可制御スイッチング手段の駆動信号入力用に対を成す制御端子と主端子の間部分」とコンデンサ１１は、図３〜図８の各スイッチング回路では直列的な関係になり、図９〜図１５の各スイッチング回路では並列的な関係になる。尚、図８、図１２の各回路ではオフ制御時にソース電位あるいはエミッタ電位が直流電源５のプラス端子電位より高くならない様にツェナー・ダイオード３６のツェナー電圧の大きさは直流電源４の電圧の大きさと同じ又はそれ以上に設定されるので、実質的には直流電源５だけが駆動用電源として働く。
【００４０】
しかしながら、図３〜図８の各スイッチング回路には『ターン・オフが遅い』という第１の問題点が有る。 （ 第１の問題点 ）
例えば、図３の回路においてスイッチ２がターン・オンすると、「直流電源４、５の直列回路からトランジスタ１、ゲート・ソース間静電容量もしくは両ツェナー・ダイオード１０、コンデンサ１１及びスイッチ２を流れる短絡電流」と「直流電源５からダイオード７、抵抗１２、ゲート・ソース間静電容量もしくは両ツェナー・ダイオード１０、コンデンサ１１及びスイッチ２を流れるゲート逆バイアス電流」がゲート・ソース間静電容量の電荷を引き抜き、それを逆バイアス方向に充電してトランジスタ１をゲート逆バイアスし、トランジスタ１をターン・オフさせる。ところが、コンデンサ１１の電圧は各電流の流れを妨害する方向にあるし、しかも、その短絡電流はトランジスタ１のターン・オフ化に伴って減少するし、その上、そのゲート逆バイアス電流はソース電位がある程度低くならないと流れ始めないので、トランジスタ１のターン・オフは遅くなる。もし、その短絡電流経路からコンデンサ１１を外すことができればその短絡電流によるゲート逆バイアス作用は強くなり、トランジスタ１のターン・オフは速まる。あるいは、そのゲート逆バイアス電流の流れ始めを早くできれば逆バイアスはスムーズになり、トランジスタ１のターン・オフは速まる。
【００５０】
また、、図３〜図８の各スイッチング回路には『オフ制御時ノイズ等に対して弱い』という第２の問題点が有る。 （ 第２の問題点 ）
例えば、図３の回路ではスイッチ２がオンの時トランジスタ１のゲートはコンデンサ１１を介して直流電源５のマイナス端子に接続され、図４の回路ではスイッチ２がオンの時トランジスタ１９のゲートはコンデンサ１１と抵抗１２を介して直流電源５のマイナス端子に接続されるが、どちらもコンデンサ１１を介するためコンデンサ１１を介さない場合より各ゲート電位はノイズ等に対して弱い。
【００６０】
さらに、図３〜図８の各スイッチング回路には『主電源を駆動用電源として利用できない』という第３の問題点が有る。 （ 第３の問題点 ）
例えば、図３の回路でスイッチ２がオンの時トランジスタ１のゲート・ソース間静電容量とコンデンサ１１の直列回路に印加する電圧の大きさは最大で駆動用電源となる直流電源５の電圧の大きさにしかならない。これはオフ制御時にソース電位を直流電源５のプラス端子電位より高くできないからである。このため、直流電源５の電圧の大きさは少なくとも「ゲート逆バイアス電圧の大きさ」と「ゲート順バイアス電圧の大きさ（コンデンサ１１の電圧の大きさ）」の相と同等以上である必要が有る。ただし、順バイアス用のコンデンサ１１の電圧がゲート順バイアス電圧と大きさが同じだと、順バイアス時ゲート・ソース間静電容量（バイポーラ・トランジスタの場合なら順電圧に達するまでのベース・エミッタ間静電容量）を順バイアス電圧の大きさまで充電するのに時間が掛かってしまうので、できれば駆動用電源の電圧の大きさは順、逆バイアス電圧の大きさの和に対して余裕ある大きさであって欲しい。もし、主電源の直流電源４も駆動用電源として使用できて、ゲート・ソース間静電容量とコンデンサ１１の直列回路に印加する電圧の大きさを最大で直流電源４、５の両電圧和の大きさにできれば、直流電源５の電圧が不足するとき直流電源４の電圧で補ったり、あるいは、逆に直流電源５に電圧の小さい電源を使用したりできる。
【００７０】
それから、図９〜図１５の各スイッチング回路には『ターン・オフが遅い』という第４の問題点が有る。 （ 第４の問題点 ）
例えば、図９の回路においてスイッチ２がターン・オンすると、「直流電源４、５の直列回路からトランジスタ１、ゲート・ソース間静電容量およびスイッチ２を流れる短絡電流」と「直流電源５からダイオード９、抵抗２７およびスイッチ２を流れるゲート逆バイアス電流」がゲート・ソース間静電容量の電荷を引き抜き、それを逆バイアス方向に充電してトランジスタ１をゲート逆バイアスし、トランジスタ１をターン・オフさせる。ところが、その短絡電流はトランジスタ１のターン・オフ化に伴って減少するし、そのゲート逆バイアス電流はソース電位がある程度低くならないと流れ始めない。もし、そのゲート逆バイアス電流の流れ始めを早くできれば逆バイアスはスムーズになり、ターン・オフは速まる。
【００８０】
そして、図９〜図１５の各スイッチング回路には『主電源を駆動用電源として利用できない』という第５の問題点が有る。 （ 第５の問題点 ）
例えば、図９の回路でスイッチ１０２がオンの時コンデンサ１１を充電する電圧の大きさは最大で駆動用電源となる直流電源５の電圧の大きさになる。尚、順バイアス用のコンデンサ１１の電圧がゲート順バイアス電圧と大きさが同じだと、順バイアス時ゲート・ソース間静電容量（バイポーラ・トランジスタの場合なら順電圧に達するまでのベース・エミッタ間静電容量）を順バイアス電圧の大きさまで充電するのに時間が掛かってしまうので、できれば駆動用電源の電圧の大きさは順バイアス電圧の大きさに対して余裕ある大きさであって欲しい。もし、主電源の直流電源４も駆動用電源として使用できて、コンデンサ１１を充電する電圧の大きさを最大で直流電源４、５の両電圧和の大きさにできれば、直流電源５の電圧が不足するとき直流電源４の電圧で補ったり、あるいは、逆に直流電源５に電圧の小さい電源を使用したりできる。
【００９０】
【第１発明の目的】
第１発明の目的は、ターン・オフが速く、オフ制御時ノイズ等に対して強く、主電源も駆動用電源として利用できるスイッチング回路を提供することである。
【０１００】
【第２発明の目的】
第２発明の目的は、ターン・オフが速く、オフ制御時ノイズ等に対して強いスイッチング回路を提供することである。
【０１１０】
【第３発明の目的】
第３発明の目的は、ターン・オフが速く、オフ制御時ノイズ等に対して強く、主電源も駆動用電源として利用できるスイッチング回路を提供することである。
【０１２０】
【第４発明の目的】
第４発明の目的は、ターン・オフが速く、オフ制御時ノイズ等に対して強く、主電源も駆動用電源として利用できるスイッチング回路を提供することである。
【０１３０】
【第５発明の目的】
第５発明の目的は、ターン・オフが速く、オフ制御時ノイズ等に対して強いスイッチング回路を提供することである。
【０１４０】
【第６発明の目的】
第６発明の目的は、ターン・オフが速いスイッチング回路を提供することである。
【０１５０】
【第１発明の開示】
即ち、第１発明は、第１の可制御スイッチング手段の制御端子、主端子を制御端子ｃｔ１、主端子ｍｔ１ａ、主端子ｍｔ１ｂと呼び、その駆動信号入力用に制御端子ｃｔ１と主端子ｍｔ１ａが対を成すとしたときに、
２つの直流電源手段を同じ向きに直列接続して電源直列回路を形成し、
制御端子ｃｔ１側にオン・オフ可能な第２の可制御スイッチング手段が来る様に前記電源直列回路の両端間に主端子ｍｔ１ｂ・制御端子ｃｔ１間部分と前記第２の可制御スイッチング手段を直列接続し、
通流電流によって電圧降下を生じる電圧降下手段を主端子ｍｔ１ａ・制御端子ｃｔ１間に接続し、
前記第２の可制御スイッチング手段がオンのとき前記電源直列回路がキャパシタンス手段を充電する第１の閉回路を前記電圧降下手段、前記第２の可制御スイッチング手段、及び、通流電流を制限する第１の電流制限手段と共に形成し、
前記第２の可制御スイッチング手段がオフのとき前記キャパシタンス手段が制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスする第２の閉回路を、制御端子ｃｔ１に接続した通流電流を制限する第２の電流制限手段と共に形成し、
その順バイアスの時に前記キャパシタンス手段の制御端子ｃｔ１側端子の電位が前記電源直列回路の主端子ｍｔ１ｂ側端子の電位にクランプされるのを阻止するクランプ阻止手段を前記第１の閉回路の中に設けたスイッチング回路である。
【０１６０】
このことによって、前記第２の可制御スイッチング手段がオンのとき前記電源直列回路が前記クランプ阻止手段、前記第１の電流制限手段および「主端子ｍｔ１ａ・制御端子ｃｔ１間部分もしくは前記電圧降下手段」を介して前記キャパシタンス手段を充電し、その充電電流が主端子ｍｔ１ａ・制御端子ｃｔ１間の逆バイアス電流となり、引き続きその充電電流が前記電圧降下手段に生じる電圧降下が前記第１の可制御スイッチング手段の逆バイアス電圧となり、前記第１の可制御スイッチング手段はオフ制御される。一方、前記第２の可制御スイッチング手段がオフのとき前記キャパシタンス手段が順バイアス用電源の役割を果たし、前記第２の電流制限手段を介して制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスし、前記第１の可制御スイッチング手段をオン制御する。
【０１７０】
尚、前記第２の可制御スイッチング手段のターン・オン直後、前記電源直列回路から前記第１の可制御スイッチング手段、「主端子ｍｔ１ａ・制御端子ｃｔ１間部分もしくは前記電圧降下手段」及び前記第２の可制御スイッチング手段を流れる短絡電流の経路には前記第１の可制御スイッチング手段のターン・オフを遅らせる前記キャパシタンス手段は含まれていないので、『前記第１の可制御スイッチング手段のターン・オフは速くなる。』 （ 効 果 ）
また、前記第２の可制御スイッチング手段がオンのとき制御端子ｃｔ１は前記キャパシタンス手段を介さずに前記電源直列回路の一端と接続状態にあるので、『前記第１の可制御スイッチング手段のオフ制御時ノイズ等に対して強い。』（ 効 果 ）
さらに、前記第２の可制御スイッチング手段がオンのとき主電源となる一方の前記直流電源手段も駆動用電源として利用されている。 （ 効 果 ）
それから、前記第１の可制御スイッチング手段が制御端子を２つ以上持つ場合もある。例えば、アノード側ゲート端子とカソード側ゲート端子を持つ４端子のサイリスタやＳＩサイリスタ等である。この場合一方の制御端子が制御端子ｃｔ１に相当する。 （参考：特願昭６２−５０４７８５号）
【０１８０】
第１発明が請求項２記載のスイッチング回路などに対応する場合、前記第２の可制御スイッチング手段がオンのとき、一方のスイッチ端子となる前記第１の非可制御スイッチング手段の開放端子から電流が流入もしくは流出するのを前記第１の非可制御スイッチング手段が阻止する。第１発明が請求項３記載のスイッチング回路などに対応する場合、前記第２の可制御スイッチング手段がオンの時このスイッチング手段に接続される前記直流電源手段が前記第２の非可制御スイッチング手段と前記第２の可制御スイッチング手段を介して制御端子ｃｔ１・主端子ｍｔ１ａ間を直接逆バイアスするので、その間の逆バイアスはより強固になる。第１発明が請求項４記載の３端子スイッチング回路などに対応する場合、前記第１の可制御スイッチング手段、前記第１の非可制御スイッチング手段および前記第３の可制御スイッチング手段が主電源となる一方の前記直流電源手段の両出力端子間に直列接続される。
【０１９０】
【第２発明の開示】
即ち、第２発明は、第１の可制御スイッチング手段の制御端子、主端子を制御端子ｃｔ１、主端子ｍｔ１ａ、主端子ｍｔ１ｂと呼び、その駆動信号入力用に制御端子ｃｔ１と主端子ｍｔ１ａが対を成すとしたときに、
２つの直流電源手段を同じ向きに直列接続して電源直列回路を形成し、
制御端子ｃｔ１側にオン・オフ可能な第２の可制御スイッチング手段が来る様に前記電源直列回路の両端間に主端子ｍｔ１ｂ・制御端子ｃｔ１間部分と前記第２の可制御スイッチング手段を直列接続し、
通流電流によって電圧降下を生じる電圧降下手段を主端子ｍｔ１ａ・制御端子ｃｔ１間に接続し、
前記第２の可制御スイッチング手段がオンのときこのスイッチング手段に接続される前記直流電源手段がキャパシタンス手段を充電する第１の閉回路を前記電圧降下手段、前記第２の可制御スイッチング手段、及び、通流電流を制限する第１の電流制限手段と共に形成し、
前記第２の可制御スイッチング手段がオフのとき前記キャパシタンス手段が制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスする第２の閉回路を、制御端子ｃｔ１に接続した通流電流を制限する第２の電流制限手段と共に形成し、
その順バイアスの時に前記キャパシタンス手段の制御端子ｃｔ１側端子の電位が両前記直流電源手段の接続点電位にクランプされるのを阻止するクランプ阻止手段を前記第１の閉回路の中に設けたスイッチング回路である。
【０２００】
このことによって、前記第２の可制御スイッチング手段がオンのときこのスイッチング手段に接続される前記直流電源手段が前記クランプ阻止手段、前記第１の電流制限手段および「主端子ｍｔ１ａ・制御端子ｃｔ１間部分もしくは前記電圧降下手段」を介して前記キャパシタンス手段を充電し、その充電電流が主端子ｍｔ１ａ・制御端子ｃｔ１間の逆バイアス電流となり、引き続きその充電電流が前記電圧降下手段に生じる電圧降下が前記第１の可制御スイッチング手段の逆バイアス電圧となり、前記第１の可制御スイッチング手段はオフ制御される。一方、前記第２の可制御スイッチング手段がオフのとき前記キャパシタンス手段が順バイアス用電源の役割を果たし、前記第２の電流制限手段を介して制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスし、前記第１の可制御スイッチング手段をオン制御する。
【０２１０】
尚、前記第２の可制御スイッチング手段のターン・オン直後、前記電源直列回路から前記第１の可制御スイッチング手段、「主端子ｍｔ１ａ・制御端子ｃｔ１間部分もしくは前記電圧降下手段」及び前記第２の可制御スイッチング手段を流れる短絡電流の経路には前記第１の可制御スイッチング手段のターン・オフを遅らせる前記キャパシタンス手段は含まれていないので、『前記第１の可制御スイッチング手段のターン・オフは速くなる。』 （ 効 果 ）
また、前記第２の可制御スイッチング手段がオンのとき制御端子ｃｔ１は前記キャパシタンス手段を介さずに前記電源直列回路の一端と接続状態にあるので、『前記第１の可制御スイッチング手段のオフ制御時ノイズ等に対して強い。』（ 効 果 ）
さらに、前記第１の可制御スイッチング手段が制御端子を２つ以上持つ場合もある。例えば、アノード側ゲート端子とカソード側ゲート端子を持つ４端子のサイリスタやＳＩサイリスタ等である。この場合一方の制御端子が制御端子ｃｔ１に相当する。 （参考：特願昭６２−５０４７８５号）
【０２２０】
第２発明が請求項６記載のスイッチング回路などに対応する場合、前記第２の可制御スイッチング手段がオンのとき、一方のスイッチ端子となる前記第１の非可制御スイッチング手段の開放端子から電流が流入もしくは流出するのを前記第１の非可制御スイッチング手段が阻止する。第２発明が請求項７記載の３端子スイッチング回路などに対応する場合、前記第１の可制御スイッチング手段、前記第１の非可制御スイッチング手段および前記第３の可制御スイッチング手段が主電源となる一方の前記直流電源手段の両出力端子間に直列接続される。
【０２３０】
【第３発明の開示】
即ち、第３発明は、第１の可制御スイッチング手段の制御端子、主端子を制御端子ｃｔ１、主端子ｍｔ１ａ、主端子ｍｔ１ｂと呼び、その駆動信号入力用に制御端子ｃｔ１と主端子ｍｔ１ａが対を成すとしたときに、
２つの直流電源手段を同じ向きに直列接続して電源直列回路を形成し、
制御端子ｃｔ１側にオン・オフ可能な第２の可制御スイッチング手段が来る様に前記電源直列回路の両端間に主端子ｍｔ１ｂ・制御端子ｃｔ１間部分と前記第２の可制御スイッチング手段を直列接続し、
前記第２の可制御スイッチング手段がオンのときこのスイッチング手段側に接続される前記直流電源手段が主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスする第１の閉回路を前記第２の可制御スイッチング手段と通流電流を制限する第１の電流制限手段と共に形成し、
前記電源直列回路と前記第２の可制御スイッチング手段の接続点に前記第２の可制御スイッチング手段のオン、オフに連携してオン、オフする第３の可制御スイッチング手段を接続し、
前記第３の可制御スイッチング手段がオンのとき前記電源直列回路がキャパシタンス手段を充電する第２の閉回路を前記第３の可制御スイッチング手段と通流電流を制限する第２の電流制限手段と共に形成し、
前記第２、第３の可制御スイッチング手段がオフのとき前記キャパシタンス手段が制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスする第３の閉回路を、前記キャパシタンス手段を挟む様に直列接続した通流電流を制限する第３、第４の電流制限手段と共に形成し、
その順バイアスの時に主端子ｍｔ１ａの電位が両前記直流電源手段の接続点電位にクランプされるのを阻止する第１のクランプ阻止手段を前記第１の閉回路の中に設け、
その順バイアスの時に前記キャパシタンス手段の制御端子ｃｔ１側端子の電位が前記電源直列回路の主端子ｍｔ１ｂ側端子の電位にクランプされるのを阻止する第２のクランプ阻止手段を前記第２の閉回路の中に設けたスイッチング回路である。
【０２４０】
このことによって、前記第２、第３の可制御スイッチング手段がオンの時これらスイッチング手段に接続される前記直流電源手段が前記第１のクランプ阻止手段、前記第１の電流制限手段および前記第２の可制御スイッチング手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスして前記第１の可制御スイッチング手段をオフ制御し、同時に前記電源直列回路が前記第２のクランプ阻止手段、前記第２の電流制限手段および前記第３の可制御スイッチング手段を介して前記キャパシタンス手段を充電する。一方、前記第２、第３の可制御スイッチング手段がオフのとき前記キャパシタンス手段が順バイアス用電源の役割を果たし、前記第３、第４の電流制限手段を介して制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスし、前記第１の可制御スイッチング手段をオン制御する。
【０２５０】
尚、前記第２の可制御スイッチング手段のターン・オン直後、前記電源直列回路から前記第１の可制御スイッチング手段、主端子ｍｔ１ａ・制御端子ｃｔ１間部分および前記第２の可制御スイッチング手段を流れる短絡電流の経路には前記第１の可制御スイッチング手段のターン・オフを遅らせる前記キャパシタンス手段は含まれていないので、『前記第１の可制御スイッチング手段のターン・オフは速くなる。』 （ 効 果 ）
また、前記第２の可制御スイッチング手段がオンのとき制御端子ｃｔ１は前記キャパシタンス手段を介さずに前記電源直列回路の一端と接続状態にあるので、『前記第１の可制御スイッチング手段のオフ制御時ノイズ等に対して強い。』（ 効 果 ）
さらに、前記第３の可制御スイッチング手段がオンのとき主電源となる一方の前記直流電源手段も駆動用電源として利用されている。 （ 効 果 ）
それから、前記第１の可制御スイッチング手段が制御端子を２つ以上持つ場合もある。例えば、アノード側ゲート端子とカソード側ゲート端子を持つ４端子のサイリスタやＳＩサイリスタ等である。この場合一方の制御端子が制御端子ｃｔ１に相当する。 （参考：特願昭６２−５０４７８５号）
【０２６０】
第３発明が請求項９記載のスイッチング回路などに対応する場合、可制御スイッチング手段を１つ節約できる。第３発明が請求項１０記載のスイッチング回路などに対応する場合、前記第２の可制御スイッチング手段などがオンのとき、一方のスイッチ端子となる前記第３の非可制御スイッチング手段の開放端子から電流が流入もしくは流出するのを前記第３の非可制御スイッチング手段が阻止する。第３発明が請求項１１記載の３端子スイッチング回路などに対応する場合、前記第１の可制御スイッチング手段、前記第３の非可制御スイッチング手段および前記第４の可制御スイッチング手段が前記第１の直流電源の両出力端子間に直列接続される。
【０２７０】
【第４発明の開示】
即ち、第４発明は、第１の可制御スイッチング手段の制御端子、主端子を制御端子ｃｔ１、主端子ｍｔ１ａ、主端子ｍｔ１ｂと呼び、その駆動信号入力用に制御端子ｃｔ１と主端子ｍｔ１ａが対を成すとしたときに、
２つの直流電源手段を同じ向きに直列接続して電源直列回路を形成し、
制御端子ｃｔ１側にオン・オフ可能な第２の可制御スイッチング手段が来る様に前記電源直列回路の両端間に主端子ｍｔ１ｂ・制御端子ｃｔ１間部分と前記第２の可制御スイッチング手段を直列接続し、
通流電流を制限する第１の電流制限手段を主端子ｍｔ１ｂ・主端子ｍｔ１ａ間に接続し、
前記第２の可制御スイッチング手段がオンで、前記電源直列回路が前記第１の電流制限手段と前記第２の可制御スイッチング手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスするとき、主端子ｍｔ１ａ電位を両前記直流電源手段の接続点電位に又はこの接続点電位から前記電源直列回路と前記第２の可制御スイッチング手段の接続点電位側へクランプするクランプ手段を設け、
前記電源直列回路と前記第２の可制御スイッチング手段の接続点に前記第２の可制御スイッチング手段のオン、オフに連携してオン、オフする第３の可制御スイッチング手段を接続し、
前記第３の可制御スイッチング手段がオンのとき前記電源直列回路がキャパシタンス手段を充電する第１の閉回路を前記第３の可制御スイッチング手段と通流電流を制限する第２の電流制限手段と共に形成し、
前記第２、第３の可制御スイッチング手段がオフのとき前記キャパシタンス手段が制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスする第２の閉回路を、前記キャパシタンス手段を挟む様に直列接続した通流電流を制限する第３、第４の電流制限手段と共に形成し、
その順バイアスの時に前記キャパシタンス手段の制御端子ｃｔ１側端子の電位が前記電源直列回路の主端子ｍｔ１ｂ側端子の電位にクランプされるのを阻止するクランプ阻止手段を前記第１の閉回路の中に設けたスイッチング回路である。
【０２８０】
このことによって、前記第２、第３の可制御スイッチング手段がオンのとき前記電源直列回路が前記第１の電流制限手段と前記第２の可制御スイッチング手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスして前記第１の可制御スイッチング手段をオフ制御し、主電源となる一方の前記直流電源手段が前記第１の可制御スイッチング手段を介して電圧を出力しない様に前記クランプ手段が主端子ｍｔ１ａ電位を両前記直流電源手段の接続点電位に又はこの接続点電位から前記電源直列回路と前記第２の可制御スイッチング手段の接続点電位側へクランプする。同時に前記電源直列回路が前記クランプ阻止手段、前記第２の電流制限手段および前記第３の可制御スイッチング手段を介して前記キャパシタンス手段を充電する。一方、前記第２、第３の可制御スイッチング手段がオフのとき前記キャパシタンス手段が順バイアス用電源の役割を果たし、前記第３、第４の電流制限手段を介して制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスし、前記第１の可制御スイッチング手段をオン制御する。
【０２９０】
尚、前記第２の可制御スイッチング手段のターン・オン直後、前記クランプ手段が主端子ｍｔ１ａ電位をクランプし始める前までは前記電源直列回路が前記第１の電流制限手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスするので、『前記第１の可制御スイッチング手段のターン・オフは速まる。』（ 効 果 ）
また、前記第２の可制御スイッチング手段がオンのとき制御端子ｃｔ１は前記キャパシタンス手段を介さずに前記電源直列回路の一端と接続状態にあるので、『前記第１の可制御スイッチング手段のオフ制御時ノイズ等に対して強い。』（ 効 果 ）
さらに、前記第３の可制御スイッチング手段がオンのとき主電源となる一方の前記直流電源手段も駆動用電源として利用されている。 （ 効 果 ）
それから、前記第１の可制御スイッチング手段が制御端子を２つ以上持つ場合もある。例えば、アノード側ゲート端子とカソード側ゲート端子を持つ４端子のサイリスタやＳＩサイリスタ等である。この場合一方の制御端子が制御端子ｃｔ１に相当する。 （参考：特願昭６２−５０４７８５号）
【０３００】
【第５発明の開示】
即ち、第５発明は、第１の可制御スイッチング手段の制御端子、主端子を制御端子ｃｔ１、主端子ｍｔ１ａ、主端子ｍｔ１ｂと呼び、その駆動信号入力用に制御端子ｃｔ１と主端子ｍｔ１ａが対を成すとしたときに、
２つの直流電源手段を同じ向きに直列接続して電源直列回路を形成し、
制御端子ｃｔ１側にオン・オフ可能な第２の可制御スイッチング手段が来る様に前記電源直列回路の両端間に主端子ｍｔ１ｂ・制御端子ｃｔ１間部分と前記第２の可制御スイッチング手段を直列接続し、
通流電流を制限する第１の電流制限手段を主端子ｍｔ１ｂ・主端子ｍｔ１ａ間に接続し、
前記第２の可制御スイッチング手段がオンで、前記電源直列回路が前記第１の電流制限手段と前記第２の可制御スイッチング手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスするとき、主端子ｍｔ１ａ電位を両前記直流電源手段の接続点電位に又はこの接続点電位から前記電源直列回路と前記第２の可制御スイッチング手段の接続点電位側へクランプするクランプ手段を設け、
前記電源直列回路と前記第２の可制御スイッチング手段の接続点に前記第２の可制御スイッチング手段のオン、オフに連携してオン、オフする第３の可制御スイッチング手段を接続し、
前記第３の可制御スイッチング手段がオンのときこのスイッチング手段に接続される前記直流電源手段がキャパシタンス手段を充電する第１の閉回路を前記第３の可制御スイッチング手段と通流電流を制限する第２の電流制限手段と共に形成し、
前記第２、第３の可制御スイッチング手段がオフのとき前記キャパシタンス手段が制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスする第２の閉回路を、前記キャパシタンス手段を挟む様に直列接続した通流電流を制限する第３、第４の電流制限手段と共に形成し、
その順バイアスの時に前記キャパシタンス手段の制御端子ｃｔ１側端子の電位が両前記直流電源手段の接続点電位にクランプされるのを阻止するクランプ阻止手段を前記第１の閉回路の中に設けたスイッチング回路である。
【０３１０】
このことによって、前記第２、第３の可制御スイッチング手段がオンのとき前記電源直列回路が前記第１の電流制限手段と前記第２の可制御スイッチング手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスして前記第１の可制御スイッチング手段をオフ制御し、主電源となる一方の前記直流電源手段が前記第１の可制御スイッチング手段を介して電圧を出力しない様に前記クランプ手段が主端子ｍｔ１ａ電位を両前記直流電源手段の接続点電位に又はこの接続点電位から前記電源直列回路と前記第２の可制御スイッチング手段の接続点電位側へクランプする。同時に前記第３の可制御スイッチング手段に接続される前記直流電源手段が前記クランプ阻止手段、前記第２の電流制限手段および前記第３の可制御スイッチング手段を介して前記キャパシタンス手段を充電する。一方、前記第２、第３の可制御スイッチング手段がオフのとき前記キャパシタンス手段が順バイアス用電源の役割を果たし、前記第３、第４の電流制限手段を介して制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスし、前記第１の可制御スイッチング手段をオン制御する。
【０３２０】
尚、前記第２の可制御スイッチング手段のターン・オン直後、前記クランプ手段が主端子ｍｔ１ａ電位をクランプし始める前までは前記電源直列回路が前記第１の電流制限手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスするので、『前記第１の可制御スイッチング手段のターン・オフは速まる。』（ 効 果 ）
また、前記第２の可制御スイッチング手段がオンのとき制御端子ｃｔ１は前記キャパシタンス手段を介さずに前記電源直列回路の一端と接続状態にあるので、『前記第１の可制御スイッチング手段のオフ制御時ノイズ等に対して強い。』（ 効 果 ）
さらに、前記第１の可制御スイッチング手段が制御端子を２つ以上持つ場合もある。例えば、アノード側ゲート端子とカソード側ゲート端子を持つ４端子のサイリスタやＳＩサイリスタ等である。この場合一方の制御端子が制御端子ｃｔ１に相当する。 （参考：特願昭６２−５０４７８５号）
【０３３０】
【第６発明の開示】
即ち、第６発明は、第１の可制御スイッチング手段の制御端子、主端子を制御端子ｃｔ１、主端子ｍｔ１ａ、主端子ｍｔ１ｂと呼び、その駆動信号入力用に制御端子ｃｔ１と主端子ｍｔ１ａが対を成すとしたときに、
２つの直流電源手段を同じ向きに直列接続して電源直列回路を形成し、
制御端子ｃｔ１とオン・オフ可能な第２の可制御スイッチング手段がキャパシタンス手段を挟む様に前記電源直列回路の両端間に主端子ｍｔ１ｂ・制御端子ｃｔ１間部分、前記キャパシタンス手段および前記第２の可制御スイッチング手段を直列接続し、
通流電流を制限する第１の電流制限手段を主端子ｍｔ１ｂ・主端子ｍｔ１ａ間に接続し、
通流電流によって電圧降下を生じる電圧降下手段を主端子ｍｔ１ａ・制御端子ｃｔ１間に接続し、
前記第２の可制御スイッチング手段がオンで、前記電源直列回路が前記第１の電流制限手段、前記キャパシタンス手段および前記第２の可制御スイッチング手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスするとき、主端子ｍｔ１ａ電位を両前記直流電源手段の接続点電位に又はこの接続点電位から前記電源直列回路と前記第２の可制御スイッチング手段の接続点電位側へクランプするクランプ手段を設け、
前記第２の可制御スイッチング手段がオフのとき前記キャパシタンス手段が制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスする閉回路を、主端子ｍｔ１ａに接続した通流電流を制限する第２の電流制限手段と共に形成したスイッチング回路である。
【０３４０】
このことによって、前記第２の可制御スイッチング手段がオンのとき前記電源直列回路が前記第１の電流制限手段、前記キャパシタンス手段および前記第２の可制御スイッチング手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスして前記第１の可制御スイッチング手段をオフ制御し、主電源となる一方の前記直流電源手段が前記第１の可制御スイッチング手段を介して電圧を出力しない様に前記クランプ手段が主端子ｍｔ１ａ電位を両前記直流電源手段の接続点電位に又はこの接続点電位から前記電源直列回路と前記第２の可制御スイッチング手段の接続点電位側へクランプする。同時に前記キャパシタンス手段は充電される。一方、前記第２の可制御スイッチング手段がオフのとき前記キャパシタンス手段が順バイアス用電源の役割を果たし、前記第２の電流制限手段を介して制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスし、前記第１の可制御スイッチング手段をオン制御する。
【０３５０】
尚、前記第２の可制御スイッチング手段のターン・オン直後、前記クランプ手段が主端子ｍｔ１ａ電位をクランプし始める前まで前記電源直列回路が前記第１の電流制限手段、前記キャパシタンス手段および前記第２の可制御スイッチング手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスするので、『前記第１の可制御スイッチング手段のターン・オフは速まる。』（ 効 果 ）
また、前記第１の可制御スイッチング手段が制御端子を２つ以上持つ場合もある。例えば、アノード側ゲート端子とカソード側ゲート端子を持つ４端子のサイリスタやＳＩサイリスタ等である。この場合一方の制御端子が制御端子ｃｔ１に相当する。 （参考：特願昭６２−５０４７８５号）
【０３６０】
【発明を実施するための最良の形態】
第１〜第６の各発明をより詳細に説明するために以下添付図面に従ってこれらを説明する。先ず図１に第１発明の実施例を示す。次の通りそれぞれが前述した各構成要素に相当する。
ａ）直流電源４、５が前述した２つの直流電源手段に。
ｂ）直流電源４、５の直列回路が前述した電源直列回路に。
ｃ）トランジスタ１とスイッチ２が前述した第１、第２の可制御スイッチング手段に。
ｄ）逆向きに接続した両ツェナー・ダイオード１０が前述した電圧降下手段に。
ｅ）コンデンサ１１が前述したキャパシタンス手段に。
ｆ）抵抗１２、１３が前述した第１、第２の電流制限手段に。
ｇ）トランジスタ１のゲート端子、ソース端子およびドレイン端子が前述した制御端子ｃｔ１、主端子ｍｔ１ａおよび主端子ｍｔ１ｂに。
ｈ）ダイオード７又は抵抗１２が前述したクランプ阻止手段に。
ｉ）直流電源５、４、ダイオード７、抵抗１２、コンデンサ１１、両ツェナー・ダイオート１０及びスイッチ２が形成する閉回路が前述した第１の閉回路に。
ｊ）コンデンサ１１、抵抗１３及びトランジスタ１のゲート・ソース間が形成する閉回路が前述した第２の閉回路に。
【０３７０】
また、ダイオード８が有れば図１の実施例は請求項２記載のスイッチング回路などにも対応し、ダイオード８が同項記載中の第１の非可制御スイッチング手段に相当し、図１右中央の端子からスイッチ２の方へ電流が流れ込むのを阻止する。それから、ダイオード９が有れば図１の実施例は請求項３記載のスイッチング回路などにも対応し、ダイオード９が同項記載中の第２の非可制御スイッチング手段に相当する。そして、トランジスタ３が有れば図１の実施例は請求項４記載の３端子スイッチング回路などにも対応し、トランジスタ３が同項記載中の第３の可制御スイッチング手段に相当する。
【０３８０】
尚、コンデンサ１１がトランジスタ１を順バイアスしている時にコンデンサ１１のゲート側端子の電位がトランジスタ１のドレイン電位にクランプされるのをダイオード７と抵抗１２が阻止するため、その順バイアスによってトランジスタ１は完全にオンとなる。抵抗１２だけでもそのクランプを阻止できるので、ダイオード７の両端を短絡してダイオード７を取り除いても構わない。また、抵抗１４が有れば、スイッチ２のオン期間中にコンデンサ１１の充電が完了しても、抵抗１４の電流が両ツェナー・ダイオード１０に流れて電圧降下を生じ、トランジスタ１の逆バイアスを安定化させる。電圧降下手段として両ツェナー・ダイオード１０の代わりに抵抗などを用いても良い。さらに、抵抗１３の代わりに抵抗とコイルの直列回路を使うと、スイッチ２がオフの時コンデンサ１１とそのコイルの直列回路がトランジスタ１を順バイアスするので、コンデンサ１１の充電電圧がそのゲート順バイアス電圧に対して不足しても大丈夫である。
【０３９０】
それから、スイッチ２の接触抵抗あるいはオン抵抗（あるいはバイポーラ・トランジスタ等の場合ならコレクタ電流の飽和特性）あるいはコンデンサ１１の内部抵抗などの電流制限作用を利用でき、しかもダイオード７が有るならば、抵抗１２の値はゼロでも良い。この事はダイオード７の代わりに内部抵抗を持つ非可制御スイッチング手段を使う場合も同じである。これらの場合スイッチ２あるいはコンデンサ１１あるいはその非可制御スイッチング手段が前述した第１の電流制限手段の役割も果たすことになる。そして、抵抗１３をコンデンサ１１のゲート側端子とトランジスタ１のゲートの間に接続しているが、さらに別の抵抗１３をコンデンサ１１のソース側端子とトランジスタ１のソースの間に入れて接続しても良い。そしてさらに、抵抗１２、１３（、１４）それぞれの代わりに電流制限手段として定電流ダイオード、定電流手段または他の抵抗手段を１つずつ用いても構わない。ダイオード９が有る場合ダイオード９の代わりに「抵抗または定電流手段または他の抵抗手段とダイオードの直列回路」を用いても構わない。またさらに、スイッチ２がオンのときトランジスタ１のソース電位が直流電源５のプラス電位と同じかそれ以下になる様にそのソース電位のクランブ手段として両ツェナー・ダイオード１０とスイッチ２の電圧降下の和を直流電源５の電圧の大きさと同じかそれより小さく設定することが望ましい場合が多い。
【０４００】
図１６〜図２３各図に第１発明の実施例を１つずつ示す。図１７の実施例ではコンデンサ１１が必要以上に充電されない様にトランジスタ１７とツェナー・ダイオード１８等が定電圧回路を構成する。そして、トランジスタ２１がオンの間抵抗１３による電流消費を抑え、しかも、コンデンサ１１による順バイアス電流を大きくできる様にコレクタ接地のトランジスタ１６等を使っている。ツェナー・ダイオード１５とダイオード３５が逆向きに直列接続される場合ゲート電圧が所定のゲート順バイアス電圧に達した後コンデンサ１１から両ツェナー・ダイオード１０に無駄な電流を流さずに済むので、消費電流の節約になる。この場合ツェナー・ダイオード１０のツェナー電圧と順電圧の和はそのゲート順バイアス電圧より大きくゲート・エミッタ間耐圧より小さく設定され、ツェナー・ダイオード１５のツェナー電圧はそのゲート順バイアス電圧の大きさに設定される。尚、トランジスタ１９のゲート端子、エミッタ端子及びコレクタ端子それぞれが前述した制御端子ｃｔ１、主端子ｍｔ１ａ及び主端子ｍｔ１ｂそれぞれに相当する。また、トランジスタ１６、１９それぞれの代わりに逆バイアス電圧極性が同じならば接合型ＦＥＴ、ＭＯＳ・ＦＥＴ、ＩＧＢＴ、ＧＴＢＴ、ＳＩＴ、サイリスタ、ＳＩサイリスタ等、ノーマリィ・オン、オフに関係無く可制御スイッチング手段なら何でも使うことができる。但し、必要とするマイナス逆バイアス電圧の大きさに応じて電圧降下手段として電圧降下の大きいもの（例：抵抗、複数のダイオードを同じ向きに直列接続したもの、ダイオードとツェナー・ダイオードを逆向きに直列接続したもの等。）をダイオード２３等の代わりに使う必要がある。
【０４１０】
図２０に示す第１発明の実施例では図１７の実施例と違いトランジスタ１９のゲートとトランジスタ２１のコレクタの間にダイオード２３が無いので、その順電圧分そのゲート電位を低くできる。尚、トランジスタ２４、１９それぞれの代わりに逆バイアス電圧極性が同じなら接合型ＦＥＴ、ＭＯＳ・ＦＥＴ、ＩＧＢＴ、ＧＴＢＴ、ＳＩＴ、サイリスタ、ＳＩサイリスタ等、ノーマリィ・オン、オフに関係無く可制御スイッチング手段なら何でも使うことができる。但し、トランジスタ２４の場合、必要とするプラス逆バイアス電圧の大きさに応じて電圧降下手段として電圧降下の大きいものをダイオード２３の代わりに使う必要がある。
【０４２０】
図２２に示す第１発明の実施例ではトランジスタ１６、２４がサイリスタの等価回路を構成する。トランジスタ１９のターン・オン制御時にそのゲート電圧が所定値に達し、コンデンサ１１の放電電流が所定値以下になると、抵抗２５がトランジスタ２４をオフ制御し、等価サイリスタとしての動作を停止させるため、両ツェナー・ダイオード１０の直列回路にコンデンサ１１から過電流が流れるのを防止できる。その結果、その後の順バイアス動作は図１７の回路におけるトランジスタ１６等の場合と同じ様になる。ツェナー・ダイオード１５とダイオード３５が逆向きに直列接続される場合の動作も図１７の回路の場合と同様である。
【０４３０】
図２３に示す第１発明の実施例は図１の実施例においてＰ、ＮチャネルのＩＧＢＴを使用する等した３端子スイッチング回路である。トランジスタ１９、２２の両ゲートとトランジスタ２１のコレクタを直結しないのは同時オンによる電源短絡を防ぐためであるが、直結した実施例も可能である。同様に図１６〜図２２の各実施例においてＰ、ＮチャネルのＩＧＢＴ、ＧＴＢＴ、ＭＯＳ・ＦＥＴ、ＳＩＴ又は「互いに相補関係にある可制御スイッチング手段２つ」等の両制御電極を直結または図２３の実施例の様に抵抗とダイオードの並列回路を介して接続する等した３端子スイッチング回路も可能である。尚、これら３端子スイッチング回路を２端子スイッチ等として使ってももちろん構わない。また、上述した抵抗とダイオードの並列回路の代わりに「そのドレインとゲートを接続した、内蔵ダイオードが有るノーマリィ・オフ型ＭＯＳ・ＦＥＴ」あるいは「そのゲートとソースを接続した、内蔵ダイオードが有るノーマリィ・オン型ＭＯＳ・ＦＥＴ」等を用いることもできる。 （参考：特開平６−３４３０３０号）
【０４４０】
図２４〜図３０各図に第２発明の実施例を１つずつ示す。図２４に示す第２発明の実施例は図１の実施例においてダイオード７のアノードを直流電源４、５の接続点に接続し直したものである。ダイオード８が有れば図２４の実施例は請求項６記載のスイッチング回路などにも対応し、ダイオード８が同項記載中の第１の非可制御スイッチング手段に相当し、図２４右中央の端子からスイッチ２の方へ電流が流れ込むのを阻止する。トランジスタ３が有れば図２４の実施例は請求項７記載の３端子スイッチング回路などにも対応し、トランジスタ３が同項記載中の第３の可制御スイッチング手段に相当する。尚、ダイオード１０７と抵抗１１２が図２４に示す様に直列接続される場合、抵抗１２の値を小さく、抵抗１０２の値を大きく設定して、コンデンサ１１の充電電圧が低い間ダイオード７側から主に供給し、その充電電圧がある程度有る時ダイオード１０７側から主に供給するという使い分けもできる。
【０４５０】
図２６に示す第２発明の実施例ではコンデンサ１１が必要以上に充電されない様にトランジスタ１７とツェナー・ダイオード１８等が定電圧回路を構成する。そして、トランジスタ２１がオンの間抵抗１３による電流消費を抑え、しかも、トランジスタ２１がオフの間コンデンサ１１による順バイアス電流を大きくできる様にコレクタ接地のトランジスタ１６等を使ってトランジスタ１９のゲート側で３端子スイッチング手段を構成している。ダイオード１０７と抵抗１１２が直列接続される場合も有る。
【０４６０】
図２８〜図３０各図に示す第２発明の各実施例は図２０〜図２２各図に示す第１発明の各実施例を変形したものである。図２４、図２６に示す各回路の様にダイオード１０７と抵抗１１２を追加接続することも可能である。
【０４７０】
尚、ダイオード１０７と抵抗１１２を追加接続した図２４〜図３０の各実施例においてさらに抵抗１１２の代わりに「図１７の実施例の様にトランジスタ１７とツェナー・ダイオード１８等が構成する定電圧回路の様なもの」を追加接続しても良い。その場合「その追加接続が有る図２４〜図３０の各実施例」と「図１、図１６〜図２３の各実施例を含め第１発明」には「その追加接続が無い図２４〜図３０の各実施例」に比べ直流電源４、５の直列回路が両ツェナー・ダイオード１０を介してコンデンサ１１を充電するため『その充電電圧を大きくできる』という利点が有る。つまり、直流電源５の電圧がゲート順バイアス電圧に比べ小さい時又は同じ位の時でも、直流電源４の電圧が充分で大きければ、充分なゲート順バイアス電圧を供給できたり、さらに速やかに供給できたりするのである。
【０４８０】
図３１に第３発明の１実施例を示す。以下の通りそれぞれが前述した各構成要素に相当する。
ａ）直流電源４、５が前述した２つの直流電源手段に。
ｂ）直流電源４、５の直列回路が前述した電源直列回路に。
ｃ）トランジスタ１とスイッチ２、１０２が前述した第１〜第３の可制御スイッチング手段に。
ｄ）トランジスタ１のゲート端子、ソース端子およびドレイン端子が前述した制御端子ｃｔ１、主端子ｍｔ１ａおよび主端子ｍｔ１ｂに。
ｅ）抵抗２７、１２、１３、２６が前述した第１〜第４の電流制限手段に。
ｆ）コンデンサ１１が前述したキャパシタンス手段に。
ｇ）直流電源５、ダイオード９、抵抗２７、トランジスタ１のソース・ゲート間およびスイッチ２が形成する閉回路が前述した第１の閉回路に。
ｈ）直流電源５、４、ダイオード７、抵抗１２、コンデンサ１１及びスイッチ１０２が形成する閉回路が前述した第２の閉回路に。
ｉ）コンデンサ１１、抵抗１３、トランジスタ１のゲート・ソース間および抵抗２６が形成する閉回路が前述した第３の閉回路に。
ｊ）ダイオード９又は抵抗２７が前述した第１のクランプ阻止手段に。
ｋ）ダイオード７又は抵抗１２が前述した第２のクランプ阻止手段に。
【０４９０】
また、ダイオード８が有れば図３１の実施例は請求項１０記載のスイッチング回路などにも対応し、ダイオード８が同項記載中の第２の非可制御スイッチング手段に相当し、図３１右中央の端子からスイッチ２又は１０２の方へ電流が流れるのを阻止する。そして、トランジスタ３が有れば図３１の実施例は請求項１１記載の３端子スイッチング回路などにも対応し、トランジスタ３が同項記載中の第４の可制御スイッチング手段に相当する。スイッチ２、１０２は同時にオン、オフする２連式の機械的スイッチであるが、後述する図３２〜図３６の各実施例で用いている半導体スイッチ２つの各組合せや「メイク接点２つ又はブレイク接点２つを持つ電磁式リレー又は水銀スイッチ」等を代わりに使うこともできる。
【０５００】
尚、コンデンサ１１がトランジスタ１を順バイアスしている時にコンデンサ１１のゲート側端子の電位がトランジスタ１のドレイン電位にクランプされるのをダイオード７と抵抗１２が阻止するため、その順バイアスによってトランジスタ１は完全にオンとなる。抵抗１２だけでもそのクランプを阻止できるので、ダイオード７の両端を短絡してダイオード７を取り除いても構わない。同様にトランジスタ１のソース電位が両直流電源４、５の接続点電位にクランプされるのをダイオード９と抵抗２７が阻止するのであるが、抵抗２７だけでもそのクランプを阻止できるので、ダイオード９の両端を短絡してダイオード９を取り除いても構わない。また、抵抗１３又は２６の代わりに抵抗とコイルの直列回路を使うと、スイッチ２、１０２がオフの時コンデンサ１１とその１つ又は２つのコイルの直列回路がトランジスタ１を順バイアスするので、コンデンサ１１の充電電圧がそのゲート順バイアス電圧に対して不足してもその１つ又は２つのコイルがその不足分を補うため大丈夫である。さらに、スイッチ２の接触抵抗あるいはオン抵抗（あるいはバイポーラ・トランジスタ等の場合ならコレクタ電流の飽和特性）あるいは直列抵抗（スイッチ２がスイッチと抵抗の直列回路の場合）などの電流制限作用を利用でき、しかもダイオード９が接続されているならば、抵抗２７の値はゼロでも良い。この場合スイッチ２が前述した第１の電流制限手段の役割も果たす。同様にスイッチ１０２の接触抵抗あるいはオン抵抗（あるいはバイポーラ・トランジスタ等の場合ならコレクタ電流の飽和特性）あるいは直列抵抗（スイッチ１０２がスイッチと抵抗の直列回路の場合）などの電流制限作用を利用でき、しかもダイオード７が接続されているならば、抵抗１２の値はゼロでも良い。この場合スイッチ１０２が前述した第２の電流制限手段の役割も果たす。
【０５１０】
それから、抵抗１２、１３、２６、２７それぞれの代わりに電流制限手段として定電流ダイオード、定電流手段または他の抵抗手段を１つずつ用いても構わない。そして、コンデンサ１１の充電経路は図１、図２４の各実施例などと違って両ツェナー・ダイオード１０が接続されていなくても形成されているので、トランジスタ１のゲート・ソース間の過電圧を防止する必要が無いなら、それらを接続しなくても構わない。そしてさらに、直流電源５のプラス側端子とコンデンサ１１のプラス側端子の間に図２４の実施例の様にダイオードと抵抗を直列接続しても構わない。この事は後述する図３２〜図５３の各実施例についても言える。
【０５２０】
図３２に示す第３発明の実施例では前述した第３、第４の電流制限手段としてトランジスタ１６とダイオード２３等が構成する可変電流制限手段を２つ用いているので、トランジスタ２８、１２８がオンの時その電流制限作用は大きくなって電流消費を低減したり、あるいは、トランジスタ２８、１２８がオフの時その電流制限作用が小さくなってトランジスタ１９のゲート順バイアス電流を増大してそのゲート電圧の立上りを鋭くしたりできる。この事は後述する図３３〜図３６、図３９〜図４３の各実施例についても言える。図３２の様にダイオード３５とツェナー・ダイオード１５が逆向きに直列接続される場合これらと図３２上側のトランジスタ１６等が定電圧回路を構成し、図１７の実施例で説明した通りコンデンサ１１がトランジスタ１９を順バイアスし過ぎるを防止したり、両ツェナー・ダイオード１０が有る場合これらによる電流消費を節約したりできる。
【０５３０】
図３５に示す第３発明の実施例ではコンデンサ１１が必要以上に充電されない様にトランジスタ１７とツェナー・ダイオード１８等が定電圧回路を構成し、そして、トランジスタ２８のソース電流がトランジスタ２１のベース電流となる。
【０５４０】
図３６に示す第３発明の実施例は図３２の実施例においてＰ、ＮチャネルのＩＧＢＴを使う等した３端子スイッチング回路である。トランジスタ１９、２２の両ゲートを直結しないのは図２３の実施例と同様に同時オンによる電源短絡を防ぐためで、直結した実施例も勿論可能である。同様に図３１、図３３〜図３５の各実施例や後述する図３８〜図５３の各実施例においてＰ、ＮチャネルのＩＧＢＴ、ＧＴＢＴ、ＭＯＳ・ＦＥＴ、ＳＩＴ又は「互いに相補関係にある可制御スイッチング手段２つ」等の両制御電極を直結又は図３６の実施例の様に抵抗とダイオードの並列回路を介し接続する等した３端子スイッチング回路も可能である。尚、これら３端子スイッチング回路を２端子スイッチ等として使っても勿論構わない。また、上述した抵抗とダイオードの並列回路の代わりに「そのドレインとゲートを接続した、内蔵ダイオードが有るノーマリィ・オフ型ＭＯＳ・ＦＥＴ」又は「そのゲートとソースを接続したノーマリィ・オン型ＭＯＳ・ＦＥＴ」等を使用できる。この事は後述する図４３の実施例でも言える。（参考：特開昭５０−１４１２３６号、特開平２−１２３８２６号、特開平６−３４３０３０号）
【０５５０】
図３７に示す第３発明の実施例では、ツェナー・ダイオード３６のツェナー電圧は直流電源４の電圧と同じあるから、スイッチ２がオンの間トランジスタ１は実質的に直流電源５の電圧でゲート逆バイアスされる。直流電源５の電圧がそのゲート逆バイアス電圧に比べて充分に大きいならば、そのツェナー電圧は直流電源４の電圧より大きくても構わない。次に述べる図３８の実施例の様にダイオード２９を使ってスイッチ２、１０２を共通化して１つにまとめることもできる。
【０５６０】
図３８〜図４３に示す第３発明の各実施例は、図３１〜図３６の各実施例においてダイオード２９を１つずつ使ってスイッチ２、１０２あるいはトランジスタ（２８、１２８）、（２８、２１）又は（２１、１２１）を共通化して１つにまとめる等したもので、請求項９記載のスイッチング回路等に対応する。尚、図４３の実施例の様に図３８〜図４２の各実施例においてＰ、ＮチャネルのＩＧＢＴ、ＧＴＢＴ、ＭＯＳ・ＦＥＴ、ＳＩＴ又は「互いに相補関係にある可制御スイッチング手段２つ」等の両制御電極を直結又は図４３の実施例の様に抵抗とダイオードの並列回路を介して接続する等した３端子スイッチング回路も可能である。
【０５７０】
図４４〜図５３各図に第４発明の実施例を１つずつ示す。図４４の実施例において以下の通りそれぞれが前述した各構成要素に相当する。
ａ）直流電源４、５が前述した２つの直流電源手段に。
ｂ）直流電源４、５の直列回路が前述した電源直列回路に。
ｃ）トランジスタ１、スイッチ２、１０２が前述した第１〜第３の可制御スイッチング手段に。
ｄ）トランジスタ１のゲート端子、ソース端子およびドレイン端子が前述した制御端子ｃｔ１、主端子ｍｔ１ａおよび主端子ｍｔ１ｂに。
ｅ）抵抗１２７、１２、１３、２６が前述した第１〜第４の電流制限手段に。
ｆ）コンデンサ１１が前述したキャパシタンス手段に。
ｇ）両ツェナー・ダイオード１０とスイッチ２の直列回路が前述したクランプ手段に。
ｈ）ダイオード７又は抵抗１２が前述したクランプ阻止手段に。
ｉ）直流電源５、４、ダイオード７、抵抗１２、コンデンサ１１及びスイッチ１０２が形成する閉回路が前述した第１の閉回路に。
ｊ）コンデンサ１１、抵抗１３、トランジスタ１のゲート・ソース間および抵抗２６が形成する閉回路が前述した第２の閉回路に。
【０５８０】
また、ダイオード８が有れば図４４の実施例は請求項１４記載のスイッチング回路などにも対応し、ダイオード８が同項記載中の第２の非可制御スイッチング手段に相当し、図４４右中央の端子からスイッチ２又は１０２の方へ電流が流れるのを阻止する。ダイオード８が有った方が望ましい場合が多い。そして、トランジスタ３が有れば図４４の実施例は請求項１５記載の３端子スイッチング回路などにも対応し、トランジスタ３が同項記載中の第４の可制御スイッチング手段に相当する。スイッチ２、１０２は同時にオン、オフする２連式の機械的スイッチであるが、後述する図４６〜図４７の各実施例で用いている半導体スイッチ２つの各組合せや「メイク接点２つ又はブレイク接点２つを持つ電磁式リレー又は水銀スイッチ」等を代わりに使うこともできる。
【０５９０】
尚、スイッチ２がオンの間スイッチ２と両ツェナー・ダイオード１０の直列回路がトランジスタ１のソース電位を直流電源５のプラス端子の電位以下にクランプする。また、コンデンサ１１がトランジスタ１を順バイアスしている時コンデンサ１１のゲート側端子の電位がトランジスタ１のドレイン電位にクランプされるのをダイオード７と抵抗１２が阻止するため、その順バイアスによってトランジスタ１は完全にオンとなる。抵抗１２だけでもそのクランプを阻止できるので、ダイオード７の両端を短絡してダイオード７を取り除いても良い。さらに、抵抗１３又は２６の代わりに抵抗とコイルの直列回路を使うと、スイッチ２、１０２がオフの時コンデンサ１１とその１つ又は２つのコイルの直列回路がトランジスタ１を順バイアスするので、コンデンサ１１の充電電圧がそのゲート順バイアス電圧に対して不足してもそのコイルがその不足分を補うため大丈夫である。
【０６００】
それから、スイッチ１０２の接触抵抗あるいはオン抵抗（あるいはバイポーラ・トランジスタ等の場合ならコレクタ電流の飽和特性）あるいは直列抵抗（スイッチ１０２がスイッチと抵抗の直列回路の場合）などの電流制限作用を利用でき、しかもダイオード７が接続されているならば、抵抗１２の値はゼロでも良い。この場合スイッチ１０２が前述した第２の電流制限手段の役割も果たす。そして、抵抗１２、１３、２６、１２７それぞれの代わりに電流制限手段として定電流ダイオード、定電流手段または他の抵抗手段を１つずつ用いても構わない。そしてさらに、直流電源５のプラス側端子とコンデンサ１１のプラス側端子の間に図２４の実施例の様にダイオードと抵抗を直列接続しても構わない。この事は後述する図４５〜図５３の各実施例についても言える。
【０６１０】
図４８〜図４９に示す各実施例は図４４の実施例においてノーマリィ・オフのトランジスタ１と抵抗１２７の代わりにノーマリィ・オン型トランジスタを１つずつ用いたものである。逆バイアス時の各トランジスタの動作抵抗もしくはもれ主電流は各ゲート・ソース間に接続されている各電圧降下手段の電圧降下の大きさを調整して行う。そして、図５０〜図５３に示す各実施例は前述した第２、第３の可制御スイッチング手段を共通化して１つにまとめたものである。
【０６２０】
図５４〜図６３各図に第５発明の実施例を１つずつ示す。これらは図４４〜図５３各図に示す第４発明の各実施例においてダイオード７のカソードを直流電源４のプラス端子からマイナス端子に接続し直した様なものである。これらの場合もダイオード８が有った方が望ましい場合が多い。
【０６３０】
図６４〜図７３各図に第６発明の実施例を１つずつ示す。図６４の実施例において以下の通りそれぞれが前述した各構成要素に相当する。
ａ）直流電源４、５が前述した２つの直流電源手段に。
ｂ）直流電源４、５の直列回路が前述した電源直列回路に。
ｃ）トランジスタ１、スイッチ２が前述した第１〜第２の可制御スイッチング手段に。
ｄ）トランジスタ１のゲート端子、ソース端子およびドレイン端子が前述した制御端子ｃｔ１、主端子ｍｔ１ａおよび主端子ｍｔ１ｂに。
ｅ）コンデンサ１１が前述したキャパシタンス手段に。
ｆ）抵抗１２７、１３が前述した第１〜第２の電流制限手段に。
ｇ）両ツェナー・ダイオード１０が前述した電圧降下手段に。
ｈ）抵抗１２７、１３及びスイッチ２の直列回路が前述したクランプ手段に。
【０６４０】
ダイオード８が有れば図６４の実施例は請求項２０記載のスイッチング回路などにも対応し、ダイオード８が同項記載中の第１の非可制御スイッチング手段に相当し、図６４右中央の端子からスイッチ２の方へ電流が流れるのを阻止する。ダイオード８は有った方が望ましい場合が多い。また、トランジスタ３が有れば図６４の実施例は３端子スイッチング回路になる。抵抗１４が接続されていれば両ツェナー・ダイオード１０、抵抗１２７、１３、１４及びスイッチ２の直列回路が前述したクランプ手段に相当する。スイッチ２がオンの間トランジスタ１のソース電位は直流電源５のプラス端子の電位以下（同電位も含む。）にクランプされる。抵抗１３の代わりに抵抗とコイルの直列回路を使うと、スイッチ２がオフの時コンデンサ１１とそのコイルの直列回路がトランジスタ１を順バイアスするので、コンデンサ１１の充電電圧がそのゲート順バイアス電圧に対して不足しでも大丈夫である。図７２〜図７３に示す各実施例は図６４の実施例においてノーマリィ・オフのトランジスタ１と抵抗１２７の代わりにノーマリィ・オン型トランジスタを１つずつ用いたものである。逆バイアス時の各トランジスタの内部抵抗もしくはもれ主電流は各ゲート・ソース間に接続される各電圧降下手段の電圧降下の大きさを調整して行う。
【０６５０】
図７４〜図８０各図にコイルによって順バイアスする従来のスイッチング回路を７例示す。これらのスイッチング回路では逆バイアス時に逆バイアス用の直流電源（各図下側の直流電源）だけで各コイルを励磁するので、励磁するのに時間が掛かったり、そのインダクタンスを大きくできないため順バイアス期間を長くできなかったり、するという問題点が有る。一方、図８１〜図９３各図に示す第７発明の各実施例では逆バイアス時に逆バイアス用の直流電源（各図下側の直流電源）と主電源（各図上側の直流電源）の直列回路で各コイルを励磁するので、従来より励磁時間を短くできたり、従来よりそのインダクタンスを大きくして順バイアス期間を長くできたり、するという効果が有る。
【０６６０】
尚、図８１、図８４〜図８６、図２５の各実施例ではコイル３０による順バイアス時トランジスタ３１、１９、１の順バイアス以外のところで、例えばコイル３０の直列抵抗などで、無駄にエネルギーが消費されるが、図８２、図８３、図８７〜図９３の各実施例ではトランジスタ１６、２４等やサイリスタ３４等を使ってその順バイアス以外のところでのエネルギー消費を節約する。図８８、図９０〜図９３の各実施例ではトランジスタ２８のターン・オフ後コイル３０の逆起電力の電圧極性が途中で反転しトランジスタ１６又は２４を順バイアスするため、図９０の実施例ではトランジスタ１６のコレクタ・エミッタ間電圧が次第に小さくなってコイル３０の電流を多くバイパスする様になり、図８８、図９１〜図９３の各実施例では等価サイリスタのオン電圧が小さくなってコイル３０の電流による電圧降下が小さくなり、どの実施例もトランジスタ１９の順バイアス以外のところでのエネルギー消費を節約する。
【０６７０】
また、図８２、図８３、図８７〜図９３の各実施例ではトランジスタ１６又は２４あるいはサイリスタ３４の代わりに逆バイアス電圧極性が同じならば接合型ＦＥＴ、ＭＯＳ・ＦＥＴ、ＩＧＢＴ、ＧＴＢＴ、ＳＩＴ、サイリスタ、ＳＩサイリスタ等、ノーマリィ・オン、ノーマリィ・オフに関係無く自己ターン・オフ機能を持つ可制御スイッチング手段なら何でも使うことができる。ただし、ダイオード２３をその逆バイアス用電圧降下手段として使う実施例の場合、必要な逆バイアス電圧の大きさに応じて電圧降下手段として電圧降下の大きいもの（例：抵抗、複数のダイオードを同じ向きに直列接続したもの、ダイオードとツェナーダイオードを逆向きに直列接続したもの等。）をダイオード２３の代わりに使う必要がある。
【０６８０】
最後に以下の事を補足する。
１）各実施例では主スイッチにＭＯＳ・ＦＥＴ、ＩＧＢＴもしくはバイポーラトランジスタを主に使っているが、それぞれの代わりに逆バイアス電圧極性が同じならバイポーラ・トランジスタ、接合型ＦＥＴ、ＳＩＴ、ＩＧＢＴ、ＧＴＢＴ、サイリスタ、ＧＴＯサイリスタあるいはＳＩサイリスタなど、可制御スイッチング手段ならノーマリィ・オン、ノーマリィ・オフに関係無く何でも使うことができる。
２）スイッチ２やトランジスタ２１等の代わりにオン、オフ可能な可制御スイッチング手段なら機械的スイッチでも半導体スイッチでも電磁リレーでも水銀スイッチでも何でも使うことができる。
３）各実施例において電圧降下手段として逆向きに直列接続した２つのツェナー・ダイオード１０の代わりに抵抗、複数のダイオードを同じ向きに直列接続したもの、ダイオードとツェナー・ダイオードを逆向きに直列接続したもの、「そのコレクタ・ベース間に抵抗、ダイオード又はツェナー・ダイオードを接続したバイポーラ・トランジスタ」など電圧降下手段なら何でも使うことができる。
【０６９０】
４）各実施例において電流制限手段として抵抗１２、１３、２６、２７又は１２７等の代わりに「そのゲートとドレインを接続したノーマリィ・オフ型ＭＯＳ・ＦＥＴ」、「そのゲートとソースを接続したノーマリィ オン型ＦＥＴ」、他の抵抗手段、定電流ダイオード、「そのコレクタ・ベース間に定電流ダイオードを接続したバイポーラ・トランジスタ」もしくは定電流手段など電流制限手段なら何でも使用できる。
５）各実施例においてダイオード７、９又は１０７と抵抗１２、２７又は１１２の直列回路の代わりに「そのゲートとドレインを接続し、そのバックゲート・ソース間、バックゲート・ドレイン間それぞれに順方向電圧を印加しない様にしたノーマリィ・オフ型ＭＯＳ・ＦＥＴ」を使用しても構わない。
【０７００】
６）各実施例において各構成要素の置換えによって新実施例（派生実施例）が派生するが、各実施例又はそれから派生する各派生実施例において各可制御スイッチング手段をそれと相補関係にある可制御スイッチング手段（例：Ｎチャネル型ＦＥＴに対するＰチャネル型ＦＥＴ等。）で１つずつ置換え、電圧極性もしくは電圧方向の有る各構成要素（例：直流電源、ダイオード等。）の向きを逆にした「元の実施例もしくは派生実施例に対し電圧極性もしくは電圧方向に関して対称的な関係に有る実施例」もまた可能である。
７）３端子スイッチング回路という名前において便宜上３端子と呼んでいるが、実際に回路を組む時に端子が回路中に存在しない場合が多い。例えば、普通のサイリスタのことを３端子サイリスタと呼び、２端子サイリスタと区別するけれども、どちらも端子が付かずリード線だけが本体から出ている場合も有るし、アノードは端子ではなくボディ・ケースである場合も有る。また、３端子スイッチを２端子スイッチとして使う場合も有る。本発明でも同様である。
【０７１０】
８）図２４の実施例を含む第２発明には図３〜図８に示す従来の各スイッチング回路や３端子スイッチング回路等に対して次の追加効果が有る。
ａ）スイッチ２のオン時トランジスタ１（ＮＰＮやＮチャネル型の場合）のソース電位（出力電位）が低い。ＰＮＰやＰチャネル型の場合には出力電位が高い。
ｂ）誘導性負荷の場合スイッチ２のオン時その励磁エネルギーがコンデンサ１１に回生される。
９）図３１〜図４３の各実施例を含む第３発明は図３〜図１５に示す従来の各スイッチング回路や各３端子スイッチング回路等に対して『スイッチ２のオン時トランジスタ１のターン・オフをさらに速くできる』という効果を持つ。これは図３１〜図４３の各実施例を含む第３発明の場合コンデンサ１１のゲート側端子電位が直流電源４のプラス端子電位より低くなると、コンデンサ１１の充電が始まり、その放電によるゲート順バイアス動作が停止するからである。
【０７２０】
１０）図１の実施例を含む第１発明は「ダイオード１０７と抵抗１１２が接続されていない図２４の実施例」を含む第２発明の各スイッチング回路や各３端子スイッチング回路等に対して『スイッチ２のオン時トランジスタ１のターンオフをさらに速くできる』という効果を持つ。これは図１の実施例を含む第１発明の場合コンデンサ１１のゲート側端子電位が直流電源４のプラス端子電位より低くなると、コンデンサ１１の充電が始まり、その充電電流がゲート・ソース間静電容量の放電を助けたり、そのゲート・ソース間を逆バイアス方向に充電するのを助けたり、両ツェナー・ダイオード１０に逆バイアス方向に電圧降下を生じたりするからである。
１１）図３１の実施例の場合ダイオード９と抵抗２７を取り外しても不安定ながら一応トランジスタ１をオフ制御できる。これはオフ制御中トランジスタ１がターン・オンし掛かると、電源短絡電流がトランジスタ１のドレインからソース、ゲートを経てスイッチ２へ流れ、そのゲート・ソース間を逆バイアスしてトランジスタ１をオフに引き戻すからである。この事は第３発明全部について同様に当てはまる。
【０７３０】
【先行技術】
ａ）特開昭５４−１３２７２７号 ｂ）特開昭５５−１２２４７４号
ｃ）実開昭６０−４０１３４号 ｄ）特開昭６２−１４７９５３号
ｅ）特開昭６３−９９７８０号 ｆ）特開昭６３−１９９５１５号
ｇ）特開昭６３−２９９７６８号 ｈ）特開平１−７４８２２号
ｉ）特開平１−１６２４１１号 ｊ）特開平１−１８６０１６号
ｋ）特開平２−１２３８１６号 ｌ）特開平２−１５８２１２号
ｍ）特開平２−２９９４７４号 ｎ）特開平３−５６０７３号
ｏ）実開平３−６９９３６号 ｐ）実開平３−８０６９１号
ｑ）実開平３−８２９３１号 ｒ）特開平３−１７９８１５号
ｓ）実開平４−４４７３７号 ｔ）特開平４−１７０８１３号
ｕ）特開平５−１５１４４号 ｖ）特開平５−２２６９９８号
ｗ）特開平５−２６８０３７号 ｘ）特開平５−３０４４５３〜４号
ｙ）特開平７−２６４０３０号 ｚ）特開平８−３３３４８号
ａａ）実願平５−６６１６５号 ａｂ）ＵＳ−４１２５８１４号
ａｃ）特開昭６２−２１９７１２号 ａｄ）特開平１−１１７４１６号
ａｅ）実開平１−１３２１２９号 ａｆ）特開平１−２９８９５４号
ａｇ）特開平１−２９８９５７号 ａｈ）特開平２−６５６７０号
ａｉ）特開平２−１００４１７号 ａｊ）特開平２−１０１９５６号
【０７４０】
ａ）特開昭５３−９９９２５号 ｂ）特開昭５４−１０２９５６号
ｃ）実開昭５９−２７６３５号 ｄ）実開昭６１−７２０８９号
ｅ）特開昭５９−２０８９７３号 ｆ）特開昭６０−７０９８０号
ｇ）特開昭６３−１７４５７２〜４号 ｈ）特開昭６４−２３７７３〜５号
ｉ）特開昭６４−７７２２０号 ｊ）特開平１−９１６７４号
ｋ）特開平１−１２９７８０号 ｌ）実開平１−４７５９３号
ｍ）特開平１−２７４６７０号 ｎ）特開平２−８４０５５号
【図面の簡単な説明】
【図１】第１発明の１実施例を示す回路図である。
【図２〜図１５】各図は従来のスイッチング回路の例を１つずつ示す回路図である。
【図１６〜図２３】各図は第１発明の実施例を１つずつ示す回路図である。
【図２４〜図３０】各図は第２発明の実施例を１つずつ示す回路図である。
【図３１〜図４３】各図は第３発明の実施例を１つずつ示す回路図である。
【図４４〜図５３】各図は第４発明の実施例を１つずつ示す回路図である。
【図５４〜図６３】各図は第５発明の実施例を１つずつ示す回路図である。
【図６４〜図７３】各図は第６発明の実施例を１つずつ示す回路図である。
【図７４〜図８０】各図は従来のスイッチング回路の例を１つずつ示す回路図である。
【図８１〜図９３】各図は第７発明の実施例を１つずつ示す回路図である。
Claims (20)
- 第１の可制御スイッチング手段の制御端子、主端子を制御端子ｃｔ１、主端子ｍｔ１ａ、主端子ｍｔ１ｂと呼び、その駆動信号入力用に制御端子ｃｔ１と主端子ｍｔ１ａが対を成すとしたときに、
２つの直流電源手段を同じ向きに直列接続して電源直列回路を形成し、
制御端子ｃｔ１側にオン・オフ可能な第２の可制御スイッチング手段が来る様に前記電源直列回路の両端間に主端子ｍｔ１ｂ・制御端子ｃｔ１間部分と前記第２の可制御スイッチング手段を直列接続し、
通流電流によって電圧降下を生じる電圧降下手段を主端子ｍｔ１ａ・制御端子ｃｔ１間に接続し、
前記第２の可制御スイッチング手段がオンのとき前記電源直列回路がキャパシタンス手段を充電する第１の閉回路を前記電圧降下手段、前記第２の可制御スイッチング手段、及び、通流電流を制限する第１の電流制限手段と共に形成し、
前記第２の可制御スイッチング手段がオフのとき前記キャパシタンス手段が制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスする第２の閉回路を、制御端子ｃｔ１に接続した通流電流を制限する第２の電流制限手段と共に形成し、
その順バイアスの時に前記キャパシタンス手段の制御端子ｃｔ１側端子の電位が前記電源直列回路の主端子ｍｔ１ｂ側端子の電位にクランプされるのを阻止するクランプ阻止手段を前記第１の閉回路の中に設けたことを特徴とするスイッチング回路。 - 主端子ｍｔ１ａに第１の非可制御スイッチング手段を接続して、前記第１の可制御スイッチング手段と前記第１の非可制御スイッチング手段で１方向性可制御スイッチング手段を形成したことを特徴とする請求項１記載のスイッチング回路。
- 両前記直流電源手段の接続点と主端子ｍｔ１ａの間に第２の非可制御スイッチング手段を制御端子ｃｔ１・主端子ｍｔ１ａ間の逆バイアス方向に接続したことを特徴とする請求項１又は２記載のスイッチング回路。
- 請求項２又は３記載のスイッチング回路において、
前記第１の非可制御スイッチング手段の開放端と両前記直流電源手段の接続点の間に第３の可制御スイッチング手段を接続したことを特徴とする３端子スイッチング回路。 - 第１の可制御スイッチング手段の制御端子、主端子を制御端子ｃｔ１、主端子ｍｔ１ａ、主端子ｍｔ１ｂと呼び、その駆動信号入力用に制御端子ｃｔ１と主端子ｍｔ１ａが対を成すとしたときに、
２つの直流電源手段を同じ向きに直列接続して電源直列回路を形成し、
制御端子ｃｔ１側にオン・オフ可能な第２の可制御スイッチング手段が来る様に前記電源直列回路の両端間に主端子ｍｔ１ｂ・制御端子ｃｔ１間部分と前記第２の可制御スイッチング手段を直列接続し、
通流電流によって電圧降下を生じる電圧降下手段を主端子ｍｔ１ａ・制御端子ｃｔ１間に接続し、
前記第２の可制御スイッチング手段がオンのときこのスイッチング手段側に接続される前記直流電源手段がキャパシタンス手段を充電する第１の閉回路を前記電圧降下手段、前記第２の可制御スイッチング手段、及び、通流電流を制限する第１の電流制限手段と共に形成し、
前記第２の可制御スイッチング手段がオフのとき前記キャパシタンス手段が制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスする第２の閉回路を、制御端子ｃｔ１に接続した通流電流を制限する第２の電流制限手段と共に形成し、
その順バイアスの時に前記キャパシタンス手段の制御端子ｃｔ１側端子の電位が両前記直流電源手段の接続点電位にクランプされるのを阻止するクランプ阻止手段を前記第１の閉回路の中に設けたことを特徴とするスイッチング回路。 - 主端子ｍｔ１ａに第１の非可制御スイッチング手段を接続して、前記第１の可制御スイッチング手段と前記第１の非可制御スイッチング手段で１方向性可制御スイッチング手段を形成したことを特徴とする請求項５記載のスイッチング回路。
- 請求項６記載のスイッチング回路において、
前記第１の非可制御スイッチング手段の開放端と両前記直流電源手段の接続点の間に第３の可制御スイッチング手段を接続したことを特徴とする３端子スイッチング回路。 - 第１の可制御スイッチング手段の制御端子、主端子を制御端子ｃｔ１、主端子ｍｔ１ａ、主端子ｍｔ１ｂと呼び、その駆動信号入力用に制御端子ｃｔ１と主端子ｍｔ１ａが対を成すとしたときに、
２つの直流電源手段を同じ向きに直列接続して電源直列回路を形成し、
制御端子ｃｔ１側にオン・オフ可能な第２の可制御スイッチング手段が来る様に前記電源直列回路の両端間に主端子ｍｔ１ｂ・制御端子ｃｔ１間部分と前記第２の可制御スイッチング手段を直列接続し、
前記第２の可制御スイッチング手段がオンのときこのスイッチング手段側に接続される前記直流電源手段が主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスする第１の閉回路を前記第２の可制御スイッチング手段と通流電流を制限する第１の電流制限手段と共に形成し、
前記電源直列回路と前記第２の可制御スイッチング手段の接続点に前記第２の可制御スイッチング手段のオン、オフに連携してオン、オフする第３の可制御スイッチング手段を接続し、
前記第３の可制御スイッチング手段がオンのとき前記電源直列回路がキャパシタンス手段を充電する第２の閉回路を前記第３の可制御スイッチング手段と通流電流を制限する第２の電流制限手段と共に形成し、
前記第２、第３の可制御スイッチング手段がオフのとき前記キャパシタンス手段が制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスする第３の閉回路を、前記キャパシタンス手段を挟む様に直列接続した通流電流を制限する第３、第４の電流制限手段と共に形成し、
その順バイアスの時に主端子ｍｔ１ａの電位が両前記直流電源手段の接続点電位にクランプされるのを阻止する第１のクランプ阻止手段を前記第１の閉回路の中に設け、
その順バイアスの時に前記キャパシタンス手段の制御端子ｃｔ１側端子の電位が前記電源直列回路の主端子ｍｔ１ｂ側端子の電位にクランプされるのを阻止する第２のクランプ阻止手段を前記第２の閉回路の中に設けたことを特徴とするスイッチング回路。 - 前記第２の可制御スイッチング手段に第１の非可制御スイッチング手段を直列接続し、この直列回路に前記第３の可制御スイッチング手段の役割を果たさせ、前記第３の可制御スイッチング手段を取り外したことを特徴とする請求項８記載のスイッチング回路。
- 主端子ｍｔ１ａに第２の非可制御スイッチング手段を接続して、前記第１の可制御スイッチング手段と前記第２の非可制御スイッチング手段で１方向性可制御スイッチング手段を形成したことを特徴とする請求項８又は９記載のスイッチング回路。
- 請求項９又は１０記載のスイッチング回路において、前記第２の非可制御スイッチング手段の開放端と両前記直流電源手段の接続点の間に第４の可制御スイッチング手段を接続したことを特徴とする３端子スイッチング回路。
- 第１の可制御スイッチング手段の制御端子、主端子を制御端子ｃｔ１、主端子ｍｔ１ａ、主端子ｍｔ１ｂと呼び、その駆動信号入力用に制御端子ｃｔ１と主端子ｍｔ１ａが対を成すとしたときに、
２つの直流電源手段を同じ向きに直列接続して電源直列回路を形成し、
制御端子ｃｔ１側にオン・オフ可能な第２の可制御スイッチング手段が来る様に前記電源直列回路の両端間に主端子ｍｔ１ｂ・制御端子ｃｔ１間部分と前記第２の可制御スイッチング手段を直列接続し、
通流電流を制限する第１の電流制限手段を主端子ｍｔ１ｂ・主端子ｍｔ１ａ間に接続し、
前記第２の可制御スイッチング手段がオンで、前記電源直列回路が前記第１の電流制限手段と前記第２の可制御スイッチング手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスするとき、主端子ｍｔ１ａ電位を両前記直流電源手段の接続点電位に又はこの接続点電位から前記電源直列回路と前記第２の可制御スイッチング手段の接続点電位側ヘクランプするクランプ手段を設け、
前記電源直列回路と前記第２の可制御スイッチング手段の接続点に前記第２の可制御スイッチング手段のオン、オフに連携してオン、オフする第３の可制御スイッチング手段を接続し、
前記第３の可制御スイッチング手段がオンのとき前記電源直列回路がキャパシタンス手段を充電する第１の閉回路を前記第３の可制御スイッチング手段と通流電流を制限する第２の電流制限手段と共に形成し、
前記第２、第３の可制御スイッチング手段がオフのとき前記キャパシタンス手段が制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスする第２の閉回路を、前記キャパシタンス手段を挟む様に直列接続した通流電流を制限する第３、第４の電流制限手段と共に形成し、
その順バイアスの時に前記キャパシタンス手段の制御端子ｃｔ１側端子の電位が前記電源直列回路の主端子ｍｔ１ｂ側端子の電位にクランプされるのを阻止するクランプ阻止手段を前記第１の閉回路の中に設けたことを特徴とするスイッチング回路。 - 前記第２の可制御スイッチング手段に第１の非可制御スイッチング手段を直列接続し、この直列回路に前記第３の可制御スイッチング手段の役割を果たさせ、前記第３の可制御スイッチング手段を取り外したことを特徴とする請求項１２記載のスイッチング回路。
- 主端子ｍｔ１ａに第２の非可制御スイッチング手段を接続して、前記第１の可制御スイッチング手段と前記第２の非可制御スイッチング手段で１方向性可制御スイッチング手段を形成したことを特徴とする請求項１２又は１３記載のスイッチング回路。
- 請求項１４記載のスイッチング回路において、前記第２の非可制御スイッチング手段の開放端と両前記直流電源手段の接続点の間に第４の可制御スイッチング手段を接続したことを特徴とする３端子スイッチング回路。
- 第１の可制御スイッチング手段の制御端子、主端子を制御端子ｃｔ１、主端子ｍｔ１ａ、主端子ｍｔ１ｂと呼び、その駆動信号入力用に制御端子ｃｔ１と主端子ｍｔ１ａが対を成すとしたときに、
２つの直流電源手段を同じ向きに直列接続して電源直列回路を形成し、
制御端子ｃｔ１側にオン・オフ可能な第２の可制御スイッチング手段が来る様に前記電源直列回路の両端間に主端子ｍｔ１ｂ・制御端子ｃｔ１間部分と前記第２の可制御スイッチング手段を直列接続し、
通流電流を制限する第１の電流制限手段を主端子ｍｔ１ｂ・主端子ｍｔ１ａ間に接続し、
前記第２の可制御スイッチング手段がオンで、前記電源直列回路が前記第１の電流制限手段と前記第２の可制御スイッチング手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスするとき、主端子ｍｔ１ａ電位を両前記直流電源手段の接続点電位に又はこの接続点電位から前記電源直列回路と前記第２の可制御スイッチング手段の接続点電位側へクランプするクランプ手段を設け、
前記電源直列回路と前記第２の可制御スイッチング手段の接続点に前記第２の可制御スイッチング手段のオン、オフに連携してオン、オフする第３の可制御スイッチング手段を接続し、
前記第３の可制御スイッチング手段がオンのときこのスイッチング手段に接続される前記直流電源手段がキャパシタンス手段を充電する第１の閉回路を前記第３の可制御スイッチング手段と通流電流を制限する第２の電流制限手段と共に形成し、
前記第２、第３の可制御スイッチング手段がオフのとき前記キャパシタンス手段が制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスする第２の閉回路を、前記キャパシタンス手段を挟む様に直列接続した通流電流を制限する第３、第４の電流制限手段と共に形成し、
その順バイアスの時に前記キャパシタンス手段の制御端子ｃｔ１側端子の電位が両前記直流電源手段の接続点電位にクランプされるのを阻止するクランプ阻止手段を前記第１の閉回路の中に設けたことを特徴とするスイッチング回路。 - 前記第２の可制御スイッチング手段に第１の非可制御スイッチング手段を直列接続し、この直列回路に前記第３の可制御スイッチング手段の役割を果たさせ、前記第３の可制御スイッチング手段を取り外したことを特徴とする請求項１６記載のスイッチング回路。
- 主端子ｍｔ１ａに第２の非可制御スイッチング手段を接続して、前記第１の可制御スイッチング手段と前記第２の非可制御スイッチング手段で１方向性可制御スイッチング手段を形成したことを特徴とする請求項１６又は１７記載のスイッチング回路。
- 第１の可制御スイッチング手段の制御端子、主端子を制御端子ｃｔ１、主端子ｍｔ１ａ、主端子ｍｔ１ｂと呼び、その駆動信号入力用に制御端子ｃｔ１と主端子ｍｔ１ａが対を成すとしたときに、
２つの直流電源手段を同じ向きに直列接続して電源直列回路を形成し、
制御端子ｃｔ１とオン・オフ可能な第２の可制御スイッチング手段がキャパシタンス手段を挟む様に前記電源直列回路の両端間に主端子ｍｔ１ｂ・制御端子ｃｔ１間部分、前記キャパシタンス手段および前記第２の可制御スイッチング手段を直列接続し、
通流電流を制限する第１の電流制限手段を主端子ｍｔ１ｂ・主端子ｍｔ１ａ間に接続し、
通流電流によって電圧降下を生じる電圧降下手段を主端子ｍｔ１ａ・制御端子ｃｔ１間に接続し、
前記第２の可制御スイッチング手段がオンで、前記電源直列回路が前記第１の電流制限手段、前記キャパシタンス手段および前記第２の可制御スイッチング手段を介して主端子ｍｔ１ａ・制御端子ｃｔ１間を逆バイアスするとき、主端子ｍｔ１ａ電位を両前記直流電源手段の接続点電位に又はこの接続点電位から前記電源直列回路と前記第２の可制御スイッチング手段の接続点電位側へクランプするクランプ手段を設け、
前記第２の可制御スイッチング手段がオフのとき前記キャパシタンス手段が制御端子ｃｔ１・主端子ｍｔ１ａ間を順バイアスする閉回路を、主端子ｍｔ１ａに接続した通流電流を制限する第２の電流制限手段と共に形成したことを特徴とするスイッチング回路。 - 主端子ｍｔ１ａに第１の非可制御スイッチング手段を接続して、前記第１の可制御スイッチング手段と前記第１の非可制御スイッチング手段で１方向性可制御スイッチング手段を形成したことを特徴とする請求項１９記載のスイッチング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07434697A JP3756616B2 (ja) | 1996-02-22 | 1997-02-19 | スイッチング回路、３端子スイッチング回路、スイッチング回路、３端子スイッチング回路、スイッチング回路、３端子スイッチング回路、スイッチング回路、３端子スイッチング回路およびスイッチング回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-75104 | 1996-02-22 | ||
| JP7510496 | 1996-02-22 | ||
| JP07434697A JP3756616B2 (ja) | 1996-02-22 | 1997-02-19 | スイッチング回路、３端子スイッチング回路、スイッチング回路、３端子スイッチング回路、スイッチング回路、３端子スイッチング回路、スイッチング回路、３端子スイッチング回路およびスイッチング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09289441A JPH09289441A (ja) | 1997-11-04 |
| JP3756616B2 true JP3756616B2 (ja) | 2006-03-15 |
Family
ID=26415487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07434697A Expired - Fee Related JP3756616B2 (ja) | 1996-02-22 | 1997-02-19 | スイッチング回路、３端子スイッチング回路、スイッチング回路、３端子スイッチング回路、スイッチング回路、３端子スイッチング回路、スイッチング回路、３端子スイッチング回路およびスイッチング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3756616B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011055122A1 (de) * | 2010-12-16 | 2012-06-21 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Widerstandsschaltung, Schaltungsanordnung und Treiber |
| CN109314511B (zh) * | 2016-05-12 | 2023-10-20 | 因特莱索有限责任公司 | 电子开关和调光器 |
-
1997
- 1997-02-19 JP JP07434697A patent/JP3756616B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09289441A (ja) | 1997-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5107151A (en) | Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets | |
| US5404059A (en) | Circuit for driving a voltage-controlled semiconductor switch | |
| JP2003052178A (ja) | ３レベルインバータ装置 | |
| US4356416A (en) | Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same | |
| JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| US8344764B2 (en) | Circuit arrangement including voltage supply circuit | |
| US9735683B2 (en) | DC/DC converter which ensures damping of voltage overshoots of a semiconductor switch | |
| JP2005295794A (ja) | アクティブダイオード | |
| JP2002281761A (ja) | 半導体電力変換装置 | |
| JPH10127045A (ja) | 電力変換器のゲート駆動回路 | |
| JP3978312B2 (ja) | サイリスタ用ゲートドライバ | |
| US9698772B2 (en) | Drive circuit for reverse-conducting IGBTs | |
| JP3568848B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JP3756616B2 (ja) | スイッチング回路、３端子スイッチング回路、スイッチング回路、３端子スイッチング回路、スイッチング回路、３端子スイッチング回路、スイッチング回路、３端子スイッチング回路およびスイッチング回路 | |
| JP2002084174A (ja) | 負荷駆動回路 | |
| JP6184107B2 (ja) | 中性点クランプ式電力変換装置 | |
| KR20010049768A (ko) | 전력용 반도체 스위치의 게이트 구동 회로 | |
| JP3333643B2 (ja) | １方向性絶縁型スイッチング回路と双方向性絶縁型スイッチング回路 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JP3423780B2 (ja) | 絶縁型スイッチと絶縁型スイッチング回路 | |
| JP3321203B2 (ja) | 絶縁型スイッチング回路、シールド機能を持つ絶縁型スイッチング回路および絶縁型スイッチング回路 | |
| JP2001238431A (ja) | 半導体電力変換装置 | |
| JPH07111446A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
| JP3730354B2 (ja) | 非可制御スイッチング手段 | |
| JP3657676B2 (ja) | 切換えスイッチング手段と双方向性切換えスイッチング手段 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |