JP3752471B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置 Download PDF

Info

Publication number
JP3752471B2
JP3752471B2 JP2002156843A JP2002156843A JP3752471B2 JP 3752471 B2 JP3752471 B2 JP 3752471B2 JP 2002156843 A JP2002156843 A JP 2002156843A JP 2002156843 A JP2002156843 A JP 2002156843A JP 3752471 B2 JP3752471 B2 JP 3752471B2
Authority
JP
Japan
Prior art keywords
semiconductor element
lead terminal
input
package
line conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002156843A
Other languages
English (en)
Other versions
JP2003347446A (ja
Inventor
淳郎 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002156843A priority Critical patent/JP3752471B2/ja
Publication of JP2003347446A publication Critical patent/JP2003347446A/ja
Application granted granted Critical
Publication of JP3752471B2 publication Critical patent/JP3752471B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、LSIやFET(Field Effect Transistor:電界効果型トランジスター)などの半導体素子を収容する半導体素子収納用パッケージおよび半導体装置に関する。
【0002】
【従来の技術】
従来のFET等の半導体素子を気密封止して収容する半導体素子収納用パッケージ(以下、半導体パッケージともいう)を図4に、また半導体パッケージに組み込まれる入出力端子を図5(a),(b)に示す。図4,図5において、11は半導体パッケージ、13は半導体素子の載置部、14は略四角形の基体、14aは基体14の対向する辺部に設けられたネジ止め用の孔、15は入出力端子、15aおよび15bは入出力端子15の平板部および立壁部である。また、16は枠体、16aは入出力端子15の取付部、17はシールリング、18は線路導体をそれぞれ示す。
【0003】
図4,図5に示すように、半導体パッケージ11は、一般に鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)合金等の金属から成り、上面の略中央部にFET等の半導体素子が載置される載置部13を設けた基体14を有する。この基体14は、略四角形の板状であり、その対向する辺部に外部の実装基板(図示せず)にネジ止めするためのネジ止め用の孔14aが設けられている。
【0004】
また、載置部13を囲繞するようにして基体14の上面に銀ロウ等のロウ材を介して接合されると共に、側部に半導体素子と外部電気回路(図示せず)とを電気的に接続する入出力端子15を嵌着接合するための貫通孔または切欠き部から成る取付部16aが設けられた枠体16を有する。図4の場合、取付部16aは枠体16の上面を切り欠いた切欠き部から成り、枠体16はFe−Ni−Co合金やFe−Ni合金等から成り、シールリング17が枠体16の上面および入出力端子15の上面に銀ロウ等のロウ材を介して接合される。シールリング17は、入出力端子15を枠体16とともに挟持し、その上面に蓋体(図示せず)をシーム溶接等により接合する接合媒体として機能する。
【0005】
そして、半導体パッケージ11は、取付部16aに取着された入出力端子15と、枠体16の上面に取着されて半導体素子2を気密に封止する蓋体Aとを設けることにより、図6に示す半導体装置Bとなる。即ち、半導体パッケージ11は、基体14の載置部13に半導体素子12を錫(Sn)−鉛(Pb)半田等の低融点ロウ材で載置固定させると共に、半導体素子12の電極をボンディングワイヤを介して入出力端子15の線路導体18に電気的に接続する。その後、枠体16の上面に、シールリング17を介して蓋体Aを周知のシーム溶接法等により接合して、基体14と枠体16と蓋体Aとを備えた容器内部に半導体素子12を気密に収容することにより、図6に示すような製品としての半導体装置Bとなる。この半導体装置Bは、実装基板上にネジ止めされた後、外部電気回路から供給される電流でFET等の半導体素子12が機能し、無線通信の基地局等に多用されている。
【0006】
そして、半導体装置Bを構成する半導体パッケージ11に用いられる入出力端子15においては、周囲と電気的に絶縁されているとともに枠体16内外を導通し、リード端子19の接続およびワイヤーボンディングが可能な配線パターン(線路導体18)の形成が必要となる。この入出力端子15は、図5に示すように、上面に線路導体18が形成された平板部15aの上面に、線路導体18の一部を挟んで立壁部15bが接合されて成る。また、平板部15aの線路導体18に略平行な両側面には、線路導体18を擬似同軸状に囲み接地導体として機能すると共に、枠体16の取付部16aの内周面に銀ロウ等のロウ材を介して接合される接合媒体として機能するメタライズ層が形成されている。
【0007】
線路導体18の枠体16外側の部位の表面には、Fe−Ni−Co合金等から成り、銀ロウ等のロウ材で接合されて入出力端子15と外部電気回路との電気的接続を行なうためのリード端子19が接合される。リード端子19を接合するロウ材としては、一般に銀ロウ等のロウ材が用いられ、リード端子19を線路導体18に強固かつ信頼性良く接合する。
【0008】
【発明が解決しようとする課題】
しかしながら、Fe−Ni−Co合金等から成るリード端子19は、金属ブロックから切削加工や圧延加工により板状に加工する加工工程において、その表面に油性の汚れやその他の異物が付着し、これらの汚れや異物を除去するために塩酸などの酸性処理液を用いて表面処理が行われる。その際、FeやNi成分が選択的に食刻され、その結果、リード端子19の表面に幅や径が十数μm程度、深さが数十μm〜百数十μm程度の下端が尖った楔状の窪み19aが多数形成されてしまう。
【0009】
そして、リード端子19の一端部を入出力端子15の線路導体18にロウ付けする際に、ロウ材がリード端子19の側面から上面へと這い上がってリード端子19の側面および上面がロウ材で覆われると、ロウ材が窪み19aの中に侵入して楔状となって存在することとなる。このとき、半導体素子12を載置する際の加熱やシーム溶接時の加熱の際に発生する熱、またはGaAsFET等から成る半導体素子12に十数A(アンペア)から50Aを超える大電流を流した際のジュール熱が、線路導体18からリード端子19に繰り返し加わり、この熱に起因する熱応力が窪み19a内の楔状のロウ材とリード端子19との間で繰り返し発生する。このとき、楔状の窪み19aにはロウ材によって外側方向に押し広げられるように熱応力が繰り返し作用し、その結果、リード端子19に窪み19aの下端を起点としてクラックが発生し、そのクラックが成長してリード端子19の折り曲げ強度が極端に劣化する場合があった。
【0010】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、リード端子が繰り返し加熱されても、リード端子にクラックが発生したりクラックが成長してリード端子が破壊に至るようなことを防ぐことができるものとすることである。
【0011】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に半導体素子を載置する載置部を有する基体と、該基体の上面に前記載置部を囲繞するように接合され、側部に貫通孔または切欠き部から成る入出力端子の取付部が形成された金属製の枠体と、上面に一辺から対向する他辺にかけて線路導体が形成された略四角形の誘電体から成る平板部および該平板部の上面に前記線路導体の一部を間に挟むように接合された誘電体から成る立壁部から成るとともに前記取付部に嵌着された入出力端子と、前記線路導体の前記枠体外側の部位に一端部がロウ付けされたリード端子とを具備した半導体素子収納用パッケージにおいて、前記リード端子は、その表面に多数の窪みが存在しており、該窪みは平均開口径が5μm以上のもののうち平均開口径が5〜10μmで深さが50〜500nmのものが95%以上を占めていることを特徴とする。
【0012】
本発明の半導体素子収納用パッケージは、リード端子はその表面に存在する多数の窪みが平均開口径が5μm以上のもののうち平均開口径が5〜10μmで深さが50〜500nmのものが90%以上を占めていることから、ロウ材が窪みの中に侵入することがほとんどなくなり、半導体素子を載置する際の加熱やシーム溶接時の加熱による熱等によって窪みからクラックが発生することがなくなる。従って、リード端子の折曲げ強度を極めて大きくすることができる。また、リード端子の表面状態が均質になるため、ロウ付け後に金属メッキ層を形成する際にリード端子の表面にきわめて信頼性良くかつ強固に金属メッキ層を被着させることができる。
【0013】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に取着された蓋体とを具備したことを特徴とする。
【0014】
本発明の半導体装置は、上記の構成により、上記本発明の作用効果を有するとともに半導体素子が長期に亘り正常かつ安定して作動し得る信頼性の高いものとなる。
【0015】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図1は、本発明の半導体パッケージについて実施の形態の一例を示す斜視図であり、図2(a)は本発明の半導体パッケージを構成する入出力端子の斜視図、(b)はメッキ前のリード端子部の拡大断面図、(c)はロウ付け後にメッキが施されたリード端子部の拡大断面図である。また、図3は本発明の半導体装置の斜視図である。
【0016】
これらの図において、1は半導体パッケージ、2は半導体素子、3は半導体素子2の載置部、4は上面に半導体素子2が載置される載置部3を有する、Fe−Ni−Co合金,Cu−W合金等の金属やAl23セラミックス等のセラミックスから成る基体、4aはネジ止め用の孔、5はAl23セラミックス等の誘電体から成る入出力端子、5a,5bは入出力端子5の平板部および立壁部、6は基体4の上面に載置部3を囲繞するようにして取着され、貫通孔または切欠き部からなる入出力端子5の取付部6aを有する、Fe−Ni−Co合金,Fe−Ni合金等から成る金属製の枠体である。
【0017】
また、8は線路導体、9はリード端子、9aは楔形の窪み、9bは表層、9cは窪み、C,Dはロウ付け後に形成されたNiメッキ層、およびAuメッキ層、10はロウ材である。リード端子9以外の本発明の半導体パッケージ1および半導体装置B全体の基本構成は、従来の半導体パッケージを示す図4,図5と同様であり、リード端子9以外の各部の詳細な説明は省略する。
【0018】
本発明の半導体パッケージ1を構成する入出力端子5は、図1,図2に示すように、上面の一辺から対向する他辺にかけて形成された線路導体8を有する略四角形の誘電体から成る平板部5aおよびその上面に線路導体8の一部を間に挟んで接合された誘電体から成る略直方体の立壁部5bとから構成され、線路導体8が平板部5a上に設けられている。
【0019】
メタライズ層等から成る線路導体8の表面には、酸化による腐食防止、ワイヤボンディング性、半田の濡れ性および線路導体8の低電気抵抗化のために、Au,Cu,Ti,NiおよびPdのうちの少なくとも1種からなる金属メッキ層が、無電解めっき法、電解めっき法等によって被着されていることが好ましい。特に、耐食性の向上と低電気抵抗化の点で、最表層はAu層から成ることがより好ましい。また、線路導体8中には、平板部5aの誘電体との密着性を向上させるために、誘電体を構成するセラミックスを主成分としたセラミック成分、または誘電体と同一組成のセラミック成分を0.05〜2体積%の割合で含有させることが好ましい。
【0020】
線路導体8の枠体6外側の部位には、外部電気回路から入出力端子5へ電流を入力するためのFe−Ni−Co合金等の金属から成るリード端子9が、銀ロウ等のロウ材で接合される。リード端子9はFe−Ni−Co合金からなる金属結晶の集合体からなり、この合金は塑性変形を生じ易い特性を有していることからリード端子9用として多用されている。
【0021】
本発明では、図2(c)に示すように、リード端子9の表面に存在する窪みが平均開口径が5μm以上のもののうち平均開口径が5〜10μmで深さが50〜500nmの窪み9cが95%以上を占めている構成とするには、リード端子9の表面に多数の微粒子を噴射して衝突させるサンドブラスト法等の衝撃加工を施すことが好ましい。リード端子9の表面に衝撃加工により圧縮応力層の領域が形成されると、圧縮応力層では金属結晶が横方向に偏平化される。
【0022】
即ち、偏平化された金属結晶が密着した隙間のない緻密な表層9bが形成されるとともにリード端子9の表面に上記の窪み9cが略均一に形成される。このような構成は、サンドブラスト法によりリード端子9の表面の金属結晶が潰されて横方向に伸び、塩酸等の酸性液の処理で発生した楔形の窪み9aを塞いだり埋めることにより形成される。これにより、窪みへのロウ材の侵入を有効に防止することができる。また、偏平化された金属結晶が元の形状に戻ろうとする復元力が常に面方向に作用するため、たとえ大きな径の楔形の窪み9aがありこの窪み9aの中にロウ材10が侵入したとしても、ロウ材10の熱膨張による応力を緩和することができ、リード端子9にクラックが発生するのを大幅に抑えることができる。金属結晶の復元力は1個では微々たるものであるが、全体ではリード端子9にわずかな反りを発生させるぐらいの圧縮応力となる。これにより、ロウ材10の熱膨張によって窪み9aの内面に作用する押し広げようとする応力が緩和され、リード端子9にクラックが発生することが大幅に抑制される。
【0023】
また、リード端子9の表面状態を均質なものとすることができるので、ロウ付け後にNiメッキ層CおよびAuメッキ層Dを信頼性良くかつ強固に被着させることが可能となる。
【0024】
本発明において、サンドブラスト処理が過剰となり効果がそれ以上では一定となってしまうのは30秒程度であるが、この時間の範囲内で平均開口径が5μm未満の窪みが多く、かつ窪み9cが95%未満の場合、サンドブラスト処理が不十分ということであり、従って圧縮応力層が充分に形成されず、楔形の窪みに対する圧縮応力が小さくなってロウ材の熱膨張によるクラックの発生を抑えることが困難となる。平均開口径が10μmを超える窪みが多くなる場合には、この窪み9cが95%未満であっても、上記時間の範囲内において大きな径の粒子を吹き付けることによって短時間でサンドブラスト処理が過剰となっている場合であり、従ってこの場合にはリード端子9に大きな圧縮応力が発生して反りが発生し、ロウ付けの際にロウ材の厚さがばらついて剥がれ易くなってしまう。
【0025】
窪み9cの深さが500nmを超える場合、サンドブラスト処理に際して深い窪みが数多く生成されているということを示し、これによりリード端子の表面に大きな圧縮応力が発生しているということであり、この場合リード端子9に反りが発生し、ロウ付けの際にロウ材の厚さがばらついて剥がれ易くなってしまう。
【0026】
サンドブラスト処理に用いるブラスト用の微粒子(研磨材粒子)は、表層9bを形成する偏平化された金属結晶の粒子の平均粒径(5〜10μm程度)よりも大きな平均粒径を有するアルミナ(Al23)セラミックス,炭化珪素(SiC)セラミックス,ガラス,硬質樹脂などからなる。これは平均粒径が小さくなると質量が小さくなり、噴射させても衝突エネルギーの大きさが小さく、よってその偏平化の効果が大きく得られないからであり、従って、例えば平均粒径10〜30μmの研磨材粒子を、10mmの距離、噴射圧力0.2MPa/cm2、噴射時間30秒程度の条件で、リード端子9の表面に衝突させると良い。
【0027】
このとき、偏平化された金属結晶の粒子の平面視における面積は、サンドブラスト前の金属結晶の平面視における面積の1.2〜2.0倍であることがよい。これにより、リード端子9の表面に発生した楔形の窪み9aのほとんどを表層9bで覆うことができる。その結果、楔形の窪み9a内へのロウ材10の侵入をきわめて効果的に防ぐことができ、折り曲げるように外力を加えても容易に破断することのないリード端子9を作製することができる。また、たとえ楔形の窪み9aが残ったとしても、表層9bは圧縮応力層となっているため、ロウ材10の熱応力によって窪み9aの内面を外側方向に広げようとする応力は有効に緩和される。
【0028】
リード端子9の表面に形成された、平均開口径が5〜10μmで深さが50〜500nmの窪み9cは、リード端子9の表面や断面の顕微鏡写真を観察したり、レーザ光を使用した表面粗さ計によって計数することができる。この場合、平均開口径が5μm未満の小さな窪みはロウ材の侵入がないため計数する必要がないこととなる。また、窪み9cの平均開口径は、最大径と最小径を測定しその平均をとる方法、または窪み9cの平面視形状を円形や楕円形に近似し近似曲線の直径や長径と短径の平均値を算出する方法等によって特定できる。
【0029】
圧縮応力層である表層9bの厚さは50〜100μmがよい。50μm未満の場合、サンドブラスト処理が不十分であり、窪み9cに作用する圧縮応力の効果が小さくなってしまう。100μmを超えると、サンドブラスト処理が過剰であり、リード端子9に反りが発生してロウ付けの際にロウ材の厚さがバラついて剥がれ易くなってしまう。また、表層9bが圧縮応力層となっていることは、X線回折法で分析すると、分子間の距離が小さくなっていることから回折ピークがずれてしまうことで特定できる。
【0030】
サンドブラストに用いる研磨材粒子は、セラミックスからなるものが好ましい。研磨材粒子が金属である場合、リード端子9を構成するFe−Ni−Co合金等から成る金属結晶の粒子が横方向に伸び過ぎてしまい、リード端子9に反りが発生し易くなる。また、リード端子9の表面が金属粒子の衝突によって相転移等が生じて改質され、ロウ材10の濡れ性が劣化する場合がある。
【0031】
また本発明のリード端子9は、好ましくは均質な表面を有するとともに偏平化された金属結晶の粒子からなる表層9bが形成されていることにより、ロウ付け後に、Niメッキ層CまたはAuメッキ層Dから成るか、Niメッキ層C,Auメッキ層Dを順次被着させて成る金属メッキ層を、信頼性良くリード端子9の表面に形成することができる。その結果、酸化や腐食がほとんど発生することのないリード端子9を有する半導体パッケージ1を作製することができる。
【0032】
【実施例】
本発明の半導体素子収納用パッケージの実施例を以下に説明する。まず、幅が0.6mm,長さが20mm,厚さが0.2mmのFe−Ni−Co合金からなるリード端子9を用意した。リード端子9はFe−Ni−Co合金からなる板を圧延加工して所定の厚さとし、これを型で打ち抜くことによって作製した。リード端子9の表面をエッチング処理することにより、平均開口径が10〜20μm程度、深さが50〜100μm程度の下方が細くなった楔形の窪み9aを多数形成させた。
【0033】
このリード端子9の表面に、平均粒径が10,20,30(μm)のアルミナセラミック粉末を10mmの距離をおいて0.2MPa/cm2の圧力でそれぞれ10,20,30,40,50,60(秒)噴射してサンドブラスト処理を行ない、18種各100個ずつサンプルを作製した。
【0034】
これらのサンプルから、表面に平均開口径が3,5,7,10,15(μm)の窪み9cがそれぞれ95%以上形成されたもの(平均開口径が3μmの場合3μm未満のものは計数せず)を各20個ずつ選び出し、それらの一端部(先端から2mm程度の部位)を、Wのメタライズ層上にNiメッキ層,Auメッキ層を被着して成り、1mm角の複数個の電極が端部に形成された線路導体8に、Agロウを用いて850℃の温度で接合した。このとき、Agロウがリード端子9の一端部の側面から上面に這い上がり、這い上がったAgロウによりリード端子9の一端部の側面および上面が覆われていることを確認した。
【0035】
そして、これらのサンプルに−55℃〜125℃の温度サイクル(1サイクル60分)を10サイクル負荷し、Agロウによるクラックの発生を促進させた。次に、90°折り曲げてもとに戻すという試験により折り曲げ強度を評価した。折り曲げ強度は、227g(8オンス)の錘をリード端子9の他端につるした状態でサンプルを90°傾けてもとに戻すというサイクルを何回繰り返せるかで評価した。その結果を表1に示す。折り曲げ回数の値は20個のサンプルの平均値である。
【0036】
【表1】
Figure 0003752471
【0037】
表1より、サンドブラストが極く短時間でかつ、小さい粒径(10μm)のアルミナ粉末が用いられた場合には、サンドブラスト後の窪み9cの平均開口径が5μm未満のサンプルが得られ、このサンプルにおいてはサンドブラストの効果が小さく、よって横方向の圧縮応力が小さく、平均4サイクル未満でリード端子9が破断した。サンプルを顕微鏡で観察すると、全てのサンプルにおいて楔形の窪みにロウ材が存在していた。また、大きな粒径(30μm)のアルミナ粉末を噴射して窪み9cの径が10μmを超える場合、ロウ材は、もとから存在していた楔形の窪みではなくて、新たに生成した窪み9c内に楔状に残留する場合が多々発生し、これに起因してリード端子9にクラックが発生し、ほとんどのリード端子9が3サイクル以内で破断した。
【0038】
これにより、窪み9cの平均開口径が5〜10μmであればロウ材が侵入し難くなり、横方向の圧縮応力が作用している表層9bが形成されたリード端子9が得られることが判明した。
【0039】
次に、窪み9cの深さをレーザ光を使用した表面粗さ計で測定し、深さの平均値が25,50,100,200,350,500,750(nm)のサンプルを各20個ずつ用意し、リード端子9の一端部を線路導体8にAgロウで接合した後、リード端子9の折り曲げ強度を評価した。このとき、窪み9cの平均開口径が7〜8μm程度となるものを選択した。これらのサンプルについて、リード端子9の折り曲げ強度を上記と同様にして評価した結果を表2に示す。
【0040】
【表2】
Figure 0003752471
【0041】
表2より、窪み9cの深さが50nm未満では、リード端子9にクラックが発生して少ない折り曲げ回数で破断する場合があった。これは、小さい粒径のアルミナ粉末を短時間噴射した場合であり、この場合にも圧縮応力が小さく、したがってロウ材の熱膨張により少ない折り曲げ回数でリード端子9が破壊された。また、大きな粒径のアルミナ粉末を用いて深さが500nmを超える場合には、リード端子9にクラックが発生する場合があった。これは、ロウ材が新たに生成した窪み9cの中に取り込まれて残留してしまう場合があるからであり、これらのことから、サンドブラスト後の窪み9cの深さは50〜500nmが良いことが明らかになった。
【0042】
なお、本発明は上記実施の形態および実施例に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を行うことは何等支障ない。例えば、リード端子9はFe−Ni合金から成っていても良く、この場合にも本発明と同様の効果が得られる。また、リード端子9の表面に金属メッキ層を形成しなくてもよい。さらに、上記実施の形態ではリード端子9の表面にサンドブラスト処理を施した例について説明したが、リード端子9の表面に本発明の構成の窪み9cを形成できるのであればエッチング処理を施してもよく、また鋳型等で成型して作製してもよい。
【0043】
【発明の効果】
本発明の半導体素子収納用パッケージは、上面に半導体素子を載置する載置部を有する基体と、基体の上面に載置部を囲繞するように接合され、側部に貫通孔または切欠き部から成る入出力端子の取付部が形成された金属製の枠体と、上面に一辺から対向する他辺にかけて線路導体が形成された略四角形の誘電体から成る平板部および平板部の上面に線路導体の一部を間に挟むように接合された誘電体から成る立壁部から成るとともに取付部に嵌着された入出力端子と、線路導体の枠体外側の部位に一端部がロウ付けされたリード端子とを具備し、リード端子は、その表面に多数の窪みが存在しており、窪みは平均開口径が5μm以上のもののうち平均開口径が5〜10μmで深さが50〜500nmのものが95%以上を占めていることにより、ロウ材が窪みの中に侵入することがほとんどなくなり、半導体素子を載置する際の加熱やシーム溶接時の加熱による熱等によって窪みからクラックが発生することがなくなる。従って、リード端子の折曲げ強度を極めて大きくすることができる。また、リード端子の表面状態が均質になるため、ロウ付け後に金属メッキ層を形成する際にリード端子の表面にきわめて信頼性良くかつ強固に金属メッキ層を被着させることができる。
【0044】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに入出力端子に電気的に接続された半導体素子と、枠体の上面に取着された蓋体とを具備したことにより、上記本発明の作用効果を有するとともに半導体素子が長期に亘り正常かつ安定して作動し得る信頼性の高いものとなる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージについて実施の形態の例を示す斜視図である。
【図2】(a)は本発明の半導体素子収納用パッケージにおける入出力端子の斜視図、(b)は本発明の入出力端子におけるリード端子の拡大断面図、(c)は本発明のリード端子の拡大断面図である。
【図3】本発明の半導体装置について実施の形態の例を示す斜視図である。
【図4】従来の半導体素子収納用パッケージの斜視図である。
【図5】(a)は従来の半導体素子収納用パッケージにおける入出力端子の斜視図、(b)は従来の入出力端子におけるリード端子の断面図である。
【図6】従来の半導体装置の斜視図である。
【符号の説明】
1:半導体素子収納用パッケージ
2:半導体素子
3:載置部
4:基体
5:入出力端子
6:枠体
8:線路導体
9:リード端子
9b:表層
9c:窪み
10:ロウ材
A:蓋体
B:半導体装置

Claims (2)

  1. 上面に半導体素子を載置する載置部を有する基体と、該基体の上面に前記載置部を囲繞するように接合され、側部に貫通孔または切欠き部から成る入出力端子の取付部が形成された金属製の枠体と、上面に一辺から対向する他辺にかけて線路導体が形成された略四角形の誘電体から成る平板部および該平板部の上面に前記線路導体の一部を間に挟むように接合された誘電体から成る立壁部から成るとともに前記取付部に嵌着された入出力端子と、前記線路導体の前記枠体外側の部位に一端部がロウ付けされたリード端子とを具備した半導体素子収納用パッケージにおいて、前記リード端子は、その表面に多数の窪みが存在しており、該窪みは平均開口径が5μm以上のもののうち平均開口径が5〜10μmで深さが50〜500nmのものが95%以上を占めていることを特徴とする半導体素子収納用パッケージ。
  2. 請求項1記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記入出力端子に電気的に接続された半導体素子と、前記枠体の上面に取着された蓋体とを具備したことを特徴とする半導体装置。
JP2002156843A 2002-05-30 2002-05-30 半導体素子収納用パッケージおよび半導体装置 Expired - Fee Related JP3752471B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002156843A JP3752471B2 (ja) 2002-05-30 2002-05-30 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002156843A JP3752471B2 (ja) 2002-05-30 2002-05-30 半導体素子収納用パッケージおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2003347446A JP2003347446A (ja) 2003-12-05
JP3752471B2 true JP3752471B2 (ja) 2006-03-08

Family

ID=29772924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002156843A Expired - Fee Related JP3752471B2 (ja) 2002-05-30 2002-05-30 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP3752471B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6184106B2 (ja) * 2013-01-25 2017-08-23 エムテックスマツムラ株式会社 固体撮像素子用中空パッケージ、固体撮像素子及び固体撮像装置

Also Published As

Publication number Publication date
JP2003347446A (ja) 2003-12-05

Similar Documents

Publication Publication Date Title
JP6632686B2 (ja) 半導体装置および半導体装置の製造方法
US9111782B2 (en) Solderless die attach to a direct bonded aluminum substrate
JP4168114B2 (ja) 金属−セラミックス接合体
US6965157B1 (en) Semiconductor package with exposed die pad and body-locking leadframe
EP1909321B1 (en) Metal-ceramic composite substrate and method for manufacturing same
US7030496B2 (en) Semiconductor device having aluminum and metal electrodes and method for manufacturing the same
JPWO2008038681A1 (ja) セラミック基板部品及びそれを用いた電子部品
EP3213101B1 (en) Non-magnetic package and method of manufacture
JP4789771B2 (ja) 樹脂外囲器付きリードフレームとその製造方法
JP4412072B2 (ja) 電子部品の実装方法,半導体モジュール及び半導体装置
US20020024130A1 (en) Electronic component and electronic equipment using the same
KR100432325B1 (ko) 전극형성방법 및 그에 이용되는 범프 전극 피형성체
JP3752471B2 (ja) 半導体素子収納用パッケージおよび半導体装置
CN215220694U (zh) 功率模块
JPH02246359A (ja) 半導体装置
KR100873772B1 (ko) 금속/세라믹 접합 제품
JPH0810197Y2 (ja) 半導体素子収納用パッケージ
WO2021149637A1 (ja) 電子装置および電子装置の製造方法
CN218416336U (zh) 声表面波器件及封装模组
JPS5851424B2 (ja) 半導体装置
JP3652257B2 (ja) 半導体素子収納用パッケージ
JP3810353B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002164455A (ja) 半導体素子収納用パッケージ
JP2004235264A (ja) 半導体素子収納用パッケージおよび半導体装置
JPH0471256A (ja) 放熱体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051212

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121216

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131216

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees