JP3810353B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP3810353B2 JP3810353B2 JP2002215739A JP2002215739A JP3810353B2 JP 3810353 B2 JP3810353 B2 JP 3810353B2 JP 2002215739 A JP2002215739 A JP 2002215739A JP 2002215739 A JP2002215739 A JP 2002215739A JP 3810353 B2 JP3810353 B2 JP 3810353B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- frame
- base
- solder
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、樹脂製の枠体を用いた半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置に関する。
【０００２】
【従来の技術】
従来、ＬＳＩ，ＩＣ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子を収納するための半導体素子収納用パッケージ（以下、半導体パッケージともいう）は、図８，図９に断面図で示すように、トランスファ成型法や射出成型法により成形されたエポキシ樹脂またはポリフェニレンサルファイト等のエンジニアプラスチック等の電気的に絶縁性の樹脂で一体成形されて成る。この半導体パッケージは、上面に形成された凹部22ａの底面の略中央部に半導体素子21を載置するための載置部22ｂを有する基体22と、基体22の側壁部23に一端部が貫通して設けられ、他端部が側壁部23の外側に突出しており、その他端部が外部電気回路（図示せず）に電気的に接続される複数のリード端子24とから構成されている。
【０００３】
そして、半導体パッケージは、基体22の載置部22ｂ上に半導体素子21を載置固定するとともに半導体素子21の各電極をリード端子24にボンディングワイヤ等の電気的接続手段25を介して電気的に接続し、しかる後、側壁部23の上面に蓋体26を樹脂接着剤等の封止材を介して接合し、基体22と蓋体26とから成る容器内部に半導体素子21を収容することによって半導体装置となる。または、図９のように基体22の凹部22ａに樹脂27を充填することによって半導体装置となる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージでは、リード端子24を金型内の所定位置にセットして樹脂をトランスファ成型法や射出成型法で成型する際に、樹脂の硬化収縮および熱収縮により寸法精度を高めることが困難であり、半導体素子21を載置固定する載置部22bの平坦性を確保できない。そのため、半導体素子21を載置部22bに載置固定した際に半導体素子21に割れが発生したり、半導体素子21が傾くことにより電気的な接続が困難になるといった問題が発生し、その結果、半導体素子21の作動性が劣化していた。
【０００５】
また、半導体素子21の作動時に発生した熱は、熱伝導性の低い樹脂製の基体22からは外部に伝わり難い。そのため、半導体素子21が温度上昇し正常な作動が妨げられるという問題がある。さらには、半導体素子21の熱によって半導体素子21のみならず樹脂製の基体22と金属製のリード端子24も温度上昇することになること、また、半導体装置の曝される外気の温度変化による構成材料の熱膨張差により半導体装置全体の変形が起こることから、半導体パッケージや半導体素子21に割れが発生する。その結果、半導体素子21の正常な作動が妨げられるという問題があった。
【０００６】
そのため、半導体素子21が、光通信分野に使用される、電気信号を光信号に変換するＬＤや光信号を電気信号に変換するＰＤ等の光半導体素子であれば、光半導体素子と光ファイバとの光結合効率の低下を起こす問題があり、その結果、光半導体素子の作動性が劣化していた。
【０００７】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、半導体素子を載置する載置部の平坦度を確保するとともに半導体素子の作動時に発生した熱の放熱性を良好なものとすることにより、半導体素子の作動性が非常に優れた半導体パッケージを得ることにある。また、半導体素子がＬＤやＰＤ等の光半導体素子である場合、光半導体素子と光ファイバとの光結合効率を良好とし、光半導体素子の作動性を良好とすることにある。
【０００８】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有するセラミックスから成る基体と、該基体の上面の外周部に前記載置部を囲繞するように取着された樹脂から成る枠体と、該枠体の側部に一端部が前記側部を貫通するようにして設けられた複数のリード端子とを具備しており、前記基体の外形寸法は前記枠体の外面寸法よりも小さく前記枠体の内面寸法よりも大きく、前記基体と前記枠体とは前記基体の上面の前記外周部から側面にかけて形成されたメタライズ層および前記枠体の下面に形成された金属層の間が半田で接合されていることを特徴とする。
【０００９】
本発明の半導体素子収納用パッケージは、セラミックスから成る基体を用いていることから、半導体素子を載置する載置部の平坦度が確保できるとともに半導体素子の作動時に発生する熱の放熱性を良好なものとでき、その結果、半導体素子の作動性が優れたものとなる。また、半導体素子がＬＤやＰＤ等の光半導体素子である場合、光半導体素子と光ファイバとの光結合効率を良好なものとでき、半導体素子の作動性が優れた半導体素子収納用パッケージとなる。
【００１０】
また、基体の外形寸法は枠体の外面寸法よりも小さく枠体の内面寸法よりも大きく、基体と枠体とは基体の上面の外周部から側面にかけて形成されたメタライズ層および枠体の下面に形成された金属層の間が半田で接合されていることから、基体と枠体とを接合する半田が外側にはみだしてリード端子等に接触して短絡したり、リード端子等に近接して不要な電気的な容量を発生させることを防ぐことができる。また、半田が基体の上面の外周部から側面にかけてメニスカスを形成するため、基体と枠体とを強固に接合することができる。
【００１１】
本発明の半導体素子収納用パッケージは、好ましくは前記半田は、前記基体の上面の前記メタライズ層と前記金属層との間の厚さが0.01乃至0.2ｍｍで前記金属層に接している部位の幅が0.2ｍｍ以上であり、前記基体と前記枠体との熱膨張係数差が30×10-6／℃以下であることを特徴とする。
【００１２】
本発明の半導体素子収納用パッケージは、上記の構成により、基体と枠体との半田による接合が非常に強固となり、内部への水分の侵入を有効に防止し得る。
【００１３】
本発明の半導体素子収納用パッケージは、好ましくは、前記基体は前記セラミックスに代えて金属から成り、前記基体と前記枠体とは前記基体の外周部および前記枠体の下面に形成された金属層の間が半田で接合されているかまたは溶接により接合されていることを特徴とする。
【００１４】
本発明の半導体素子収納用パッケージは、基体が金属から成ることにより、半導体素子を載置する載置部の平坦度が確保できるとともに半導体素子の作動時に発生する熱の放熱性を非常に良好なものとでき、その結果、半導体素子の作動性が非常に優れたものとなる。また、半導体素子がＬＤやＰＤ等の光半導体素子である場合、光半導体素子と光ファイバとの光結合効率を良好なものとでき、半導体素子の作動性が優れた半導体素子収納用パッケージとなる。
【００１５】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記半田は、前記基体の上面の外周部と前記金属層との間の厚さが0.01乃至0.2ｍｍで前記金属層に接している部位の幅が0.2ｍｍ以上であり、前記基体と前記枠体との熱膨張係数差が30×10-6／℃以下であることを特徴とする。
【００１６】
本発明の半導体素子収納用パッケージは、上記の構成により、基体と枠体との半田による接合が非常に強固となり、半導体素子収納用パッケージ内部への水分の侵入を有効に防止し得る。
【００１７】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージの前記載置部に載置固定された半導体素子が前記リード端子に電気的に接続されるとともに前記枠体の上面に蓋体が接合されていることを特徴とする。
【００１８】
本発明の半導体装置は、上記の構成により、半導体素子を長期にわたり正常かつ安定に作動させ得る信頼性の高いものとなる。
【００１９】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージの前記載置部に載置固定された半導体素子が前記リード端子に電気的に接続されるとともに前記半導体素子が樹脂に覆われていることを特徴とする。
【００２０】
本発明の半導体装置は、上記の構成により、半導体素子を長期にわたり正常かつ安定に作動させ得る信頼性の高いものとなる。
【００２１】
【発明の実施の形態】
本発明の半導体素子収納用パッケージおよび半導体装置を以下に詳細に説明する。本発明の半導体パッケージはＬＳＩ，ＩＣ等の半導体素子やＬＤ，ＰＤ等の光半導体素子を収納するためのものであるが、以下ＬＤやＰＤ等の光半導体素子を収納する光半導体パッケージについて説明する。
【００２２】
図１（ａ）は本発明の光半導体パッケージの実施の形態の例を示す斜視図、図１（ｂ）はｘ−ｙ線における断面図、図１（ｃ）はｘ’−ｙ’線における断面図である。同図において、１は上面に光半導体素子が載置される載置部１ａを有し、上面の外周部から側面にかけてメタライズ層１ｂを設けたセラミックスから成る基体、２は光半導体素子と外部電気回路（図示せず）とを電気的に接続するリード端子である。また、３は、基体１の上面の外周部に載置部１ａを囲繞するように取着され、さらに対向する一対の側部に複数のリード端子２が貫通して設けられるとともに他の側部に光ファイバ（図示せず）を導入するための貫通孔３ａが形成され、下面に金属層３ｂが設けられた枠体である。４は基体１と枠体３とを接合するための半田である。これら基体１、リード端子２、枠体３、半田４により光半導体パッケージが主に構成される。
【００２３】
また、基体１が金属から成る場合、メタライズ層１ｂを設けずに、基体１と枠体３とを半田４によってまたは溶接によって接合する。
【００２４】
本発明の光半導体パッケージは、上面に半導体素子が載置される載置部１ａを有するセラミックスから成る基体１と、基体１の上面の外周部に載置部１ａを囲繞するように取着された樹脂から成る枠体３と、枠体３の側部に一端部が側部を貫通するようにして設けられた複数のリード端子２とを具備し、基体１の外形寸法は枠体３の外面寸法よりも小さく枠体の内面寸法よりも大きく、基体１と枠体３とは基体１の上面の外周部から側面にかけて形成されたメタライズ層１ｂおよび枠体３の下面に形成された金属層３ｂの間が半田で接合されている。
【００２５】
本発明の基体１は、アルミナ（Ａｌ2Ｏ3）質焼結体（セラミックス）、窒化アルミニウム（ＡｌＮ）質焼結体、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）質焼結体、ガラスセラミックス等のセラミックスから成り、その剛性，熱伝導性により、基体１の上面に接着される枠体３の硬化収縮や熱収縮による反り変形を防止し、光半導体素子の載置固定を非常に良好とし得るとともに、光半導体素子の熱の放散性を良好とし得る。
【００２６】
メタライズ層１ｂは、例えばＷ（タングステン）、Ｍｏ（モリブデン）等の粉末に有機溶剤、溶媒を添加混合して得た金属ペーストを、焼結前の基体１（セラミックグリーンシート）に予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておき焼成することにより形成される。さらに、メタライズ層１ｂの上面に半田との濡れ性に優れるニッケル（Ｎｉ）や金（Ａｕ）等の金属をめっき法により0.05〜20μｍの厚みに被着させることが好ましい。
【００２７】
枠体３は、エポキシ樹脂などの熱硬化性樹脂、ポリフェニレンサルファイト（ＰＰＳ）や液晶ポリマー（ＬＣＰ）などのエンジニアリングプラスチック等から成り、トランスファ成型法や射出成型法により製作される。
【００２８】
枠体３の下面に金属層３ｂを設けるには以下のようにして行なう。枠体３の下面に脱脂処理を施し、次に水酸化カリウム（ＫＯＨ）水溶液でエッチング処理した後、塩化水素（ＨＣｌ）水溶液にて中和洗浄し、触媒により表面を活性化した後、化学銅（Ｃｕ）めっき液に浸漬して表面に厚さ0.1〜20μｍの化学銅めっきを施す。さらに、半田との濡れ性に優れるＮｉやＡｕ等の金属をめっき法により0.05〜20μｍの厚さに被着させることにより金属層３ｂを設ける。金属層３ｂは、このようなめっき法以外にもスパッタリング法、真空蒸着法、イオンプレーティング法、転写法、導電剤塗装等いずれの方法においても可能である。
【００２９】
基体１と枠体３との取着は、それらの取着部における水分の侵入を有効に防止するために金属である半田から成る接合材を用いる。この接合材の溶融温度が非常に高い場合、枠体３が軟化するため光ファイバ６の固定が困難となる。従って、接合材としては溶融温度の低い半田を用いる。
【００３０】
具体的には、接合材としてＳｎ（錫）−Ｐｂ（鉛）半田、Ｓｎ−Ａｇ（銀）半田等の低融点の半田４を用いる。そして、Ｓｎ−Ｐｂ半田等の粉末に有機溶剤、溶媒を添加混合して得た半田ペーストを、基体１のメタライズ層１ｂを設けた部分に予め従来周知のスクリーン印刷法により印刷塗布しておき、その上に枠体３の下面の金属層３ｂを配置し、加熱溶融することにより基体１と枠体３との取着がなされる。
【００３１】
なお、基体１と枠体３との接合界面における外部からの水分の侵入を有効に防止するためには、それらの接合を強固とする必要がある。そのため、接合後の半田４は、基体１の上面のメタライズ層１ｂと金属層３ｂとの間の厚さが0.O1〜0.2ｍｍで金属層３ｂに接している部位の幅が0.2ｍｍ以上であることが好ましく、このような構成となるようにメタライズ層１ｂ，３ｂを設けるのがよい。さらには、基体１と枠体３との熱膨張係数差が30×10-6／℃以下であるのが良い。
【００３２】
半田４の上記厚さが0.01ｍｍ未満の場合、また上記幅が0.2ｍｍ未満の場合、基体１と枠体３との接合部で十分な強度が得られない。半田４の上記厚さが0.2ｍｍを超える場合、基体１の上面と枠体３の下面とを平行に取着することが困難となるため不均一な熱ストレスが発生することとなり、結果的に十分な強度が得られない傾向がある。
【００３３】
また、基体１と枠体３は、例えば、基体１が熱膨張係数が5.8×10-6／℃であるアルミナセラミックスから成り、枠体３が熱膨張係数が18.4×10-6／℃であるオルソクレゾールノボラック型エポキシ樹脂から成る場合、それらの熱膨張係数差は30×10-6／℃以下となり好ましいものとなる。熱膨張係数差が30×10-6／℃を超えると、接合部が剥離したり、接合部付近で基体１や枠体３、半田４に割れ等が発生し易くなる。
【００３４】
本発明において、図２に示すように、基体１はその外形寸法が枠体３の外面寸法よりも小さくなっている。そのため、半田４が基体１の上面の外周部のみならず側面の一部を覆うようにされ、接合部の強度を大きくできる。また、半田４が外側へはみ出して、リード端子２に付着したり、リード端子２に半田４が近接することによりリード端子２に電気的な容量が発生し半導体装置の作動時の高周波特性への影響等を防止できる。
【００３５】
なお、基体１の外形寸法は枠体３の外面寸法よりも0.05ｍｍ以上小さいことが好ましい。基体１の外形寸法と枠体３の外面寸法との差が0.05ｍｍ未満の場合、半田４が基体１の側面の一部を覆うことができなくなったり、半田４が外側へはみ出してリード端子２に付着したり、また、リード端子２に半田４が近接して半導体装置の高周波特性への影響等が起こるという不具合が発生し易くなる。
【００３６】
また、基体１の厚さは0.3ｍｍ〜２ｍｍ程度が好ましい。0.3ｍｍ未満の場合、基体１の強度、剛性が十分に得られず、半導体素子の作動時における半導体パッケージの変形を防止することが困難になる。２ｍｍを超える場合、半導体素子の熱を十分に外部へ放熱するのが困難になる。
【００３７】
また、基体１の側面に付着した半田４の上下方向の幅は、基体１の側面上端から0.3ｍｍ以下程度の幅が好ましく、それを超える場合には基体１の下面へ半田４がまわり込んだり、半田４が外側へはみ出してリード端子２に付着するといった不具合が発生し易くなる。さらには、基体１と半田４との熱膨張係数差が非常に大きいことから、熱応力によるバランスをとるために、メタライズ層１ｂは、基体１の側面で略均一の幅で設けられているのが好ましい。
【００３８】
枠体３の対向する一対の側部に貫通して設けられた複数のリード端子２は、Ｆｅ（鉄）−Ｎｉ−Ｃｏ（コバルト）合金やＦｅ−Ｎｉ合金等の金属から成り、例えば、Ｆｅ−Ｎｉ−Ｃｏ合金等から成るインゴット（塊）に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定の形状、寸法に形成される。リード端子２の枠体３への取着は、枠体３をトランスファ成型法や射出成型法により形成する際に、予め金型内の所定位置にリード端子２をセットしておくことによって枠体３の所定位置に両端を枠体３の内外に突出させた状態で一体的に取着される。
【００３９】
また、リード端子２はその露出する表面に良導電性で耐蝕性に優れ、かつロウ材と濡れ性の良いＮｉやＡｕ等の金属をめっき法により所定厚み（0.05〜20μｍ）に被着させておくのがよく、リード端子２の酸化腐蝕を有効に防止することができるとともにリード端子２とボンディングワイヤ等の電気的接続手段による光半導体素子との電気的接続およびリード端子２と外部電気回路との電気的接続を信頼性の高いものとなすことができる。
【００４０】
さらに、リード端子２は、枠体３の外側の部位が枠体３近傍で下方に折り曲げられて枠体３の側部に略平行に伸びるようにして設けられていることが好ましい。この場合、リード端子２を含む全体が小型化されるとともに外部電気回路基板等に接続し易いものとなり、また半田４が外側へはみ出すことが抑えられているため、リード端子２が枠体３に近接していながら半田４が付着しにくいものとなる。また、リード端子２に半田４が近接して不要な電気的な容量を発生させることを防ぐことができるなお、リード端子２が折り曲げられる部位は、枠体３の外面から１ｍｍ程度の部位である。
【００４１】
図３は本発明の光半導体装置の一実施例を示す断面図である。光半導体装置は、載置部１ａに樹脂接着剤等で載置固定されたＬＤ５等の光半導体素子がリード端子２に電気的に接続され、枠体３の上面に樹脂，金属，セラミックス等から成る蓋体９が樹脂接着剤等で接合されている。また、光半導体装置の内部には、光半導体素子に光結合するように設けた光ファイバ６と、光ファイバ６を固定する押さえ板７と、ＬＤ５や光ファイバ６を搭載し実装する搭載用基板８とが設けられる。
【００４２】
図４は本発明の光半導体装置について実施の形態の他の例を示す断面図である。図４の場合、蓋体９を接合するのではなく、光半導体素子がエポキシ樹脂などのペースト状の樹脂10で覆われている。
【００４３】
図３，図４の光半導体装置のいずれにおいても、本発明の光半導体パッケージを用いることにより、光半導体素子の作動性が非常に優れたものとなり、光半導体素子を長期にわたり正常かつ安定に作動させ得る。
【００４４】
また本発明において、基体１が金属から成っていてもよい。この場合、図５、図６に示すように、基体１にはメタライズ層１ｂが設けられていない。
【００４５】
金属から成る基体１は、銅（Ｃｕ）、鉄（Ｆｅ）、アルミニウム（Ａｌ）、Ｃｕ−タングステン（Ｗ）合金、Ｆｅ−Ｎｉ（ニッケル）−Ｃｏ（コバルト）合金、Ｆｅ−Ｎｉ合金等から成り、その剛性、熱伝導性により、基体１の上面に接着される枠体３の硬化収縮や熱収縮による反り変形を防止し、光半導体素子の載置固定を非常に良好とし得るとともに、光半導体素子の熱の放散性を良好とし得る。また、基体１となる金属は熱伝導率が180Ｗ／ｍ・Ｋ以上であることが好ましく、作動時に多量の熱を発生する高出力の光半導体素子を載置固定した場合でも、光半導体素子の熱を外部に効率よく放散させ、光半導体素子を正常に作動させることができる。熱伝導率が180Ｗ／ｍ・Ｋ以上の金属として、Ｃｕ（約390Ｗ／ｍ・Ｋ）やＣｕ−Ｗ（約200Ｗ／ｍ・Ｋ）等がある。
【００４６】
基体１には、半田との濡れ性、溶接のし易さを考慮して、ＮｉやＡｕ（金）等の金属をめっき法により0.05〜20μｍの厚みに被着させることが好ましい。
【００４７】
基体１と枠体３との取着は、それらの取着部における水分の侵入を有効に防止するために金属である半田から成る接合材を用いるか、または溶接により行う。この接合材の溶融温度が非常に高い場合枠体３が軟化するため、光ファイバ６の固定が困難となる。従って、接合材としては溶融温度の低い半田を用いる。具体的には、Ｓｎ（錫）−Ｐｂ（鉛）半田、Ｓｎ−Ａｇ（銀）半田等の低融点の半田４を用いる。そして、Ｓｎ−Ｐｂ半田等の粉末に有機溶剤、溶媒を添加混合して得た半田ペーストを、基体１の上面の外周部に予め従来周知のスクリーン印刷法により印刷塗布しておき、その上に枠体３の下面の金属層３ｂを配置し、半田ペーストを加熱溶融することにより基体１と枠体３との取着がなされる。溶接により接合を行う際も、枠体３への影響を少なくするため低温でかつ局部的な加熱を行うことが好ましい。
【００４８】
なお、基体１と枠体３との接合界面における外部からの水分の侵入を有効に防止するためには、それらの接合を強固とする必要がある。そのため、接合後の半田４は、基体１と金属層３ｂとの間の厚さが0.O1〜0.2ｍｍで金属層３ｂに接している半田４の幅（溶接した場合溶接部の幅）が0.2ｍｍ以上であることが好ましい。さらには、基体１と枠体３との熱膨張係数差が30×10-6／℃以下であるのが良い。
【００４９】
半田４の厚さが0.01ｍｍ未満の場合、また半田４の幅（溶接部の幅）が0.2ｍｍ未満の場合、基体１と枠体３との接合部で十分な強度が得られない。半田４の厚さが0.2ｍｍを超える場合、基体１の上面と枠体３の下面とを平行に取着することが困難となるため不均一な熱ストレスが発生することとなり、結果的に十分な強度が得られない傾向がある。
【００５０】
また、基体１および枠体３は、例えば、基体１が熱膨張係数が5.8×10-6／℃であるＦｅ−Ｎｉ合金から成り、枠体３が熱膨張係数が18.4×10-6／℃であるオルソクレゾールノボラック型エポキシ樹脂から成る場合、それらの熱膨張係数差は30×10-6／℃以下となり好ましいものとなる。熱膨張係数差が30×10-6／℃を超えると、接合部（溶接部）が剥離したり、接合部付近で基体１や枠体３、半田４に割れ等が発生し易くなる。
【００５１】
また、基体１の厚さは0.25〜３ｍｍ程度が好ましい。0.25ｍｍ未満の場合、基体１の強度、剛性が十分に得られず、光半導体素子の熱による光半導体パッケージの変形を防止することが困難になる。３ｍｍを超える場合、基体１と枠体３とを溶接で取着するのが難しくなる。また、光半導体素子の熱を十分に外部へ放熱するのが困難になる。
【００５２】
また、基体１の側面に付着した半田４の上下方向の幅は、基体１の側面上端から0.3ｍｍ以下程度の幅が好ましく、それを超える場合、基体１の下面へ半田４がまわり込んだり、半田４が外側へはみ出してリード端子２に付着するといった不具合が発生し易くなる。
【００５３】
本発明の光半導体装置において好ましくは、図７のように、枠体３の上面に基体１と同材質かつ略同形状の蓋体10が接合されるのがよい。枠体３と蓋体10とは樹脂接着剤やロウ材によって取着されるが、樹脂接着剤としては、エポキシ樹脂やアクリル樹脂等を主成分とした比較的強度および耐熱性の高い樹脂を用いるのがよい。例えば、エポキシ樹脂から成る接着剤であれば、具体的にはビスフェノールＡ型エポキシ樹脂やノボラック型エポキシ樹脂、グリシジアルアミン型エポキシ樹脂等のエポキシ樹脂にアミン系硬化剤やイミダゾール系硬化剤、酸無水物硬化剤等の硬化剤を添加した樹脂接着剤を用いる。これにより、枠体３と蓋体10との接合が非常に強固となり、光半導体パッケージ内部への水分の侵入を有効に防止し得る。また、半導体素子作動時の温度変化や外気温度の変化に起因して、基体１と蓋体10と樹脂からなる枠体３との熱膨張係数差により起こる反りや変形を確実に防止でき、光半導体素子５の載置固定の信頼性をさらに良好なものとすることができる。また、光半導体素子５と光ファイバとの光結合効率を非常に良好なものとすることができ、光半導体素子５の作動性が良好となる。
【００５４】
【実施例】
本発明の半導体素子収納用パッケージの実施例を以下に説明する。
【００５５】
（実施例１）
長さ9.6ｍｍ×幅7.6ｍｍ×高さ１ｍｍで熱膨張係数が5.8×10-6／℃のＡｌ2Ｏ3セラミックスから成る基体１を用意し、この基体１の上面の外周部にモリブデン（Ｍｏ）を主成分とするメタライズ層１ｂをスクリーン印刷法で塗布し焼成して設けた。メタライズ層１ｂの表面にめっき法で厚さ５μｍのＮｉ層、厚さ１μｍのＡｕ層を被着した。
【００５６】
次に、リード端子２を有する枠体３をトランスファ成型法で製作した。このとき、枠体３は、長さ10ｍｍ×幅８ｍｍ×高さ２ｍｍで熱膨張係数が18.4×10-6／℃のエポキシ樹脂（サンプルＡ）と、寸法は上記寸法と同じで熱膨張係数が35.8×10-6／℃のエポキシ樹脂（サンプルＢ）と、寸法は上記寸法と同じで熱膨張係数が40.3×10-6／℃のエポキシ樹脂（サンプルＣ）との３種類のものを作製した。リード端子２はＦｅ−Ｎｉ合金から成り、平面視形状が長方形の枠体３の２長辺側の側部に、各４本ずつ設けた。
【００５７】
そして、３種類の枠体３の下面の全面に、幅が0.2ｍｍである金属層３ｂを形成した。金属層３ｂは、枠体３の下面に脱脂処理を施し、次にＫＯＨ水溶液にてエッチング処理した後、ＨＣｌ水溶液にて中和洗浄し、触媒により表面を活性化した後、化学銅Ｃｕめっき液に浸漬することにより、厚さ２μｍのＣｕめっき層から成る。金属層３ｂの表面にめっき法で厚さ５μｍのＮｉめっき層および厚さ１μｍのＡｕめっき層を被着した。
【００５８】
そして、基体１の上面外周部および側面上端部に形成されたメタライズ層１ｂと枠体３下面の金属層３ｂとを、厚さ0.01ｍｍのＳｎ−Ｐｂ半田から成る半田４で接合し、上記３種類の各20個、合計60個について、温度サイクル試験（−40〜85℃、１サイクル７時間）を行った。その結果を表１に示す。
【００５９】
【表１】
【００６０】
表１より、サンプルＣのみに、枠体３および／または半田４にクラック等の割れが発生した。これは、基体１と枠体３との熱膨張係数差が30×10-6／℃を超えているため、枠体３や半田４にクラック等が発生したためと考えられる。この場合、半導体パッケージ内部に水分が侵入し易くなる。従って、サンプルＡ，Ｂのように、基体１と枠体３との熱膨張係数差は30×10-6／℃以下であるのが良いことが判った。
【００６１】
次に、サンプルＢを用いて半田４の金属層３ｂに接する部位の幅を種々に設定したときの接合状態を調べた。半田４の幅が0.15ｍｍ（サンプルＢ１）、0.2ｍｍ（サンプルＢ）、0.3ｍｍ（サンプルＢ２）の３種類を準備した。そして、基体１側のメタライズ層１ｂと枠体３下面の金属層３ｂとを、厚さが0.01ｍｍのＳｎ−Ｐｂ半田で接合し、３種のサンプルの各20個について温度サイクル試験（−40〜85℃、１サイクル７時間）を行った。その結果を表２に示す。
【００６２】
【表２】
【００６３】
表２より、サンプルＢ１のみに、枠体３と半田４との間で剥離が発生した。この場合、半導体パッケージ内部に水分が侵入し易くなる。従って、サンプルＢ，Ｂ２のように、半田４の接合部の幅は0.2ｍｍ以上であるのが良いことが判った。
【００６４】
次に、サンプルＢを用いて、半田４の幅が0.2ｍｍとなるようにメタライズ３ｂを設け、半田４の厚さを種々に設定したときの接合状態を調べた。半田４の厚さが0.005ｍｍ（サンプルＢ３）、0.01ｍｍ（サンプルＢ）、0.05ｍｍ（サンプルＢ４）、0.1ｍｍ（サンプルＢ５）、0.15ｍｍ（サンプルＢ６）、0.2ｍｍ（サンプルＢ７）、0.25ｍｍ（サンプルＢ８）、0.3ｍｍ（サンプルＢ９）の８種類を準備した。そして、基体１側のメタライズ層１ｂと枠体３下面の金属層３ｂとを、Ｓｎ−Ｐｂ半田で接合し、上記８種類の各20個について、温度サイクル試験（−40〜85℃、１サイクル７時間）を行った。その結果を表３に示す。
【００６５】
【表３】
【００６６】
表３より、サンプルＢ３，Ｂ８，Ｂ９で枠体３と半田４との間で剥離が発生した。これらのサンプルでは半導体パッケージ内部に水分が侵入し易くなる。従って、半田４の厚さは0.01〜0.2ｍｍであるのが良いことが判った。
【００６７】
（実施例２）
長さ9.6ｍｍ×幅7.6ｍｍ×高さ（厚さ）１ｍｍで熱膨張係数が5.8×10-6／℃のＦｅ−Ｎｉ合金から成る基体１を用意し、その表面全体にめっき法で厚さ５μｍのＮｉ層、厚さ１μｍのＡｕ層を順次被着した。
【００６８】
次に、リード端子２を有する枠体３をトランスファ成型法で製作した。このとき、枠体３は、長さ10ｍｍ×幅８ｍｍ×高さ２ｍｍで熱膨張係数が18.4×10-6／℃のエポキシ樹脂（サンプルＤ）と、寸法は上記寸法と同じで熱膨張係数が35.8×10-6／℃のエポキシ樹脂（サンプルＥ）と、寸法は上記寸法と同じで熱膨張係数が40.3×10-6／℃のエポキシ樹脂（サンプルＦ）との３種類のものを作製した。リード端子２はＦｅ−Ｎｉ合金から成り、平面視形状が長方形の枠体３の２長辺側の側部に、各４本ずつ設けた。
【００６９】
そして、３種類の枠体３の下面の全面に、幅が0.2ｍｍの金属層３ｂを形成した。金属層３ｂは、枠体３の下面に脱脂処理を施し、次にＫＯＨ水溶液にてエッチング処理した後、ＨＣｌ水溶液にて中和洗浄し、触媒により表面を活性化した後、化学銅Ｃｕめっき液に浸漬することにより形成された、厚さ２μｍのＣｕめっき層から成る。金属層３ｂの表面にめっき法で厚さ５μｍのＮｉめっき層および厚さ１μｍのＡｕめっき層を順次被着した。
【００７０】
そして、基体１上面の外周部と枠体３下面の金属層３ｂとを、厚さ0.01ｍｍのＳｎ−Ｐｂ半田から成る半田４で接合し、上記３種類の各20個について、温度サイクル試験（−40〜85℃、１サイクル７時間）を行った。また、上記と同様にして、基体１上面の外周部と枠体３下面の金属層３ｂとを溶接して接合し、上記３種類の各20個について、上記温度サイクル試験を行った。その結果を表４に示す。
【００７１】
【表４】
【００７２】
表４より、サンプルＦのみに、枠体３および／または半田４にクラック等の割れ、溶接の場合溶接部の剥離が発生した。これは、基体１と枠体３との熱膨張係数差が30×10-6／℃を超えているためと考えられる。この場合、半導体パッケージ内部に水分が侵入し易くなる。従って、サンプルＤ，Ｅのように、基体１と枠体３との熱膨張係数差は30×10-6／℃以下であるのが良いことが判った。
【００７３】
次に、サンプルＥを用いて半田４の幅（溶接部の幅）を種々に設定したときの接合状態を調べた。半田４の幅（溶接部の幅）が0.15ｍｍ（サンプルＥ１）、0.2ｍｍ（サンプルＥ）、0.3ｍｍ（サンプルＥ２）の３種類を準備した。そして、基体１上面の外周部と枠体３下面の金属層３ｂとを、厚さ0.01ｍｍのＳｎ−Ｐｂ半田で接合した３種のサンプルの各20個について、温度サイクル試験（−40〜85℃、１サイクル７時間）を行った。また、上記と同様にして、基体１上面の外周部と枠体３下面の金属層３ｂとを溶接して接合し、上記３種類の各20個について、上記温度サイクル試験を行った。その結果を表５に示す。
【００７４】
【表５】
【００７５】
表５より、サンプルＥ１のみに、枠体３と半田４との間（溶接したものは溶接部）で剥離が発生した。この場合、半導体パッケージ内部に水分が侵入し易くなる。従って、サンプルＥ，Ｅ２のように、半田４の接合部の幅（溶接部の幅）は0.2ｍｍ以上であるのが良いことが判った。
【００７６】
次に半田付けしたサンプルＥを用いて、半田４の幅を0.2ｍｍとし、半田４の厚さを種々に設定したときの接合状態を調べた。半田４の厚さが0.005ｍｍ（サンプルＥ３）、0.01ｍｍ（サンプルＥ）、0.05ｍｍ（サンプルＥ４）、0.1ｍｍ（サンプルＥ５）、0.15ｍｍ（サンプルＥ６）、0.2ｍｍ（サンプルＥ７）、0.25ｍｍ（サンプルＥ８）、0.3ｍｍ（サンプルＥ９）の８種類を準備した。そして、基体１上面の外周部と枠体３下面の金属層３ｂとを、Ｓｎ−Ｐｂ半田で接合し、上記８種類の各20個について、温度サイクル試験（−40〜85℃、１サイクル７時間）を行った。その結果を表６に示す。
【００７７】
【表６】
【００７８】
表６より、サンプルＥ３，Ｅ８，Ｅ９で枠体３と半田４との間で剥離が発生した。これらのサンプルでは半導体パッケージ内部に水分が侵入し易くなる。従って、半田４の厚さは0.01〜0.2ｍｍであるのが良いことが判った。
【００７９】
なお、本発明は上記実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更を施すことは何等差し支えない。
【００８０】
【発明の効果】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有するセラミックスから成る基体と、基体の上面の外周部に載置部を囲繞するように取着された樹脂から成る枠体と、枠体の側部に一端部が側部を貫通するようにして設けられた複数のリード端子とを具備し、基体の外形寸法は枠体の外面寸法よりも小さく枠体の内面寸法よりも大きく、基体と枠体とは基体の上面の外周部から側面にかけて形成されたメタライズ層および枠体の下面に形成された金属層の間が半田で接合されていることにより、半導体素子を載置する載置部の平坦度が確保できるとともに半導体素子の放熱性を良好なものとでき、その結果、半導体素子の作動性が非常に優れたものとなる。また、半導体素子がＬＤやＰＤ等の光半導体素子である場合、光半導体素子と光ファイバとの光結合効率を非常に良好なものとでき、半導体素子の作動性が非常に優れた半導体素子収納用パッケージとなる。
【００８１】
また、基体の外形寸法は枠体の外面寸法よりも小さく枠体の内面寸法よりも大きく、基体と枠体とは基体の上面の外周部から側面にかけて形成されたメタライズ層および枠体の下面に形成された金属層の間が半田で接合されていることから、基体と枠体とを接合する半田が外側にはみだしてリード端子等に接触して短絡したり、リード端子等に近接して不要な電気的な容量を発生させることを防ぐことができる。また、半田が基体の上面の外周部から側面にかけてメニスカスを形成するため、基体と枠体とを強固に接合することができる。
【００８２】
本発明の半導体素子収納用パッケージは、好ましくは半田は基体の上面のメタライズ層と金属層との間の厚さが0.01乃至0.2ｍｍで金属層に接している部位の幅が0.2ｍｍ以上であり、基体と枠体との熱膨張係数差が30×10-6／℃以下であることにより、基体と枠体との半田による接合が非常に強固となり、内部への水分の侵入を有効に防止し得る。
【００８３】
本発明の半導体素子収納用パッケージは、好ましくは、基体はセラミックスに代えて金属から成り、基体と枠体とは基体の外周部および枠体の下面に形成された金属層の間が半田付けまたは溶接により接合されていることにより、半導体素子を載置する載置部の平坦度が確保できるとともに半導体素子の放熱性を良好なものとでき、その結果、半導体素子の作動性が非常に優れたものとなる。また、半導体素子がＬＤやＰＤ等の光半導体素子である場合、光半導体素子と光ファイバとの光結合効率を非常に良好なものとでき、半導体素子の作動性が非常に優れた半導体素子収納用パッケージとなる。
【００８４】
本発明の半導体素子収納用パッケージにおいて、好ましくは、半田は基体の上面の外周部と金属層との間の厚さが0.01乃至0.2ｍｍで金属層に接している部位の幅が0.2ｍｍ以上であり、基体と枠体との熱膨張係数差が30×10-6／℃以下であることにより、基体と枠体との半田による接合が非常に強固となり、半導体素子収納用パッケージ内部への水分の侵入を有効に防止し得る。
【００８５】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージの載置部に載置固定された半導体素子がリード端子に電気的に接続されるとともに枠体の上面に蓋体が接合されていることにより、半導体素子を長期にわたり正常かつ安定に作動させ得る信頼性の高いものとなる。
【００８６】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージの載置部に載置固定された半導体素子がリード端子に電気的に接続されるとともに半導体素子が樹脂に覆われていることにより、半導体素子を長期にわたり正常かつ安定に作動させ得る信頼性の高いものとなる。
【図面の簡単な説明】
【図１】（ａ）は本発明の半導体素子収納用パッケージについて実施の形態の例を示す斜視図、（ｂ）はｘ−ｙ線における断面図、（ｃ）はｘ’−ｙ’線における断面図である。
【図２】図１の半導体素子収納用パッケージにおける基体と枠体との接合部の部分拡大断面図である。
【図３】本発明の光半導体装置について実施の形態の例を示す断面図である。
【図４】本発明の光半導体装置について実施の形態の他の例を示す断面図である。
【図５】（ａ）は本発明の半導体素子収納用パッケージについて実施の形態の他の例を示す斜視図、（ｂ）はｘ−ｙ線における断面図、（ｃ）はｘ’−ｙ’線における断面図である。
【図６】図５の半導体素子収納用パッケージにおける基体と枠体との接合部の部分拡大断面図である。
【図７】本発明の光半導体装置について実施の形態の他の例を示す断面図である。
【図８】従来の半導体装置の一例の断面図である。
【図９】従来の半導体装置の他の例の断面図である。
【符号の説明】
１：基体
１ａ：載置部
１ｂ：メタライズ層
２：リード端子
３：枠体
３ｂ：金属層
４：半田
９：蓋体
【発明の属する技術分野】
本発明は、樹脂製の枠体を用いた半導体素子収納用パッケージおよびこの半導体素子収納用パッケージを用いた半導体装置に関する。
【０００２】
【従来の技術】
従来、ＬＳＩ，ＩＣ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子を収納するための半導体素子収納用パッケージ（以下、半導体パッケージともいう）は、図８，図９に断面図で示すように、トランスファ成型法や射出成型法により成形されたエポキシ樹脂またはポリフェニレンサルファイト等のエンジニアプラスチック等の電気的に絶縁性の樹脂で一体成形されて成る。この半導体パッケージは、上面に形成された凹部22ａの底面の略中央部に半導体素子21を載置するための載置部22ｂを有する基体22と、基体22の側壁部23に一端部が貫通して設けられ、他端部が側壁部23の外側に突出しており、その他端部が外部電気回路（図示せず）に電気的に接続される複数のリード端子24とから構成されている。
【０００３】
そして、半導体パッケージは、基体22の載置部22ｂ上に半導体素子21を載置固定するとともに半導体素子21の各電極をリード端子24にボンディングワイヤ等の電気的接続手段25を介して電気的に接続し、しかる後、側壁部23の上面に蓋体26を樹脂接着剤等の封止材を介して接合し、基体22と蓋体26とから成る容器内部に半導体素子21を収容することによって半導体装置となる。または、図９のように基体22の凹部22ａに樹脂27を充填することによって半導体装置となる。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージでは、リード端子24を金型内の所定位置にセットして樹脂をトランスファ成型法や射出成型法で成型する際に、樹脂の硬化収縮および熱収縮により寸法精度を高めることが困難であり、半導体素子21を載置固定する載置部22bの平坦性を確保できない。そのため、半導体素子21を載置部22bに載置固定した際に半導体素子21に割れが発生したり、半導体素子21が傾くことにより電気的な接続が困難になるといった問題が発生し、その結果、半導体素子21の作動性が劣化していた。
【０００５】
また、半導体素子21の作動時に発生した熱は、熱伝導性の低い樹脂製の基体22からは外部に伝わり難い。そのため、半導体素子21が温度上昇し正常な作動が妨げられるという問題がある。さらには、半導体素子21の熱によって半導体素子21のみならず樹脂製の基体22と金属製のリード端子24も温度上昇することになること、また、半導体装置の曝される外気の温度変化による構成材料の熱膨張差により半導体装置全体の変形が起こることから、半導体パッケージや半導体素子21に割れが発生する。その結果、半導体素子21の正常な作動が妨げられるという問題があった。
【０００６】
そのため、半導体素子21が、光通信分野に使用される、電気信号を光信号に変換するＬＤや光信号を電気信号に変換するＰＤ等の光半導体素子であれば、光半導体素子と光ファイバとの光結合効率の低下を起こす問題があり、その結果、光半導体素子の作動性が劣化していた。
【０００７】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、半導体素子を載置する載置部の平坦度を確保するとともに半導体素子の作動時に発生した熱の放熱性を良好なものとすることにより、半導体素子の作動性が非常に優れた半導体パッケージを得ることにある。また、半導体素子がＬＤやＰＤ等の光半導体素子である場合、光半導体素子と光ファイバとの光結合効率を良好とし、光半導体素子の作動性を良好とすることにある。
【０００８】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有するセラミックスから成る基体と、該基体の上面の外周部に前記載置部を囲繞するように取着された樹脂から成る枠体と、該枠体の側部に一端部が前記側部を貫通するようにして設けられた複数のリード端子とを具備しており、前記基体の外形寸法は前記枠体の外面寸法よりも小さく前記枠体の内面寸法よりも大きく、前記基体と前記枠体とは前記基体の上面の前記外周部から側面にかけて形成されたメタライズ層および前記枠体の下面に形成された金属層の間が半田で接合されていることを特徴とする。
【０００９】
本発明の半導体素子収納用パッケージは、セラミックスから成る基体を用いていることから、半導体素子を載置する載置部の平坦度が確保できるとともに半導体素子の作動時に発生する熱の放熱性を良好なものとでき、その結果、半導体素子の作動性が優れたものとなる。また、半導体素子がＬＤやＰＤ等の光半導体素子である場合、光半導体素子と光ファイバとの光結合効率を良好なものとでき、半導体素子の作動性が優れた半導体素子収納用パッケージとなる。
【００１０】
また、基体の外形寸法は枠体の外面寸法よりも小さく枠体の内面寸法よりも大きく、基体と枠体とは基体の上面の外周部から側面にかけて形成されたメタライズ層および枠体の下面に形成された金属層の間が半田で接合されていることから、基体と枠体とを接合する半田が外側にはみだしてリード端子等に接触して短絡したり、リード端子等に近接して不要な電気的な容量を発生させることを防ぐことができる。また、半田が基体の上面の外周部から側面にかけてメニスカスを形成するため、基体と枠体とを強固に接合することができる。
【００１１】
本発明の半導体素子収納用パッケージは、好ましくは前記半田は、前記基体の上面の前記メタライズ層と前記金属層との間の厚さが0.01乃至0.2ｍｍで前記金属層に接している部位の幅が0.2ｍｍ以上であり、前記基体と前記枠体との熱膨張係数差が30×10-6／℃以下であることを特徴とする。
【００１２】
本発明の半導体素子収納用パッケージは、上記の構成により、基体と枠体との半田による接合が非常に強固となり、内部への水分の侵入を有効に防止し得る。
【００１３】
本発明の半導体素子収納用パッケージは、好ましくは、前記基体は前記セラミックスに代えて金属から成り、前記基体と前記枠体とは前記基体の外周部および前記枠体の下面に形成された金属層の間が半田で接合されているかまたは溶接により接合されていることを特徴とする。
【００１４】
本発明の半導体素子収納用パッケージは、基体が金属から成ることにより、半導体素子を載置する載置部の平坦度が確保できるとともに半導体素子の作動時に発生する熱の放熱性を非常に良好なものとでき、その結果、半導体素子の作動性が非常に優れたものとなる。また、半導体素子がＬＤやＰＤ等の光半導体素子である場合、光半導体素子と光ファイバとの光結合効率を良好なものとでき、半導体素子の作動性が優れた半導体素子収納用パッケージとなる。
【００１５】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記半田は、前記基体の上面の外周部と前記金属層との間の厚さが0.01乃至0.2ｍｍで前記金属層に接している部位の幅が0.2ｍｍ以上であり、前記基体と前記枠体との熱膨張係数差が30×10-6／℃以下であることを特徴とする。
【００１６】
本発明の半導体素子収納用パッケージは、上記の構成により、基体と枠体との半田による接合が非常に強固となり、半導体素子収納用パッケージ内部への水分の侵入を有効に防止し得る。
【００１７】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージの前記載置部に載置固定された半導体素子が前記リード端子に電気的に接続されるとともに前記枠体の上面に蓋体が接合されていることを特徴とする。
【００１８】
本発明の半導体装置は、上記の構成により、半導体素子を長期にわたり正常かつ安定に作動させ得る信頼性の高いものとなる。
【００１９】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージの前記載置部に載置固定された半導体素子が前記リード端子に電気的に接続されるとともに前記半導体素子が樹脂に覆われていることを特徴とする。
【００２０】
本発明の半導体装置は、上記の構成により、半導体素子を長期にわたり正常かつ安定に作動させ得る信頼性の高いものとなる。
【００２１】
【発明の実施の形態】
本発明の半導体素子収納用パッケージおよび半導体装置を以下に詳細に説明する。本発明の半導体パッケージはＬＳＩ，ＩＣ等の半導体素子やＬＤ，ＰＤ等の光半導体素子を収納するためのものであるが、以下ＬＤやＰＤ等の光半導体素子を収納する光半導体パッケージについて説明する。
【００２２】
図１（ａ）は本発明の光半導体パッケージの実施の形態の例を示す斜視図、図１（ｂ）はｘ−ｙ線における断面図、図１（ｃ）はｘ’−ｙ’線における断面図である。同図において、１は上面に光半導体素子が載置される載置部１ａを有し、上面の外周部から側面にかけてメタライズ層１ｂを設けたセラミックスから成る基体、２は光半導体素子と外部電気回路（図示せず）とを電気的に接続するリード端子である。また、３は、基体１の上面の外周部に載置部１ａを囲繞するように取着され、さらに対向する一対の側部に複数のリード端子２が貫通して設けられるとともに他の側部に光ファイバ（図示せず）を導入するための貫通孔３ａが形成され、下面に金属層３ｂが設けられた枠体である。４は基体１と枠体３とを接合するための半田である。これら基体１、リード端子２、枠体３、半田４により光半導体パッケージが主に構成される。
【００２３】
また、基体１が金属から成る場合、メタライズ層１ｂを設けずに、基体１と枠体３とを半田４によってまたは溶接によって接合する。
【００２４】
本発明の光半導体パッケージは、上面に半導体素子が載置される載置部１ａを有するセラミックスから成る基体１と、基体１の上面の外周部に載置部１ａを囲繞するように取着された樹脂から成る枠体３と、枠体３の側部に一端部が側部を貫通するようにして設けられた複数のリード端子２とを具備し、基体１の外形寸法は枠体３の外面寸法よりも小さく枠体の内面寸法よりも大きく、基体１と枠体３とは基体１の上面の外周部から側面にかけて形成されたメタライズ層１ｂおよび枠体３の下面に形成された金属層３ｂの間が半田で接合されている。
【００２５】
本発明の基体１は、アルミナ（Ａｌ2Ｏ3）質焼結体（セラミックス）、窒化アルミニウム（ＡｌＮ）質焼結体、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）質焼結体、ガラスセラミックス等のセラミックスから成り、その剛性，熱伝導性により、基体１の上面に接着される枠体３の硬化収縮や熱収縮による反り変形を防止し、光半導体素子の載置固定を非常に良好とし得るとともに、光半導体素子の熱の放散性を良好とし得る。
【００２６】
メタライズ層１ｂは、例えばＷ（タングステン）、Ｍｏ（モリブデン）等の粉末に有機溶剤、溶媒を添加混合して得た金属ペーストを、焼結前の基体１（セラミックグリーンシート）に予め従来周知のスクリーン印刷法により所定パターンに印刷塗布しておき焼成することにより形成される。さらに、メタライズ層１ｂの上面に半田との濡れ性に優れるニッケル（Ｎｉ）や金（Ａｕ）等の金属をめっき法により0.05〜20μｍの厚みに被着させることが好ましい。
【００２７】
枠体３は、エポキシ樹脂などの熱硬化性樹脂、ポリフェニレンサルファイト（ＰＰＳ）や液晶ポリマー（ＬＣＰ）などのエンジニアリングプラスチック等から成り、トランスファ成型法や射出成型法により製作される。
【００２８】
枠体３の下面に金属層３ｂを設けるには以下のようにして行なう。枠体３の下面に脱脂処理を施し、次に水酸化カリウム（ＫＯＨ）水溶液でエッチング処理した後、塩化水素（ＨＣｌ）水溶液にて中和洗浄し、触媒により表面を活性化した後、化学銅（Ｃｕ）めっき液に浸漬して表面に厚さ0.1〜20μｍの化学銅めっきを施す。さらに、半田との濡れ性に優れるＮｉやＡｕ等の金属をめっき法により0.05〜20μｍの厚さに被着させることにより金属層３ｂを設ける。金属層３ｂは、このようなめっき法以外にもスパッタリング法、真空蒸着法、イオンプレーティング法、転写法、導電剤塗装等いずれの方法においても可能である。
【００２９】
基体１と枠体３との取着は、それらの取着部における水分の侵入を有効に防止するために金属である半田から成る接合材を用いる。この接合材の溶融温度が非常に高い場合、枠体３が軟化するため光ファイバ６の固定が困難となる。従って、接合材としては溶融温度の低い半田を用いる。
【００３０】
具体的には、接合材としてＳｎ（錫）−Ｐｂ（鉛）半田、Ｓｎ−Ａｇ（銀）半田等の低融点の半田４を用いる。そして、Ｓｎ−Ｐｂ半田等の粉末に有機溶剤、溶媒を添加混合して得た半田ペーストを、基体１のメタライズ層１ｂを設けた部分に予め従来周知のスクリーン印刷法により印刷塗布しておき、その上に枠体３の下面の金属層３ｂを配置し、加熱溶融することにより基体１と枠体３との取着がなされる。
【００３１】
なお、基体１と枠体３との接合界面における外部からの水分の侵入を有効に防止するためには、それらの接合を強固とする必要がある。そのため、接合後の半田４は、基体１の上面のメタライズ層１ｂと金属層３ｂとの間の厚さが0.O1〜0.2ｍｍで金属層３ｂに接している部位の幅が0.2ｍｍ以上であることが好ましく、このような構成となるようにメタライズ層１ｂ，３ｂを設けるのがよい。さらには、基体１と枠体３との熱膨張係数差が30×10-6／℃以下であるのが良い。
【００３２】
半田４の上記厚さが0.01ｍｍ未満の場合、また上記幅が0.2ｍｍ未満の場合、基体１と枠体３との接合部で十分な強度が得られない。半田４の上記厚さが0.2ｍｍを超える場合、基体１の上面と枠体３の下面とを平行に取着することが困難となるため不均一な熱ストレスが発生することとなり、結果的に十分な強度が得られない傾向がある。
【００３３】
また、基体１と枠体３は、例えば、基体１が熱膨張係数が5.8×10-6／℃であるアルミナセラミックスから成り、枠体３が熱膨張係数が18.4×10-6／℃であるオルソクレゾールノボラック型エポキシ樹脂から成る場合、それらの熱膨張係数差は30×10-6／℃以下となり好ましいものとなる。熱膨張係数差が30×10-6／℃を超えると、接合部が剥離したり、接合部付近で基体１や枠体３、半田４に割れ等が発生し易くなる。
【００３４】
本発明において、図２に示すように、基体１はその外形寸法が枠体３の外面寸法よりも小さくなっている。そのため、半田４が基体１の上面の外周部のみならず側面の一部を覆うようにされ、接合部の強度を大きくできる。また、半田４が外側へはみ出して、リード端子２に付着したり、リード端子２に半田４が近接することによりリード端子２に電気的な容量が発生し半導体装置の作動時の高周波特性への影響等を防止できる。
【００３５】
なお、基体１の外形寸法は枠体３の外面寸法よりも0.05ｍｍ以上小さいことが好ましい。基体１の外形寸法と枠体３の外面寸法との差が0.05ｍｍ未満の場合、半田４が基体１の側面の一部を覆うことができなくなったり、半田４が外側へはみ出してリード端子２に付着したり、また、リード端子２に半田４が近接して半導体装置の高周波特性への影響等が起こるという不具合が発生し易くなる。
【００３６】
また、基体１の厚さは0.3ｍｍ〜２ｍｍ程度が好ましい。0.3ｍｍ未満の場合、基体１の強度、剛性が十分に得られず、半導体素子の作動時における半導体パッケージの変形を防止することが困難になる。２ｍｍを超える場合、半導体素子の熱を十分に外部へ放熱するのが困難になる。
【００３７】
また、基体１の側面に付着した半田４の上下方向の幅は、基体１の側面上端から0.3ｍｍ以下程度の幅が好ましく、それを超える場合には基体１の下面へ半田４がまわり込んだり、半田４が外側へはみ出してリード端子２に付着するといった不具合が発生し易くなる。さらには、基体１と半田４との熱膨張係数差が非常に大きいことから、熱応力によるバランスをとるために、メタライズ層１ｂは、基体１の側面で略均一の幅で設けられているのが好ましい。
【００３８】
枠体３の対向する一対の側部に貫通して設けられた複数のリード端子２は、Ｆｅ（鉄）−Ｎｉ−Ｃｏ（コバルト）合金やＦｅ−Ｎｉ合金等の金属から成り、例えば、Ｆｅ−Ｎｉ−Ｃｏ合金等から成るインゴット（塊）に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって所定の形状、寸法に形成される。リード端子２の枠体３への取着は、枠体３をトランスファ成型法や射出成型法により形成する際に、予め金型内の所定位置にリード端子２をセットしておくことによって枠体３の所定位置に両端を枠体３の内外に突出させた状態で一体的に取着される。
【００３９】
また、リード端子２はその露出する表面に良導電性で耐蝕性に優れ、かつロウ材と濡れ性の良いＮｉやＡｕ等の金属をめっき法により所定厚み（0.05〜20μｍ）に被着させておくのがよく、リード端子２の酸化腐蝕を有効に防止することができるとともにリード端子２とボンディングワイヤ等の電気的接続手段による光半導体素子との電気的接続およびリード端子２と外部電気回路との電気的接続を信頼性の高いものとなすことができる。
【００４０】
さらに、リード端子２は、枠体３の外側の部位が枠体３近傍で下方に折り曲げられて枠体３の側部に略平行に伸びるようにして設けられていることが好ましい。この場合、リード端子２を含む全体が小型化されるとともに外部電気回路基板等に接続し易いものとなり、また半田４が外側へはみ出すことが抑えられているため、リード端子２が枠体３に近接していながら半田４が付着しにくいものとなる。また、リード端子２に半田４が近接して不要な電気的な容量を発生させることを防ぐことができるなお、リード端子２が折り曲げられる部位は、枠体３の外面から１ｍｍ程度の部位である。
【００４１】
図３は本発明の光半導体装置の一実施例を示す断面図である。光半導体装置は、載置部１ａに樹脂接着剤等で載置固定されたＬＤ５等の光半導体素子がリード端子２に電気的に接続され、枠体３の上面に樹脂，金属，セラミックス等から成る蓋体９が樹脂接着剤等で接合されている。また、光半導体装置の内部には、光半導体素子に光結合するように設けた光ファイバ６と、光ファイバ６を固定する押さえ板７と、ＬＤ５や光ファイバ６を搭載し実装する搭載用基板８とが設けられる。
【００４２】
図４は本発明の光半導体装置について実施の形態の他の例を示す断面図である。図４の場合、蓋体９を接合するのではなく、光半導体素子がエポキシ樹脂などのペースト状の樹脂10で覆われている。
【００４３】
図３，図４の光半導体装置のいずれにおいても、本発明の光半導体パッケージを用いることにより、光半導体素子の作動性が非常に優れたものとなり、光半導体素子を長期にわたり正常かつ安定に作動させ得る。
【００４４】
また本発明において、基体１が金属から成っていてもよい。この場合、図５、図６に示すように、基体１にはメタライズ層１ｂが設けられていない。
【００４５】
金属から成る基体１は、銅（Ｃｕ）、鉄（Ｆｅ）、アルミニウム（Ａｌ）、Ｃｕ−タングステン（Ｗ）合金、Ｆｅ−Ｎｉ（ニッケル）−Ｃｏ（コバルト）合金、Ｆｅ−Ｎｉ合金等から成り、その剛性、熱伝導性により、基体１の上面に接着される枠体３の硬化収縮や熱収縮による反り変形を防止し、光半導体素子の載置固定を非常に良好とし得るとともに、光半導体素子の熱の放散性を良好とし得る。また、基体１となる金属は熱伝導率が180Ｗ／ｍ・Ｋ以上であることが好ましく、作動時に多量の熱を発生する高出力の光半導体素子を載置固定した場合でも、光半導体素子の熱を外部に効率よく放散させ、光半導体素子を正常に作動させることができる。熱伝導率が180Ｗ／ｍ・Ｋ以上の金属として、Ｃｕ（約390Ｗ／ｍ・Ｋ）やＣｕ−Ｗ（約200Ｗ／ｍ・Ｋ）等がある。
【００４６】
基体１には、半田との濡れ性、溶接のし易さを考慮して、ＮｉやＡｕ（金）等の金属をめっき法により0.05〜20μｍの厚みに被着させることが好ましい。
【００４７】
基体１と枠体３との取着は、それらの取着部における水分の侵入を有効に防止するために金属である半田から成る接合材を用いるか、または溶接により行う。この接合材の溶融温度が非常に高い場合枠体３が軟化するため、光ファイバ６の固定が困難となる。従って、接合材としては溶融温度の低い半田を用いる。具体的には、Ｓｎ（錫）−Ｐｂ（鉛）半田、Ｓｎ−Ａｇ（銀）半田等の低融点の半田４を用いる。そして、Ｓｎ−Ｐｂ半田等の粉末に有機溶剤、溶媒を添加混合して得た半田ペーストを、基体１の上面の外周部に予め従来周知のスクリーン印刷法により印刷塗布しておき、その上に枠体３の下面の金属層３ｂを配置し、半田ペーストを加熱溶融することにより基体１と枠体３との取着がなされる。溶接により接合を行う際も、枠体３への影響を少なくするため低温でかつ局部的な加熱を行うことが好ましい。
【００４８】
なお、基体１と枠体３との接合界面における外部からの水分の侵入を有効に防止するためには、それらの接合を強固とする必要がある。そのため、接合後の半田４は、基体１と金属層３ｂとの間の厚さが0.O1〜0.2ｍｍで金属層３ｂに接している半田４の幅（溶接した場合溶接部の幅）が0.2ｍｍ以上であることが好ましい。さらには、基体１と枠体３との熱膨張係数差が30×10-6／℃以下であるのが良い。
【００４９】
半田４の厚さが0.01ｍｍ未満の場合、また半田４の幅（溶接部の幅）が0.2ｍｍ未満の場合、基体１と枠体３との接合部で十分な強度が得られない。半田４の厚さが0.2ｍｍを超える場合、基体１の上面と枠体３の下面とを平行に取着することが困難となるため不均一な熱ストレスが発生することとなり、結果的に十分な強度が得られない傾向がある。
【００５０】
また、基体１および枠体３は、例えば、基体１が熱膨張係数が5.8×10-6／℃であるＦｅ−Ｎｉ合金から成り、枠体３が熱膨張係数が18.4×10-6／℃であるオルソクレゾールノボラック型エポキシ樹脂から成る場合、それらの熱膨張係数差は30×10-6／℃以下となり好ましいものとなる。熱膨張係数差が30×10-6／℃を超えると、接合部（溶接部）が剥離したり、接合部付近で基体１や枠体３、半田４に割れ等が発生し易くなる。
【００５１】
また、基体１の厚さは0.25〜３ｍｍ程度が好ましい。0.25ｍｍ未満の場合、基体１の強度、剛性が十分に得られず、光半導体素子の熱による光半導体パッケージの変形を防止することが困難になる。３ｍｍを超える場合、基体１と枠体３とを溶接で取着するのが難しくなる。また、光半導体素子の熱を十分に外部へ放熱するのが困難になる。
【００５２】
また、基体１の側面に付着した半田４の上下方向の幅は、基体１の側面上端から0.3ｍｍ以下程度の幅が好ましく、それを超える場合、基体１の下面へ半田４がまわり込んだり、半田４が外側へはみ出してリード端子２に付着するといった不具合が発生し易くなる。
【００５３】
本発明の光半導体装置において好ましくは、図７のように、枠体３の上面に基体１と同材質かつ略同形状の蓋体10が接合されるのがよい。枠体３と蓋体10とは樹脂接着剤やロウ材によって取着されるが、樹脂接着剤としては、エポキシ樹脂やアクリル樹脂等を主成分とした比較的強度および耐熱性の高い樹脂を用いるのがよい。例えば、エポキシ樹脂から成る接着剤であれば、具体的にはビスフェノールＡ型エポキシ樹脂やノボラック型エポキシ樹脂、グリシジアルアミン型エポキシ樹脂等のエポキシ樹脂にアミン系硬化剤やイミダゾール系硬化剤、酸無水物硬化剤等の硬化剤を添加した樹脂接着剤を用いる。これにより、枠体３と蓋体10との接合が非常に強固となり、光半導体パッケージ内部への水分の侵入を有効に防止し得る。また、半導体素子作動時の温度変化や外気温度の変化に起因して、基体１と蓋体10と樹脂からなる枠体３との熱膨張係数差により起こる反りや変形を確実に防止でき、光半導体素子５の載置固定の信頼性をさらに良好なものとすることができる。また、光半導体素子５と光ファイバとの光結合効率を非常に良好なものとすることができ、光半導体素子５の作動性が良好となる。
【００５４】
【実施例】
本発明の半導体素子収納用パッケージの実施例を以下に説明する。
【００５５】
（実施例１）
長さ9.6ｍｍ×幅7.6ｍｍ×高さ１ｍｍで熱膨張係数が5.8×10-6／℃のＡｌ2Ｏ3セラミックスから成る基体１を用意し、この基体１の上面の外周部にモリブデン（Ｍｏ）を主成分とするメタライズ層１ｂをスクリーン印刷法で塗布し焼成して設けた。メタライズ層１ｂの表面にめっき法で厚さ５μｍのＮｉ層、厚さ１μｍのＡｕ層を被着した。
【００５６】
次に、リード端子２を有する枠体３をトランスファ成型法で製作した。このとき、枠体３は、長さ10ｍｍ×幅８ｍｍ×高さ２ｍｍで熱膨張係数が18.4×10-6／℃のエポキシ樹脂（サンプルＡ）と、寸法は上記寸法と同じで熱膨張係数が35.8×10-6／℃のエポキシ樹脂（サンプルＢ）と、寸法は上記寸法と同じで熱膨張係数が40.3×10-6／℃のエポキシ樹脂（サンプルＣ）との３種類のものを作製した。リード端子２はＦｅ−Ｎｉ合金から成り、平面視形状が長方形の枠体３の２長辺側の側部に、各４本ずつ設けた。
【００５７】
そして、３種類の枠体３の下面の全面に、幅が0.2ｍｍである金属層３ｂを形成した。金属層３ｂは、枠体３の下面に脱脂処理を施し、次にＫＯＨ水溶液にてエッチング処理した後、ＨＣｌ水溶液にて中和洗浄し、触媒により表面を活性化した後、化学銅Ｃｕめっき液に浸漬することにより、厚さ２μｍのＣｕめっき層から成る。金属層３ｂの表面にめっき法で厚さ５μｍのＮｉめっき層および厚さ１μｍのＡｕめっき層を被着した。
【００５８】
そして、基体１の上面外周部および側面上端部に形成されたメタライズ層１ｂと枠体３下面の金属層３ｂとを、厚さ0.01ｍｍのＳｎ−Ｐｂ半田から成る半田４で接合し、上記３種類の各20個、合計60個について、温度サイクル試験（−40〜85℃、１サイクル７時間）を行った。その結果を表１に示す。
【００５９】
【表１】
表１より、サンプルＣのみに、枠体３および／または半田４にクラック等の割れが発生した。これは、基体１と枠体３との熱膨張係数差が30×10-6／℃を超えているため、枠体３や半田４にクラック等が発生したためと考えられる。この場合、半導体パッケージ内部に水分が侵入し易くなる。従って、サンプルＡ，Ｂのように、基体１と枠体３との熱膨張係数差は30×10-6／℃以下であるのが良いことが判った。
【００６１】
次に、サンプルＢを用いて半田４の金属層３ｂに接する部位の幅を種々に設定したときの接合状態を調べた。半田４の幅が0.15ｍｍ（サンプルＢ１）、0.2ｍｍ（サンプルＢ）、0.3ｍｍ（サンプルＢ２）の３種類を準備した。そして、基体１側のメタライズ層１ｂと枠体３下面の金属層３ｂとを、厚さが0.01ｍｍのＳｎ−Ｐｂ半田で接合し、３種のサンプルの各20個について温度サイクル試験（−40〜85℃、１サイクル７時間）を行った。その結果を表２に示す。
【００６２】
【表２】
表２より、サンプルＢ１のみに、枠体３と半田４との間で剥離が発生した。この場合、半導体パッケージ内部に水分が侵入し易くなる。従って、サンプルＢ，Ｂ２のように、半田４の接合部の幅は0.2ｍｍ以上であるのが良いことが判った。
【００６４】
次に、サンプルＢを用いて、半田４の幅が0.2ｍｍとなるようにメタライズ３ｂを設け、半田４の厚さを種々に設定したときの接合状態を調べた。半田４の厚さが0.005ｍｍ（サンプルＢ３）、0.01ｍｍ（サンプルＢ）、0.05ｍｍ（サンプルＢ４）、0.1ｍｍ（サンプルＢ５）、0.15ｍｍ（サンプルＢ６）、0.2ｍｍ（サンプルＢ７）、0.25ｍｍ（サンプルＢ８）、0.3ｍｍ（サンプルＢ９）の８種類を準備した。そして、基体１側のメタライズ層１ｂと枠体３下面の金属層３ｂとを、Ｓｎ−Ｐｂ半田で接合し、上記８種類の各20個について、温度サイクル試験（−40〜85℃、１サイクル７時間）を行った。その結果を表３に示す。
【００６５】
【表３】
表３より、サンプルＢ３，Ｂ８，Ｂ９で枠体３と半田４との間で剥離が発生した。これらのサンプルでは半導体パッケージ内部に水分が侵入し易くなる。従って、半田４の厚さは0.01〜0.2ｍｍであるのが良いことが判った。
【００６７】
（実施例２）
長さ9.6ｍｍ×幅7.6ｍｍ×高さ（厚さ）１ｍｍで熱膨張係数が5.8×10-6／℃のＦｅ−Ｎｉ合金から成る基体１を用意し、その表面全体にめっき法で厚さ５μｍのＮｉ層、厚さ１μｍのＡｕ層を順次被着した。
【００６８】
次に、リード端子２を有する枠体３をトランスファ成型法で製作した。このとき、枠体３は、長さ10ｍｍ×幅８ｍｍ×高さ２ｍｍで熱膨張係数が18.4×10-6／℃のエポキシ樹脂（サンプルＤ）と、寸法は上記寸法と同じで熱膨張係数が35.8×10-6／℃のエポキシ樹脂（サンプルＥ）と、寸法は上記寸法と同じで熱膨張係数が40.3×10-6／℃のエポキシ樹脂（サンプルＦ）との３種類のものを作製した。リード端子２はＦｅ−Ｎｉ合金から成り、平面視形状が長方形の枠体３の２長辺側の側部に、各４本ずつ設けた。
【００６９】
そして、３種類の枠体３の下面の全面に、幅が0.2ｍｍの金属層３ｂを形成した。金属層３ｂは、枠体３の下面に脱脂処理を施し、次にＫＯＨ水溶液にてエッチング処理した後、ＨＣｌ水溶液にて中和洗浄し、触媒により表面を活性化した後、化学銅Ｃｕめっき液に浸漬することにより形成された、厚さ２μｍのＣｕめっき層から成る。金属層３ｂの表面にめっき法で厚さ５μｍのＮｉめっき層および厚さ１μｍのＡｕめっき層を順次被着した。
【００７０】
そして、基体１上面の外周部と枠体３下面の金属層３ｂとを、厚さ0.01ｍｍのＳｎ−Ｐｂ半田から成る半田４で接合し、上記３種類の各20個について、温度サイクル試験（−40〜85℃、１サイクル７時間）を行った。また、上記と同様にして、基体１上面の外周部と枠体３下面の金属層３ｂとを溶接して接合し、上記３種類の各20個について、上記温度サイクル試験を行った。その結果を表４に示す。
【００７１】
【表４】
表４より、サンプルＦのみに、枠体３および／または半田４にクラック等の割れ、溶接の場合溶接部の剥離が発生した。これは、基体１と枠体３との熱膨張係数差が30×10-6／℃を超えているためと考えられる。この場合、半導体パッケージ内部に水分が侵入し易くなる。従って、サンプルＤ，Ｅのように、基体１と枠体３との熱膨張係数差は30×10-6／℃以下であるのが良いことが判った。
【００７３】
次に、サンプルＥを用いて半田４の幅（溶接部の幅）を種々に設定したときの接合状態を調べた。半田４の幅（溶接部の幅）が0.15ｍｍ（サンプルＥ１）、0.2ｍｍ（サンプルＥ）、0.3ｍｍ（サンプルＥ２）の３種類を準備した。そして、基体１上面の外周部と枠体３下面の金属層３ｂとを、厚さ0.01ｍｍのＳｎ−Ｐｂ半田で接合した３種のサンプルの各20個について、温度サイクル試験（−40〜85℃、１サイクル７時間）を行った。また、上記と同様にして、基体１上面の外周部と枠体３下面の金属層３ｂとを溶接して接合し、上記３種類の各20個について、上記温度サイクル試験を行った。その結果を表５に示す。
【００７４】
【表５】
表５より、サンプルＥ１のみに、枠体３と半田４との間（溶接したものは溶接部）で剥離が発生した。この場合、半導体パッケージ内部に水分が侵入し易くなる。従って、サンプルＥ，Ｅ２のように、半田４の接合部の幅（溶接部の幅）は0.2ｍｍ以上であるのが良いことが判った。
【００７６】
次に半田付けしたサンプルＥを用いて、半田４の幅を0.2ｍｍとし、半田４の厚さを種々に設定したときの接合状態を調べた。半田４の厚さが0.005ｍｍ（サンプルＥ３）、0.01ｍｍ（サンプルＥ）、0.05ｍｍ（サンプルＥ４）、0.1ｍｍ（サンプルＥ５）、0.15ｍｍ（サンプルＥ６）、0.2ｍｍ（サンプルＥ７）、0.25ｍｍ（サンプルＥ８）、0.3ｍｍ（サンプルＥ９）の８種類を準備した。そして、基体１上面の外周部と枠体３下面の金属層３ｂとを、Ｓｎ−Ｐｂ半田で接合し、上記８種類の各20個について、温度サイクル試験（−40〜85℃、１サイクル７時間）を行った。その結果を表６に示す。
【００７７】
【表６】
表６より、サンプルＥ３，Ｅ８，Ｅ９で枠体３と半田４との間で剥離が発生した。これらのサンプルでは半導体パッケージ内部に水分が侵入し易くなる。従って、半田４の厚さは0.01〜0.2ｍｍであるのが良いことが判った。
【００７９】
なお、本発明は上記実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更を施すことは何等差し支えない。
【００８０】
【発明の効果】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有するセラミックスから成る基体と、基体の上面の外周部に載置部を囲繞するように取着された樹脂から成る枠体と、枠体の側部に一端部が側部を貫通するようにして設けられた複数のリード端子とを具備し、基体の外形寸法は枠体の外面寸法よりも小さく枠体の内面寸法よりも大きく、基体と枠体とは基体の上面の外周部から側面にかけて形成されたメタライズ層および枠体の下面に形成された金属層の間が半田で接合されていることにより、半導体素子を載置する載置部の平坦度が確保できるとともに半導体素子の放熱性を良好なものとでき、その結果、半導体素子の作動性が非常に優れたものとなる。また、半導体素子がＬＤやＰＤ等の光半導体素子である場合、光半導体素子と光ファイバとの光結合効率を非常に良好なものとでき、半導体素子の作動性が非常に優れた半導体素子収納用パッケージとなる。
【００８１】
また、基体の外形寸法は枠体の外面寸法よりも小さく枠体の内面寸法よりも大きく、基体と枠体とは基体の上面の外周部から側面にかけて形成されたメタライズ層および枠体の下面に形成された金属層の間が半田で接合されていることから、基体と枠体とを接合する半田が外側にはみだしてリード端子等に接触して短絡したり、リード端子等に近接して不要な電気的な容量を発生させることを防ぐことができる。また、半田が基体の上面の外周部から側面にかけてメニスカスを形成するため、基体と枠体とを強固に接合することができる。
【００８２】
本発明の半導体素子収納用パッケージは、好ましくは半田は基体の上面のメタライズ層と金属層との間の厚さが0.01乃至0.2ｍｍで金属層に接している部位の幅が0.2ｍｍ以上であり、基体と枠体との熱膨張係数差が30×10-6／℃以下であることにより、基体と枠体との半田による接合が非常に強固となり、内部への水分の侵入を有効に防止し得る。
【００８３】
本発明の半導体素子収納用パッケージは、好ましくは、基体はセラミックスに代えて金属から成り、基体と枠体とは基体の外周部および枠体の下面に形成された金属層の間が半田付けまたは溶接により接合されていることにより、半導体素子を載置する載置部の平坦度が確保できるとともに半導体素子の放熱性を良好なものとでき、その結果、半導体素子の作動性が非常に優れたものとなる。また、半導体素子がＬＤやＰＤ等の光半導体素子である場合、光半導体素子と光ファイバとの光結合効率を非常に良好なものとでき、半導体素子の作動性が非常に優れた半導体素子収納用パッケージとなる。
【００８４】
本発明の半導体素子収納用パッケージにおいて、好ましくは、半田は基体の上面の外周部と金属層との間の厚さが0.01乃至0.2ｍｍで金属層に接している部位の幅が0.2ｍｍ以上であり、基体と枠体との熱膨張係数差が30×10-6／℃以下であることにより、基体と枠体との半田による接合が非常に強固となり、半導体素子収納用パッケージ内部への水分の侵入を有効に防止し得る。
【００８５】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージの載置部に載置固定された半導体素子がリード端子に電気的に接続されるとともに枠体の上面に蓋体が接合されていることにより、半導体素子を長期にわたり正常かつ安定に作動させ得る信頼性の高いものとなる。
【００８６】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージの載置部に載置固定された半導体素子がリード端子に電気的に接続されるとともに半導体素子が樹脂に覆われていることにより、半導体素子を長期にわたり正常かつ安定に作動させ得る信頼性の高いものとなる。
【図面の簡単な説明】
【図１】（ａ）は本発明の半導体素子収納用パッケージについて実施の形態の例を示す斜視図、（ｂ）はｘ−ｙ線における断面図、（ｃ）はｘ’−ｙ’線における断面図である。
【図２】図１の半導体素子収納用パッケージにおける基体と枠体との接合部の部分拡大断面図である。
【図３】本発明の光半導体装置について実施の形態の例を示す断面図である。
【図４】本発明の光半導体装置について実施の形態の他の例を示す断面図である。
【図５】（ａ）は本発明の半導体素子収納用パッケージについて実施の形態の他の例を示す斜視図、（ｂ）はｘ−ｙ線における断面図、（ｃ）はｘ’−ｙ’線における断面図である。
【図６】図５の半導体素子収納用パッケージにおける基体と枠体との接合部の部分拡大断面図である。
【図７】本発明の光半導体装置について実施の形態の他の例を示す断面図である。
【図８】従来の半導体装置の一例の断面図である。
【図９】従来の半導体装置の他の例の断面図である。
【符号の説明】
１：基体
１ａ：載置部
１ｂ：メタライズ層
２：リード端子
３：枠体
３ｂ：金属層
４：半田
９：蓋体
Claims (6)
- 上面に半導体素子が載置される載置部を有するセラミックスから成る基体と、該基体の上面の外周部に前記載置部を囲繞するように取着された樹脂から成る枠体と、該枠体の側部に一端部が前記側部を貫通するようにして設けられた複数のリード端子とを具備しており、前記基体の外形寸法は前記枠体の外面寸法よりも小さく前記枠体の内面寸法よりも大きく、前記基体と前記枠体とは前記基体の上面の前記外周部から側面にかけて形成されたメタライズ層および前記枠体の下面に形成された金属層の間が半田で接合されていることを特徴とする半導体素子収納用パッケージ。
- 前記半田は、前記基体の上面の前記メタライズ層と前記金属層との間の厚さが0.01乃至0.2ｍｍで前記金属層に接している部位の幅が0.2ｍｍ以上であり、前記基体と前記枠体との熱膨張係数差が30×10-6／℃以下であることを特徴とする請求項１記載の半導体素子収納用パッケージ。
- 請求項１記載の半導体素子収納用パッケージにおいて、前記基体は前記セラミックスに代えて金属から成り、前記基体と前記枠体とは前記基体の外周部および前記枠体の下面に形成された金属層の間が半田で接合されているかまたは溶接により接合されていることを特徴とする半導体素子収納用パッケージ。
- 前記半田は、前記基体の上面の外周部と前記金属層との間の厚さが0.01乃至0.2ｍｍで前記金属層に接している部位の幅が0.2ｍｍ以上であり、前記基体と前記枠体との熱膨張係数差が30×10-6／℃以下であることを特徴とする請求項３記載の半導体素子収納用パッケージ。
- 請求項１乃至請求項４のいずれかに記載の半導体素子収納用パッケージの前記載置部に載置固定された半導体素子が前記リード端子に電気的に接続されるとともに前記枠体の上面に蓋体が接合されていることを特徴とする半導体装置。
- 請求項１乃至請求項４のいずれかに記載の半導体素子収納用パッケージの前記載置部に載置固定された半導体素子が前記リード端子に電気的に接続されるとともに前記半導体素子が樹脂に覆われていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002215739A JP3810353B2 (ja) | 2002-06-26 | 2002-07-24 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002185604 | 2002-06-26 | ||
| JP2002215739A JP3810353B2 (ja) | 2002-06-26 | 2002-07-24 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004087513A JP2004087513A (ja) | 2004-03-18 |
| JP3810353B2 true JP3810353B2 (ja) | 2006-08-16 |
Family
ID=32071645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002215739A Expired - Fee Related JP3810353B2 (ja) | 2002-06-26 | 2002-07-24 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3810353B2 (ja) |
-
2002
- 2002-07-24 JP JP2002215739A patent/JP3810353B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004087513A (ja) | 2004-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5602059A (en) | Semiconductor device and method for manufacturing same | |
| US6274803B1 (en) | Thermoelectric module with improved heat-transfer efficiency and method of manufacturing the same | |
| EP0500690A1 (en) | MULTIPLE LAYER FRAME FOR INTEGRATED CIRCUIT BOXES. | |
| JP2000340687A (ja) | 半導体素子収納用パッケージ | |
| JP3810353B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2004165181A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2006332599A (ja) | 電子装置 | |
| JP2000508833A (ja) | 直接リード装着方法を用いてマルチチップモジュールを製造するための方法 | |
| JPH10189815A (ja) | 半導体素子搭載基板の実装構造 | |
| JP3909282B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3909281B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JPH083009Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2004111571A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2003068900A (ja) | 電子部品収納用パッケージ | |
| JP4034912B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2004087684A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JPH0810197Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH10189792A (ja) | 半導体パッケージ | |
| JP2002158305A (ja) | 電子部品収納用パッケージ | |
| JP2002134669A (ja) | 半導体装置 | |
| JP3470041B2 (ja) | 混成集積回路装置 | |
| JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
| JP2004087512A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2003218440A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP3652255B2 (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050216 |
|
| A977 | Report on retrieval |
Effective date: 20050829 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20060523 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20090602 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20130602 |
|
| LAPS | Cancellation because of no payment of annual fees |