JP3745934B2 - カラーキラー検波器 - Google Patents

カラーキラー検波器 Download PDF

Info

Publication number
JP3745934B2
JP3745934B2 JP2000131574A JP2000131574A JP3745934B2 JP 3745934 B2 JP3745934 B2 JP 3745934B2 JP 2000131574 A JP2000131574 A JP 2000131574A JP 2000131574 A JP2000131574 A JP 2000131574A JP 3745934 B2 JP3745934 B2 JP 3745934B2
Authority
JP
Japan
Prior art keywords
signal
color
burst
flip
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000131574A
Other languages
English (en)
Other versions
JP2001313951A (ja
Inventor
矢壽弘 宇野
宏樹 衣川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000131574A priority Critical patent/JP3745934B2/ja
Publication of JP2001313951A publication Critical patent/JP2001313951A/ja
Application granted granted Critical
Publication of JP3745934B2 publication Critical patent/JP3745934B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Color Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、カラーテレビ受信機において、受信信号がカラー信号か白黒信号かの判定を行うカラーキラー検波器に関する。
【0002】
【従来の技術】
従来のカラーキラー検波器を図8に示す。図8のカラーキラー検波器80は、同期検波回路2、ローパスフィルタ7、コンパレータ9、フリップフロップ回路81、バースト信号カウンタ12、およびカラーキラー判定回路13が直列に接続されて構成されている。
【0003】
同期検波回路2は、バーストゲートパルス5が有効な期間(ここでは、Highレベル期間)のみ、カラーバースト信号3を基準副搬送波信号4と掛け合わせて同期検波を行い、同期検波出力信号6として出力する。
【0004】
同期検波出力信号6は、ローパスフィルタ7に入力され、同期検波の演算時に生じた高帯域側の不要な成分の除去が行われ、ローパスフィルタ出力信号8となる。
【0005】
ローパスフィルタ出力信号8はコンパレータ回路9の正転側入力端子(+)に入力され、反転側入力端子(−)には基準DC電圧源10からの基準電圧が入力される。そして、ローパスフィルタ出力信号8が基準DC電圧源10の基準電圧レベルを超える場合にのみ、コンパレータ出力信号11はHighレベルとなり、超えない場合はLowレベルとなる。
【0006】
コンパレータ出力信号11は、フリップフロップ回路81のD入力端子に入力され、サンプリングクロックCKS84の立ち上がりタイミングでサンプリングされ、フリップフロップ回路81のQ出力端子から信号85として出力される。
【0007】
フリップフロップ回路81のQ出力信号85は、バースト信号カウンタ12に入力され、複数の水平走査期間にわたって、例えば1つの垂直帰線消去期間において、Highレベルのパルスの個数がカウントされる。カウント期間はカウントタイミングパルス14によって制御される。カウントした結果は、バースト信号カウンタ12からカウンタ出力信号87として出力される。
【0008】
カウンタ出力信号87は、カラーキラー判定回路13に入力される。カラーキラー判定回路13は、1つの垂直帰線消去期間において、Highレベルのパルスの個数が規定値以上である場合、受信した映像信号はカラー信号であると判定し、カラーキラー機能をOFFにするように、例えばLowレベルのキラー出力信号88が出力され、映像信号に重畳されているクロマ信号は復調されることになる。一方、1つの垂直帰線消去期間において、Highレベルのパルスの個数が規定値未満である場合は、カラーキラー判定回路13は、受信した映像信号は白黒信号であると判定し、カラーキラー機能をONにするように、例えばHighレベルのキラー出力信号88が出力され、映像信号に重畳されているクロマ信号は復調されない。
【0009】
【発明が解決しようとする課題】
図9に、カラーバースト信号3(図9(a))が正規位置にある場合のバーストゲートパルス5(図9(b))に対するフリップフロップ回路81の入出力信号タイミングを示す。図9おいて、コンパレータ出力信号11(図9(c))はカラーバースト信号期間のみHighレベルとなる。図中、コンパレータ出力信号11がHighレベルである有効期間をWで示してある。そして、フリップフロップ回路81では、コンパレータ出力信号11が、そのHighレベル期間の真中でサンプリングクロック84(図9(c))によりサンプリングされ、Highレベル期間を有するQ出力信号85が出力される。それにより、サンプリングを行った水平帰線消去期間において、カラーバースト信号3が有ると判定され、カラーキラー機能がOFFになる。
【0010】
しかしながら、図10に示すように、カラーバースト信号3(図10(a))の位置がバーストゲートパルス5(図10(b))に対して正規の位置から遅れ方向(右方向)に(1/2)W以上ずれた場合、カラーバースト信号3がバーストゲートパルス5の有効期間(Highレベル期間)で同期検波回路2により抽出され、ローパスフィルタ7を介して、コンパレータ9から得られるコンパレータ出力信号11(図10(c))は、そのHighレベル期間が短くなると共に、サンプリングクロック84(図10(d))によるサンプリングタイミングがずれ、コンパレータ出力信号11のHighレベル期間をサンプルできなくなる。そのため、フリップフロップ回路81のQ出力信号85(図10(e))は常にLowレベルとなる。その結果として、この水平帰線消去期間においては、カラーバースト信号3は無いと判定され、カラーキラー機能はONになる。なお、図示しないが、カラーバースト信号3の位置がバーストゲートパルス5に対して正規の位置から進み方向(左方向)に(1/2)W以上ずれた場合でも同様の結果となる。
【0011】
仮に、カラーバースト信号3が無い白黒信号のカラーバースト信号3に相当する位置にノイズ等の外乱が加わって、コンパレータ出力信号11のHighレベル期間が発生した場合であれば、幾つかの水平帰線消去期間にわたってコンパレータ出力信号11をモニターすればノイズによる外乱であるか否かを判定することができる。
【0012】
しかし、上記従来例では、カラーバースト信号3が正規の位置からずれている映像信号に対しては、カラー信号を受信しているにもかかわらず、白黒信号と判定されてしまうことになる。実際、VTRやゲーム機、ケーブルテレビ等においては、カラーバースト信号の位置が正規の場所からずれたものが存在する。
【0013】
よって、本発明は、上記した問題を解決するためになされたものであり、その目的は、カラーバースト信号が正規の位置からずれている場合においても、安定にカラーキラー判定を行うことが可能なカラーキラー検波器を提供することにある。
【0014】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係るカラーキラー検波器は、映像信号に重畳されたカラーバースト信号をバーストゲートパルスによる規定のタイミングで基準副搬送波信号により同期検波を行い、前記同期検波の結果に基づいてカラーバースト信号の有無を検出するカラーキラー検波器であって、少なくとも前記同期検波により得られた信号に対して、前記バーストゲートパルスの少なくとも有効期間内でサンプリングタイミングを所定時間ずつ異ならせてn回サンプリングした結果に基づいて、前記映像信号がカラー信号であるか白黒信号であるかを判定する判定手段を備えたことを特徴とする。
【0015】
本発明に係る前記カラーキラー検波器において、前記判定手段は、少なくとも前記同期検波により得られた前記信号を共通のデータ入力とし、それぞれ位相が所定量ずつ異なるn個のサンプリングクロックをクロック入力とするn個のフリップフロップ回路と、前記n個のフリップフロップ回路のそれぞれのデータ出力に対する論理和演算回路と、前記論理和演算回路からの出力信号を複数の水平走査期間にわたってカウントするバースト信号カウンタと、前記バースト信号カウンタによるカウント値が規定値以上の場合は前記映像信号がカラー信号であると判定し、前記カウント値が規定値未満の場合は前記映像信号が白黒信号であると判定するカラーキラー判定回路とを備えることが好ましい。
【0016】
または、前記判定手段は、少なくとも前記同期検波により得られた前記信号をデータ入力とし、前記基準副搬送波信号に同期し且つ前記バーストゲートパルスの有効期間内にのみn個のパルスを有するサンプリングクロックをクロック入力とするフリップフロップ回路と、前記フリップフロップ回路からのデータ出力信号を複数の水平走査期間にわたってカウントするバースト信号カウンタと、前記バースト信号カウンタによるカウント値が規定値以上の場合は前記映像信号がカラー信号であると判定し、前記カウント値が規定値未満の場合は前記映像信号が白黒信号であると判定するカラーキラー判定回路とを備えることが好ましい。
【0017】
または、前記判定手段は、少なくとも前記同期検波により得られた前記信号を共通のデータ入力とし、それぞれ位相が所定量ずつ異なるn個のサンプリングクロックをクロック入力とするn個のフリップフロップ回路と、前記n個のフリップフロップ回路からのそれぞれのデータ出力信号を複数の水平走査期間にわたってカウントする第1から第nバースト信号カウンタと、前記第1から第nバースト信号カウンタの第1から第nカウント値が、第1または第nカウント値を含めて、昇順に規定値以上となる連続性がある場合は、前記映像信号がカラー信号であると判定し、前記n個のバースト信号カウンタの全てによるカウント値が規定値未満の場合は前記映像信号が白黒信号であると判定するカラーキラー判定回路とを備えることが好ましい。
【0018】
これにより、映像信号としてSECAM信号が入力された場合におけるカラーキラー検波器の誤動作を防止することができる。つまり、SECAM信号では、PALやNTSC信号でカラーバースト信号が存在する期間に黒色を示すクロマ信号が存在するため、これを同期検波するとビート出力が発生する。そして、ビート出力のHighレベル期間をサンプリングしてしまい、入力された映像信号がカラーバースト信号のあるPALまたはNTSC信号であると誤判定する。つまり、黒色を示すクロマ信号は水平同期信号に同期していないため、同期検波されたビート出力も同期せず、ビート出力をあるタイミングでサンプリングした時にHighレベルであっても、次の水平帰線消去期間においてサンプリングしたときはLowレベルとなる可能性が高いためである。
【0019】
上記の構成によれば、カラーバースト信号の位置がバーストゲートパルスに対して遅れ方向および進み方向にカラーバースト信号期間の1/2以上ずれた場合でも、カラーバースト信号の有無を安定して検出することができるので、安定にカラーキラー判定を行うことができるカラーキラー検波器を提供することが可能になる。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、各図において、図8に示す従来のカラーキラー検波器80を構成する要素と同一構成および機能を有する要素には同一の符号を付し、また、従来のカラーキラー検波器80における各部の信号と同一の信号についても同一の符号を付して説明を省略する。
【0021】
(第1実施形態)
図1は、本発明の第1実施形態によるカラーキラー検波器の構成を示すブロック図である。
【0022】
図1に示すように、本実施形態によるカラーキラー検波器1が図8に示す従来例と異なるのは、n個のフリップフロップ回路15−1から15−nで構成されたサンプリング部15、n個のフリップフロップ回路15−1から15−nに供給されるn個のサンプリングクロック16−1から16−n、および論理和演算(OR)回路18を設けた点にある。
【0023】
以下、本実施形態によるカラーキラー検波器1のコンパレータ9より後段の回路動作について説明する。
【0024】
コンパレータ9の出力信号11は、サンプリング部15を構成するn個のフリップフロップ回路15−1から15−nのD入力端子に入力される。n個のフリップフロップ回路15−1から15−nには、それぞれ位相が異なるn個のサンプリングクロック16−1から16−nが入力される。第1フリップフロップ回路15−1では、第1サンプリングクロック16−1の立ち上がりエッジのタイミングで、また第nフリップフロップ回路15−nでは、第nサンプリングクロック16−nの立ち上がりエッジのタイミングで、それぞれコンパレータ出力信号11をサンプリングする。各フリップフロップ回路でサンプリングされたQ出力信号17−1から17−nは、OR回路18に入力され、論理和演算が行われる。
【0025】
図2に、ローパスフィルタ出力信号8(図2(a))からOR出力信号19(図2(i))までのタイミング関係を示す。図2において、サンプリングクロック16−1(図2(c))、16−2(図2(d))から16−n(図2(e))は、コンパレータ出力信号11(図2(b))のHighレベルの期間内において、取り込みタイミングエッジをそれぞれ一つだけ持つため、第1フリップフロップ回路15−1から第nフリップフロップ回路15−nのQ出力信号17−1(図2(f))、17−2(図2(g))から17−n(図2(h))は、1クロック期間のみHighレベルのパルスとなる。よって、OR出力信号19(図2(i))は、第1フリップフロップ回路15−1のQ出力信号17−1の立ち上がりタイミングから、第nフリップフロップ回路15−nのQ出力信号17−nの立ち下がりタイミングまでHighレベル、それ以外の期間はLowレベルとなる。通常のPALやNTSC方式のカラー信号を受信した時には、OR出力信号19のHighレベルのパルスは1つの水平帰線消去期間に1つ存在することになる。
【0026】
再度図1に戻って、OR出力信号19は、バースト信号カウンタ12に入力され、バースト信号カウンタ12では、入力されたOR出力信号19におけるHighレベルのパルスの個数を任意の期間にわたってカウントする。任意の期間の長さは、カウントタイミングパルス14によって制御される。
【0027】
次に、バースト信号カウンタ12のカウンタ出力信号20はカラーキラー判定回路13に入力される。カラーキラー判定回路13は、カウントタイミングパルス14によって制御された期間内に、OR出力信号19におけるHighレベルのパルスの個数がある規定値以上であれば、受信した映像信号はカラー信号であると判定し、カラーキラー機能をOFFにするために、Lowレベルのキラー出力信号21を出力する。逆に、OR出力信号19におけるHighレベルのパルスの個数がある規定値未満であれば、カラーキラー判定回路13は、受信した映像信号は白黒信号であると判定し、カラーキラー機能をONにするために、Highレベルのキラー出力信号21を出力する。
【0028】
ここで、カウントタイミングパルス14によって制御される上記任意の期間を、例えば1垂直走査(フィールド)期間とした場合の規定値について説明する。例えばM方式のNTSC信号では、1フィールド期間は、262.5本の水平走査線からなる期間で構成されており、同数のカラーバースト信号3が存在する。そのため、正規のポイントにカラーバースト信号3があると、バースト信号カウンタ12によるカウント値は262または263となる。また、B/G方式のPAL信号では、1フィールド期間は、312.5本の水平走査線からなる期間で構成されており、バースト信号カウンタ12によるカウント値は312または313となる。よって、カラーキラー判定回路13に設定されている規定値は、1フィールド期間でカウントした場合、M方式のNTSC信号に対しては262、B/G方式のPAL信号に対しては312となる。
【0029】
次に、カラーバースト信号3が正規の位置からずれた場合について説明する。
【0030】
カラーバースト信号3が正規の位置にあり、サンプリング部15において、n個のサンプリングクロック16−1から16−nの全てによりコンパレータ出力11のHighレベルの期間内でサンプリングができた場合は、図2に示したOR出力信号19のようになる。しかし、カラーバースト信号3が正規の位置からずれていた場合でも、本実施形態によれば、(n−1)個のサンプリングクロックでサンプリングした結果がLowレベルとなっても、残り一つのサンプリングクロックの取り込みタイミングがコンパレータ出力11のHighレベル期間内に入っていれば、サンプリングした結果がHighレベルとなる。よって、OR出力信号19におけるHighレベルのパルスの個数は1フィールド期間内で規定値以上となり、受信した映像信号はカラー信号であると正常に判定し、カラーキラー機能をOFFにするようキラー出力信号21はLowレベルになる。これが、従来例のように、サンプリングタイミングが一つしかなく、かつカラーバースト信号3が正規の位置から(1/2)W以上ずれた時には、カラー信号を受信していても、白黒信号を受信していると誤判定し、キラー出力信号21はHighレベルになる。
【0031】
以上のように、本実施形態によれば、コンパレータ出力信号11をサンプリング部12において、n個のフリップフロップ回路15−1から15−nに入力し、それぞれのフリップフロップ回路で、カラーバースト期間内でn個の位相の異なるサンプリングクロック16−1から16−nによりサンプリングすることによって、カラーバースト信号が正規の位置からカラーバースト信号期間の1/2以上ずれていたとしても、安定にカラーキラー判定を行うことができる。
【0032】
(第2実施形態)
図3は、本発明の第2実施形態によるカラーキラー検波器30の構成を示すブロック図である。
【0033】
図3に示すように、本実施形態によるカラーキラー検波器30が図8に示す従来例と異なるのは、基準副搬送波信号に同期した高速クロック32から、クロックゲートパルス33により、バーストゲートパルス5の少なくとも有効期間内にn個のパルスを有する高速サンプリングクロック34を生成し、フリップフロップ回路81に供給するクロックゲート回路31を設けた点にある。
【0034】
以下、本実施形態によるカラーキラー検波器30のコンパレータ9より後段の回路動作について説明する。なお、図4に、カラーキラー検波器30の各部の信号波形およびタイミング関係を示す
カラーバースト信号3(図4(a))がバーストゲートパルス5(図4(c))の有効期間(Highレベル期間)で同期検波回路2により抽出され、ローパスフィルタ7(図4(d)にフィルタ出力信号8を示す)を介して、コンパレータ9から得られるコンパレータ出力信号11(図4(e))は、フリップフロップ回路81のD入力端子に入力される。フリップフロップ回路81のクロック入力端子には、高速サンプリングクロック34(図4(h))が入力される。高速サンプリングクロック34は、クロックゲート回路31において、水平同期信号(周波数fH)したがって基準副搬送波信号(図4(b))に同期したm×fH(mは自然数)の周波数を有する高速クロック32(図4(f))をクロックゲートパルス33(図4(g))でゲートすることにより生成される。
【0035】
図4に示すように、高速サンプリングクロック34は、カラーバースト信号期間よりも、Highレベル期間が遅れ方向および進み方向に長いクロックゲートパルス33によって、高速クロック32をゲートすることにより生成される。そのため、高速サンプリングクロック34は、コンパレータ出力信号11のHighレベル期間よりも、遅れ方向および進み方向で長い期間においてサンプリングタイミングを有する。
【0036】
ここで、コンパレータ出力信号11が正規の位置にある場合は、図4(h)に示すように、高速サンプリングクロック34のサンプリングタイミングt3からtnまでで、コンパレータ出力信号11のHighレベル期間をサンプルし、t(n+1)のタイミングではLowレベルとなる。そして、図4(I)に示すQ出力信号19がフリップフロップ81から出力される。なお、図4に示す例では、コンパレータ出力信号11のHighレベル期間をサンプルし始めるサンプリングタイミングをt3としたが、決してt3から始まることに限定されるものではなく、クロックゲートパルス33のHighレベル期間の長さにより、任意に可変することができる。
【0037】
ここで、NTSCまたはPAL方式のカラー信号を受信した時には、フリップフロップ回路81のQ出力信号19におけるHighレベルのパルスは、1つの水平帰線消去期間に1つ存在することになる。
【0038】
次に、Q出力信号19は、バースト信号カウンタ12に入力される。バースト信号カウンタ12は、入力されたQ出力信号19におけるHighレベルのパルスの個数を任意の期間カウントする。任意の期間の長さは、カウントタイミングパルス14によって制御される。
【0039】
次に、バースト信号カウンタ12のカウンタ出力信号20は、カラーキラー判定回路13に入力される。カラーキラー判定回路13は、カウントタイミングパルス14によって制御された期間内に、Q出力信号19におけるHighレベルのパルスの個数がある規定値以上であれば、受信した映像信号はカラー信号であると判定し、カラーキラー機能をOFFにするようLowレベルのキラー出力信号21を出力する。逆に、Q出力信号19がある規定値未満であれば、カラーキラー判定回路13は、受信した映像信号は白黒信号であると判定し、カラーキラー機能をONにするようHighレベルのキラー出力信号21を出力する。
【0040】
ここで、カウントタイミングパルス14によって制御される任意の期間を1フィールド期間とした場合の、カラー信号か白黒信号の判定に用いる上記規定値は、第1実施形態で説明した規定値と同じである。つまり、カラーキラー判定回路13に設定される規定値は、1フィールド期間でカウントした場合、M方式のNTSC信号では262、B/G方式のPAL信号では312となる。
【0041】
次に、カラーバースト信号3が正規の位置からずれた場合について説明する。
【0042】
図5に示すように、コンパレータ出力信号11が正規の位置(図5(b))からバーストゲートパルス5(図5(a))に対して遅れ方向(右方向)へaだけずれた場合(図5(c))においても、高速クロック32(図5(d))をゲートするクロックゲートパルス6(図5(e))のHighレベル期間を、カラーバースト信号3が正規の位置にある場合のコンパレータ出力信号11のHighレベル期間よりも遅れ方向および進み方向で充分広くとり、それによって生成される高速サンプリングクロック34(図5(f))によりフリップフロップ回路81から安定にQ出力信号19を得ることができる。
【0043】
以上のように、本実施形態によれば、コンパレータ出力11に対して、一つのフリップフロップ回路81において、通常のカラーバースト信号期間よりも広めにサンプルポイントを持ち、基準副搬送波信号に同期し、かつ水平同期信号の整数倍の周波数を有する高速サンプリングクロック34でサンプリングを行うことにより、カラーバースト信号3が正規の位置からずれる不安定な映像信号に対しても、安定にカラーキラー判定を行うことができる。
【0044】
(第3実施形態)
図6は、本発明の第3実施形態によるカラーキラー検波器60の構成を示すブロック図である。
【0045】
図6に示すように、本実施形態によるカラーキラー検波器60が図8に示す従来例と異なるのは、n個のフリップフロップ回路15−1から15−nで構成されたサンプリング部15、n個のフリップフロップ回路15−1から15−nに供給されるn個のサンプリングクロック16−1から16−n、n個のフリップフロップ回路15−1から15−nのそれぞれのQ出力信号17−1から17−nが入力されるn個のバースト信号カウンタ61−1から61−nで構成されたカウンタ部61、およびn個のバースト信号カウンタ61−1から61−nのそれぞれのカウンタ出力信号62−1から62−nが入力されるカラーキラー判定回路63を設けた点にある。
【0046】
以下、本実施形態によるカラーキラー検波器60のコンパレータ9より後段の回路動作について説明する。
【0047】
コンパレータ9からのコンパレータ出力信号11は、サンプリング部15を構成するn個のフリップフロップ回路15−1から15−nのD入力端子に入力される。n個のフリップフロップ回路15−1から15−nのクロック入力端子には、それぞれ位相が異なるn個のサンプリングクロック16−1から16−nが入力される。第1フリップフロップ回路15−1では、第1サンプリングクロック16−1の立ち上がりエッジのタイミングで、また第nフリップフロップ回路15−nでは、第nサンプリングクロック16−nの立ち上がりエッジのタイミングで、それぞれコンパレータ出力信号11をサンプリングする。各フリップフロップ回路でサンプリングされたQ出力信号17−1から17−nは、カウンタ部61に入力される。
【0048】
カウンタ部61は、n個のバースト信号カウンタ61−1から61−nで構成されており、第1バースト信号カウンタ61−1には、第1フリップフロップ回路15−1のQ出力信号17−1が入力される。また、第nバースト信号カウンタ15−nには、第nフリップフロップ回路15−nのQ出力信号17−nが入力される。各バースト信号カウンタは、カウントタイミングパルス14によって、カウント期間を制御される。カウント期間中、各バースト信号カウンタは、入力される各フリップフロップ回路のQ出力信号におけるHighレベルのパルスの個数をカウントする。そして、各バースト信号カウンタは、カウントタイミングパルス14によって決められたカウント期間が終了した時に、カウント数がある規定値以上に達した場合は、カラーバースト信号3が有ることを示すHighレベルの検出信号62−1から62−nを出力する。逆に、ある規定値に達しなかった場合は、カラーバースト信号3が無いことを示すLowレベルの検出信号62−1から62−nを出力する。
【0049】
この場合のある規定値とは、カウントタイミングパルス14によって決められたカウント期間が、例えば水平走査期間の20倍であれば、20と考えればよい。ただ、ノイズ等による誤動作を考えた場合、20よりもやや少なめに設定することも考えられる。
【0050】
カラーキラー判定回路63は、カウンタ部61における各バースト信号カウンタの検出信号62−1から62−nを入力とし、カウントタイミングパルス14のカウント期間が終了した次のタイミングで、各入力信号レベルをチェックする。そして、検出信号62−1から62−nの昇順で、検出信号62−1または62−nを含めてHighレベルの連続性があれば、受信した映像信号はカラー信号であると判定し、カラーキラー機能をOFFするようキラー出力信号21はLowレベルとなる。一方、チェック時の検出信号62−1から62−nが全てLowレベルであれば、受信した映像信号は白黒信号であると判定し、カラーキラー機能をONにするようキラー出力信号21はHighレベルとなる。
【0051】
次に、チェック時に、検出信号62−1から62−nの昇順で、検出信号62−1または62−nを含めてHighレベルの連続性が有ることを確認する理由について説明する。
【0052】
カラーバースト信号期間は、放送方式にもよるが少なくとも数μsを有しており、サンプリング部15では、その期間内でn個のサンプリングクロック16−1から16−nの取り込みエッジでサンプリングが行えるようになっている。よって、必ず、コンパレータ出力信号11のHighレベル期間を取り込むサンプリングタイミングが複数のサンプリングクロックで存在すると考えられる。そのため、n個のバースト信号カウンタ15−1から15−nのうち、第(n−m)(ここで0≦m<n)バースト信号カウンタのQ出力信号のみがHighレベルで、他のバースト信号カウンタのQ出力信号が全てLowレベルであった場合は、それはノイズ等をカウントしたことによる誤動作と考えられ、受信した映像信号は白黒信号であると判定する。
【0053】
図7に、コンパレータ出力信号11(図7(a))からキラー出力信号21(図7(l))までのタイミング関係を示す。図7では、コンパレータ出力信号11のHighレベルの期間内において、サンプリングクロック16−1(図7(b))、16−2(図7(c))から16−n(図7(d))でサンプリングすると、第1、第2から第nフリップフロップ回路のQ出力信号17−1(図7(e))、17−2(図7(f))から17−n(図7(g))は、1クロック期間のみHighレベルのパルスを発生し、各バースト信号カウンタに入力される。カウントタイミングパルス14(図7(h))がLowレベルに下がりカウント期間が終了すると、第1、第2から第nバースト信号カウンタより出力される検出信号62−1(図7(i))、62−2(図7(j))から62−n(図7(k))はHighレベルに上がる。そのため、カラーキラー判定回路63において、受信した映像信号はカラー信号であると判定され、カラーキラー機能をOFFにするようキラー出力信号21はLowレベルとなる。
【0054】
本実施形態の第1の特徴によれば、第1実施形態と同じようにサンプリング部15において、それぞれ位相の異なるn個のサンプリングクロック16−1から16−nでコンパレータ出力信号11をサンプリングする。そのため、カラーバースト信号3が正規の位置からずれた場合においても、一つのサンプリングクロックの取り込みタイミングがコンパレータ出力信号11のHighレベルの期間内に入っていれば、受信した映像信号はカラー信号であると判定し、カラーキラー機能はOFFとなる。よって、従来例のように、コンパレータ出力信号11をサンプリングするタイミングが一つしかない構成に比べて、より安定にカラーキラー判定を行うことができる。
【0055】
次に、本実施形態の第2の特徴について、SECAM方式の映像信号を受信した場合を例に説明する。SECAM方式の映像信号では、PAL、NTSC方式の映像信号でカラーバースト信号が存在する期間には、黒色を示すクロマ信号が重畳されている。このクロマ信号は、PAL信号のカラーバースト信号に近い周波数を持っているが、水平同期信号に同期していない。そのため、SECAM信号のクロマ信号が入力されると、カラーキラー検波器内の同期検波回路の出力では、ビート信号を発生する。よって、第1実施形態で説明した構成では、サンプリング部15においてn個のクロックでサンプリングし、OR回路18において論理和演算を行うと必ず規定値を超えてしまい、PALやNTSC方式のカラー信号であると誤判定を行ってしまう。だが、ビート出力は水平同期信号に同期していないので、あるタイミングでサンプリングを行いフリップフロップ回路のQ出力信号がHighレベルとなっても、次の水平帰線消去期間のタイミングで同じクロックでサンプリングするとLowレベルとなる可能性が高い。
【0056】
それに対して本実施形態では、まずコンパレータ出力信号11をn個のフリップフロップ回路15−1から15−nを使い、n個のサンプリングクロック16−1から16−nでサンプリングする。そして、n個のフリップフロップ回路のQ出力信号17−1から17−nを、n個のバースト信号カウンタ61−1から61−nに入力し、Highレベルのパルスの個数を任意の期間カウントする。例えば、任意の期間を1つの垂直帰線消去期間としてカウントすると、あるタイミングではHighとカウントできても、次のタイミングではLowのためカウントできなくなり、結果は規定値以下になる。これにより、入力信号がPALやNTSC方式のカラー信号であると誤判定するのを防止できる。
【0057】
以上のように、本実施形態によれば、コンパレータ出力信号11をサンプリング部15において、n個のフリップフロップ回路15−1から15−nに入力し、それぞれのフリップフロップ回路において、カラーバースト期間内でn個の位相の異なるクロック16−1から16−nでサンプリングし、そのQ出力信号17−1から17−nをそれぞれn個のバースト信号カウンタ61−1から61−nで任意の期間カウントすることにより、カラーバースト信号3が正規の位置からずれた時だけでなく、SECAM信号のようなカラーバースト信号期間に黒色を示すクロマ信号が重畳されている場合においても、安定にカラーキラー判定を行うことができる。
【0058】
【発明の効果】
以上説明したように、本発明によれば、同期検波されたカラーバースト信号を複数のポイントでその存在の確認を行うため、カラーバースト信号が正規の位置からずれやすいVTR、ゲーム機、ケーブルテレビ等に対しても、より安定にカラーキラー判定を行うことができる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態によるカラーキラー検波器の構成を示すブロック図
【図2】 本発明の第1実施形態によるカラーキラー検波器における各部の信号のタイミングチャート
【図3】 本発明の第2実施形態によるカラーキラー検波器の構成を示すブロック図
【図4】 本発明の第2実施形態によるカラーキラー検波器における、カラーバースト信号が正規の位置にある場合の、各部の信号のタイミングチャート
【図5】 本発明の第2実施形態によるカラーキラー検波器における、カラーバースト信号が正規の位置からずれた場合の、各部の信号のタイミングチャート
【図6】 本発明の第3実施形態によるカラーキラー検波器の構成を示すブロック図
【図7】 本発明の第3実施形態によるカラーキラー検波器における各部の信号のタイミングチャート
【図8】 従来のカラーキラー検波器の構成を示すブロック図
【図9】 従来のカラーキラー検波器における、カラーバースト信号が正規の位置にある場合の、各部の信号のタイミングチャート
【図10】 従来のカラーキラー検波器における、カラーバースト信号が正規の位置からずれた場合の、各部の信号のタイミングチャート
【符号の説明】
1、30、60 カラーキラー検波器
2 同期検波器
3 カラーバースト信号
4 基準副搬送波信号
5 バーストゲートパルス
6 同期検波出力信号
7 ローパスフィルタ
8 ローパスフィルタ出力信号
9 コンパレータ
10 基準DC電圧源
11 コンパレータ出力信号
12 バースト信号カウンタ
13 カラーキラー判定回路
14 カウントタイミングパルス
15 サンプル部
15−1〜15−n フリップフロップ回路
16−1〜16−n サンプリングクロック
17−1〜17−n Q出力信号
18 OR回路
19 OR出力信号
20 カウンタ出力信号
21 キラー出力信号
31 クロックゲート回路
32 高速クロック
33 クロックゲートパルス
34 高速サンプリングクロック
61 カウンタ部
61−1〜61−n バースト信号カウンタ
62−1〜62−n カウンタ出力信号
63 カラーキラー判定回路

Claims (4)

  1. 映像信号に重畳されたカラーバースト信号をバーストゲートパルスによる規定のタイミングで基準副搬送波信号により同期検波を行い、前記同期検波の結果に基づいてカラーバースト信号の有無を検出するカラーキラー検波器であって、
    少なくとも前記同期検波により得られた信号に対して、前記バーストゲートパルスの少なくとも有効期間内でサンプリングタイミングを所定時間ずつ異ならせてn回サンプリングした結果に基づいて、前記映像信号がカラー信号であるか白黒信号であるかを判定する判定手段を備えたことを特徴とするカラーキラー検波器。
  2. 前記判定手段は、
    少なくとも前記同期検波により得られた前記信号を共通のデータ入力とし、それぞれ位相が所定量ずつ異なるn個のサンプリングクロックをクロック入力とするn個のフリップフロップ回路と、
    前記n個のフリップフロップ回路のそれぞれのデータ出力に対する論理和演算回路と、
    前記論理和演算回路からの出力信号を複数の水平走査期間にわたってカウントするバースト信号カウンタと、
    前記バースト信号カウンタによるカウント値が規定値以上の場合は前記映像信号がカラー信号であると判定し、前記カウント値が規定値未満の場合は前記映像信号が白黒信号であると判定するカラーキラー判定回路とを備えたことを特徴とする請求項1記載のカラーキラー検波器。
  3. 前記判定手段は、
    少なくとも前記同期検波により得られた前記信号をデータ入力とし、前記基準副搬送波信号に同期し且つ前記バーストゲートパルスの有効期間内にのみn個のパルスを有するサンプリングクロックをクロック入力とするフリップフロップ回路と、
    前記フリップフロップ回路からのデータ出力信号を複数の水平走査期間にわたってカウントするバースト信号カウンタと、
    前記バースト信号カウンタによるカウント値が規定値以上の場合は前記映像信号がカラー信号であると判定し、前記カウント値が規定値未満の場合は前記映像信号が白黒信号であると判定するカラーキラー判定回路とを備えたことを特徴とする請求項1記載のカラーキラー検波器。
  4. 前記判定手段は、
    少なくとも前記同期検波により得られた前記信号を共通のデータ入力とし、それぞれ位相が所定量ずつ異なるn個のサンプリングクロックをクロック入力とするn個のフリップフロップ回路と、
    前記n個のフリップフロップ回路からのそれぞれのデータ出力信号を複数の水平走査期間にわたってカウントする第1から第nバースト信号カウンタと、
    前記第1から第nバースト信号カウンタの第1から第nカウント値が、第1または第nカウント値を含めて、昇順に規定値以上となる連続性がある場合は、前記映像信号がカラー信号であると判定し、前記第1から第nバースト信号カウンタのカウント値が全て規定値未満の場合は、前記映像信号が白黒信号であると判定するカラーキラー判定回路とを備えたことを特徴とする請求項1記載のカラーキラー検波器。
JP2000131574A 2000-04-28 2000-04-28 カラーキラー検波器 Expired - Fee Related JP3745934B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000131574A JP3745934B2 (ja) 2000-04-28 2000-04-28 カラーキラー検波器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000131574A JP3745934B2 (ja) 2000-04-28 2000-04-28 カラーキラー検波器

Publications (2)

Publication Number Publication Date
JP2001313951A JP2001313951A (ja) 2001-11-09
JP3745934B2 true JP3745934B2 (ja) 2006-02-15

Family

ID=18640445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000131574A Expired - Fee Related JP3745934B2 (ja) 2000-04-28 2000-04-28 カラーキラー検波器

Country Status (1)

Country Link
JP (1) JP3745934B2 (ja)

Also Published As

Publication number Publication date
JP2001313951A (ja) 2001-11-09

Similar Documents

Publication Publication Date Title
US4464679A (en) Method and apparatus for operating a microprocessor in synchronism with a video signal
JPS6053940B2 (ja) フレ−ムシンクロナイザにおける書き込み禁止制御回路
US4792852A (en) Vertical synchronizing signal detection circuit
US4821112A (en) Detection circuit for detecting standard television signals and nonstandard television signals
JPH02301375A (ja) 検出器
GB2140240A (en) Generating timing pulses such as television horizontal and vertical synchronising pulses
JP3654549B2 (ja) ビデオ同期信号の線数を自動的に認識するための回路装置
US4684988A (en) Circuit arrangement for detecting the vertical blanking periods in a picture signal
JP3745934B2 (ja) カラーキラー検波器
US7777813B2 (en) Color burst automatic detection device
EP0927492A1 (en) A delay correction circuit
JPH09181938A (ja) 水平同期信号発生回路
KR0147851B1 (ko) 위상 고정 부반송파 재생기
KR100272734B1 (ko) 비디오 신호의 큰 위상 시프트에 영향을 받지 않는 수평 라인 카운터
JP5017199B2 (ja) 遅延回路
US6433829B1 (en) Signal processing apparatus for setting up vertical blanking signal of television set
JPH1188720A (ja) 同期信号生成装置およびそれを用いたフィールド判定装置
JPH0231553B2 (ja)
JPH0218636B2 (ja)
JP2549002B2 (ja) 映像信号取り込み回路
JPH0193266A (ja) 複合同期信号分離装置
KR0180617B1 (ko) 필드판별회로
JPS5936470B2 (ja) 垂直基準パルス発生回路
SU1753622A1 (ru) Устройство цветовой синхронизации декодера СЕКАМ
JPS6097780A (ja) 水平同期抽出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees