JP3734283B2 - ペースト硬化物 - Google Patents
ペースト硬化物 Download PDFInfo
- Publication number
- JP3734283B2 JP3734283B2 JP15295594A JP15295594A JP3734283B2 JP 3734283 B2 JP3734283 B2 JP 3734283B2 JP 15295594 A JP15295594 A JP 15295594A JP 15295594 A JP15295594 A JP 15295594A JP 3734283 B2 JP3734283 B2 JP 3734283B2
- Authority
- JP
- Japan
- Prior art keywords
- paste
- solvent
- semiconductor chip
- void
- cured product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/832—Applying energy for connecting
- H01L2224/83201—Compression bonding
- H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
- H01L2224/83204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Details Of Resistors (AREA)
- Conductive Materials (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、半導体チップなどの部品チップを基台にペーストで固定して装置を製造する場合の、ペースト硬化物に関する。
【０００２】
【従来の技術】
従来、半導体チップの接着にはエポキシ系銀(Ag)ペーストが使われているが、エポキシ系樹脂は弾性率が高く、とりわけ大面積の半導体チップを接着すると、半導体チップ材料であるSi基板と基台であるリードフレームとの線熱膨張率（α）の差（Siのα≒４ppm 、フレームのα≒８〜１４ppm)によって発生する熱応力で、ペースト硬化物のクラックや半導体チップのクラック、半導体チップの基台からの剥がれ等が生じてしまう。このため、一般的にはシリコーン系ペーストが用いられるか、エポキシ系樹脂にビーズを添加し、厚みを確保して応力緩和をはかっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記のシリコーン系ペーストでは、応力が緩和されるペーストであるが、小チップで接着力不足となる問題がある。一方、接着力が強いエポキシ系樹脂のビーズ添加による厚み確保では、接着性、応力性ともに良好であるが、塗布量のばらつき等ペースト塗布性の問題と、ビーズ混合工程追加による作業工程の複雑化という問題がある。
【０００４】
従って本発明の目的は、上記問題点を鑑み、発泡体（ボイド）が弾性率を下げることに着目し、所定量のボイドを含ませて接着性と応力性を改善し、作業性を良好にするペーストを用いたペースト加工方法を提供することである。なお応力性が良好もしくは応力性の改善とは、余分な応力がかかりにくい、または過大な応力が吸収されてしまう構造、もしくは必要な応力が得られる構造であることを言う。
【０００５】
【課題を解決するための手段】
上記課題を解決するため本発明は、半導体チップを基台に固着するペーストの加工方法において、溶剤を２ｗｔ％以上２０ｗｔ％以下で添加したペーストを用い、ペーストを、溶剤の沸点以下の５０℃から溶剤の沸点の範囲内において、３℃／秒以上１６０℃／秒以下の上昇温度で加熱処理することにより、断面積にして３０％以上６０％以下でボイドを含有するペースト硬化物を得ることを特徴とする。
【０００７】
【作用】
従来はペースト硬化物の品質を低下させる要因であったボイドを、逆に積極的に利用する。すなわち、硬化前のペーストに所定量添加された溶剤が、ある程度急激な加熱によって気泡化し、ペースト内部でボイドを形成する。この急激な加熱の程度を限定することにより、ペースト内部のボイド量を所定量とすることができる。このボイドは、ほぼ塗布されたペースト全体に広がって生じ、接着力の偏りはほとんど生じない。また添加する溶剤の種類によらず、この温度上昇の程度はほぼ同様に規定され、容易に制御される。
【０００８】
【発明の効果】
エポキシ系銀(Ag)ペースト等のペースト硬化物内に形成されたボイドがペースト硬化物の弾性率を緩和して適度な強度の接着力を持つので、大面積な半導体チップであっても応力が大きくならず、半導体チップのクラックやペースト硬化物のクラック、半導体チップの基板からの剥がれ等の問題を起こさない。また、従来の対応法であるガラスビーズを添加する工程が不要となるので、コストダウンとなり、作業性も改善される。
【０００９】
【実施例】
以下、本発明を具体的な実施例に基づいて説明する。
（構成）
図１は、ペースト硬化物を半導体装置に対して適用する場合の例で、半導体チップ３が、基台であるリードフレーム２にエポキシ系銀(Ag)ペースト硬化物４で固着されている半導体装置１の模式的な主要断面図を示している。半導体チップ３とフレーム２との間のペースト硬化物４の内部には、後述する手法によってボイド５が所定量形成されている。このボイド５は適度な量となっているので、半導体チップ３とフレーム２との間でペーストであるエポキシ樹脂が梁構造のように形成され、適度な弾力性を有して半導体チップ３をフレーム２に固定している。
【００１０】
このボイド５は、断面カットしたペースト硬化物接着面積で、ボイドの面積と、ボイドとペースト樹脂自体との面積の和との比で示されるボイド率で、30〜60％の範囲としてある。これは、図３に示すように、接着性と応力性とが両立する範囲を規定する値である。すなわち、ボイド率とペースト厚みとの関係が図３のようになるため、応力性を考慮しなくて良くなるボイド率30％以上と、接着性限界からのペースト硬化物厚み制限により60％以下のボイド率となる領域が最適となるため、この範囲にすることが適切であることが明らかになったことによる。ここでペースト硬化物厚みとは、半導体チップ四隅下のペースト硬化物の厚みの平均値である。なお図３は、長辺が10mmの半導体チップを組付けた際にペーストクラックが発生する領域による応力限界を示した。すなわち応力性確保（最低ペースト厚み確保）のためビーズ添加処理が必要となる領域が図３の左下角の範囲である。また接着性については、後工程であるワイヤボンディングにおけるワイヤボンド性（ワイヤ先端のボール部分の破断強度やボール径・形状による）の低下する領域（図３の左上から右下への直線より右上側）より求めたものである。さらにペースト厚み制限とは、ボイド率60％以上、例えばボイド率75％では、接着性限界から厚みを40μm 以下にする必要がある。ここで、通常の半導体チップ組付け条件ではペースト厚みがMax 60μm の可能性がある。そこで、厚み低減検討、例えば半導体チップ組付け加重の増加や微振動を持たせて荷重をかけるスクラブなどの処置が成されるが、これらの作業は半導体チップのクラック等を誘発することがあり、またラインタクトの増大にもなる。
【００１１】
従来では30％以下のボイド率の場合、例えば20％ボイド率では粒径10μm 以上のビーズを添加することで応力性が確保されていた。しかしビーズ添加という作業は、かなりの手間がかかり、製造上にとっては好ましくない処理を施すことになる。
【００１２】
そしてボイド５が30〜60％の範囲とするために、硬化前のペーストに添加する溶剤の分量が規定される。すなわち、ボイド５は溶剤が発生源であるので、溶剤の添加量を制御することにより、ボイド５の発生量が調節される。ボイド５の発生はペースト内部で溶剤が気化することによって生じる。そのため溶剤自体の特性も関与し、室温では蒸発せず、溶剤の沸点がペーストの硬化温度前の温度であるとすると、ちょうどペーストが硬化する直前に溶剤が沸騰、発泡してボイド５とすることができる。ペーストの硬化温度は大体150 〜300 ℃であるので、条件を満たすような溶剤は例えば、ブチルセロソルブ（沸点≒171 ℃) 、ブチルカルビトールアセテート（沸点≒245 ℃）などがある。
【００１３】
そして、溶剤の添加量ａは、ボイド発生限界（下限）と、粘度が低くなる作業性の悪化が懸念される上限までの範囲として、２≦ａ≦２０（ｗｔ％）であることが明らかになり、とりわけ７〜１５ｗｔ％であることが望ましいことが判った。この範囲の添加量であれば、溶剤の種類によらずにボイド率がほぼ望む範囲となることも明らかになった。
【００１４】
次に、ボイドの発生条件として溶剤に対する加熱温度の問題がある。溶剤に対してペースト内でボイドを発生させるには、ある程度、溶剤に対して急激な温度上昇がなければならない。そうでない場合はペースト内の溶剤がペースト表面からゆるやかに蒸発していき、ボイドを形成しない。従ってボイドを形成するための条件がある。すなわち、ペーストに対する加熱温度特性が特徴付けられる。発明者らの見いだした所によると、まず昇温速度（Ａ）がボイド率と正の相関があって、特に溶剤の沸点（Ｂ）近傍（Ｂ−５０≦Ｔ≦Ｂ、Ｔ：温度）において、３≦Ａ≦１６０（℃／秒）の範囲でボイドが望む率だけ形成される（図２）。特に１６〜８０（℃／秒）の範囲で、ボイド率がほぼ４０〜５０％となり、安定してボイドが形成されることが明らかになった。
【００１５】
また、溶剤がペースト内に残留していると、残留分のために更なる加熱が続くためにさらにボイドが発生してしまう、つまり規定量（６０％）を越えてしまうので、残留溶剤の分量を２ｗｔ％以下にする必要があり、熱処理量（Ｓ）を以下のようにする。すなわち溶剤の添加量をａとして、
【数 １】
（Ｋ: 溶剤の種類によって決まる定数(K≧1)、t1 :熱処理時間）
となるＳだけ加熱処理する。この処理は図２の硬化プロファイルに示す斜線領域（０からｔ1 までの時間）の範囲である。
【００１６】
このＳで示される熱処理量をペーストに対して加えることにより、ボイドが所定量発生した後に残留溶剤が蒸発して２ｗｔ％以下とすることができる。この(1) 式で定数Ｋは溶剤の種類によって決まり、例えばブチルセロソルブの場合ではＫ＝１６であった。
【００１７】
以上の観点から、本発明のペースト硬化物を作製するためのペーストに対する加工方法の一例を、半導体チップの固着を実現する半導体装置１の製造方法に合わせて以下に示す。
(a) 半導体チップ３を基台のリードフレーム２に固着する際に、ペーストであるエポキシ系銀(Ag)ペーストに対して、予めエチレングリコール、プロピレングリコール、フェノール、ベンジルアルコール、ジエチレングリコールなどのアルコール系溶剤、もしくはアニソール、メチルカルビトール、エチルカルビトールなどのエーテル系溶剤、その他ブチルセロソルブ、ブチルカルビトールアセテート、もしくはブチルカルビトールの少なくとも一つから成る溶剤を、以下に示す分量混ぜておく。即ち、前記溶剤が、前記ペーストに 2〜20wt％添加されていること、望ましくは 7〜15wt％添加されていることである。この重量％範囲内でペーストに添加されているとき、ボイドの発生が溶剤によらずほぼ一定となる。
【００１８】
(b) そして半導体チップ３の裏面もしくはリードフレーム２の半導体チップ３搭載位置にペーストを塗布して半導体チップ３を乗せ、前記ペーストを、3 〜 160℃／秒の上昇温度で加熱処理し、望ましくは16〜80℃／秒の範囲で上昇させる。
(c) この温度で溶剤の沸点(B) までの50℃(B-50)の温度範囲内に温度を固定し、必要な時間、加熱する。その時間は、ペーストに添加した溶剤の添加量ａにほぼ比例し、以下の、温度と加熱時間との積分で表される(1) 式で示される。
【００１９】
(d) その後、エポキシペーストを硬化させるために必要な熱処理をペーストの特性に応じた時間・温度で加熱する（図２のt1より後の加熱特性）。
【００２０】
従来は図９に示されるような硬化プロファイルで、ボイドが発生しないように、0.4 ℃／秒程度の昇温速度で加熱し、5 分間程かけて硬化温度にさせ、さらに硬化のために60分間かけ、この工程だけで一時間を要しているが、この加熱方法によると、トータルで一分程度で済み、大幅な工程短縮化が実現する。
【００２１】
またこの加工方法による結果、半導体チップに対する接着性、応力性、および作業性が改善され、接着性の必要な小チップから、応力性の必要な大チップまでを同一の工程ライン（設備）にて、少数多品種対応として可動させることができ、工数低減や大幅なコストダウンが実現する。
【００２２】
実際的なデータの比較として従来例と本発明との比較を図４に示す。図４に示した実施１の例では、エポキシ樹脂を主剤とし、溶剤としてブチルセロソルブを13wt％添加した銀(Ag)ペーストを用い、熱板上で図５に示す硬化プロファイルにて硬化させたものである。この場合、ボイド率は40％、厚み40μm となり、応力性は良好であった。また実施２の例では、同様にエポキシ樹脂を主剤として、ブチルカルビトールアセテートを 6wt％添加した銀(Ag)ペーストを用い、図６に示す硬化プロファイルで硬化させたものである。実施２の場合は、加熱時にリードフレーム押さえ力を増やしたので、昇温値は大きくなっている。この場合、ボイド率が30％、厚み40μm となり、実施１の例同様、従来と同等の応力性を持ち、かつ接着性、作業性が良好である。
【００２３】
いずれの実施例も、比較１のシリコーン系接着剤による構成（図７）、および比較２のエポキシ樹脂にガラスビーズを添加させた構成（図８）で示す、従来の構成による従来の加工方法で得られる結果と比べて、十分に良好なことがわかる。比較１では、接着性に優れ、ガラスビーズ無添加のため、比較２に示すような作業性の悪化を生じることもない。なお、従来の比較例でも、ボイドが発生しているが、これはボイドを発生させないように加熱硬化させても、この程度のボイドが生じることを意味している。
【００２４】
請求項でいう断面積とは、ペースト硬化物領域を一平面でカットした時にできるペースト面の面積を言い、この面に現れたボイド領域の面積とペースト硬化物全体の面積との比がボイド率ということである。
【図面の簡単な説明】
【図１】ペースト硬化物を半導体装置に対して適用する場合の例を示す模式的構成断面図。
【図２】ペーストの加熱プロファイルの一例を示す特性図。
【図３】ボイド率による接着性、応力性良好域の説明図。
【図４】従来加工方法と本発明加工方法との比較説明図。
【図５】図４の実施１の硬化プロファイルを示す特性図。
【図６】図４の実施２の硬化プロファイルを示す特性図。
【図７】従来のシリコーン系接着剤を用いた半導体装置の模式的構成断面図。
【図８】従来のビーズ添加によるエポキシ系銀(Ag)ペースト硬化物による半導体装置の模式的構成断面図。
【図９】従来の硬化プロファイルの一例を示す特性図。
【符号の説明】
１ 半導体装置
２ リードフレーム（基台）
３ 半導体チップ
４ ペースト硬化物
５ ボイド
【産業上の利用分野】
本発明は、半導体チップなどの部品チップを基台にペーストで固定して装置を製造する場合の、ペースト硬化物に関する。
【０００２】
【従来の技術】
従来、半導体チップの接着にはエポキシ系銀(Ag)ペーストが使われているが、エポキシ系樹脂は弾性率が高く、とりわけ大面積の半導体チップを接着すると、半導体チップ材料であるSi基板と基台であるリードフレームとの線熱膨張率（α）の差（Siのα≒４ppm 、フレームのα≒８〜１４ppm)によって発生する熱応力で、ペースト硬化物のクラックや半導体チップのクラック、半導体チップの基台からの剥がれ等が生じてしまう。このため、一般的にはシリコーン系ペーストが用いられるか、エポキシ系樹脂にビーズを添加し、厚みを確保して応力緩和をはかっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記のシリコーン系ペーストでは、応力が緩和されるペーストであるが、小チップで接着力不足となる問題がある。一方、接着力が強いエポキシ系樹脂のビーズ添加による厚み確保では、接着性、応力性ともに良好であるが、塗布量のばらつき等ペースト塗布性の問題と、ビーズ混合工程追加による作業工程の複雑化という問題がある。
【０００４】
従って本発明の目的は、上記問題点を鑑み、発泡体（ボイド）が弾性率を下げることに着目し、所定量のボイドを含ませて接着性と応力性を改善し、作業性を良好にするペーストを用いたペースト加工方法を提供することである。なお応力性が良好もしくは応力性の改善とは、余分な応力がかかりにくい、または過大な応力が吸収されてしまう構造、もしくは必要な応力が得られる構造であることを言う。
【０００５】
【課題を解決するための手段】
上記課題を解決するため本発明は、半導体チップを基台に固着するペーストの加工方法において、溶剤を２ｗｔ％以上２０ｗｔ％以下で添加したペーストを用い、ペーストを、溶剤の沸点以下の５０℃から溶剤の沸点の範囲内において、３℃／秒以上１６０℃／秒以下の上昇温度で加熱処理することにより、断面積にして３０％以上６０％以下でボイドを含有するペースト硬化物を得ることを特徴とする。
【０００７】
【作用】
従来はペースト硬化物の品質を低下させる要因であったボイドを、逆に積極的に利用する。すなわち、硬化前のペーストに所定量添加された溶剤が、ある程度急激な加熱によって気泡化し、ペースト内部でボイドを形成する。この急激な加熱の程度を限定することにより、ペースト内部のボイド量を所定量とすることができる。このボイドは、ほぼ塗布されたペースト全体に広がって生じ、接着力の偏りはほとんど生じない。また添加する溶剤の種類によらず、この温度上昇の程度はほぼ同様に規定され、容易に制御される。
【０００８】
【発明の効果】
エポキシ系銀(Ag)ペースト等のペースト硬化物内に形成されたボイドがペースト硬化物の弾性率を緩和して適度な強度の接着力を持つので、大面積な半導体チップであっても応力が大きくならず、半導体チップのクラックやペースト硬化物のクラック、半導体チップの基板からの剥がれ等の問題を起こさない。また、従来の対応法であるガラスビーズを添加する工程が不要となるので、コストダウンとなり、作業性も改善される。
【０００９】
【実施例】
以下、本発明を具体的な実施例に基づいて説明する。
（構成）
図１は、ペースト硬化物を半導体装置に対して適用する場合の例で、半導体チップ３が、基台であるリードフレーム２にエポキシ系銀(Ag)ペースト硬化物４で固着されている半導体装置１の模式的な主要断面図を示している。半導体チップ３とフレーム２との間のペースト硬化物４の内部には、後述する手法によってボイド５が所定量形成されている。このボイド５は適度な量となっているので、半導体チップ３とフレーム２との間でペーストであるエポキシ樹脂が梁構造のように形成され、適度な弾力性を有して半導体チップ３をフレーム２に固定している。
【００１０】
このボイド５は、断面カットしたペースト硬化物接着面積で、ボイドの面積と、ボイドとペースト樹脂自体との面積の和との比で示されるボイド率で、30〜60％の範囲としてある。これは、図３に示すように、接着性と応力性とが両立する範囲を規定する値である。すなわち、ボイド率とペースト厚みとの関係が図３のようになるため、応力性を考慮しなくて良くなるボイド率30％以上と、接着性限界からのペースト硬化物厚み制限により60％以下のボイド率となる領域が最適となるため、この範囲にすることが適切であることが明らかになったことによる。ここでペースト硬化物厚みとは、半導体チップ四隅下のペースト硬化物の厚みの平均値である。なお図３は、長辺が10mmの半導体チップを組付けた際にペーストクラックが発生する領域による応力限界を示した。すなわち応力性確保（最低ペースト厚み確保）のためビーズ添加処理が必要となる領域が図３の左下角の範囲である。また接着性については、後工程であるワイヤボンディングにおけるワイヤボンド性（ワイヤ先端のボール部分の破断強度やボール径・形状による）の低下する領域（図３の左上から右下への直線より右上側）より求めたものである。さらにペースト厚み制限とは、ボイド率60％以上、例えばボイド率75％では、接着性限界から厚みを40μm 以下にする必要がある。ここで、通常の半導体チップ組付け条件ではペースト厚みがMax 60μm の可能性がある。そこで、厚み低減検討、例えば半導体チップ組付け加重の増加や微振動を持たせて荷重をかけるスクラブなどの処置が成されるが、これらの作業は半導体チップのクラック等を誘発することがあり、またラインタクトの増大にもなる。
【００１１】
従来では30％以下のボイド率の場合、例えば20％ボイド率では粒径10μm 以上のビーズを添加することで応力性が確保されていた。しかしビーズ添加という作業は、かなりの手間がかかり、製造上にとっては好ましくない処理を施すことになる。
【００１２】
そしてボイド５が30〜60％の範囲とするために、硬化前のペーストに添加する溶剤の分量が規定される。すなわち、ボイド５は溶剤が発生源であるので、溶剤の添加量を制御することにより、ボイド５の発生量が調節される。ボイド５の発生はペースト内部で溶剤が気化することによって生じる。そのため溶剤自体の特性も関与し、室温では蒸発せず、溶剤の沸点がペーストの硬化温度前の温度であるとすると、ちょうどペーストが硬化する直前に溶剤が沸騰、発泡してボイド５とすることができる。ペーストの硬化温度は大体150 〜300 ℃であるので、条件を満たすような溶剤は例えば、ブチルセロソルブ（沸点≒171 ℃) 、ブチルカルビトールアセテート（沸点≒245 ℃）などがある。
【００１３】
そして、溶剤の添加量ａは、ボイド発生限界（下限）と、粘度が低くなる作業性の悪化が懸念される上限までの範囲として、２≦ａ≦２０（ｗｔ％）であることが明らかになり、とりわけ７〜１５ｗｔ％であることが望ましいことが判った。この範囲の添加量であれば、溶剤の種類によらずにボイド率がほぼ望む範囲となることも明らかになった。
【００１４】
次に、ボイドの発生条件として溶剤に対する加熱温度の問題がある。溶剤に対してペースト内でボイドを発生させるには、ある程度、溶剤に対して急激な温度上昇がなければならない。そうでない場合はペースト内の溶剤がペースト表面からゆるやかに蒸発していき、ボイドを形成しない。従ってボイドを形成するための条件がある。すなわち、ペーストに対する加熱温度特性が特徴付けられる。発明者らの見いだした所によると、まず昇温速度（Ａ）がボイド率と正の相関があって、特に溶剤の沸点（Ｂ）近傍（Ｂ−５０≦Ｔ≦Ｂ、Ｔ：温度）において、３≦Ａ≦１６０（℃／秒）の範囲でボイドが望む率だけ形成される（図２）。特に１６〜８０（℃／秒）の範囲で、ボイド率がほぼ４０〜５０％となり、安定してボイドが形成されることが明らかになった。
【００１５】
また、溶剤がペースト内に残留していると、残留分のために更なる加熱が続くためにさらにボイドが発生してしまう、つまり規定量（６０％）を越えてしまうので、残留溶剤の分量を２ｗｔ％以下にする必要があり、熱処理量（Ｓ）を以下のようにする。すなわち溶剤の添加量をａとして、
【数 １】
となるＳだけ加熱処理する。この処理は図２の硬化プロファイルに示す斜線領域（０からｔ1 までの時間）の範囲である。
【００１６】
このＳで示される熱処理量をペーストに対して加えることにより、ボイドが所定量発生した後に残留溶剤が蒸発して２ｗｔ％以下とすることができる。この(1) 式で定数Ｋは溶剤の種類によって決まり、例えばブチルセロソルブの場合ではＫ＝１６であった。
【００１７】
以上の観点から、本発明のペースト硬化物を作製するためのペーストに対する加工方法の一例を、半導体チップの固着を実現する半導体装置１の製造方法に合わせて以下に示す。
(a) 半導体チップ３を基台のリードフレーム２に固着する際に、ペーストであるエポキシ系銀(Ag)ペーストに対して、予めエチレングリコール、プロピレングリコール、フェノール、ベンジルアルコール、ジエチレングリコールなどのアルコール系溶剤、もしくはアニソール、メチルカルビトール、エチルカルビトールなどのエーテル系溶剤、その他ブチルセロソルブ、ブチルカルビトールアセテート、もしくはブチルカルビトールの少なくとも一つから成る溶剤を、以下に示す分量混ぜておく。即ち、前記溶剤が、前記ペーストに 2〜20wt％添加されていること、望ましくは 7〜15wt％添加されていることである。この重量％範囲内でペーストに添加されているとき、ボイドの発生が溶剤によらずほぼ一定となる。
【００１８】
(b) そして半導体チップ３の裏面もしくはリードフレーム２の半導体チップ３搭載位置にペーストを塗布して半導体チップ３を乗せ、前記ペーストを、3 〜 160℃／秒の上昇温度で加熱処理し、望ましくは16〜80℃／秒の範囲で上昇させる。
(c) この温度で溶剤の沸点(B) までの50℃(B-50)の温度範囲内に温度を固定し、必要な時間、加熱する。その時間は、ペーストに添加した溶剤の添加量ａにほぼ比例し、以下の、温度と加熱時間との積分で表される(1) 式で示される。
【００１９】
(d) その後、エポキシペーストを硬化させるために必要な熱処理をペーストの特性に応じた時間・温度で加熱する（図２のt1より後の加熱特性）。
【００２０】
従来は図９に示されるような硬化プロファイルで、ボイドが発生しないように、0.4 ℃／秒程度の昇温速度で加熱し、5 分間程かけて硬化温度にさせ、さらに硬化のために60分間かけ、この工程だけで一時間を要しているが、この加熱方法によると、トータルで一分程度で済み、大幅な工程短縮化が実現する。
【００２１】
またこの加工方法による結果、半導体チップに対する接着性、応力性、および作業性が改善され、接着性の必要な小チップから、応力性の必要な大チップまでを同一の工程ライン（設備）にて、少数多品種対応として可動させることができ、工数低減や大幅なコストダウンが実現する。
【００２２】
実際的なデータの比較として従来例と本発明との比較を図４に示す。図４に示した実施１の例では、エポキシ樹脂を主剤とし、溶剤としてブチルセロソルブを13wt％添加した銀(Ag)ペーストを用い、熱板上で図５に示す硬化プロファイルにて硬化させたものである。この場合、ボイド率は40％、厚み40μm となり、応力性は良好であった。また実施２の例では、同様にエポキシ樹脂を主剤として、ブチルカルビトールアセテートを 6wt％添加した銀(Ag)ペーストを用い、図６に示す硬化プロファイルで硬化させたものである。実施２の場合は、加熱時にリードフレーム押さえ力を増やしたので、昇温値は大きくなっている。この場合、ボイド率が30％、厚み40μm となり、実施１の例同様、従来と同等の応力性を持ち、かつ接着性、作業性が良好である。
【００２３】
いずれの実施例も、比較１のシリコーン系接着剤による構成（図７）、および比較２のエポキシ樹脂にガラスビーズを添加させた構成（図８）で示す、従来の構成による従来の加工方法で得られる結果と比べて、十分に良好なことがわかる。比較１では、接着性に優れ、ガラスビーズ無添加のため、比較２に示すような作業性の悪化を生じることもない。なお、従来の比較例でも、ボイドが発生しているが、これはボイドを発生させないように加熱硬化させても、この程度のボイドが生じることを意味している。
【００２４】
請求項でいう断面積とは、ペースト硬化物領域を一平面でカットした時にできるペースト面の面積を言い、この面に現れたボイド領域の面積とペースト硬化物全体の面積との比がボイド率ということである。
【図面の簡単な説明】
【図１】ペースト硬化物を半導体装置に対して適用する場合の例を示す模式的構成断面図。
【図２】ペーストの加熱プロファイルの一例を示す特性図。
【図３】ボイド率による接着性、応力性良好域の説明図。
【図４】従来加工方法と本発明加工方法との比較説明図。
【図５】図４の実施１の硬化プロファイルを示す特性図。
【図６】図４の実施２の硬化プロファイルを示す特性図。
【図７】従来のシリコーン系接着剤を用いた半導体装置の模式的構成断面図。
【図８】従来のビーズ添加によるエポキシ系銀(Ag)ペースト硬化物による半導体装置の模式的構成断面図。
【図９】従来の硬化プロファイルの一例を示す特性図。
【符号の説明】
１ 半導体装置
２ リードフレーム（基台）
３ 半導体チップ
４ ペースト硬化物
５ ボイド
Claims (1)
- 半導体チップを基台に固着するペーストの加工方法において、
溶剤を２ｗｔ％以上２０ｗｔ％以下で添加した前記ペーストを用い、
前記ペーストを、前記溶剤の沸点以下の５０℃から前記溶剤の沸点の範囲内において、３℃／秒以上１６０℃／秒以下の上昇温度で加熱処理することにより、断面積にして３０％以上６０％以下でボイドを含有するペースト硬化物を得ることを特徴とするペースト加工方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15295594A JP3734283B2 (ja) | 1994-06-10 | 1994-06-10 | ペースト硬化物 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15295594A JP3734283B2 (ja) | 1994-06-10 | 1994-06-10 | ペースト硬化物 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07335022A JPH07335022A (ja) | 1995-12-22 |
| JP3734283B2 true JP3734283B2 (ja) | 2006-01-11 |
Family
ID=15551821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15295594A Expired - Lifetime JP3734283B2 (ja) | 1994-06-10 | 1994-06-10 | ペースト硬化物 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3734283B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5123633B2 (ja) * | 2007-10-10 | 2013-01-23 | ルネサスエレクトロニクス株式会社 | 半導体装置および接続材料 |
| JP6818400B2 (ja) * | 2015-06-26 | 2021-01-20 | 京セラ株式会社 | セルスタック、モジュールおよびモジュール収容装置 |
| JP6832658B2 (ja) * | 2016-09-23 | 2021-02-24 | スタンレー電気株式会社 | 光透過基板、表示装置、信号装置、および、照明装置 |
-
1994
- 1994-06-10 JP JP15295594A patent/JP3734283B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07335022A (ja) | 1995-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4380684B2 (ja) | 半導体用接着フィルム、ダイシングフィルムおよび半導体装置 | |
| KR100831153B1 (ko) | 반도체 조립용 접착 필름 조성물, 이에 의한 접착 필름 및이를 포함하는 다이싱 다이본드 필름 | |
| JP4466397B2 (ja) | 半導体用接着フィルム及びこれを用いた半導体装置 | |
| JP6859729B2 (ja) | 仮固定用樹脂組成物、仮固定用樹脂フィルム、仮固定用樹脂フィルムシート及び半導体装置の製造方法 | |
| EP0571649A1 (en) | Dicing-die bonding film and use thereof in a process for producing chips | |
| JP4228582B2 (ja) | 接着シートならびに半導体装置およびその製造方法 | |
| JP3734283B2 (ja) | ペースト硬化物 | |
| JP2007308694A (ja) | 半導体用接着部材、半導体装置及び半導体装置の製造方法 | |
| KR102105515B1 (ko) | 다이싱ㆍ다이 본딩 시트 | |
| JP2007157758A (ja) | 半導体用接着フィルム及びこれを用いた半導体装置 | |
| JP4316253B2 (ja) | ウエハダイシング・接着用シートおよび半導体装置の製造方法 | |
| JPH03188180A (ja) | 導電性フイルム状接着剤，接着法，半導体装置および半導体装置の製造法 | |
| JP4309710B2 (ja) | 半導体用接着フィルム、ダイシングフィルムおよび半導体装置 | |
| JP6733394B2 (ja) | 接着シート、及び半導体装置の製造方法。 | |
| JP3506185B2 (ja) | 接着剤及び半導体装置 | |
| US6395998B1 (en) | Electronic package having an adhesive retaining cavity | |
| JP7395979B2 (ja) | 導電性ペーストおよび半導体装置 | |
| JP4599800B2 (ja) | 接着シートの製造方法、半導体装置およびその製造方法 | |
| KR100994965B1 (ko) | 이산화티타늄 충전재를 이용한 반도체 패키징용 재료 | |
| JP2005154687A (ja) | 接着剤組成物、接着部材、半導体搭載用支持部材及び半導体装置 | |
| JPH05267808A (ja) | 金属ベース基板 | |
| KR101114360B1 (ko) | 에폭시계 조성물, 접착 필름, 다이싱 다이본딩 필름 및 반도체 장치 | |
| KR100773639B1 (ko) | 다이 접착용 페이스트 조성물 및 그 경화 방법 | |
| JP3760578B2 (ja) | 銀ペーストダイボンド材および半導体装置 | |
| JP2004256695A (ja) | 接着シート、ならびにこれを用いた半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050909 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051018 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081028 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |