JP3726284B2

JP3726284B2 - データ記録装置及び方法

Info

Publication number: JP3726284B2
Application number: JP52509195A
Authority: JP
Inventors: 信也森田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1994-03-28
Filing date: 1995-03-28
Publication date: 2005-12-14
Anticipated expiration: 2020-12-14
Also published as: US5825572A; WO1995026552A1; US5969897A

Description

技術分野
本発明はデータ記録装置に関し、特に、例えばテープレコーダのように、ドライブ機構によつて駆動される記録媒体に、外部転送されて来るデイジタルデータを記録すると共に、当該記録されたデイジタルデータを読出してコンピユータに転送するようにしたデータレコーダに適用して好適なものである。
背景技術
従来、コンピユータから記録媒体にデータを記録し又は記録媒体から読出したデータをコンピユータに転送するデータレコーダとして、図１に示すように、ホストコンピユータ１から転送ライン２を通じてデータレコーダ３に転送されて来るデータを、データレコーダ３に設けたバツフアメモリ部４に一時記憶した後、当該バツフアメモリ部４に一時記憶されたデイジタルデータをデータ記録部５に設けられている記録手段例えばデイジタルテープレコーダに記録するようにした構成のものが提案されている。
この場合、データ記録部５に設けられている記録手段から読出されたデータは、バツフアメモリ部４に一時記憶された後、転送ライン２を介してコンピユータ１に転送される。
図１の構成において、コンピユータ１のデータ処理速度は一般にデータ記録部５の記録又は再生速度とは必ずしも一致しないので、データ記録部５に対するデータの記録時又はデータの読出時において、バツフアメモリ部４の残り容量（記録できる領域部分の容量）を検出し、当該残り容量に基づいてデータ記録部５の記録手段の記録又は再生動作を制御することにより、コンピユータ１とデータ記録部５との間のデータの転送を、データを欠落させないように実行する。
実際上データレコーダ３及びコンピユータ１間のインターフエースとして、例えばＳＣＳＩ（Small Computer System Interface ANSI X3.131-1986）規格のインタフエースが用いられ、又データ記録部５としてデイジタルＶＴＲのテープ上にヘリカルに形成された記録トラツクに、デイジタルデータを記録する装置が用いられる。
ところでこの種の従来のデータレコーダ３においては、バツフアメモリ部４の残り容量だけを条件として、データ記録部５のドライブ機構を制御するようになされているために、平均データ転送速度の点において最適な条件でデータを転送できない問題がある。
因に、コンピユータ１からデータレコーダ３へのデータ転送量又はデータ転送速度は、コンピユータ１側のデータの処理状態に対応して一定ではなく、実際上データはどのようなタイミングや速度で転送されて来るかを予測することは困難である。
これに対してデータ記録部５の記録媒体としてテープを使用する場合、走行を開始したテープに合わせたタイミング（記録しようとするトラツクの先頭のタイミング）で、一定速度（例えば10Ｍ［bites/sec］）かつ連続的にデータ記録部５にデータを供給し続けなければならず、その結果バツフアメモリ部４に供給すべきデータがなくなつた場合には、データ記録部５の記録を一旦停止した後、データの供給が再開するタイミングで先ずテープを巻き戻して頭出しをした後再びテープを走行させてタイミングをあわせて記録を再開する必要がある。
このようなコンピユータ１の処理動作とデータ記録部５の処理動作との間の整合をとる機能をバツフアメモリ部４が果たすことになるが、従来の場合のように、バツフアメモリの残り容量だけによつてデータ記録部５のドライブ機構を制御するようにした場合には、データの転送速度を効果的に制御できない問題がある。
またデータ記録部５の記録媒体としてテープを用いた場合、バツフアメモリ部４からデータ記録部５へのデータの供給ができない状態にあるときには、テープの保護のためにテープテンシヨンを開放したり、回転ドラムを停止させたりする必要がある。
因にテープにテンシヨンを付与した状態で回転ドラムを回転させたままテープを長時間停止しておくと、テープにダメージを与えるおそれがあるので、バツフアメモリ部４からデータ記録部５へのデータの供給が途切れた場合には、テープテンシヨンを開放すると同時にドラムを停止制御する（この制御をスタンバイオフと呼ぶ）と共に、その後テープテンシヨンを付与すると同時に回転ドラムを回転させる制御をする（この制御をスタンバイオンと呼ぶ）を適正に実行する必要がある。
本発明は以上の点を考慮してなされたもので、コンピユータとデータレコーダとの間のデータの転送を最適化するとともに、データレコーダの記録媒体に対してダメージを与えるおそれを有効に回避し得るようにしたデータレコーダを提案しようとするものである。
発明の開示
本発明によるデータの記録は、データ供給源から伝送されるデータをメモリに一時記憶した後、当該メモリから記録手段のテープ状記録媒体に記録するように構成され、計測手段によつて計測したデータ供給源からの転送速度に基づいて、メモリにおけるデータの読出し動作と、記録手段におけるテープ状記録媒体の走行動作及びテープ状記録媒体への記録動作を制御手段によつて制御するようにする。
データ供給源からのデータの転送速度は当該データ供給源側の必要性に基づいて変化するものであるため、単純にメモリのデータ記憶量だけに基づいて記憶手段によるテープ状記録媒体への記録を制御したのでは、テープ状記録媒体にデータを効率良く記録させることができない。
本発明によるデータの記録によれば、データ供給源からの転送速度に基づいて、メモリからのデータの読出し動作、テープ状記録媒体の走行動作及び記録動作を制御することにより、データ供給源からのデータ転送の仕方が変化すれば、これに適応的に記録手段が応動動作してテープ状記録媒体への効率良いデータ記録を実現できる。
【図面の簡単な説明】
図１は従来のデータ記録装置の概略構成を示すブロツク図である。
図２は本発明によるデータ記録装置の全体構成を示すブロツク図である。
図３は図２のホストコンピユータインタフエース部の詳細構成を示すブロツク図である。
図４はデータ書込み処理ルーチンを示すフローチヤートである。
図５は図４と共にデータ書込み処理ルーチンを示すフローチヤートである。
図６は転送速度レジスタを示す略線図である。
図７はバツフアメモリに対するメモリ制御回路の詳細構成を示すブロツク図である。
図８（Ａ）〜（Ｆ）は各種の入力データの記録態様を示すタイムチヤートである。
図９（Ａ）〜（Ｃ）は望ましくないデータ記録態様の説明に供するタイムチヤートである。
図１０（Ａ）〜（Ｂ）は転送データの説明に供するタイムチヤートである。
図１１（Ａ）〜（Ｆ）は記録すべき各種の入力データの説明に供するタイムチヤートである。
図１２はスタンバイオン／スタンバイオフ処理ルーチンを示すフローチヤートである。
図１３はデータ読出し処理ルーチンを示すフローチヤートである。
発明を実施するための最良の形態
以下図面について本発明の一実施例を詳述する。
（１）全体の構成
図２において、１１はデータ記録装置を構成するデータレコーダを示し、データ供給源としてのホストコンピユータ１２から伝送路１３を介して転送されて来るデータをホストコンピユータインタフエース部１４に受けてデータ記録部１５に書き込むと共に、データ記録部１５に記録されているデータをホストコンピユータインタフエース部１４を介して伝送路１３に送出することにより、ホストコンピユータ１２に読み出すことができるようになされている。
この実施例の場合、データ記録部１５は、一対のリール２１Ａおよび２１Ｂ間に装架されているテープ２２を有するカセツトテープを、デイジタルビデオテープレコーダ（デイジタルＶＴＲ）２０にデータ記録媒体として装着できるようになされ、当該カセツトテープが装着されたとき、デイジタルＶＴＲ２０の回転ドラム２３上に搭載された回転磁気ヘツドによつてテープ２２上に斜めに形成された記録トラツクにデイジタルデータを記録し、又は当該記録トラツクに記録されているデイジタルデータを回転磁気ヘツドによつて再生できるように構成されている。
テープ２２へのデータの記録又は再生は、システムコントロール回路２５がホストコンピユータインタフエース部１４から与えられる制御信号Ｓ１に基づいてサーボ回路２６を制御することにより、テープ２２を走行制御すると共に、回転ドラム２３の回転又は停止動作及びテープ２２に対するテープテンシヨンの付与又は解除を制御する（すなわちスタンバイオン又はスタンバイオフ制御する）ように構成されている。
かくして記録モード時、テープ２２を走行制御する状態においてシステムコントロール回路２５は、ホストコンピユータインタフエース部１４から与えられるデイジタルデータＤ１を信号処理回路２７において誤り訂正符号を付す処理ないし変調処理をした後、記録再生回路２８においてイコライジング処理をして、回転ドラム２３の記録再生ヘツドによつてテープ２２の記録トラツク上にデータの記録をする。
又システムコントロール回路２５は、再生モード時、回転ドラム２３の記録再生ヘツドから再生されたデータを記録再生回路２８においてイコライジング処理をした後、信号処理回路２７において復調処理ないし誤り訂正処理をして、再生データＤ１としてホストコンピユータインタフエース部１４に供給し、この時ホストコンピユータインタフエース部１４はシステムコントロール回路２５からの制御信号Ｓ１に基づいて当該データを伝送路１３を介してホストコンピユータ１２に転送する。
かくしてホストコンピユータ１２は蓄積すべきデータをデータレコーダ１１に書き込み、当該書き込まれたデータをデータレコーダ１１から必要に応じて読出すことができる。
（２）ホストコンピユータインタフエース部
ホストコンピユータインタフエース部１４は、図３に示す如く、ホストコンピユータ１２から転送されて来るデータをコンピユータインタフエース部３１に受けて当該コンピユータインタフエース部３１によつてコマンド及びデータに分離し、コマンドをバス３２を介して中央処理ユニツト（ＣＰＵ）３３に取り込むと共に、データをバツフアメモリ３４に一時蓄積する。
かくしてコマンドを取り込んだＣＰＵ３３はリードオンリメモリ（ＲＯＭ）３５に格納されている対応するプログラムに従つて、データの演算処理をランダムアクセスメモリ（ＲＡＭ）３６内のワークメモリを用いて演算処理を実行し、当該演算処理結果に基づいてバツフアメモリ３４のバツフアメモリ制御回路３７、プロセツサインタフエース部３８を制御することにより、バツフアメモリ３４のデータをプロセツサインタフエース部３８を介してデータ記録部１５の信号処理回路２７との間の記録再生データＤ１として転送させる。
この実施例の場合、バツフアメモリ３４はＦＩＦＯ（First In First Out）の構造ももつており、空き領域に自由にデータを書くことができると共に、記録されているデータを自由に読み出すと共に、当該メモリ領域を空き領域とする。
これに加えてＣＰＵ３３はデユアルポートＲＡＭ３９を介してデータ記録部のシステムコントロール回路２５との間の制御信号Ｓ１の転送処理を実行し、これによりデータ記録部１５のシステムコントロール回路２５の制御の下にデイジタルＶＴＲ２０のテープ２２に対するデータの記録及び再生を実行させる。
この実施例の場合、コンピユータインタフエース部３１はＳＣＳＩ（Small Computer System Interface、ANSI X3.131-1986）規格のインタフエースを構成し、これによりホストコンピユータ１２から転送されて来るデータをテープに記録する単位（例えば12トラツク、384k［bites］単位）にまとめられるような処理（これをブロツキングと呼ぶ）を実行すると共に、データをホストコンピユータ１２から指定されたフアイルの区切り名ごとにまとめて再生時に頭出しができるようなサブコードデータを付加する等の処理を実行した後、バツフアメモリ３４に転送するような処理をする。
またこのようにしてコンピユータインタフエース部３１において１単位にまとめられてバツフアメモリ３４に一時蓄積されたデータは、プロセツサインタフエース部３８を介してデータ記録部１５の信号処理回路２７に送られた時、この信号処理回路２７において誤り訂正符号を付加してテープ２２に記録できるような信号形式に変調処理され、その後記録再生回路２８においてイコライジング処理されてテープ２２に記録される。
またＣＰＵ３３の処理プログラムに従つて、再生時テープ２２からピツクアツプされた再生信号は記録再生回路２８においてイコライジング処理された後、信号処理回路２７に与えられ、信号処理回路２７は誤り訂正処理をした後記録再生データＤ１としてプロセツサインタフエース部３８を介してバツフアメモリ３４に一時蓄積される。
このバツフアメモリ３４に一時蓄積されたデータは、コンピユータインタフエース部３１においてフアイルの区切り目の認識がされることにより、ホストコンピユータからのフアイル番号や要求データサイズに合わせたデータとしてホストコンピユータ１２に転送される。
ＣＰＵ３３はホストコンピユータ１２から時々刻々送り込まれて来る転送データの転送速度に適応させながら効率よくデータ記録部１５にデータを書込むために、図４及び図５に示すデータ書込み処理ルーチンＲＴ１を実行すると共に、かかる書込み処理時にデータ記録部１５への書込みデータのストリームが途切れるおそれがあるときには、図１２のスタンバイオン／スタンバイオフ処理ルーチンＲＴ２を実行することにより、データ記録部１５のテープ２２を確実に保護できるように予測制御する。
ＣＰＵ３３はホストコンピユータ１２からデータ記録部１５のデイジタルＶＴＲ２０にデータを書込むデータ書込み処理ルーチンＲＴ１（図４）に入ると、ステツプＳＰ１においてデイジタルＶＴＲ２０を初期プリロールした後ステツプＳＰ２においてホストコンピユータ１２からのデータのデータ転送速度Ｖを計測する。
因にＣＰＵ３３はホストコンピユータ１２からの転送データのうち、コマンドから分離された記録データの転送速度を当該記録データがコンピユータインタフエース部３１を通過する際に、例えば0.1[sec]ごとに計測してＲＡＭ３６内に設けられた転送速度レジスタＲＥＧ１（図６）に現在の速度Ｖ₀、１回前の速度Ｖ₁、２回前の速度Ｖ₂……、10回前の速度Ｖ₁₀として保持しておき、ステツプＳＰ２の処理を実行する際に、転送速度レジスタＲＥＧ１の現在の速度Ｖ₀をデータ転送速度Ｖとして用いる。
実際上ホストコンピユータ１２からコンピユータインタフエース部３１に転送されて来るデータの転送速度Ｖは、ＳＣＳＩインタフエースを用いていることにより、０〜20Ｍ［bytes/sec］の範囲で転送ができるようになされている。
続いてＣＰＵ３３はステツプＳＰ３において、当該計測したデータ転送速度Ｖが所定の基準値Ｖ_TH1より大きいか否かを判定する。ここで基準値Ｖ_TH1はデイジタルＶＴＲ２０が停止状態から安定に記録できる状態に立ち上がるまでの始動期間の間に、空の状態にあるバツフアメモリ３４を満杯にするようなホストコンピユータ１２からのデータ転送速度に選定されている。かくしてＣＰＵ３３がステツプＳＰ３において肯定結果を得ると、このことは比較的早いデータ転送速度でホストコンピユータ１２からバツフアメモリ３４にデータが転送されていることを意味し、この時ＣＰＵ３３はステツプＳＰ４に移つてデユアルポートＲＡＭ３９を介してデータ記録部１５のシステムコントロール回路２５に対して、デイジタルＶＴＲ２０のテープをすぐにスタートさせると共に、次のステツプＳＰ５において、バツフアメモリ３４からプロセツサインタフエース部３８を介して信号処理回路２７へのデータの送出を、テープがイン点に到達するまで送出しないように待たせる。
この実施例の場合、デイジタルＶＴＲ２０はステツプＳＰ１において初期プリロールした状態からテープが走行を開始して記録できるテープ位置に到達するまで（すなわちイン点に到達するまで）２秒の時間が必要であるのに対して、バツフアメモリ３４は16Ｍ［bytes］の記録容量をもつているので、当該２秒間にバツフアメモリ３４に供給できるデータ転送速度、すなわち基準値Ｖ_TH1は８Ｍ［bytes/sec］に選定される。
かくしてステツプＳＰ４及びＳＰ５において２秒間の間テープが助走している間に、ホストコンピユータ１２からバツフアメモリ３４にデータを移送し続けることができる。
やがてステツプＳＰ５において２秒間の助走時間が過ぎると、ＣＰＵ３３はステツプＳＰ６に移つてバツフアメモリ３４のデータ残量が５分の４より大きいか否かを判断する。ここで肯定結果が得られると、このことはバツフアメモリ３４にはその記憶容量の５分の４以上のデータがバツフアメモリ内に蓄積されていることを意味し、この時ＣＰＵ３３はステツプＳＰ７に移つてデータ記録部１５のシステムコントロール回路２５に対してデータを記録開始すべきことを指令することによりバツフアメモリ３４のデータを信号処理回路２７を介してデイジタルＶＴＲ２０のテープ２２に記録開始させる。
かくしてテープ２２にバツフアメモリ３４のデータをデイジタルＶＴＲ２０の固有の記録速度（この実施例の場合10Ｍ［bytes/sec］）で記録する状態に制御される。
かくしてバツフアメモリ３４からプロセツサインタフエース部３８を介してデータ記録部１５に、デイジタルＶＴＲ２０の固有の記録速度（この実施例の場合10Ｍ［bytes/sec］）に対応する一定速度でデータが転送されて行くが、この状態においてＣＰＵ３３は次のステツプＳＰ８においてバツフアメモリ３４が空であるか否かを判断する。ここで否定結果が得られると、このことはホストコンピユータ１２からバツフアメモリ３４へのデータの転送量と、バツフアメモリ３４からデータ記録部１５へのデータの書込み量とがバランスしている状態にあることを意味し、従つてＣＰＵ３３は、当該バツフアメモリ３４からテープ２２への記録状態を維持する。
これに対してステツプＳＰ８において肯定結果が得られると、このことはホストコンピユータ１２からバツフアメモリ３４へのデータの転送量が小さくなつたために、バツフアメモリ３４からデータ記録部１５へのデータの書込みができない状態になつたことを意味し、この時ＣＰＵ３３はステツプＳＰ９においてデータ記録部１５のシステムコントロール回路２５に対してテープを停止させるような制御信号を与えることにより、バツフアメモリ３４からテープ２２へのデータの書込みを停止させる。
かくしてデータ記録部１５へのデータの書込みは中断したので、ＣＰＵ３３はステツプＳＰ１０に移つてシステムコントロール回路２５にテープ２２の頭出しをさせるような制御信号を与えることにより次の記録開始に備える処理、すなわち頭出し処理を実行させた後、上述のステツプＳＰ２に戻つてホストコンピユータ１２からバツフアメモリ３４へのデータ転送速度Ｖを計測するループに入る。
かかるステツプＳＰ１０における頭出し処理は、次回のデータの記録のための助走時間を確保するために、ほぼ同じプリロール時間（この実施例の場合２秒間）だけ時間がかかり、ＣＰＵ３３はかかるプリロール時間の経過後に上述のステツプＳＰ２に戻ることになる。
このようにしてＣＰＵ３３はホストコンピユータ１２から転送速度が一定でかつ速い時に、ステツプＳＰ２−ＳＰ３−ＳＰ４−ＳＰ５−ＳＰ６−ＳＰ７−ＳＰ８のループによつてホストコンピユータ１２から転送されて来るデータをデータ記録部１５に連続的に（すなわち、データ記録部１５のテープ２２を間欠的に停止させるような状態にならずに）データを書込むことができる状態になる。
ステツプＳＰ６におけるバツフアメモリのデータ残量の検出は、図７に示すように、メモリ制御回路３７に設けられたバツフアメモリデータ残量計算回路４１において、バツフアメモリ３４の入力データ量を入力データカウンタ４２においてカウントすると共に、バツフアメモリ３４からの出力データ量を出力データカウンタ４３においてカウントし、そのカウント出力を減算回路４４において減算することによりデータ残量出力Ｓ２を得、これをバス３２を介してＣＰＵ３３が読み取つてＲＡＭ３６のデータ残量レジスタに保持させておき、このデータ残量出力をステツプＳＰ６においてＲＯＭ３５から読出したバツフアメモリの記憶容量の５分の４のデータ残量値と比較することにより、ステツプＳＰ６の判断結果を得る。
ところで上述のステツプＳＰ３において否定結果が得られると、このことはホストコンピユータ１２からバツフアメモリ３４へのデータ転送速度が小さいために、今すぐにバツフアメモリ３４のデータをデイジタルＶＴＲの固有のデータ転送速度（すなわち10Ｍ［bytes/sec］）で記録したのでは、すぐにバツフアメモリ３４が空になるためにデイジタルＶＴＲ２０を停止させなければならないような状態にあることを意味する。
この時ＣＰＵ３３は図５のステツプＳＰ１１に移つて、現在ホストコンピユータ１２からバツフアメモリ３４に転送されているデータのデータ転送速度Ｖを計測した後、ステツプＳＰ１２に移つて当該データ転送速度Ｖでバツフアメモリ３４にデータを入力し続けた場合にバツフアメモリ３４がデイジタルＶＴＲ２０が助走時間（すなわち２秒間）の間に満杯になることが予測される状態になつたか否か（２秒後にはバツフアメモリ３４が満杯になるであろうことが予測される状態になつたか否か）を、予測時間Ｔ［sec］が助走時間Ｔ_PR＝２［sec］になつたかによつて判断する。
ここでステツプＳＰ１１において計測されたデータ転送速度Ｖでバツフアメモリ３４にデータを入力し続ければ、あと２［sec］で満杯になることが予測されるとすれば、当該満杯予測時間Ｔは次式

として求めることができる。
（１）式において、Ｑ_FLなバツフアメモリ３４のメモリ容量［bytes］、Ｑ_NWはバツフアメモリ３４の現在のデータ量［bytes］、Ｖは現在バツフアメモリ３４に入力されているデータの転送速度Ｍ［bytes/sec］である。
そこで満杯予測時間ＴがデイジタルＶＴＲ２０がプリロール状態から記録状態に至るまでの時間、すなわち助走時間Ｔ_PRと等しくなれば、デイジタルＶＴＲ２０が当該助走時間Ｔ_PRだけ経過した時点でちようどバツフアメモリ３４が満杯状態になることが予測されるのに対して、満杯予測時時間Ｔが助走時間Ｔ_PRより大きければ、現在テープ２２を走行開始させれば助走時間Ｔ_PRが終了した時点でバツフアメモリ３４がいまだ満杯にはならない状態になることが予測される。
かくして、ＣＰＵ３３は満杯予測時間Ｔが助走時間Ｔ_PR（＝２［sec］）と等しくなるまで当該ステツプＳＰ１２において否定結果が得られることにより、テープ２２をスタートさせない状態を維持する。
やがてステツプＳＰ１２において肯定結果が得られると、ＣＰＵ３３はステツプＳＰ１３においてテープ２２を助走開始させ、続くステツプＳＰ１４においてテープ２２がイン点に来るまでバツフアメモリ３４からデータ記録部１５へのデータの転送を待ち受け、テープ２２がイン点に来た時、ステツプＳＰ１５に移つてバツフアメモリ３４のデータのテープ２２への記録を開始させる。
この記録状態は次のステツプＳＰ１６においてバツフアメモリ３４が空であることを表す肯定結果が得られるまで維持され、かくしてバツフアメモリ３４のデータが空になるまでテープ２２へのデータの記録は続けられる。
やがてステツプＳＰ１６において肯定結果が得られると、このことはバツフアメモリ３４が空になったことを意味し、この時ＣＰＵ３３はステツプＳＰ１７に移つてテープ２２を停止させた後ステツプＳＰ１８に移つてホストコンピユータ１２からバツフアメモリ３４へのデータの転送が一定になつたか否かの判断をする。
実際上ステツプＳＰ１８のかかる判断はＲＡＭ３６の転送速度レジスタＲＥＧ１（図６）に記憶されている現在の速度Ｖ₀ないし10回前の速度Ｖ₁₀までの転送速度の平均値に対する偏差が所定の範囲以内になつたか否かの演算をＣＰＵ３３が実行することにより判断し得る。
因に、ホストコンピユータ１２から図１０（Ａ）に示すような大きなパケツトで連続的にデータが来ている場合のみならず、図１０（Ｂ）に示すように小さなパケツトの集合として転送されて来る場合がある。そこでデータ転送のパターンを測定するために、図１０（Ａ）及び（Ｂ）に示すように、パラメータを測定する。瞬時データ転送速度Ｖは例えば512バイトごとの転送時間ｔを測定し、
Ｖ＝512/t[bytes/sec] ……（２）
として求める。Ｖは随時測定し、結果が大きくばらつくようであれば、データ転送そのものが可変速であつて予測不能としてステツプＳＰ１８において否定結果を得る。
次に各データパケツトの大きさＷ［bytes］とその間隔Ｌ［sec］を測定する。これらも随時測定し、それぞれが例えば平均値に対し±50％以上変動するようであれば、転送パターン予測不能としてステツプＳＰ１８において否定結果を得る。
ステツプＳＰ１８において否定結果が得られると、ホストコンピユータ１２からバツフアメモリ３４へのデータの転送速度が一定ではなく、従つてデイジタルＶＴＲ２０の固有の記録速度（10Ｍ［bytes/sec］）と比較して、ホストコンピユータ１２からバツフアメモリ３４へのデータの転送速度が変動することにより、デイジタルＶＴＲ２０の単位記憶量（例えば12本の記録トラツクの一部しか記録しないようなデータ量）をバツフアメモリ３４から出力させただけでバツフアメモリ３４が空になるような状態になることにより、テープの記録容量を有効に利用できないような記録態様でしか記録ができなくなることを意味する。このときＣＰＵ３３は上述のステツプＳＰ１１に戻つて、改めて助走時間の間にバツフアメモリ３４を満杯にするような状態を待つてテープの記録を開始させるような制御に戻る。
これに対してステツプＳＰ１８において肯定結果が得られると、このことはホストコンピユータ１２からバツフアメモリ３４へのデータの転送が一定の状態になつており、従つてデータの転送速度Ｖが大きければ、データ記録部１５への記録を安定かつ効率よく実行できる可能性があることを意味し、この時ＣＰＵ３３は上述のステツプＳＰ２（図４）に戻る。
また上述のステツプＳＰ６において否定結果が得られると、このことはバツフアメモリ３４にあるデータ量が少ないために、デイジタルＶＴＲ２０によつてその固有の記録速度（10Ｍ［bytes/sec］）でデータを記録すれば、バツフアメモリ３４がすぐに空になるために、デイジタルＶＴＲ２０の記録トラツクの全部についてデータの記録ができなくなることを意味し、この時ＣＰＵ３３はステツプＳＰ１９においてテープを停止させた後、ステツプＳＰ２０において次の記録動作のために頭出しをし、その後ステツプＳＰ１１〜ＳＰ１８について上述したようにバツフアメモリ３４が満杯状態になつた時当該バツフアメモリ３４のデータをテープ２２に記録するような処理を実行する。
以上の構成において、ホストコンピユータ１２から一定のデータ転送速度でバツフアメモリ３４にデータが転送されて来る場合、当該データ転送速度Ｖの大きさに応じてＣＰＵ３３は適応的にかつ効率よくバツフアメモリ３４のデータをデータ記録部１５に記録させる。
すなわち図８（Ａ）及び（Ｂ）のように、ホストコンピユータ１２からのデータ転送速度が、ステツプＳＰ３における基準値Ｖ_TH1＝８Ｍ［bytes/sec］より大きい転送速度、すなわち16Ｍ［bytes/sec］又は10Ｍ［bytes/sec］で転送されて来ると、ＣＰＵ３３はステツプＳＰ１−ＳＰ２−ＳＰ３−ＳＰ４−ＳＰ５−ＳＰ６−ＳＰ７−ＳＰ８のループによつて最初の２秒間の間にテープを助走させながらバツフアメモリ３４に満杯になるまでデータを取込んだ後デイジタルＶＴＲ２０の固有のデータ記録速度（10Ｍ［bytes/sec］）のデータ記録速度でバツフアメモリ３４のデータをテープ２２に書込む。
この時バツフアメモリ３４が満杯になれば、ＣＰＵ３３はホストコンピユータ１２からのデータの転送を停止させる。
次に図８（Ｃ）に示すように、ホストコンピユータ１２から９Ｍ［bytes/sec］のデータ転送速度でバツフアメモリ３４にデータが転送されて来ると、助走時間（２秒間）の間にバツフアメモリ３４が満杯になつた後（16Ｍ［bytes］のデータ量をもつので）、バツフアメモリ３４が空になるまでの間ＣＰＵ３３は、ステツプＳＰ１−ＳＰ２−ＳＰ３−ＳＰ４−ＳＰ５−ＳＰ６−ＳＰ７−ＳＰ８のループによつてバツフアメモリ３４に入力されたデータをデイジタルＶＴＲ２０の固有の記録速度（すなわち10Ｍ［bytes/sec］の速度）でテープ２２上にデータを記録する。このときバツフアメモリ３４からテープ２２への記録速度は速いので、やがてバツフアメモリ３４が空になり、ＣＰＵ３３はこれをステツプＳＰ８において判断して、ステツプＳＰ９−ＳＰ１０によつてバツフアメモリ３４からテープ２２Ａのデータの記録を中断した後、ＳＰ２−ＳＰ３−ＳＰ４−ＳＰ５−ＳＰ６−ＳＰ７−ＳＰ８のループによつて一旦テープ２２を停止させた後、プリロール及び助走時間を経て再度バツフアメモリ３４からテープ２２への書込みを続ける。
次に図８（Ｄ）、（Ｅ）及び（Ｆ）に示すように、ホストコンピユータ１２からバツフアメモリ３４に８Ｍ［bytes/sec］、４Ｍ［bytes/sec］及び１Ｍ［bytes/sec］の転送速度でデータが転送されて来ると、ＣＰＵ３３はこれに応じてステツプＳＰ１−ＳＰ２−ＳＰ３−ＳＰ１１−ＳＰ１２のループによつてバツフアメモリ３４にテープの助走時間Ｔ_PR（＝２秒）の後にバツフアメモリ３４が満杯になるまでホストコンピユータ１２からバツフアメモリ３４にデータを入力させた後、ステツプＳＰ１３−ＳＰ１４−ＳＰ１５−ＳＰ１６のループによつてバツフアメモリ３４が空になるまで当該バツフアメモリ３４のデータをテープ２２に書き込む。
やがてバツフアメモリ３４が空になると、ＣＰＵ３３はこれをステツプＳＰ１６において判別してステツプＳＰ１７−ＳＰ１８−ＳＰ２−ＳＰ３−ＳＰ１１−ＳＰ１２のループによつて再度助走時間Ｔ_PRの間にバツフアメモリ３４が満杯になると予測される時点までバツフアメモリ３４にホストコンピユータ１２からのデータを書き込むような処理を実行する。
かくして上述の構成によれば、ホストコンピユータ１２から一定の転送速度でバツフア３４にデータが転送されて来た場合には、その転送速度の大きさに応じてバツフアメモリ３４が満杯になつた後、当該バツフアメモリのデータを一挙にテープ２２の記録トラツクを有効に利用してかつバツフアメモリ３４のデータ量ごとに記録することができる。
以上の構成によれば、ホストコンピユータ１２からバツフアメモリ３４へのデータの転送の仕方に応じて、ＣＰＵ３３はステツプＳＰ１−ＳＰ２−ＳＰ３−ＳＰ４−ＳＰ５−ＳＰ６−ＳＰ７−ＳＰ８−ＳＰ９−ＳＰ１０−ＳＰ２のループ、又はＳＰ２−ＳＰ３−ＳＰ１１−ＳＰ１２−ＳＰ１３−ＳＰ１４−ＳＰ１５−ＳＰ１６−ＳＰ１７−ＳＰ１８−ＳＰ２のループ、又はステツプＳＰ２−ＳＰ３−ＳＰ４−ＳＰ５−ＳＰ１９−ＳＰ２０−ＳＰ１１−ＳＰ１２−ＳＰ１３−ＳＰ１４−ＳＰ１５−ＳＰ１６−ＳＰ１７−ＳＰ１８−ＳＰ２のループの何れかによる処理を適応的に実行できることにより、ホストコンピユータ１２からバツフアメモリ２４へのデータの転送の仕方に応じて、バツフアメモリ３４からデータ記録部１５への記録動作において無駄な中断をさせることなく効率的にデータの転送をなし得る。
因に、図８（Ａ）、図８（Ｂ）、図８（Ｆ）に対応させて図９（Ａ）、（Ｂ）及び（Ｃ）に示すように、前段のステツプＳＰ１１〜ＳＰ１８のループのように、必ずバツフアメモリを満杯にしてからテープをスタートさせるようにした場合には、必ずテープをスタートさせてから記録が開始するまでの間、ホストコンピユータ１２からバツフアメモリ３４へのデータの転送に中断が発生し、その分効率が悪くなるような処理結果しか得られなくなる。
また実際上ホストコンピユータ１２からバツフアメモリ３４に転送されて来るデータは、図１０（Ａ）及び（Ｂ）に示すように、単位時間ｔ当たりのデータ数が均一であつても、処理上の必要に応じたデータ量をパケツト間にＬの間隔をもつような転送の仕方でデータ転送をする場合が多く、このようなデータがホストコンピユータ１２からバツフアメモリ３４に到来する場合には、ＣＰＵ３３はステツプＳＰ１８において一定ではない場合には図５について上述したようにバツフアメモリ３４を満杯にするようなデータの記録をすることにより効果的にデータを記録し得る。
かくして上述の実施例によれば、図１１（Ａ）に示すように例えば実験データ収拾装置からの生データのような高速の連続データがホストコンピユータ１２からバツフア３０に書き込まれた場合、図１１（Ｂ）に示すようにコンピユータグラフイツクの計算結果のような大きなデータが時々間欠的に到来するような場合、図１１（Ｃ）に示すように高速なコンピユータの計算結果のようなごく小さなデータが頻繁に来る場合、図１１（Ｄ）に示すように実行優先度の低いパツチ処理プログラムの結果データのような大きさ、速度とも不規則なデータが来る場合、又は図１１（Ｅ）に示すように低速なハードデイスクのバツクアツプとして比較的小さなデータが時々来るような場合、また図１１（Ｆ）に示すように高速コンピユータがデータをまとめて処理している場合のような大きなデータが頻繁に来るような場合の何れの場合にも、ホストコンピユータ１２からバツフアメモリ３４への書込み及びバツフアメモリ３４からデータ記録部１０へのデータの書込みと、高い効率で実行できるようなデータレコーダを容易に実現できる。
（４）スタンバイオン／スタンバイオフ処理
ＣＰＵ３３はバツフアメモリ３４からデータ記録部１５に記録データを書込み処理しない状態において、データ記録部１５のテープ２２に対するテンシヨンの解除及び回転ドラム２３を停止させる「スタンバイオフ」処理並びに当該スタンバイオフ状態から「スタンバイオン」状態への復帰処理を、図１２に示すスタンバイオン／スタンバイオフ処理ルーチンＲＴ２の処理手順に従つて実行する。
ＣＰＵ３３は、スタンバイオン／スタンバイオフ処理ルーチンＲＴ２に入ると、まずステツプＳＰ３１においてスタンバイオン処理命令をシステムコントロール回路２５に与え、かくしてサーボ回路２６によつて回転ドラム２３を回転させかつテープ２２に所定のテンシヨンを付与する状態に設定する。
続いてＣＰＵ３３はステツプＳＰ３２に移つて、バツフアメモリ３４からデイジタルＶＴＲ２０のテープ２２へのデータの書込みが開始したか否かを判断し、否定結果が得られたとき、ステツプＳＰ３３に移つてデイジタルＶＴＲ２０がスタンバイオンの状態のまま待機することができる許容待機時間（この実施例の場合３分に設定されている）が経過したか否かを判断し、経過していないとき上述のステツプＳＰ３２の処理に戻る。これにより、結局ＣＰＵ３３はステツプＳＰ３２−ＳＰ３３−ＳＰ３２のループによつて、バツフアメモリ３４からテープ２２へのデータの書込みが開始するのを待ち受ける。
この待ち受け状態において、許容待機時間が経過する前に、ステツプＳＰ３２において肯定結果が得られると、このことはバツフアメモリ３４からテープ２２へのデータの書込みが開始されたことを意味し、このときＣＰＵ３３はステツプＳＰ３４に移つてテープへの書込みが終わるのを待ち受ける状態になる。
かくしてＣＰＵ３３はバツフアメモリ３４のデータをデイジタルＶＴＲ２０のテープ２２に書き込むようにデータ記録部１５のシステムコントロール回路２５を制御する。
やがてテープ２２へのデータの書込みが終了すると、ＣＰＵ３３はステツプＳＰ３４において肯定結果が得られることにより、次のステツプＳＰ３５においてコンピユータインタフエース部３１を通つてホストコンピユータ１２からバツフアメモリ３４に転送されて来るデータのデータ転送速度Ｖを計測すると共に、次のステツプＳＰ３６において、次式

によつて表されるバツフアメモリ蓄積時間所要時間Ｔ_BUF1について、当該データ転送速度Ｖでバツフアメモリ３４を満杯になるまでデータを蓄積するのに要するバツフアメモリ蓄積所要時間Ｔ_BUF1が許容時間Ｔ_TH1より小さいか否かの判断をする。
因に、ＣＰＵ３３がステツプＳＰ３６の処理を実行しているとき、バツフアメモリ３４はステツプＳＰ３４においてテープへのデータの書込みが終了したときには空になつており、従つてその後空になつたバツフアメモリ３４をホストコンピユータ１２から転送されるデータを溜め込んでいる状態になつており、従つてステツプＳＰ３６における判断は、バツフアメモリ３４へのデータの溜り具合が、許容時間Ｔ_TH1と比較して遅すぎるか否かを判断することになる。
この実施例の場合、許容時間Ｔ_TH1は、デイジタルＶＴＲ２０がスタンバイオフ状態になることによりテープ２２のテンシヨンを解除すると共に、回転ドラム２３を停止した時点から直ちにスタンバイオン状態にすることにより回転ドラム２３が回転すると共にテープ２２にテンシヨンが付与される状態になるまでの時間（実際上約10秒かかる）と、このスタンバイオン状態からテープ２２がプリロール位置からイン点位置まで助走する時間（この実施例の場合２秒）との和の時間（すなわち10秒＋２秒＝12秒）が許容時間Ｔ_TH1として選定されている。
かくしてＣＰＵ３３はステツプＳＰ３６において肯定結果を得たとき、このことはホストコンピユータ１２からバツフアメモリ３４へのデータの溜り具合が、デイジタルＶＴＲ２０のテープ２２がスタンバイオフになつた後、直ちにスタンバイオン状態になつて助走が終了する時間までの間に、バツフアメモリ３４が満杯になるようなデータ転送速度Ｖの速さでバツフアメモリ３４がデータを蓄積して行きつつあることを予測したことを意味する。
このときＣＰＵ３３はデイジタルＶＴＲ２０をスタンバイオフ制御する必要性がないと判断してスタンバイオンの状態のまま上述のステツプＳＰ３２に戻り、ステツプＳＰ３２−ＳＰ３３−ＳＰ３２のループによつてテープへのデータの書込み開始を待ち受ける。
これに対してステツプＳＰ３６において否定結果が得られると、このことはデイジタルＶＴＲ２０をスタンバイオフした後、直ちにスタンバイオンを経て助走を終了するまでの許容時間Ｔ_TH1が経過しても、バツフアメモリ３４は満杯にはならないような遅いデータ転送速度でホストコンピユータ１２からバツフアメモリ３４にデータが転送されている状態にあることを意味し、このときＣＰＵ３３はステツプＳＰ３７においてシステムコントロール回路２５を介してデイジタルＶＴＲ２２をスタンバイオフ状態に制御する。
かくしてデイジタルＶＴＲ２０のテープ２２はホストコンピユータ１２からバツフアメモリ３４へのデータの転送速度が遅いために、バツフアメモリ３４が満杯になるまでに非常に長い時間がかかる状態になるであろうことを予測して、テープ２２をスタンバイオフ状態に制御することにより、テープ２２に対するダメージを与えないように制御し得る。
ステツプＳＰ３７においてスタンバイオフ制御をした後、ＣＰＵ３３は次のステツプＳＰ３８においてホストコンピユータ１２からコンピユータインタフエース部３１を通つてバツフアメモリ３４に転送されるデータのデータ転送速度Ｖを計測した後ステツプＳＰ３９において次式

によつて、バツフアメモリ３４の空き領域にデータを蓄積するのに必要な蓄積所要時間Ｔ_BUF2［sec］を計算して許容時間Ｔ_TH1〔sec〕より小さいか否かを判断する。
（４）式において、Ｑ_FL[byte]はバツフアメモリ３４のメモリ容量であり、Ｑ_NW[byte]はメモリ所要回路３７のバツフアメモリデータ残量計算回路４１（図７）によつて求めることができるバツフアメモリ３４の現在のデータ量である。
かくしてステツプＳＰ３９において肯定結果が得られると、このことはステツプＳＰ３７においてスタンバイオフ状態に制御した後、ホストコンピユータ１２からバツフアメモリ３４に転送されて来たデータの蓄積速度が速いために、許容時間Ｔ_TH1が経過するまでの間に、バツフアメモリ３４が満杯になることを予測できる状態にあることを意味し、このときＣＰＵ３４は上述のステツプＳＰ３１に戻つてデイジタルＶＴＲ２０をスタンバイオン状態に制御する。
これに対してステツプＳＰ３９において否定結果が得られること、このことはホストコンピユータ１２からバツフアメモリ３４へのデータ転送速度Ｖが遅いために、バツフアメモリ３４の空き領域にデータを蓄積するのに必要な時間が許容時間Ｔ_TH1を越えることが予測できる状態にあることを意味し、このときＣＰＵ３９は上述のステツプＳＰ３８に戻つてステツプＳＰ３８−ＳＰ３９−ＳＰ３８のループによつてバツフアメモリ３４の空き部分を満杯にするのに要する蓄積所要時間Ｔ_BUF2が許容時間Ｔ_TH1より短くなるのを待ち受ける状態になる。
やがてバツフアメモリ３４の空き領域はホストコンピユータ１２からの転送データによつて埋められて行くことにより、ステツプＳＰ３９において肯定結果が得られることによりＣＰＵ３３はステツプＳＰ３１に抜け出るような処理を実行する。
ところで上述のようにステツプＳＰ３１においてスタンバイオン状態をした後、ステツプＳＰ３２−ＳＰ３３−ＳＰ３２のループによつてテープへの書込み開始を待ち受けている状態において、ステツプＳＰ３３において肯定結果が得られると、テープ２２がスタンバイオンの状態のまま待機することが許される許容待機時間３分を経過したことを意味し、このときＣＰＵ３３はその後スタンバイオン状態を続けると、テープ２２にダメージが生ずると判断してステツプＳＰ４０においてデイジタルＶＴＲ２０をスタンバイオフ状態に制御した後、上述のステツプＳＰ３８−ＳＰ３９−ＳＰ３８のループによつてバツフアメモリ３４が満杯になるのを待ち受ける。
かくしてテープ２２への書込み指令が長時間に亘つて発生しない場合には、テープ２２をスタンバイオフ状態に制御することにより、テープ２２へのダメージを生じさせないようにできる。
上述の構成によれば、ホストコンピユータ１２からバツフアメモリ３４へのデータ転送速度Ｖが速い場合には、バツフアメモリ３４からデイジタルＶＴＲ２０に連続的にデータを書き込む必要がある状態にあると共に、バツフアメモリ３４を空の状態から満杯の状態にデータを蓄積するための蓄積所要時間Ｔ_BUF1が許容時間Ｔ_TH1より短いので、ＣＰＵ３３はステツプＳＰ３２−ＳＰ３４−ＳＰ３５−ＳＰ３６−ＳＰ３２のループによつてデイジタルＶＴＲ２０をスタンバイオン状態のまま維持する。
これに対してホストコンピユータ１２からバツフアメモリ３４へのデータ転送速度Ｖが小さいために、バツフアメモリ３４を空の状態から満杯にするのに必要な蓄積所要時間Ｔ_BUF1が許容時間Ｔ_TH1より長くなると、ＣＰＵ３３はステツプＳＰ３８−ＳＰ３９−ＳＰ３８のループによつてデイジタルＶＴＲ２０をスタンバイオフ状態に維持したままバツフアメモリ３４の空き領域を満杯にするのに必要な蓄積所要時間Ｔ_BUF2が許容時間Ｔ_TH1より短くなるのを待つような状態にデイジタルＶＴＲ２０を制御することにより、テープ２２へのダメージの発生を防止する。
さらにデイジタルＶＴＲ２０がスタンバイオン状態においてステツプＳＰ３２−ＳＰ３３−ＳＰ３２のループによつてテープへの書込み開始指令が生ずるのを待ち受けている状態において、この状態が許容待機時間３分を越えたときには、ＣＰＵ３３はステツプＳＰ４０によつてデイジタルＶＴＲ２０をスタンバイオフ状態に制御した後、ステツプＳＰ３８−ＳＰ３９−ＳＰ３８のループによつて許容時間Ｔ_TH1より蓄積所要時間Ｔ_BUF2が短くなるのを待ち受けるような制御をし、これにより許容待機時間３分以上に亘つてスタンバイオン状態で待機することにより、テープ２０にダメージが生ずるおそれを回避することができる。
（５）データ読出し処理ルーチン
ＣＰＵ３３は、ホストコンピユータ１２がデータ記録部１５のデイジタルＶＴＲ２０からデータを読み出すとき、図１３及び図１４に示すデータ読出し処理ルーチンＲＴ３の処理を実行する。
データ読出し処理ルーチンＲＴ３に入ると、ＣＰＵ３３はステツプＳＰ５１においてホストコンピユータ１２から読出し開始要求が来たか否かを判断し、読出し要求が来たときステツプＳＰ５２においてデイジタルＶＴＲ２０のシステムコントロール２５を介して頭出しをした後、ステツプＳＰ５３においてデータの読出しを開始し、当該読み出したデータを信号処理回路２７、プロセスインタフエース部３８を介してバツフアメモリ３４に蓄積する。
この状態においてＣＰＵ３３はステツプＳＰ５４においてバツフアメモリ３４の現在のデータ量Ｑ_NWがバツフアメモリ３４からコンピユータインタフエース部３１を通じてホストコンピユータ１２に読み出すことができる程度のデータ量、すなわち転送許容データ量Ｑ_ST（例えば384k[byte]に選定されている）を越えるのを待ち受ける状態になり、やがてステツプＳＰ５４において肯定結果が得られたとき、ステツプＳＰ５５においてバツフアメモリ３４のデータをコンピユータインタフエース部３１を介してホストコンピユータ１２に転送を開始する。
続いてＣＰＵ３３は次のステツプＳＰ５６においてコンピユータインタフエース部３１を通つてホストコンピユータ１２に転送されるデータのデータ転送速度Ｖを計測した後、次のステツプＳＰ５７において当該データ転送速度が基準データ量Ｖ_TH1（例えば８Ｍ［bytes/sec］に選定されている）以上であるか否かを判断する。
ここで肯定結果が得られると、バツフアメモリ３４からコンピユータインタフエース部３１を通じてホストコンピユータ１２へかなり大きいデータ転送速度でデータの転送がなされていることを意味し、このときＣＰＵ３３はステツプＳＰ５８においてバツフアメモリが空になつたか否かを監視すると共に、ステツプＳＰ５９においてバツフアメモリ３４が満杯になつたか否かを判断し、共に否定結果が得られたとき上述のステツプＳＰ５６に戻ることにより、以後ステツプＳＰ５６−ＳＰ５７−ＳＰ５８−ＳＰ５９−ＳＰ５６のループによつてデイジタルＶＴＲ２０から再生されてバツフアメモリ３４に蓄積されているデータをコンピユータインタフエース部３１を介してホストコンピユータ１２に転送する状態を維持する。
この状態において、ステツプＳＰ５７において否定結果が得られると、このことはバツフアメモリ３４からホストコンピユータ１２に転送されるデータの転送速度が小さいためにデイジタルＶＴＲ２０から読み出されたデータによつてバツフアメモリ３４が満杯になることを予測させるような状態になる。
このときＣＰＵ３３はステツプＳＰ６０においてバツフアメモリが満杯か否かを監視し、肯定結果が得られたときステツプＳＰ６１においてテープ２２を停止させると共に、次のステツプＳＰ６２において頭出しをする。
この状態においてＣＰＵ３３は次のステツプＳＰ６３においてバツフアメモリ３４からホストコンピユータ１２に転送される転送速度Ｖを計測し、当該現在の転送速度Ｖに基づいて次式

から、バツフアメモリ３４から空予測時間Ｔ₂を演算し、当該空予測時間Ｔ₂がデイジタルＶＴＲ２０のテープ２２の助走時間Ｔ_PR（２秒）になるか否かの判断をステツプＳＰ６４で実行する。
ここで肯定結果が得られると、このことは現在テープ２２を走行開始させれば、バツフアメモリ３４が空になつたとき丁度テープ２２の助走期間が終了することによりテープ２２のデータを直ちにバツフアメモリ３４に蓄積開始できることを意味する。
そこでＣＰＵ３３は次のステツプＳＰ６５においてテープ２２をスタートさせてステツプＳＰ６６においてデータの読出しを開始した後、上述のステツプＳＰ５６に戻る。
かくしてバツフアメモリ３４からホストコンピユータ１２へのデータの転送速度が遅いときには、バツフアメモリ３４のメモリ容量（例えば16Ｍ[byte]を十分に利用することにより、デイジタルＶＴＲ２０のスタートストツプの繰返しをできるだけ少なくすると共に、ホストコンピユータ１２へのデータの転送を途切れることなく続けさせることができる。
これに対して上述のステツプＳＰ５８においてバツフアメモリが空であるとの判定結果が得られたとき、ＣＰＵ３３はステツプＳＰ６７においてホストコンピユータ１２へのデータの転送を停止させた後、上述のステツプＳＰ５４に戻り、かくしてデイジタルＶＴＲ２０から再生されたデータをバツフアメモリ３４に溜めて行くような処理を実行する。
また上述のステツプＳＰ５９においてバツフアメモリが満杯であるとの判断結果が得られたとき、ＣＰＵ３３は上述のステツプＳＰ６１に移り、これによりテープを停止させてバツフアメモリ３４が空になるまでホストコンピユータ１２へのデータの転送を実行する。
かくして上述の構成によれば、バツフアメモリ３４からホストコンピユータ１２へ比較的大きな転送速度でデータが転送されているときには、ＣＰＵ３３はデイジタルＶＴＲ２０から読み出してバツフアメモリ３４に蓄えたデータをテープ２２を動かしたままホストコンピユータ１２に転送することができる。
これに対してホストコンピユータ１２がバツフアメモリ３２のデータを連続的には転送しない場合には、バツフアメモリ３４を満杯にした後、当該満杯のデータを一挙にホストコンピユータ１２に転送させることにより、デイジタルＶＴＲ２０の再生及び停止の繰返し動作をできるだけ小さくするように制御しながらテープ２２からのデータの読出しを実行できる。
（６）他の実施例
（６−１）上述の実施例においては、ホストコンピユータインタフエース部１４としてＳＣＳＩ規格を用いた場合の実施例について述べたが、ホストコンピユータインタフエースとしてはこれに限らず、例えばＩＥＥＥ−４８８（ＧＰ−ＩＢ）、ＶＭＥ、ＨＩＰＰＩ、ＩＰＩ、ＩＢＥ、ＲＳ−２３２４や各種のローカルエリアネツトワーク等、種々のインタフエースを用いても、上述の場合と同様に本発明を適用できる。
（６−２）上述の実施例においては、データ記録部１５の記録手段として、デイジタルＶＴＲを用いた実施例について述べたが、記録手段としてはこれに限らず光磁気デイスクやハードデイスク等を記録媒体とするデイスクレコーダを用いても上述の場合と同様の効果を得ることができる。
因に、デイスクレコーダの場合には、テープの頭出しに相当するシークタイムがあり、またテープの助走期間の代わりにデイスクの回転待ち時間が記録効率の劣化の原因になる要素として存在する。このようなデイスクの回転待ち時間は、現在のヘツドの位置から次の書込み開始時刻又はその次の書込み開始時刻を求めることができるので、これに基づいて最適化するような制御を実現し得る。
（６−３）上述の実施例においては、デイジタルＶＴＲ２０の記録又は再生データ速度として固定である（10Ｍ［bytes/sec］）のものを適用したが、記録手段としてはこれに限らず、23、16、８、４、２、1.33Ｍ［bytes/sec］の切換え方式のものを用いても良い。
この場合には、データ入力に合わせて記録手段側の記録速度を切り換えることもできる。
この実施例の場合にはテープを止めないことを重視する場合には、テープの速度はＳＣＳＩ側速度を越えない範囲の最大値に設定すれば良く、またデータ入力側の速度を重視する場合には、記録手段側のデータ速度は常に最高にしておけば良い。
（７）上述のように本発明によれば、データ入力側の転送速度が速いか否かに応じて記録媒体の駆動機構の駆動停止制御を適応動作させるようにしたことにより、一段と効率良く入力データを記録媒体上に記録することができる。
また本発明によれば、記録媒体としてテープを用いた場合に、記録動作待機状態になる時間をできるだけ短縮するようにしたことにより、記録媒体に与えるダメージを一段と軽減することができる。
産業上利用可能性
本発明はデイジタルデータを大量に格納するようなデータ記憶装置の分野に広く利用できるもので、実施例のようにコンピユータのデータの記録や、各種の実験装置における専用の実験データ収集装置において得られる実験データの記録装置や、各種の観測データを記録するための観測装置にも利用することができる。

Claims

データ供給源から転送されるデータをテープ状記録媒体に記録するデータ記録装置において、
上記データ供給源からの上記データの転送速度を計測する計測手段と、
上記データ供給源からの上記データを一時的に記憶するメモリと、
上記メモリから読み出された上記データを上記テープ状記録媒体に記録する記録手段と、
上記計測手段によつて計測された上記データの転送速度に基づいて、上記メモリの上記データの読出し動作及び上記記録手段の上記テープ状記録媒体の走行動作及び上記データの記録動作を制御する制御手段と、
上記メモリに残留しているデータ量を検出する検出手段とを有し、
上記制御手段は、
上記検出手段の検出結果に基づいて上記メモリの上記データの読出し動作及び上記記録手段の上記データの記録動作を制御すると共に、
上記計測手段により計測された転送速度が所定速度より速いと判断したときに、上記テープ状記録媒体の走行を開始させ、
かつ、上記記録手段の上記テープ状記録媒体の走行が安定するまでに要する時間を示す第１の時間情報を保持しており、上記計測手段により計測された転送速度が上記所定速度以下であると判断したときには、上記計測手段によつて計測された上記データの転送速度と検出手段の検出結果に基づいて、上記メモリの空き領域がなくなる時間を予測し、上記予測された時間より上記第１の時間情報が示す時間分前に上記テープ状記録媒体の走行を開始する
ことを特徴とするデータ記録装置。
請求項１に記載のデータ記録装置において、
上記記録手段は、上記テープ状記録媒体へ上記データを記録する記録状態と、上記テープ状記録媒体の走行開始前の記録準備状態と、上記記録状態と上記記録準備状態以外の記録終了状態とを有し、
上記制御手段は、上記計測手段によつて計測された上記データの転送速度に基づいて、上記記録手段の上記記録準備状態と上記記録終了状態を切り換える
ことを特徴とするデータ記録装置。
請求項２に記載のデータ記録装置において、
上記記録手段は、上記テープ状記録媒体が巻きつけられる回転ドラムを有し、上記記録手段の上記記録準備状態は、上記回転ドラムが定速回転しかつ上記テープ状記録媒体が所定のテンシヨンを与えられた状態であり、上記記録終了状態は、上記回転ドラムが停止しかつ上記テープ状記録媒体にテンシヨンが与えられていない状態である
ことを特徴とするデータ記録装置。
請求項３に記載のデータ記録装置において、
上記制御手段は、上記記録手段の上記データの記録終了後に上記計測手段によつて計測された上記データの転送速度が所定値以下であつた時には、上記記録手段を上記記録準備状態から上記記録終了状態に切り換える
ことを特徴とするデータ記録装置。
データ供給源から転送されるデータをテープ状記録媒体に記録するデータ記録方法において、
上記データ供給源からの上記データの転送速度を計測手段によつて計測し、
上記データ供給源からの上記データを一時的にメモリに記憶し、
上記メモリから読み出された上記データを記録手段によつて上記テープ状記録媒体に記録し、
上記メモリに残留しているデータ量を検出手段によつて検出し、
上記計測手段によつて計測された上記データの転送速度と、上記検出手段の検出結果に基づいて、制御手段によつて上記メモリの上記データの読出し動作と、上記記録手段の上記テープ状記録媒体の走行状態及び上記データの記録動作を制御すると共に、
上記制御手段は、
上記検出手段の検出結果に基づいて上記メモリの上記データの読出し動作及び上記記録手段の上記データの記録動作を制御すると共に、
上記計測手段により計測された転送速度が所定速度より速いと判断したときに、上記テープ状記録媒体の走行を開始させ、
かつ、上記記録手段の上記テープ状記録媒体の走行が安定するまでに要する時間を示す第１の時間情報を保持しており、上記計測手段により計測された転送速度が上記所定速度以下であると判断したときには、上記計測手段によつて計測された上記データの転送速度と検出手段の検出結果に基づいて、上記メモリの空き領域がなくなる時間を予測し、上記予測された時間より上記第１の時間情報が示す時間分前に上記テープ状記録媒体の走行を開始する
ことを特徴とするデータ記録方法。