JP3724508B2 - プリンタ及びｌｅｄプリンタ - Google Patents
プリンタ及びｌｅｄプリンタ Download PDFInfo
- Publication number
- JP3724508B2 JP3724508B2 JP671092A JP671092A JP3724508B2 JP 3724508 B2 JP3724508 B2 JP 3724508B2 JP 671092 A JP671092 A JP 671092A JP 671092 A JP671092 A JP 671092A JP 3724508 B2 JP3724508 B2 JP 3724508B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- resolution
- led
- video signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Color, Gradation (AREA)
- Fax Reproducing Arrangements (AREA)
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、プリンタ及びＬＥＤプリンタに関するものである。
【０００２】
【従来の技術】
従来、例えば、光源としてＬＥＤアレイを用いるプリンタにおいては、ＬＥＤヘッドを発光させて感光体ドラムを露光するようになっている。該感光体ドラムは帯電器によって所定の電位に帯電させられ、感光体ドラム上に印刷データに対応して露光が行われて静電潜像が形成される。そして、該静電潜像は現像器によって現像され、現像によって形成されたトナー像は転写器によって用紙に転写される。
【０００３】
図２は従来のＬＥＤプリンタのブロック図である。
図において、プリンタ装置１１は、機能上コントローラ部１２とプリンタ部１３に大別される。上記コントローラ部１２はパーソナルコンピュータなどの上位装置から印刷データを受けるインタフェース部１４、主制御部１５、圧縮伸長部１６ａ、ドット密度を変更するための密度変換部１６ｂ及びグラフィックス制御部１６ｃを有する。
【０００４】
また、主制御部１５にはページメモリ、フォームズデータメモリ、外字フォント等の拡張ＲＡＭ１７ａ、各種エミュレーションのためのプログラムメモリ１７ｂ及び各種フォントを格納する拡張フォントメモリ１７ｃを接続することができるようになっている。
上記主制御部１５は、常駐メモリ（ＲＡＭ）１８ａ、ラスタバッファメモリ（ＲＡＭ）１８ｂ、プリンタインタフェース（ビデオインタフェース）部１８ｃ及び文字パターンを格納する常駐フォントメモリ（ＲＯＭ）１８ｄから成り、上記常駐メモリ１８ａはデータ処理を行うためのワーキングメモリ、ドット情報に展開された印刷パターンを格納するページバッファ、フォームズデータメモリ、外字登録メモリから成る。
【０００５】
また、プリンタ部１３は、電子写真プロセス部から成るプリンタ機構部２０、給紙ユニット２１、用紙排出ユニット２２、プリンタ制御部２３及び操作パネル２４を有する。
上記構成のＬＥＤプリンタにおいて、インタフェース部１４を介して上位装置から送られた印刷データは、主制御部１５内の図示しないマイクロプロセッサの指令によってドット列から成る１ページ分の印刷データに展開され、ラスタバッファメモリ１８ｂにイメージデータとして格納される。
【０００６】
そして、上記ラスタバッファメモリ１８ｂに格納されたイメージデータは、プリンタインタフェース部１８ｃによってプリンタ制御部２３に送られ、プリンタ部１３はイメージデータによってプリンタ機構部２０のＬＥＤヘッドを駆動して印刷を行う。
図３はプリンタインタフェース部の動作を示すタイムチャートである。
【０００７】
図において、ＰＲＩＮＴ−Ｎ信号はコントローラ部１２（図２）がプリンタ部１３に対して１ページ分の印刷の開始を指令するための信号、ＦＳＹＮＣ−Ｎ信号はビデオ信号の副走査信号であり、用紙の先端から終端までの位置を示して印刷データの送出を要求するために、プリンタ部１３からコントローラ部１２に送出される信号である。ＬＳＹＮＣ−Ｎ信号はビデオ信号の主走査同期信号、ＬＧＡＴＥ−Ｎ信号は印刷の横方向の１ライン分のデータが有効であることを示すためにプリンタ部１３からコントローラ部１２に送出される信号である。また、ＷＤＡＴＡ−Ｎ信号は印刷のドットの有無をオン・オフで示す信号であり、コントローラ部１２からプリンタ部１３に送出される。ＷＤＡＴＡ−Ｎ信号は、ＷＣＬＫ−Ｎ信号の立下がりエッジに同期している。
【０００８】
上記ＷＣＬＫ−Ｎ信号はクロック信号であり、上記ＷＤＡＴＡ−Ｎ信号を転送するためにプリンタ部１３からコントローラ部１２に送出される。
図４は従来のＬＥＤプリンタによる印刷例を示す図、図５は従来のＬＥＤプリンタによる他の印刷例を示す図である。図の（ａ）は３００ＤＰＩ（１インチ当たり３００ドット）のデータを、（ｂ）は印刷タイミングとＬＥＤヘッド駆動エネルギを、（ｃ）は実印刷イメージを示している。
【０００９】
ラスタバッファメモリ１８ｂには、図４，５の（ａ）に示すように縦（印刷）方向及び横（ラスタ）方向に３００ＤＰＩで印刷データが形成されていて、該印刷データに対応する印刷タイミングで（ｂ）に示すようなＬＥＤヘッド駆動エネルギがＬＥＤヘッドに印加されるようになっている。ＬＥＤヘッドには多数のＬＥＤ素子が配列されているが、図の○印は該ＬＥＤ素子に対してＬＥＤヘッド駆動エネルギが加えられたドットを示す。各ＬＥＤ素子に選択的にＬＥＤヘッド駆動エネルギが加えられると、（ｃ）に示すような実印刷イメージが形成される。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来のＬＥＤプリンタにおいては、印刷の解像度はＬＥＤヘッドを構成するＬＥＤアレイの各ＬＥＤ素子の配列密度によって決定され、１インチ当たり３００ドットの構成のＬＥＤアレイを用いた場合には、実印刷イメージでは斜線部に段差が形成され、ギザギザ感が残る印刷となり、印刷品位が低下してしまう。
【００１１】
本発明は、従来のプリンタの問題点を解決して、斜線部のギザギザ感を無くし、印刷品位を向上させることができるプリンタ及びＬＥＤプリンタを提供することを目的とする。
【００１２】
【課題を解決するための手段】
そのために、本発明のプリンタにおいては、装置固有の第１の解像度でドットの形成が可能な印刷ヘッドと、上位装置から上記第１の解像度の２倍の解像度を有する第２の解像度で受信した印刷データを、上記第２の解像度の２値のビデオ信号に編集する編集手段と、上記第２の解像度の２値のビデオ信号を、上記第１の解像度のライン上に対応するビデオ信号ｄ2i、及び該ビデオ信号ｄ2iとそれぞれ隣接するビデオ信号ｄ2i-1、ｄ2i+1を含むビデオ信号のドットの有無によって、上記第１の解像度のライン上に作成される多値の階調データＤｉに変換する擬似階調回路と、上記多値の階調データＤｉを上記印刷ヘッドに転送する転送手段とを有する。
【００１３】
そして、上記印刷ヘッドは、上記転送手段によって転送された多値の階調データＤｉに対応する駆動エネルギで印刷する。
【００１４】
【作用】
本発明によれば、上記のように、プリンタにおいては、装置固有の第１の解像度でドットの形成が可能な印刷ヘッドと、上位装置から上記第１の解像度の２倍の解像度を有する第２の解像度で受信した印刷データを、上記第２の解像度の２値のビデオ信号に編集する編集手段と、上記第２の解像度の２値のビデオ信号を、上記第１の解像度のライン上に対応するビデオ信号ｄ2i、及び該ビデオ信号ｄ2iとそれぞれ隣接するビデオ信号ｄ2i-1、ｄ2i+1を含むビデオ信号のドットの有無によって、上記第１の解像度のライン上に作成される多値の階調データＤｉに変換する擬似階調回路と、上記多値の階調データＤｉを上記印刷ヘッドに転送する転送手段とを有する。
【００１５】
そして、上記印刷ヘッドは、上記転送手段によって転送された多値の階調データＤｉに対応する駆動エネルギで印刷する。
【００１６】
この場合、擬似階調回路は、第２の解像度のビデオ信号を受けると第１の解像度の多値の階調データＤｉに変換する。そして、転送手段は多値の階調データＤｉを印刷ヘッドに転送する。
【００１７】
【実施例】
以下、本発明の実施例について図面を参照しながら詳細に説明する。
図１は本発明の実施例を示すＬＥＤプリンタのブロック図、図６は本発明の実施例を示すＬＥＤプリンタにおける印刷データ受信回路のブロック図、図７は本発明の実施例を示すＬＥＤプリンタにおける印刷データ受信回路のタイムチャートである。
【００１８】
図において、２５はコントローラ部、２６は該コントローラ部２５内に設けられるとともに６００ＤＰＩの解像度を有するラスタバッファメモリ、２７はＣＰＵである。また、２８はコントローラ部２５と接続されるプリンタ部、２９は該プリンタ部２８のＣＰＵ、３０はＩ／Ｏポート、３１ａはトランジスタ、３１ｂ，３１ｃはドライバである。上記トランジスタ３１ａはファン３２ａを、ドライバ３１ｂはドラムモータ３２ｂを、ドライバ３１ｃはレジストモータ３２ｃを駆動する。３５ａはＲＯＭ、３５ｂはＲＡＭである。
【００１９】
３６はＣＰＵ３６ａを内蔵する操作パネル、５２は多数のＬＥＤ素子を配列するとともに、３００ＤＰＩの解像度を有するＬＥＤヘッド、３８ａはコントローラ部２５及びプリンタ部２８の電源となる低圧電源、３８ｂはプリンタ機構部３９の電源となる高圧電源である。
上記プリンタ機構部３９は転写ユニット３９ａ、チャージユニット３９ｂ、分圧器３９ｃ、帯電器のグリッド３９ｄ、現像器３９ｅ及び定着器３９ｆから成る。このうち転写ユニット３９ａ、チャージユニット３９ｂ、分圧器３９ｃ、帯電器のグリッド３９ｄ及び現像器３９ｅは高圧電源３８ｂに、定着器３９ｆは低圧電源３８ａに接続される。
【００２０】
また、４０ａはカセットサイズセンサ、４０ｂは用紙センサ、４０ｃは給紙センサ、４０ｄは排紙センサ、４０ｅはトナー残量検知センサ、４０ｆは温度センサであり、それぞれ上記Ｉ／Ｏポート３０に接続されている。
このように、上記プリンタ部２８は、ＣＰＵ２９、プログラムメモリを構成するＲＯＭ３５ａ、レジスタメモリを構成するＲＡＭ３５ｂ、Ｉ／Ｏポート３０、図示しないタイマ等を有しているが、これらと同等の機能を有するロジック回路で構成することができる。そして、コントローラ部２５から制御信号ａ及びビデオ信号ｂを受けると、ＣＰＵ２９はプリンタ部２８全体をシーケンス制御して印刷動作を行う。
【００２１】
ここで、本実施例においては、プリンタ部２８のＬＥＤヘッド５２におけるラスタ方向の解像度は３００ＤＰＩ、プリンタ部２８がコントローラ部２５から受信するビデオ信号ｂは６００ＤＰＩであり、実際の印刷するイメージをラスタ方向において３００ＤＰＩで、印刷方向において６００ＤＰＩで印刷する場合について説明する。
【００２２】
用紙が印刷可能位置に到達すると、上記ＣＰＵ２９はコントローラ部２５に対して図示しないタイミング信号（副走査信号、主走査同期信号を含む。）を送信し、ビデオ信号ｂを受信する。
この時、コントローラ部２５において編集された１ページ分の６００ＤＰＩのビデオ信号ｂが、図６及び図７に示すように擬似階調回路５３に入力されると、隣接する３ドットのデータに基づいて擬似的な階調データＤn となり、ＬＥＤヘッド５２へと転送される。
【００２３】
図６において、ＷＤＡＴＡ−Ｎ信号はコントローラ部２５から送られてくる６００ＤＰＩのドットの有無を示すもので、ＷＣＬＫ−Ｎ信号はＷＤＡＴＡ−Ｎ信号の同期用クロック信号である。ＷＤＡＴＡ−Ｎ信号はインバータ回路ＩＮＶにおいて、信号論理が変換された後フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３に順次転送される。そして、各フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３のそれぞれの出力信号であるデータｄ2i+1，ｄ2i，ｄ2i-1はそれぞれ隣接する３ドットのデータであり、ラスタ方向に６００ＤＰＩで配列される。
【００２４】
データｄ2i+1，ｄ2i，ｄ2i-1が入力されると擬似階調回路５３はデータｄ2i+1，ｄ2i，ｄ2i-1を複数ビット幅を持つ階調データＤn に変換し、ＬＥＤヘッド５２に対して出力する。４５はタイミング制御回路、４６は２分周回路であり、ＨＤＣＫ信号はＬＥＤヘッド５２に階調データＤn を転送するためのクロック信号であり、ＷＣＬＫ−Ｎ信号をビデオ信号ｂと階調データＤn の両ドット密度の比で分周することによって形成される。したがって、上記ビデオ信号ｂが２回出力されるたびに上記ＨＤＣＫ信号がＬＥＤヘッド５２に１回入力され、そのタイミングで擬似階調回路５３からＬＥＤヘッド５２に階調データＤn が転送される。
【００２５】
図７に示すように、データｄ2i+1，ｄ2i，ｄ2i-1がそれぞれｄ2 ，ｄ1 ，ｄ0 であるとき階調データＤn のデータがＤ1 となり、該データＤn がＬＥＤヘッド５２に転送される。
そして、ＬＥＤヘッド５２への転送はデータＤn （Ｄ1 ，Ｄ3 ，Ｄ5 等）のタイミングで発生し、コントローラ部２５からのビデオ信号ｂが６００ＤＰＩから３００ＤＰＩに変換される。
【００２６】
一方、コントローラ部２５からのビデオ信号ｂが２値データであったのに対し、ＬＥＤヘッド５２に転送される階調データＤn は多値データに変換される。
そして、ＬＥＤヘッド５２に転送された階調データＤn は１ライン分のデータの転送が完了した後ＬＥＤヘッド５２の内部においてラッチされ、各ＬＥＤ素子が駆動されて感光体ドラムに静電潜像が形成される。
【００２７】
図８は本発明のＬＥＤプリンタにおける階調制御回路のブロック図、図９は本発明のＬＥＤプリンタにおけるＬＥＤドライバＩＣチップのブロック図、図１０はＬＥＤドライバＩＣチップのデクリメント回路の真理値表を示す図である。この場合、一つのＬＥＤドライバＩＣチップによって４個のＬＥＤ素子が駆動されるものとして説明する。
【００２８】
図８において、５１はＬＥＤドライバＩＣチップであり、該ＬＥＤドライバＩＣチップ５１がＫ個接続されてＬＥＤヘッド５２が構成されている。５３は該ＬＥＤヘッド５２に接続される擬似階調回路であり、階調データＤn をＬＥＤヘッド５２に出力する。該階調データＤn は、ドット数Ｎだけのデータから成るデータ列を有しており、各データ列の階調データＤn はＭビット構成になっている。
【００２９】
次に、図９に基づきＬＥＤドライバＩＣチップ５１について説明する。
図において、５４〜５７はＭ個のフリップフロップ回路から成り、Ｍビットの階調データＤn を保持し、それをパラレルにシフトしていくためのラッチ回路、５８〜６１はセレクタ回路、６３〜６６は該セレクタ回路５８〜６１からの出力を受けるラッチ回路、６８はラッチ回路６６とセレクタ回路５８の間に接続されたデクリメント回路である。また、６９は上記各ラッチ回路５４〜５７，６３〜６６及びセレクタ回路５８〜６１のタイミングを制御するタイミング制御回路、７１〜７４はＭビットの階調データＤn の論理和を採るためのＯＲ回路、７５は該ＯＲ回路７１〜７４の出力を受けるラッチ回路、７６〜７９はＡＮＤ回路、８１はＬＥＤアレイである。
【００３０】
上記構成のＬＥＤドライバＩＣチップ５１において、擬似階調回路５３（図８）から読み出されたＭビットの階調データＤn はラッチ回路５４に入力される。該ラッチ回路５４はＭ個のフリップフロップ回路で構成されており、外部から入力された階調データＤn を保持する。上記ラッチ回路５４の出力はラッチ回路５５に入力され、該ラッチ回路５５の出力はラッチ回路５６に入力され、該ラッチ回路５６の出力はラッチ回路５７に入力される。タイミング制御回路６９のクロック信号を受け、上記ラッチ回路５４〜５７は外部から入力されたＭビットの階調データＤn をパラレルにシフトしていく。そして、上記タイミング制御回路６９からＮ個のクロック信号が出力されると、ドット数Ｎだけのデータ列を構成する階調データＤn のすべてのデータは、それぞれ各ＬＥＤドライバＩＣチップ５１内のラッチ回路５４〜５７に保持される。
【００３１】
５８はＭビットの入力を２組、Ｍビットの出力を１組持つセレクタ回路である。また、５９〜６１も同様のセレクタ回路である。６３は上記セレクタ回路５８のＭビットの出力を一時保持しておくためのラッチ回路である。６４〜６６も同様のラッチ回路であり、それぞれセレクタ回路５９〜６１の出力を一時保持する。そして、最終段のラッチ回路６６のＭビットの出力は、デクリメント回路６８に入力されており、該デクリメント回路６８のＭビットの出力はセレクタ回路５８に入力されている。上記セレクタ回路５８〜６１のもう一つのＭビットの入力はそれぞれ上記ラッチ回路５４〜５７の出力である。
【００３２】
また、ＯＲ回路７１〜７４はそれぞれラッチ回路６３〜６６のＭビットの出力を受け、Ｍビットの階調データＤn の論理和を採り、ラッチ回路７５に出力する。この場合、１チップ当たり４ドット幅を有するＬＥＤドライバＩＣチップ５１を例としているので、上記ラッチ回路７５のビット数は４である。上記ラッチ回路７５の四つの出力信号はＡＮＤ回路７６〜７９にそれぞれ出力され、該ＡＮＤ回路７６〜７９のもう一つの入力端子にはＳＴＢ信号が入力される。そして、ＡＮＤ回路７６〜７９の出力はＬＥＤアレイ８１の各ＬＥＤ素子を駆動して点灯する。
【００３３】
図１０において、階調データＤn は２ビットとされ、階調数は２2 ＝４となる。この場合、デクリメント回路６８に‘０’，‘１’，‘２’，‘３’が入力されると、出力はそれぞれ‘０’，‘０’，‘１’，‘２’となる。図中の数字は、１６進数表示されている。
図１１は２2 階調２ドット幅のＬＥＤドライバＩＣチップの回路図である。
【００３４】
図において、Ｄn1，Ｄn0は外部から入力される階調データＤn （図６）のデータ列を構成するデータであり、データＤn1はＭＳＢ（最上位ビット）、データＤn0はＬＳＢ（最下位ビット）である。一方、データＤn1′，Ｄn0′は次段のＬＥＤドライバＩＣチップ５１への出力信号であり、次段のＬＥＤドライバＩＣチップ５１におけるデータＤn1，Ｄn0となる。
【００３５】
ｄ1 ，ｄ0 は図の右端から出力され、循環して左側のデクリメント回路８２の入力部に再入力されるデクリメント信号であり、デクリメント信号ｄ1 がＭＳＢ、デクリメント信号ｄ0 がＬＳＢである。
Ｑ11, Ｑ10，Ｑ21, Ｑ20, ｑ11, ｑ10, ｑ21, ｑ20はフリップフロップ回路である。フリップフロップ回路Ｑ11，Ｑ10で２ビットのラッチ回路８３を構成しており、フリップフロップ回路Ｑ21, Ｑ20も同様にラッチ回路８４を構成している。そして、ラッチ回路８３，８４によって２ビットで２段のパラレルシフトレジスタを構成している。また、上記フリップフロップ回路ｑ11, ｑ10及びフリップフロップ回路ｑ21, ｑ20も同様にそれぞれ２ビットのラッチ回路８５，８６を構成している。該ラッチ回路８５，８６の入力データ端子の前段には、それぞれセレクタ回路８７，８８が接続されており、その一方の入力データ端子はラッチ回路８３，８４の出力端子に接続されている。上記ラッチ回路８５，８６の出力はそれぞれＯＲ回路９１，９２を通り、ラッチ素子Ｌ1 ，Ｌ2 に入力される。そして、ラッチ素子Ｌ1 ，Ｌ2 の出力は、ＳＴＢ信号と論理積された後、ＬＥＤ素子９３，９４を駆動し発光させる。
【００３６】
図１２は図１１のＬＥＤドライバＩＣチップを２個接続した場合の動作を示すタイムチャートである。
階調データＤn は擬似階調回路５３（図６）から読み出された２ビットのデータである。該階調データＤn の中の数字は階調を示すデータ列から成る各データであって、ＬＥＤヘッド５２の動作に伴い階調データＤn の変化する様子を示している。また、ＣＬＫ１，ＣＬＫ２は各フリップフロップ回路ｑ11, ｑ10, ｑ21, ｑ20, Ｑ11, Ｑ10，Ｑ21, Ｑ20へ供給されるクロック信号である。
【００３７】
ここで、４ドット分の階調データＤn のデータ列が例えば１，２，３，２である場合、上記クロック信号ＣＬＫ２が４パルス発生すると、そのたびに階調データＤn の各データがラッチ回路８３，８４（図１１）で構成されるパラレルシフトレジスタに入力され、各クロックのタイミングで順次転送される。
すなわち、フリップフロップ回路Ｑ11，Ｑ10によって保持されるデータｄｏｔ１は順次１，２，３，２と変化し、フリップフロップ回路Ｑ21，Ｑ20によって保持されるデータｄｏｔ２、図示しないフリップフロップ回路Ｑ31，Ｑ30によって保持されるデータｄｏｔ３、図示しないフリップフロップ回路Ｑ41，Ｑ40によって保持されるデータｄｏｔ４も１クロックずつ遅れて順次１，２，３，２と変化する。４ドット分のデータの転送が完了すると、ＬＤ−Ｐ信号が発生してセレクタ回路８７，８８に入力され、これによってフリップフロップ回路Ｑ11, Ｑ10，Ｑ21, Ｑ20に保持されているデータは、それぞれフリップフロップ回路ｑ11, ｑ10, ｑ21, ｑ20に転送される。
【００３８】
すなわち、フリップフロップ回路ｑ11，ｑ10によって保持されるデータｄｏｔ１、フリップフロップ回路ｑ21，ｑ20によって保持されるデータｄｏｔ２、図示しないフリップフロップ回路ｑ31，ｑ30によって保持されるデータｄｏｔ３、図示しないフリップフロップ回路ｑ41，ｑ40によって保持されるデータｄｏｔ４は、この時点でそれぞれ２，３，２，１となる。
【００３９】
次いで、ＥT 信号がオンとなって、デクリメント回路８２に入力されると、次のクロックのタイミングでフリップフロップ回路ｑ21, ｑ20が保持していたデータは、図１０の真理値表のように変換され、フリップフロップ回路ｑ11，ｑ10に入力されるデータとなる。該フリップフロップ回路ｑ11，ｑ10に保持されていたデータはそのままフリップフロップ回路ｑ21, ｑ20に入力される。
【００４０】
この時、フリップフロップ回路ｑ11，ｑ10によって保持されるデータｄｏｔ１、フリップフロップ回路ｑ21，ｑ20によって保持されるデータｄｏｔ２、フリップフロップ回路ｑ31，ｑ30によって保持されるデータｄｏｔ３、フリップフロップ回路ｑ41，ｑ40によって保持されるデータｄｏｔ４は、この時点でそれぞれ２，２，０，２となる。
【００４１】
この結果、２クロック後にはデータｄｏｔ１，ｄｏｔ２，ｄｏｔ３，ｄｏｔ４はＥT 信号がオンする以前の値からすべて更新され、図１０の真理値表のようにデクリメントされた値となり、フリップフロップ回路ｑ11，ｑ10によって保持されるデータｄｏｔ１、フリップフロップ回路ｑ21，ｑ20によって保持されるデータｄｏｔ２、フリップフロップ回路ｑ31，ｑ30によって保持されるデータｄｏｔ３、フリップフロップ回路ｑ41，ｑ40によって保持されるデータｄｏｔ４は、それぞれ１，２，１，０となる。
【００４２】
このように、フリップフロップ回路ｑ11，ｑ10によって保持されるデータｄｏｔ１、フリップフロップ回路ｑ21，ｑ20によって保持されるデータｄｏｔ２、フリップフロップ回路ｑ31，ｑ30によって保持されるデータｄｏｔ３、フリップフロップ回路ｑ41，ｑ40によって保持されるデータｄｏｔ４は、２クロックのタイミングごとにそれぞれが図１０の真理値表に示すような値にデクリメントされる。
【００４３】
そして、上記フリップフロップ回路ｑ11，ｑ10及びフリップフロップ回路ｑ21, ｑ20の出力はそれぞれＯＲ回路９１，９２を介して、ラッチ回路Ｌ1 ，Ｌ2 に送られてラッチすると、出力信号ｄｏｔ１（Ｌ1)，ｄｏｔ２（Ｌ2)が得られる。この出力信号ｄｏｔ１（Ｌ1)〜ｄｏｔ４（Ｌ4)は、上記フリップフロップ回路ｑ11，ｑ10によって保持されるデータｄｏｔ１、フリップフロップ回路ｑ21，ｑ20によって保持されるデータｄｏｔ２、フリップフロップ回路ｑ31，ｑ30によって保持されるデータｄｏｔ３、フリップフロップ回路ｑ41，ｑ40によって保持されるデータｄｏｔ４の値に対応してオンになる時間が変化し、上記各データｄｏｔ１〜ｄｏｔ４がデクリメントされるのに伴い短くなる。
【００４４】
すなわち、出力信号ｄｏｔ１（Ｌ1)〜ｄｏｔ４（Ｌ4)は、入力された階調データＤn のデータ列１，２，３，２に対応したパルス幅を有するものとなっており、この出力信号ｄｏｔ１（Ｌ1)〜ｄｏｔ４（Ｌ4)によってＬＥＤ素子９３，９４を駆動することによって階調印字が可能となる。
上記実施例においては、出力信号ｄｏｔ１（Ｌ1)〜ｄｏｔ４（Ｌ4)がオンになって、ＬＥＤ素子９３，９４が発光して階調印字が実行されている間に、次の印刷ラインについてデータ列２，３，２，１から成る階調データＤn の入力が行われ、それぞれのデータが、順次フリップフロップ回路Ｑ11，Ｑ10, Ｑ21，Ｑ20，Ｑ31，Ｑ30，Ｑ41，Ｑ40によって保持される。これらデータは、ＬＤ−Ｐ信号が入力されるまで、フリップフロップ回路ｑ11，ｑ10, ｑ21，ｑ20，ｑ31，ｑ30，ｑ41，ｑ40には移動しないで待機している。
【００４５】
このように、ＬＥＤ素子９３，９４の発光による階調印字の実行中に次の印刷ラインの階調データＤn の入力を並行して行うことができる。
上記構成のＬＥＤプリンタにおいては、６００ＤＰＩの元データに対して３００ＤＰＩの擬似的な階調データＤn を作成し、ＬＥＤヘッド５２によってＬＥＤ素子９３，９４の駆動時間を階調数に対応して制御する。
【００４６】
したがって、ＬＥＤ素子９３，９４の駆動時間と感光体ドラムのＬＥＤヘッド駆動エネルギが比例するため、階調数に比例したＬＥＤヘッド駆動エネルギが感光体ドラムに与えられ、形成される静電潜像のドット面積が変化することになる。
ラスタ方向における３００ＤＰＩの階調データＤn の各データＤX は次の式（１）によって作成される。
【００４７】
ＤX ＝（ｄ2i）×２＋（ｄ2i-1∪ｄ2i+1）×１ …（１）
ここで、「∪」は論理和、「×」は算術積、「＋」は算術和を表す記号である。
図１３は本発明の実施例を示すＬＥＤプリンタにおける擬似階調回路の論理回路図である。
【００４８】
図において、９９はＯＲ回路であり、データＤX は２ビット構成になっていて、データＤX1がＭＳＢに、データＤX0がＬＳＢになる。
図１４は本発明のＬＥＤプリンタによる印刷例を示す図、図１５は本発明のＬＥＤプリンタによる他の印刷例を示す図である。図の（ａ）は６００ＤＰＩのデータを、（ｂ）は印刷タイミングとＬＥＤヘッド駆動エネルギを、（ｃ）は実印刷イメージを示している。
【００４９】
図の（ａ）における各○印は６００ＤＰＩのデータの位置を示し、縦線上にあるものは各ＬＥＤ素子に対応するデータの位置を、縦線間にあるものは各ＬＥＤ素子に対応しないデータの位置を示す。
上記６００ＤＰＩのデータに基づいて印刷を行うに当たり、（ａ）における隣接する３ドットのデータに基づいて上記式（１）から階調データＤn が作成される。この場合、（ａ）の縦線上にある○印のデータをｄ2iとし、縦線間にある○印のデータをｄ2i+1，ｄ2i-1として、上記式（１）の演算を行う。
【００５０】
したがって、図１４の（ａ）に示すように、縦線上に○印があって、隣接する縦線間のいずれかに○印がある場合は、３倍のＬＥＤヘッド駆動エネルギが、図１５の（ａ）に示すように、縦線上に○印があって、隣接する縦線間のいずれにも○印がない場合は、２倍のＬＥＤヘッド駆動エネルギが、縦線上に○印がなく隣接する縦線間のいずれかに○印がある場合は、１倍のＬＥＤヘッド駆動エネルギが各ＬＥＤ素子に印加される。
【００５１】
このように、各ＬＥＤ素子が、階調データに対応する駆動エネルギで選択的に駆動されるので、駆動エネルギの大小によって静電潜像のドット面積が変わり、斜線部に段差が形成されることがなくなる。
したがって、斜線部のギザギザ感を無くし、印刷品位を向上させることができる。
また、静電潜像を形成するためにＬＥＤヘッド５２が使用され、該ＬＥＤヘッド５２に階調データＤn を転送して駆動エネルギを変えることによって、印刷方向での解像度を高くすることができるので、レーザを使用する場合のようにスキャン周期を増加する必要がなくなり、構成を簡素化することができる。
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々変形することが可能であり、これらを本発明の範囲から排除するものではない。
【００５２】
【発明の効果】
以上詳細に説明したように、本発明によれば、プリンタにおいては、装置固有の第１の解像度でドットの形成が可能な印刷ヘッドと、上位装置から上記第１の解像度の２倍の解像度を有する第２の解像度で受信した印刷データを、上記第２の解像度の２値のビデオ信号に編集する編集手段と、上記第２の解像度の２値のビデオ信号を、上記第１の解像度のライン上に対応するビデオ信号ｄ2i、及び該ビデオ信号ｄ2iとそれぞれ隣接するビデオ信号ｄ2i-1、ｄ2i+1を含むビデオ信号のドットの有無によって、上記第１の解像度のライン上に作成される多値の階調データＤｉに変換する擬似階調回路と、上記多値の階調データＤｉを上記印刷ヘッドに転送する転送手段とを有する。
【００５３】
そして、上記印刷ヘッドは、上記転送手段によって転送された多値の階調データＤｉに対応する駆動エネルギで印刷する。
【００５４】
この場合、印刷ヘッドは多値の階調データＤｉに対応する駆動エネルギで印刷するので、駆動エネルギの大小によって静電潜像のドット面積が変わり、斜線部に段差が形成されることがなくなる。
したがって、斜線部のギザギザ感を無くし、印刷品位を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施例を示すＬＥＤプリンタのブロック図である。
【図２】従来のＬＥＤプリンタのブロック図である。
【図３】プリンタインタフェース部の動作を示すタイムチャートである。
【図４】従来のＬＥＤプリンタによる印刷例を示す図である。
【図５】従来のＬＥＤプリンタによる他の印刷例を示す図である。
【図６】本発明の実施例を示すＬＥＤプリンタにおける印刷データ受信回路のブロック図である。
【図７】本発明の実施例を示すＬＥＤプリンタにおける印刷データ受信回路のタイムチャートである。
【図８】本発明のＬＥＤプリンタにおける階調制御回路のブロック図である。
【図９】本発明のＬＥＤプリンタにおけるＬＥＤドライバＩＣチップのブロック図である。
【図１０】ＬＥＤドライバＩＣチップのデクリメント回路の真理値表を示す図である。
【図１１】２2 階調２ドット幅のＬＥＤドライバＩＣチップの回路図である。
【図１２】図１１のＬＥＤドライバＩＣチップを２個接続した場合の動作を示すタイムチャートである。
【図１３】本発明の実施例を示すＬＥＤプリンタにおける擬似階調回路の論理回路図である。
【図１４】本発明のＬＥＤプリンタによる印刷例を示す図である。
【図１５】本発明のＬＥＤプリンタによる他の印刷例を示す図である。
【符号の説明】
２８ プリンタ部
２５ コントローラ部
５２ ＬＥＤヘッド
５３ 擬似階調回路
６８ デクリメント回路
６９ タイミング制御回路
８１ ＬＥＤアレイ
【産業上の利用分野】
本発明は、プリンタ及びＬＥＤプリンタに関するものである。
【０００２】
【従来の技術】
従来、例えば、光源としてＬＥＤアレイを用いるプリンタにおいては、ＬＥＤヘッドを発光させて感光体ドラムを露光するようになっている。該感光体ドラムは帯電器によって所定の電位に帯電させられ、感光体ドラム上に印刷データに対応して露光が行われて静電潜像が形成される。そして、該静電潜像は現像器によって現像され、現像によって形成されたトナー像は転写器によって用紙に転写される。
【０００３】
図２は従来のＬＥＤプリンタのブロック図である。
図において、プリンタ装置１１は、機能上コントローラ部１２とプリンタ部１３に大別される。上記コントローラ部１２はパーソナルコンピュータなどの上位装置から印刷データを受けるインタフェース部１４、主制御部１５、圧縮伸長部１６ａ、ドット密度を変更するための密度変換部１６ｂ及びグラフィックス制御部１６ｃを有する。
【０００４】
また、主制御部１５にはページメモリ、フォームズデータメモリ、外字フォント等の拡張ＲＡＭ１７ａ、各種エミュレーションのためのプログラムメモリ１７ｂ及び各種フォントを格納する拡張フォントメモリ１７ｃを接続することができるようになっている。
上記主制御部１５は、常駐メモリ（ＲＡＭ）１８ａ、ラスタバッファメモリ（ＲＡＭ）１８ｂ、プリンタインタフェース（ビデオインタフェース）部１８ｃ及び文字パターンを格納する常駐フォントメモリ（ＲＯＭ）１８ｄから成り、上記常駐メモリ１８ａはデータ処理を行うためのワーキングメモリ、ドット情報に展開された印刷パターンを格納するページバッファ、フォームズデータメモリ、外字登録メモリから成る。
【０００５】
また、プリンタ部１３は、電子写真プロセス部から成るプリンタ機構部２０、給紙ユニット２１、用紙排出ユニット２２、プリンタ制御部２３及び操作パネル２４を有する。
上記構成のＬＥＤプリンタにおいて、インタフェース部１４を介して上位装置から送られた印刷データは、主制御部１５内の図示しないマイクロプロセッサの指令によってドット列から成る１ページ分の印刷データに展開され、ラスタバッファメモリ１８ｂにイメージデータとして格納される。
【０００６】
そして、上記ラスタバッファメモリ１８ｂに格納されたイメージデータは、プリンタインタフェース部１８ｃによってプリンタ制御部２３に送られ、プリンタ部１３はイメージデータによってプリンタ機構部２０のＬＥＤヘッドを駆動して印刷を行う。
図３はプリンタインタフェース部の動作を示すタイムチャートである。
【０００７】
図において、ＰＲＩＮＴ−Ｎ信号はコントローラ部１２（図２）がプリンタ部１３に対して１ページ分の印刷の開始を指令するための信号、ＦＳＹＮＣ−Ｎ信号はビデオ信号の副走査信号であり、用紙の先端から終端までの位置を示して印刷データの送出を要求するために、プリンタ部１３からコントローラ部１２に送出される信号である。ＬＳＹＮＣ−Ｎ信号はビデオ信号の主走査同期信号、ＬＧＡＴＥ−Ｎ信号は印刷の横方向の１ライン分のデータが有効であることを示すためにプリンタ部１３からコントローラ部１２に送出される信号である。また、ＷＤＡＴＡ−Ｎ信号は印刷のドットの有無をオン・オフで示す信号であり、コントローラ部１２からプリンタ部１３に送出される。ＷＤＡＴＡ−Ｎ信号は、ＷＣＬＫ−Ｎ信号の立下がりエッジに同期している。
【０００８】
上記ＷＣＬＫ−Ｎ信号はクロック信号であり、上記ＷＤＡＴＡ−Ｎ信号を転送するためにプリンタ部１３からコントローラ部１２に送出される。
図４は従来のＬＥＤプリンタによる印刷例を示す図、図５は従来のＬＥＤプリンタによる他の印刷例を示す図である。図の（ａ）は３００ＤＰＩ（１インチ当たり３００ドット）のデータを、（ｂ）は印刷タイミングとＬＥＤヘッド駆動エネルギを、（ｃ）は実印刷イメージを示している。
【０００９】
ラスタバッファメモリ１８ｂには、図４，５の（ａ）に示すように縦（印刷）方向及び横（ラスタ）方向に３００ＤＰＩで印刷データが形成されていて、該印刷データに対応する印刷タイミングで（ｂ）に示すようなＬＥＤヘッド駆動エネルギがＬＥＤヘッドに印加されるようになっている。ＬＥＤヘッドには多数のＬＥＤ素子が配列されているが、図の○印は該ＬＥＤ素子に対してＬＥＤヘッド駆動エネルギが加えられたドットを示す。各ＬＥＤ素子に選択的にＬＥＤヘッド駆動エネルギが加えられると、（ｃ）に示すような実印刷イメージが形成される。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来のＬＥＤプリンタにおいては、印刷の解像度はＬＥＤヘッドを構成するＬＥＤアレイの各ＬＥＤ素子の配列密度によって決定され、１インチ当たり３００ドットの構成のＬＥＤアレイを用いた場合には、実印刷イメージでは斜線部に段差が形成され、ギザギザ感が残る印刷となり、印刷品位が低下してしまう。
【００１１】
本発明は、従来のプリンタの問題点を解決して、斜線部のギザギザ感を無くし、印刷品位を向上させることができるプリンタ及びＬＥＤプリンタを提供することを目的とする。
【００１２】
【課題を解決するための手段】
そのために、本発明のプリンタにおいては、装置固有の第１の解像度でドットの形成が可能な印刷ヘッドと、上位装置から上記第１の解像度の２倍の解像度を有する第２の解像度で受信した印刷データを、上記第２の解像度の２値のビデオ信号に編集する編集手段と、上記第２の解像度の２値のビデオ信号を、上記第１の解像度のライン上に対応するビデオ信号ｄ2i、及び該ビデオ信号ｄ2iとそれぞれ隣接するビデオ信号ｄ2i-1、ｄ2i+1を含むビデオ信号のドットの有無によって、上記第１の解像度のライン上に作成される多値の階調データＤｉに変換する擬似階調回路と、上記多値の階調データＤｉを上記印刷ヘッドに転送する転送手段とを有する。
【００１３】
そして、上記印刷ヘッドは、上記転送手段によって転送された多値の階調データＤｉに対応する駆動エネルギで印刷する。
【００１４】
【作用】
本発明によれば、上記のように、プリンタにおいては、装置固有の第１の解像度でドットの形成が可能な印刷ヘッドと、上位装置から上記第１の解像度の２倍の解像度を有する第２の解像度で受信した印刷データを、上記第２の解像度の２値のビデオ信号に編集する編集手段と、上記第２の解像度の２値のビデオ信号を、上記第１の解像度のライン上に対応するビデオ信号ｄ2i、及び該ビデオ信号ｄ2iとそれぞれ隣接するビデオ信号ｄ2i-1、ｄ2i+1を含むビデオ信号のドットの有無によって、上記第１の解像度のライン上に作成される多値の階調データＤｉに変換する擬似階調回路と、上記多値の階調データＤｉを上記印刷ヘッドに転送する転送手段とを有する。
【００１５】
そして、上記印刷ヘッドは、上記転送手段によって転送された多値の階調データＤｉに対応する駆動エネルギで印刷する。
【００１６】
この場合、擬似階調回路は、第２の解像度のビデオ信号を受けると第１の解像度の多値の階調データＤｉに変換する。そして、転送手段は多値の階調データＤｉを印刷ヘッドに転送する。
【００１７】
【実施例】
以下、本発明の実施例について図面を参照しながら詳細に説明する。
図１は本発明の実施例を示すＬＥＤプリンタのブロック図、図６は本発明の実施例を示すＬＥＤプリンタにおける印刷データ受信回路のブロック図、図７は本発明の実施例を示すＬＥＤプリンタにおける印刷データ受信回路のタイムチャートである。
【００１８】
図において、２５はコントローラ部、２６は該コントローラ部２５内に設けられるとともに６００ＤＰＩの解像度を有するラスタバッファメモリ、２７はＣＰＵである。また、２８はコントローラ部２５と接続されるプリンタ部、２９は該プリンタ部２８のＣＰＵ、３０はＩ／Ｏポート、３１ａはトランジスタ、３１ｂ，３１ｃはドライバである。上記トランジスタ３１ａはファン３２ａを、ドライバ３１ｂはドラムモータ３２ｂを、ドライバ３１ｃはレジストモータ３２ｃを駆動する。３５ａはＲＯＭ、３５ｂはＲＡＭである。
【００１９】
３６はＣＰＵ３６ａを内蔵する操作パネル、５２は多数のＬＥＤ素子を配列するとともに、３００ＤＰＩの解像度を有するＬＥＤヘッド、３８ａはコントローラ部２５及びプリンタ部２８の電源となる低圧電源、３８ｂはプリンタ機構部３９の電源となる高圧電源である。
上記プリンタ機構部３９は転写ユニット３９ａ、チャージユニット３９ｂ、分圧器３９ｃ、帯電器のグリッド３９ｄ、現像器３９ｅ及び定着器３９ｆから成る。このうち転写ユニット３９ａ、チャージユニット３９ｂ、分圧器３９ｃ、帯電器のグリッド３９ｄ及び現像器３９ｅは高圧電源３８ｂに、定着器３９ｆは低圧電源３８ａに接続される。
【００２０】
また、４０ａはカセットサイズセンサ、４０ｂは用紙センサ、４０ｃは給紙センサ、４０ｄは排紙センサ、４０ｅはトナー残量検知センサ、４０ｆは温度センサであり、それぞれ上記Ｉ／Ｏポート３０に接続されている。
このように、上記プリンタ部２８は、ＣＰＵ２９、プログラムメモリを構成するＲＯＭ３５ａ、レジスタメモリを構成するＲＡＭ３５ｂ、Ｉ／Ｏポート３０、図示しないタイマ等を有しているが、これらと同等の機能を有するロジック回路で構成することができる。そして、コントローラ部２５から制御信号ａ及びビデオ信号ｂを受けると、ＣＰＵ２９はプリンタ部２８全体をシーケンス制御して印刷動作を行う。
【００２１】
ここで、本実施例においては、プリンタ部２８のＬＥＤヘッド５２におけるラスタ方向の解像度は３００ＤＰＩ、プリンタ部２８がコントローラ部２５から受信するビデオ信号ｂは６００ＤＰＩであり、実際の印刷するイメージをラスタ方向において３００ＤＰＩで、印刷方向において６００ＤＰＩで印刷する場合について説明する。
【００２２】
用紙が印刷可能位置に到達すると、上記ＣＰＵ２９はコントローラ部２５に対して図示しないタイミング信号（副走査信号、主走査同期信号を含む。）を送信し、ビデオ信号ｂを受信する。
この時、コントローラ部２５において編集された１ページ分の６００ＤＰＩのビデオ信号ｂが、図６及び図７に示すように擬似階調回路５３に入力されると、隣接する３ドットのデータに基づいて擬似的な階調データＤn となり、ＬＥＤヘッド５２へと転送される。
【００２３】
図６において、ＷＤＡＴＡ−Ｎ信号はコントローラ部２５から送られてくる６００ＤＰＩのドットの有無を示すもので、ＷＣＬＫ−Ｎ信号はＷＤＡＴＡ−Ｎ信号の同期用クロック信号である。ＷＤＡＴＡ−Ｎ信号はインバータ回路ＩＮＶにおいて、信号論理が変換された後フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３に順次転送される。そして、各フリップフロップ回路ＦＦ１，ＦＦ２，ＦＦ３のそれぞれの出力信号であるデータｄ2i+1，ｄ2i，ｄ2i-1はそれぞれ隣接する３ドットのデータであり、ラスタ方向に６００ＤＰＩで配列される。
【００２４】
データｄ2i+1，ｄ2i，ｄ2i-1が入力されると擬似階調回路５３はデータｄ2i+1，ｄ2i，ｄ2i-1を複数ビット幅を持つ階調データＤn に変換し、ＬＥＤヘッド５２に対して出力する。４５はタイミング制御回路、４６は２分周回路であり、ＨＤＣＫ信号はＬＥＤヘッド５２に階調データＤn を転送するためのクロック信号であり、ＷＣＬＫ−Ｎ信号をビデオ信号ｂと階調データＤn の両ドット密度の比で分周することによって形成される。したがって、上記ビデオ信号ｂが２回出力されるたびに上記ＨＤＣＫ信号がＬＥＤヘッド５２に１回入力され、そのタイミングで擬似階調回路５３からＬＥＤヘッド５２に階調データＤn が転送される。
【００２５】
図７に示すように、データｄ2i+1，ｄ2i，ｄ2i-1がそれぞれｄ2 ，ｄ1 ，ｄ0 であるとき階調データＤn のデータがＤ1 となり、該データＤn がＬＥＤヘッド５２に転送される。
そして、ＬＥＤヘッド５２への転送はデータＤn （Ｄ1 ，Ｄ3 ，Ｄ5 等）のタイミングで発生し、コントローラ部２５からのビデオ信号ｂが６００ＤＰＩから３００ＤＰＩに変換される。
【００２６】
一方、コントローラ部２５からのビデオ信号ｂが２値データであったのに対し、ＬＥＤヘッド５２に転送される階調データＤn は多値データに変換される。
そして、ＬＥＤヘッド５２に転送された階調データＤn は１ライン分のデータの転送が完了した後ＬＥＤヘッド５２の内部においてラッチされ、各ＬＥＤ素子が駆動されて感光体ドラムに静電潜像が形成される。
【００２７】
図８は本発明のＬＥＤプリンタにおける階調制御回路のブロック図、図９は本発明のＬＥＤプリンタにおけるＬＥＤドライバＩＣチップのブロック図、図１０はＬＥＤドライバＩＣチップのデクリメント回路の真理値表を示す図である。この場合、一つのＬＥＤドライバＩＣチップによって４個のＬＥＤ素子が駆動されるものとして説明する。
【００２８】
図８において、５１はＬＥＤドライバＩＣチップであり、該ＬＥＤドライバＩＣチップ５１がＫ個接続されてＬＥＤヘッド５２が構成されている。５３は該ＬＥＤヘッド５２に接続される擬似階調回路であり、階調データＤn をＬＥＤヘッド５２に出力する。該階調データＤn は、ドット数Ｎだけのデータから成るデータ列を有しており、各データ列の階調データＤn はＭビット構成になっている。
【００２９】
次に、図９に基づきＬＥＤドライバＩＣチップ５１について説明する。
図において、５４〜５７はＭ個のフリップフロップ回路から成り、Ｍビットの階調データＤn を保持し、それをパラレルにシフトしていくためのラッチ回路、５８〜６１はセレクタ回路、６３〜６６は該セレクタ回路５８〜６１からの出力を受けるラッチ回路、６８はラッチ回路６６とセレクタ回路５８の間に接続されたデクリメント回路である。また、６９は上記各ラッチ回路５４〜５７，６３〜６６及びセレクタ回路５８〜６１のタイミングを制御するタイミング制御回路、７１〜７４はＭビットの階調データＤn の論理和を採るためのＯＲ回路、７５は該ＯＲ回路７１〜７４の出力を受けるラッチ回路、７６〜７９はＡＮＤ回路、８１はＬＥＤアレイである。
【００３０】
上記構成のＬＥＤドライバＩＣチップ５１において、擬似階調回路５３（図８）から読み出されたＭビットの階調データＤn はラッチ回路５４に入力される。該ラッチ回路５４はＭ個のフリップフロップ回路で構成されており、外部から入力された階調データＤn を保持する。上記ラッチ回路５４の出力はラッチ回路５５に入力され、該ラッチ回路５５の出力はラッチ回路５６に入力され、該ラッチ回路５６の出力はラッチ回路５７に入力される。タイミング制御回路６９のクロック信号を受け、上記ラッチ回路５４〜５７は外部から入力されたＭビットの階調データＤn をパラレルにシフトしていく。そして、上記タイミング制御回路６９からＮ個のクロック信号が出力されると、ドット数Ｎだけのデータ列を構成する階調データＤn のすべてのデータは、それぞれ各ＬＥＤドライバＩＣチップ５１内のラッチ回路５４〜５７に保持される。
【００３１】
５８はＭビットの入力を２組、Ｍビットの出力を１組持つセレクタ回路である。また、５９〜６１も同様のセレクタ回路である。６３は上記セレクタ回路５８のＭビットの出力を一時保持しておくためのラッチ回路である。６４〜６６も同様のラッチ回路であり、それぞれセレクタ回路５９〜６１の出力を一時保持する。そして、最終段のラッチ回路６６のＭビットの出力は、デクリメント回路６８に入力されており、該デクリメント回路６８のＭビットの出力はセレクタ回路５８に入力されている。上記セレクタ回路５８〜６１のもう一つのＭビットの入力はそれぞれ上記ラッチ回路５４〜５７の出力である。
【００３２】
また、ＯＲ回路７１〜７４はそれぞれラッチ回路６３〜６６のＭビットの出力を受け、Ｍビットの階調データＤn の論理和を採り、ラッチ回路７５に出力する。この場合、１チップ当たり４ドット幅を有するＬＥＤドライバＩＣチップ５１を例としているので、上記ラッチ回路７５のビット数は４である。上記ラッチ回路７５の四つの出力信号はＡＮＤ回路７６〜７９にそれぞれ出力され、該ＡＮＤ回路７６〜７９のもう一つの入力端子にはＳＴＢ信号が入力される。そして、ＡＮＤ回路７６〜７９の出力はＬＥＤアレイ８１の各ＬＥＤ素子を駆動して点灯する。
【００３３】
図１０において、階調データＤn は２ビットとされ、階調数は２2 ＝４となる。この場合、デクリメント回路６８に‘０’，‘１’，‘２’，‘３’が入力されると、出力はそれぞれ‘０’，‘０’，‘１’，‘２’となる。図中の数字は、１６進数表示されている。
図１１は２2 階調２ドット幅のＬＥＤドライバＩＣチップの回路図である。
【００３４】
図において、Ｄn1，Ｄn0は外部から入力される階調データＤn （図６）のデータ列を構成するデータであり、データＤn1はＭＳＢ（最上位ビット）、データＤn0はＬＳＢ（最下位ビット）である。一方、データＤn1′，Ｄn0′は次段のＬＥＤドライバＩＣチップ５１への出力信号であり、次段のＬＥＤドライバＩＣチップ５１におけるデータＤn1，Ｄn0となる。
【００３５】
ｄ1 ，ｄ0 は図の右端から出力され、循環して左側のデクリメント回路８２の入力部に再入力されるデクリメント信号であり、デクリメント信号ｄ1 がＭＳＢ、デクリメント信号ｄ0 がＬＳＢである。
Ｑ11, Ｑ10，Ｑ21, Ｑ20, ｑ11, ｑ10, ｑ21, ｑ20はフリップフロップ回路である。フリップフロップ回路Ｑ11，Ｑ10で２ビットのラッチ回路８３を構成しており、フリップフロップ回路Ｑ21, Ｑ20も同様にラッチ回路８４を構成している。そして、ラッチ回路８３，８４によって２ビットで２段のパラレルシフトレジスタを構成している。また、上記フリップフロップ回路ｑ11, ｑ10及びフリップフロップ回路ｑ21, ｑ20も同様にそれぞれ２ビットのラッチ回路８５，８６を構成している。該ラッチ回路８５，８６の入力データ端子の前段には、それぞれセレクタ回路８７，８８が接続されており、その一方の入力データ端子はラッチ回路８３，８４の出力端子に接続されている。上記ラッチ回路８５，８６の出力はそれぞれＯＲ回路９１，９２を通り、ラッチ素子Ｌ1 ，Ｌ2 に入力される。そして、ラッチ素子Ｌ1 ，Ｌ2 の出力は、ＳＴＢ信号と論理積された後、ＬＥＤ素子９３，９４を駆動し発光させる。
【００３６】
図１２は図１１のＬＥＤドライバＩＣチップを２個接続した場合の動作を示すタイムチャートである。
階調データＤn は擬似階調回路５３（図６）から読み出された２ビットのデータである。該階調データＤn の中の数字は階調を示すデータ列から成る各データであって、ＬＥＤヘッド５２の動作に伴い階調データＤn の変化する様子を示している。また、ＣＬＫ１，ＣＬＫ２は各フリップフロップ回路ｑ11, ｑ10, ｑ21, ｑ20, Ｑ11, Ｑ10，Ｑ21, Ｑ20へ供給されるクロック信号である。
【００３７】
ここで、４ドット分の階調データＤn のデータ列が例えば１，２，３，２である場合、上記クロック信号ＣＬＫ２が４パルス発生すると、そのたびに階調データＤn の各データがラッチ回路８３，８４（図１１）で構成されるパラレルシフトレジスタに入力され、各クロックのタイミングで順次転送される。
すなわち、フリップフロップ回路Ｑ11，Ｑ10によって保持されるデータｄｏｔ１は順次１，２，３，２と変化し、フリップフロップ回路Ｑ21，Ｑ20によって保持されるデータｄｏｔ２、図示しないフリップフロップ回路Ｑ31，Ｑ30によって保持されるデータｄｏｔ３、図示しないフリップフロップ回路Ｑ41，Ｑ40によって保持されるデータｄｏｔ４も１クロックずつ遅れて順次１，２，３，２と変化する。４ドット分のデータの転送が完了すると、ＬＤ−Ｐ信号が発生してセレクタ回路８７，８８に入力され、これによってフリップフロップ回路Ｑ11, Ｑ10，Ｑ21, Ｑ20に保持されているデータは、それぞれフリップフロップ回路ｑ11, ｑ10, ｑ21, ｑ20に転送される。
【００３８】
すなわち、フリップフロップ回路ｑ11，ｑ10によって保持されるデータｄｏｔ１、フリップフロップ回路ｑ21，ｑ20によって保持されるデータｄｏｔ２、図示しないフリップフロップ回路ｑ31，ｑ30によって保持されるデータｄｏｔ３、図示しないフリップフロップ回路ｑ41，ｑ40によって保持されるデータｄｏｔ４は、この時点でそれぞれ２，３，２，１となる。
【００３９】
次いで、ＥT 信号がオンとなって、デクリメント回路８２に入力されると、次のクロックのタイミングでフリップフロップ回路ｑ21, ｑ20が保持していたデータは、図１０の真理値表のように変換され、フリップフロップ回路ｑ11，ｑ10に入力されるデータとなる。該フリップフロップ回路ｑ11，ｑ10に保持されていたデータはそのままフリップフロップ回路ｑ21, ｑ20に入力される。
【００４０】
この時、フリップフロップ回路ｑ11，ｑ10によって保持されるデータｄｏｔ１、フリップフロップ回路ｑ21，ｑ20によって保持されるデータｄｏｔ２、フリップフロップ回路ｑ31，ｑ30によって保持されるデータｄｏｔ３、フリップフロップ回路ｑ41，ｑ40によって保持されるデータｄｏｔ４は、この時点でそれぞれ２，２，０，２となる。
【００４１】
この結果、２クロック後にはデータｄｏｔ１，ｄｏｔ２，ｄｏｔ３，ｄｏｔ４はＥT 信号がオンする以前の値からすべて更新され、図１０の真理値表のようにデクリメントされた値となり、フリップフロップ回路ｑ11，ｑ10によって保持されるデータｄｏｔ１、フリップフロップ回路ｑ21，ｑ20によって保持されるデータｄｏｔ２、フリップフロップ回路ｑ31，ｑ30によって保持されるデータｄｏｔ３、フリップフロップ回路ｑ41，ｑ40によって保持されるデータｄｏｔ４は、それぞれ１，２，１，０となる。
【００４２】
このように、フリップフロップ回路ｑ11，ｑ10によって保持されるデータｄｏｔ１、フリップフロップ回路ｑ21，ｑ20によって保持されるデータｄｏｔ２、フリップフロップ回路ｑ31，ｑ30によって保持されるデータｄｏｔ３、フリップフロップ回路ｑ41，ｑ40によって保持されるデータｄｏｔ４は、２クロックのタイミングごとにそれぞれが図１０の真理値表に示すような値にデクリメントされる。
【００４３】
そして、上記フリップフロップ回路ｑ11，ｑ10及びフリップフロップ回路ｑ21, ｑ20の出力はそれぞれＯＲ回路９１，９２を介して、ラッチ回路Ｌ1 ，Ｌ2 に送られてラッチすると、出力信号ｄｏｔ１（Ｌ1)，ｄｏｔ２（Ｌ2)が得られる。この出力信号ｄｏｔ１（Ｌ1)〜ｄｏｔ４（Ｌ4)は、上記フリップフロップ回路ｑ11，ｑ10によって保持されるデータｄｏｔ１、フリップフロップ回路ｑ21，ｑ20によって保持されるデータｄｏｔ２、フリップフロップ回路ｑ31，ｑ30によって保持されるデータｄｏｔ３、フリップフロップ回路ｑ41，ｑ40によって保持されるデータｄｏｔ４の値に対応してオンになる時間が変化し、上記各データｄｏｔ１〜ｄｏｔ４がデクリメントされるのに伴い短くなる。
【００４４】
すなわち、出力信号ｄｏｔ１（Ｌ1)〜ｄｏｔ４（Ｌ4)は、入力された階調データＤn のデータ列１，２，３，２に対応したパルス幅を有するものとなっており、この出力信号ｄｏｔ１（Ｌ1)〜ｄｏｔ４（Ｌ4)によってＬＥＤ素子９３，９４を駆動することによって階調印字が可能となる。
上記実施例においては、出力信号ｄｏｔ１（Ｌ1)〜ｄｏｔ４（Ｌ4)がオンになって、ＬＥＤ素子９３，９４が発光して階調印字が実行されている間に、次の印刷ラインについてデータ列２，３，２，１から成る階調データＤn の入力が行われ、それぞれのデータが、順次フリップフロップ回路Ｑ11，Ｑ10, Ｑ21，Ｑ20，Ｑ31，Ｑ30，Ｑ41，Ｑ40によって保持される。これらデータは、ＬＤ−Ｐ信号が入力されるまで、フリップフロップ回路ｑ11，ｑ10, ｑ21，ｑ20，ｑ31，ｑ30，ｑ41，ｑ40には移動しないで待機している。
【００４５】
このように、ＬＥＤ素子９３，９４の発光による階調印字の実行中に次の印刷ラインの階調データＤn の入力を並行して行うことができる。
上記構成のＬＥＤプリンタにおいては、６００ＤＰＩの元データに対して３００ＤＰＩの擬似的な階調データＤn を作成し、ＬＥＤヘッド５２によってＬＥＤ素子９３，９４の駆動時間を階調数に対応して制御する。
【００４６】
したがって、ＬＥＤ素子９３，９４の駆動時間と感光体ドラムのＬＥＤヘッド駆動エネルギが比例するため、階調数に比例したＬＥＤヘッド駆動エネルギが感光体ドラムに与えられ、形成される静電潜像のドット面積が変化することになる。
ラスタ方向における３００ＤＰＩの階調データＤn の各データＤX は次の式（１）によって作成される。
【００４７】
ＤX ＝（ｄ2i）×２＋（ｄ2i-1∪ｄ2i+1）×１ …（１）
ここで、「∪」は論理和、「×」は算術積、「＋」は算術和を表す記号である。
図１３は本発明の実施例を示すＬＥＤプリンタにおける擬似階調回路の論理回路図である。
【００４８】
図において、９９はＯＲ回路であり、データＤX は２ビット構成になっていて、データＤX1がＭＳＢに、データＤX0がＬＳＢになる。
図１４は本発明のＬＥＤプリンタによる印刷例を示す図、図１５は本発明のＬＥＤプリンタによる他の印刷例を示す図である。図の（ａ）は６００ＤＰＩのデータを、（ｂ）は印刷タイミングとＬＥＤヘッド駆動エネルギを、（ｃ）は実印刷イメージを示している。
【００４９】
図の（ａ）における各○印は６００ＤＰＩのデータの位置を示し、縦線上にあるものは各ＬＥＤ素子に対応するデータの位置を、縦線間にあるものは各ＬＥＤ素子に対応しないデータの位置を示す。
上記６００ＤＰＩのデータに基づいて印刷を行うに当たり、（ａ）における隣接する３ドットのデータに基づいて上記式（１）から階調データＤn が作成される。この場合、（ａ）の縦線上にある○印のデータをｄ2iとし、縦線間にある○印のデータをｄ2i+1，ｄ2i-1として、上記式（１）の演算を行う。
【００５０】
したがって、図１４の（ａ）に示すように、縦線上に○印があって、隣接する縦線間のいずれかに○印がある場合は、３倍のＬＥＤヘッド駆動エネルギが、図１５の（ａ）に示すように、縦線上に○印があって、隣接する縦線間のいずれにも○印がない場合は、２倍のＬＥＤヘッド駆動エネルギが、縦線上に○印がなく隣接する縦線間のいずれかに○印がある場合は、１倍のＬＥＤヘッド駆動エネルギが各ＬＥＤ素子に印加される。
【００５１】
このように、各ＬＥＤ素子が、階調データに対応する駆動エネルギで選択的に駆動されるので、駆動エネルギの大小によって静電潜像のドット面積が変わり、斜線部に段差が形成されることがなくなる。
したがって、斜線部のギザギザ感を無くし、印刷品位を向上させることができる。
また、静電潜像を形成するためにＬＥＤヘッド５２が使用され、該ＬＥＤヘッド５２に階調データＤn を転送して駆動エネルギを変えることによって、印刷方向での解像度を高くすることができるので、レーザを使用する場合のようにスキャン周期を増加する必要がなくなり、構成を簡素化することができる。
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々変形することが可能であり、これらを本発明の範囲から排除するものではない。
【００５２】
【発明の効果】
以上詳細に説明したように、本発明によれば、プリンタにおいては、装置固有の第１の解像度でドットの形成が可能な印刷ヘッドと、上位装置から上記第１の解像度の２倍の解像度を有する第２の解像度で受信した印刷データを、上記第２の解像度の２値のビデオ信号に編集する編集手段と、上記第２の解像度の２値のビデオ信号を、上記第１の解像度のライン上に対応するビデオ信号ｄ2i、及び該ビデオ信号ｄ2iとそれぞれ隣接するビデオ信号ｄ2i-1、ｄ2i+1を含むビデオ信号のドットの有無によって、上記第１の解像度のライン上に作成される多値の階調データＤｉに変換する擬似階調回路と、上記多値の階調データＤｉを上記印刷ヘッドに転送する転送手段とを有する。
【００５３】
そして、上記印刷ヘッドは、上記転送手段によって転送された多値の階調データＤｉに対応する駆動エネルギで印刷する。
【００５４】
この場合、印刷ヘッドは多値の階調データＤｉに対応する駆動エネルギで印刷するので、駆動エネルギの大小によって静電潜像のドット面積が変わり、斜線部に段差が形成されることがなくなる。
したがって、斜線部のギザギザ感を無くし、印刷品位を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施例を示すＬＥＤプリンタのブロック図である。
【図２】従来のＬＥＤプリンタのブロック図である。
【図３】プリンタインタフェース部の動作を示すタイムチャートである。
【図４】従来のＬＥＤプリンタによる印刷例を示す図である。
【図５】従来のＬＥＤプリンタによる他の印刷例を示す図である。
【図６】本発明の実施例を示すＬＥＤプリンタにおける印刷データ受信回路のブロック図である。
【図７】本発明の実施例を示すＬＥＤプリンタにおける印刷データ受信回路のタイムチャートである。
【図８】本発明のＬＥＤプリンタにおける階調制御回路のブロック図である。
【図９】本発明のＬＥＤプリンタにおけるＬＥＤドライバＩＣチップのブロック図である。
【図１０】ＬＥＤドライバＩＣチップのデクリメント回路の真理値表を示す図である。
【図１１】２2 階調２ドット幅のＬＥＤドライバＩＣチップの回路図である。
【図１２】図１１のＬＥＤドライバＩＣチップを２個接続した場合の動作を示すタイムチャートである。
【図１３】本発明の実施例を示すＬＥＤプリンタにおける擬似階調回路の論理回路図である。
【図１４】本発明のＬＥＤプリンタによる印刷例を示す図である。
【図１５】本発明のＬＥＤプリンタによる他の印刷例を示す図である。
【符号の説明】
２８ プリンタ部
２５ コントローラ部
５２ ＬＥＤヘッド
５３ 擬似階調回路
６８ デクリメント回路
６９ タイミング制御回路
８１ ＬＥＤアレイ
Claims (2)
- （ａ）装置固有の第１の解像度でドットの形成が可能な印刷ヘッドと、
（ｂ）上位装置から上記第１の解像度の２倍の解像度を有する第２の解像度で受信した印刷データを、上記第２の解像度の２値のビデオ信号に編集する編集手段と、
（ｃ）上記第２の解像度の２値のビデオ信号を、上記第１の解像度のライン上に対応するビデオ信号ｄ 2i 、及び該ビデオ信号ｄ 2i とそれぞれ隣接するビデオ信号ｄ 2i-1 、ｄ 2i+1 を含むビデオ信号のドットの有無によって、上記第１の解像度のライン上に作成される多値の階調データＤｉに変換する擬似階調回路と、
（ｄ）上記多値の階調データＤｉを上記印刷ヘッドに転送する転送手段とを有するとともに、
（ｅ）上記印刷ヘッドは、上記転送手段によって転送された多値の階調データＤｉに対応する駆動エネルギで印刷することを特徴とするプリンタ。 - （ａ）複数のＬＥＤ素子の配列密度によって決定される装置固有の第１の解像度でドットの形成が可能な印刷ヘッドと、
（ｂ）上位装置から上記第１の解像度の２倍の解像度を有する第２の解像度で受信した印刷データを、上記第２の解像度の２値のビデオ信号に編集する編集手段と、
（ｃ）上記第２の解像度の２値のビデオ信号を、上記第１の解像度のライン上に対応するビデオ信号ｄ 2i 、及び該ビデオ信号ｄ 2i とそれぞれ隣接するビデオ信号ｄ 2i-1 、ｄ 2i+1 を含むビデオ信号のドットの有無によって、上記第１の解像度のライン上に作成される多値の階調データＤｉに変換する擬似階調回路と、
（ｄ）上記多値の階調データＤｉを上記印刷ヘッドに転送する転送手段とを有するとともに、
（ｅ）上記印刷ヘッドは、上記転送手段によって転送された多値の階調データＤｉに対応する駆動エネルギで印刷することを特徴とするＬＥＤプリンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP671092A JP3724508B2 (ja) | 1992-01-17 | 1992-01-17 | プリンタ及びｌｅｄプリンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP671092A JP3724508B2 (ja) | 1992-01-17 | 1992-01-17 | プリンタ及びｌｅｄプリンタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05199385A JPH05199385A (ja) | 1993-08-06 |
| JP3724508B2 true JP3724508B2 (ja) | 2005-12-07 |
Family
ID=11645849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP671092A Expired - Fee Related JP3724508B2 (ja) | 1992-01-17 | 1992-01-17 | プリンタ及びｌｅｄプリンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3724508B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005153343A (ja) | 2003-11-26 | 2005-06-16 | Oki Data Corp | 素子駆動方法、素子駆動装置及びプリンタ |
-
1992
- 1992-01-17 JP JP671092A patent/JP3724508B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05199385A (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5648810A (en) | Printer which prints with a resolution exceeding led head resolution | |
| KR950006621B1 (ko) | 화상처리장치 | |
| JP3294071B2 (ja) | 画像形成方法及び画像形成装置 | |
| US6570672B1 (en) | Printing system and method | |
| JP4942414B2 (ja) | プリント装置 | |
| JP3724508B2 (ja) | プリンタ及びｌｅｄプリンタ | |
| US5539525A (en) | Image printing method and non-impact printer wherein a received video signal has a higher resolution than the printer printing head | |
| JPH0985983A (ja) | プリンタ制御装置 | |
| JP3990086B2 (ja) | 画像データ処理装置 | |
| JP3937086B2 (ja) | データ列変換回路及びそれを用いたプリンタ | |
| JP2839810B2 (ja) | Ｌｅｄプリンタにおける高密度画像形成方法 | |
| JP3073359B2 (ja) | 画像印刷方法及びそれを用いたノンインパクトプリンタ | |
| JP2005022410A (ja) | 画像形成装置 | |
| JP5358992B2 (ja) | 画像形成装置及び方法 | |
| JP5077138B2 (ja) | 画像形成装置 | |
| JP2907143B2 (ja) | Ｌｅｄプリンタ装置 | |
| JP2002158877A (ja) | 画像データ処理方法及び画像データ処理装置 | |
| JPH0260768A (ja) | 記録装置 | |
| JP3256365B2 (ja) | 画像形成装置及びその方法 | |
| JP3522289B2 (ja) | 階調制御回路及びプリンタ | |
| JP3726942B2 (ja) | 画像データ処理装置 | |
| JP3720382B2 (ja) | ノンインパクトプリンタ | |
| JP2003341136A (ja) | 印字機構 | |
| JPH04130854U (ja) | 発光素子アレイの駆動回路 | |
| JP2000135816A (ja) | 印字ヘッド制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040521 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040526 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20040716 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050913 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |