JP3711671B2 - 電子計算装置 - Google Patents
電子計算装置 Download PDFInfo
- Publication number
- JP3711671B2 JP3711671B2 JP32420296A JP32420296A JP3711671B2 JP 3711671 B2 JP3711671 B2 JP 3711671B2 JP 32420296 A JP32420296 A JP 32420296A JP 32420296 A JP32420296 A JP 32420296A JP 3711671 B2 JP3711671 B2 JP 3711671B2
- Authority
- JP
- Japan
- Prior art keywords
- solution
- equation
- order
- stored
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Calculators And Similar Devices (AREA)
- Complex Calculations (AREA)
Description
【発明の属する技術分野】
本発明は、任意の高次方程式を入力してその解を求めるための電子計算装置に関する。
【0002】
【従来の技術】
一般に、高次方程式を解くための方法としては、ニュートン法,DKA法(2次),DKA法(3次),ベルヌーイ法、QD(ベルヌーイ改良)法,レーマ法,ホーナ法,グレッフェ法が存在するが、これらの解法には、それぞれ次に示すような特性がある。
【0003】
・ニュートン法 :1つの解が求められる。
・DKA法(2次):n個の解が同時に求められる(2次収束)。
・DKA法(3次):n個の解が同時に求められる(3次収束)。
【0004】
・ベルヌーイ法 :1つの解が求められる。
・QD法 :実用的解法ではない。
・レーマ法 :計算に手間が掛かる。
【0005】
・ホーナ法 :筆算用であり電子計算装置には不向き。
・グレッフェ法 :指数オーバフローを起こし易い。
そして、従来の電子計算装置では、重解となる高次方程式の解でも求まるように、DKA3次法が用いられている。
【0006】
【発明が解決しようとする課題】
しかしながら、前記従来の電子計算装置にて高次方程式の解法として用いられていたDKA3次法では、重解の場合に、n個の解が同時に、また、真値に極めて近似した解として求められるものの、真値そのものを求めることができないため、重解の高次方程式に対する計算精度が良好でない問題がある。
【0007】
例えば、真値が整数として求められるべき高次方程式の解が、前記DKA3次法によると、極めて小さな虚数(又は実数)が加わった解として求められることがある。
【0008】
本発明は、前記のような問題に鑑みなされたもので、重解の高次方程式に対しても高精度な解を求めることが可能になる電子計算装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
すなわち、本発明の請求項1に係わる電子計算装置は、axn +bxn-1 +cxn-2 +…+dx+e=0なるn次方程式を入力する式入力手段と、この式入力手段により入力されたn次方程式を記憶する式記憶手段と、この式記憶手段に記憶されたn次方程式に基づき、その解xを、x=−b/n・aにより求める求解演算手段と、この求解演算手段により求められた解xを記憶する解記憶手段と、この解記憶手段に記憶された解xを表示する解表示手段とを具備したことを特徴とする。
【0012】
つまり、本発明の請求項1に係わる電子計算装置では、式入力手段により入力され、式記憶手段に記憶されたaxn +bxn-1 +cxn-2 +…+dx+e=0なるn次方程式に基づき、その解xが、求解演算手段によりx=−b/n・aに従い求められて解記憶手段に記憶され、解表示手段により表示されるので、与えられたn次多項方程式の解が重解の場合に、確実に真値を求めることができることになる。
【0013】
また、本発明の請求項2に係わる電子計算装置は、axn +bxn-1 +cxn-2 +…+dx+e=0なるn次方程式を入力する式入力手段と、この式入力手段により入力されたn次方程式を記憶する式記憶手段と、この式記憶手段に記憶されたn次方程式に基づき、その1項目及び2項目のみについて、各項毎にその次数と係数の積を新たな係数とする1次数下げた方程式「n・axn-1 +(n−1)・bxn-2 =0」を1次方程式となるまで繰り返し演算生成するn−1次演算手段と、このn−1次演算手段により得られた1次方程式に従って解xを求める求解演算手段と、この求解演算手段により求められた解xを記憶する解記憶手段と、この解記憶手段に記憶された解xを表示する解表示手段とを具備したことを特徴とする。
【0014】
つまり、本発明の請求項2に係わる電子計算装置では、式入力手段により入力され、式記憶手段に記憶されたaxn +bxn-1 +cxn-2 +…+dx+e=0なるn次方程式に基づき、n−1次演算手段により、該n次方程式の1項目及び2項目のみについて、各項毎にその次数と係数の積を新たな係数とする1次数下げた方程式「n・axn-1 +(n−1)・bxn-2 =0」が1次方程式となるまで繰り返し演算生成され、この1次方程式に従い解xが求められて解記憶手段に記憶され、解表示手段により表示されるので、与えられたn次多項方程式の解が重解の場合に、確実に真値を求めることができることになる。
【0015】
また、本発明の請求項3に係わる電子計算装置は、前記請求項1または請求項2の何れか1項に係わる電子計算装置にあって、さらに、前記求解演算手段により得られた解xが正解か否かチェックする解チェック手段と、この解チェック手段によりチェックされた解xが正解でないと判断された場合には、DKA法に従った演算処理により解xを求めるDKA演算手段とを備え、前記解記憶手段を、求解演算手段により求められた解xならびに前記DKA演算手段により求められた解xを記憶する解記憶手段としたことを特徴とする。
【0016】
つまり、本発明の請求項3に係わる電子計算装置では、前記求解演算手段により得られた解xが正解か否かチェックされ、該チェックされた解xが正解でないと判断された場合には、DKA法に従った演算処理により解xが求められる。そして、前記求解演算手段により求められた解xならびに前記DKA演算手段により求められた解xが共に解記憶手段に記憶され、解表示手段により表示されるので、重解となるn次方程式に対して確実に真値が求められるのは勿論、あらゆるn次方程式において正確な解が得られることになる。
【0017】
【発明の実施の形態】
以下図面により本発明の実施の形態について説明する。
図1は本発明の実施形態に係わる電子計算装置の電子回路の構成を示すブロック図である。
【0018】
この電子計算装置は、コンピュータ等からなる制御部(CPU)11を備えている。
制御部(CPU)11は、キー入力部12によるキー操作信号に応じてROM13に予め記憶されているシステムプログラム、あるいは外部記録媒体18に予め記憶されている計算機制御用プログラムを記録媒体読み取り部17により読み取らせて起動させ、RAM14をワークメモリとして回路各部の動作の制御を行なうものである。
【0019】
この制御部(CPU)11には、前記キー入力部12、ROM13、記録媒体読み取り部17、RAM14が接続されると共に、表示駆動回路15を介して液晶表示部16が接続される。
【0020】
キー入力部12には、数値キー,演算子キー,関数キー等の各種の数値・記号キー群からなるデータ入力キー12aが備えられると共に、任意に入力された演算式に対応する通常の演算処理を行なう演算モード,任意に入力された関数式に対応するグラフデータの描画表示処理を行なうグラフモード,任意に入力された方程式に対する求解処理を行なう方程式モード等の各種動作モードのメニュー画面を表示させる際に操作される「メニュー」キー12b、選択されたデータの設定や機能の実行を指示する際に操作される「実行」キー12c、求解処理の開始を指示する際に操作される「SOLV」キー12d、表示画面上でのカーソルの移動やデータ選択を行なう際に操作されるカーソルキー「↑」「↓」「←」「→」12e等が備えられる。
【0021】
ROM13には、本電子計算装置の電子回路におけるの全体の処理を司るシステムプログラムデータが予め記憶されると共に、図3に示す方程式モード等、各種の動作モードの処理を司るサブプログラムデータである制御プログラムデータも予め記憶される。
【0022】
RAM14には、前記各種の動作モードにおいて液晶表示部16に表示すべき表示データがビットマップのパターンデータとして展開されて記憶される表示レジスタ14a、入力された式データが記憶される式レジスタ14b、式レジスタ14bに記憶された式データに応じて求められた解データが記憶される解レジスタ14c、及び各種動作モードの制御処理に伴ない制御部(CPU)11により入出力されるデータを一時的に記憶するワークエリア等のデータレジスタが備えられる。
【0023】
ここで、この電子計算装置により、方程式モードにおいて、n次方程式の解を求める場合の基本的な求解原理について説明する。
n次方程式の解を求める場合に、該n次方程式は、
F(x)=α(γx−β)n [α,γ≠0] …式(1)
と表わせる。
【0024】
上式(1)を下式(2)に置き換える。
F(n) (x)=δ(γx−β) …式(2)
上式(2)=0とすると、
x=β/γ …式(3)
となり、解が求められることになる。
【0025】
すなわち、例えば4次方程式「x4 −8x3 +24x2 −32x+16=0」が与えられた場合に、当該4次方程式は、「(x−2)4 」と表わせる。
よって、前記式(1)〜式(3)に従って解を求めると、
x=β/γ=2/1
となり、「x=2」として解が求められる。
【0026】
このように、前記式(1)で表わせるn次方程式の解を、前記式(3)に従って求める方法を、“n−1次微分法”と称する。
次に、前記“n−1次微分法”を用いてn次方程式の解を求める場合の具体的な求解処理手順について説明する。
【0027】
高次方程式である、例えば4次方程式「ax4 +bx3 +cx2 +dx+e=0」が与えられた場合には、下式(4)〜下式(7)にて示すように、各項毎にその次数と係数の積を新たな係数とする(n−1)次数の項を生成して最終項を消去し、3次方程式→2方程式→1次方程式に段階的に変換して1つの解を求める。
【0028】
与式 ax4 + bx3 + cx2 + dx+e=0 …式(4)
→ 4ax3 +3bx2 +2cx +1d =0 …式(5)
→12ax2 +6bx +2c =0 …式(6)
→24ax +6b =0 …式(7)
となり、「x=−6b/24a=−b/4a」として解が求められる。
【0029】
すなわち、前記式(4)〜式(7)へのn−1次変換にて明らかなように、与式において求解に係わる項は最大次数nに係わる第1項と(n−1)次数に係わる第2項のみであり、要するに、下式(8)で与えられたn次方程式の1つの解は、下式(9)に従って簡単に求められる。
【0030】
与式 axn +bxn-1 +cxn-2 +…+dx+e=0 …式(8)
求解式 x=−b/n・a …式(9)
従って、重解となるn次方程式は、前記“n−1次微分法”により求解処理することで、真値に一致する高精度な解が得られるようになり、従来から用いられたDKA法と組み合わせることで、あらゆるn次方程式において正確な解が容易に得られるようになる。
【0031】
次に、前記構成による電子計算装置の動作について説明する。
図2は前記電子計算装置の全体処理を示すフローチャートである。
キー入力部12の「メニュー」キー12bを操作すると、演算モード,グラフモード,方程式モード等の動作モードを選択設定するためのモードメニューを配列したメニュー選択画面が液晶表示部16に表示される(ステップS1→S2)。
【0032】
このメニュー選択画面の表示状態において、任意のモードメニューをカーソル操作して選択し「実行」キー12cを操作すると、選択された動作モードに対応する制御処理プログラムが起動され初期表示画面の表示状態となる(ステップS3→S4,S5→S6)。
【0033】
こうしたメニュー選択設定処理(ステップS1〜S6)により、演算モードが選択されて設定されると、演算式を入力するための初期表示画面が液晶表示部16に表示され、演算モード処理が起動される(ステップS7→S8)。
【0034】
また、前記メニュー選択設定処理(ステップS1〜S6)により、グラフモードが選択されて設定されると、グラフ関数式を入力するため初期表示画面が液晶表示部16に表示され、グラフモード処理が起動される(ステップS9→S10)。
【0035】
また、前記メニュー選択設定処理(ステップS1〜S6)により、方程式モードが選択されて設定されると、求解対象となる任意の方程式の最大次数を入力するため初期表示画面が液晶表示部16に表示され、方程式モード処理が起動される(ステップS11→SA)。
【0036】
図3は前記電子計算装置における方程式モード処理を示すフローチャートである。
図4は前記電子計算装置の方程式モード処理に伴なう操作表示状態を示す図である。
【0037】
図4(A)に示すように、キー入力部12の「メニュー」キー12bを操作してメニュー選択画面を液晶表示部16に表示させた状態で(ステップS1→S2)、「方程式」のモードメニューをカーソル操作により選択し「実行」キー12cを操作すると(ステップS3→S4,S5)、図4(B)に示すように、求解すべき方程式の最大次数の入力を促すガイドメッセージ「次数?」が液晶表示部16に初期表示画面として表示され(ステップS6)、方程式モード処理が起動される(ステップS11→SA)。
【0038】
前記液晶表示部16に表示されたガイドメッセージ「次数?」に従って、例えば4次方程式の解を求めたい場合に、図4(C)に示すように、キー入力部12のデータ入力キー12aの「4」を選択操作して「実行」キー12cを操作すると、4次方程式の公式「ax4 +bx3 +cx2 +dx+e=0」と共に、該方程式の各項における係数[a][b][c][d][e]の入力を促すガイド項目が、液晶表示部16に表示される(ステップA1)。
【0039】
ここで、前記液晶表示部16に表示されたガイド項目[a][b][c][d][e]に従って、図4(D)に示すように、キー入力部12のデータ入力キー12a及び「実行」キー12cの操作を繰り返し、4次方程式の各項における係数を、例えば[a=1][b=−8][c=24][d=−32][e=16]として順次入力すると、求解すべき4次方程式「x4 −8x3 +24x2 −32x+16=0」が生成され、RAM14内の式レジスタ14bに記憶される(ステップA2)。
【0040】
こうして、キー入力された求解すべき4次方程式「x4 −8x3 +24x2 −32x+16=0」の解を求めるべく、図4(E)に示すように、キー入力部12の「SOLV」キー12dを操作すると、まず、“n−1次微分法”による求解処理が実行される(ステップA3→A4)。
【0041】
すなわち、前述したように、
与式 ax4 +bx3 +cx2 +dx+e=0 …式(4)
に対しては、
求解式 x=−b/n・a …式(9)
に従って演算処理が実行され、下式(10)に示すように解が求められる(ステップA4)。
【0042】
x=−(−8)/4・1=8/4=2 …式(10)
すると、前記“n−1次微分法”による求解処理により求められた解「x=2」が前記式レジスタ14bに記憶されている4次方程式「x4 −8x3 +24x2 −32x+16=0」に代入され、結果“0”として成立するか否か判断される(ステップA5)。
【0043】
この場合、解の代入結果は“0”として判断されるので、前記ステップA4にて求められた解「x=2」は解レジスタ14cに記憶される(ステップA5→A6)。
【0044】
こうして、前記4次方程式「x4 −8x3 +24x2 −32x+16=0」の解「x=2」が、前記“n−1次微分法”による求解処理により求められて解レジスタ14cに格納されると、さらに、当該解「x=2」が正解であるかが組立除法によるチェック処理により判定される(ステップA7)。
【0045】
すなわち、数1で示すように、与えられた4次方程式「x4 −8x3 +24x2 −32x+16=0」の各項の係数「1,−8,24,−32,16」と得られた解「2」とに基づき、第1項目の係数「1」はそのまま第1項目の結果「1」とし、該第1項目の結果「1」と解「2」との積「2」を第2項目の係数「−8」に加えた第2項目の結果「−6」、該第2項目の結果「−6」と解「2」との積「−12」を第3項目の係数「24」に加えた第3項目の結果「12」、該第3項目の結果「12」と解「2」との積「24」を第4項目の係数「−32」に加えた第4項目の結果「−8」、該第4項目の結果「−8」と解「2」との積「−16」を第5項目の係数「16」に加えた第5項目の結果「0」を順次演算算出し、その最終項の結果が“0”であることにより前記解「2」が正解であることを判定するもので、これにより、各項の結果を係数とするn−1次の新たな方程式「x3 −6x2 +12x−8=0」が生成されて式レジスタ14bに追加記憶され、その次数が2次以上であるか否か判断される(ステップA8,A9)。
【0046】
【数1】
【0047】
すると、再び前記ステップA4における“n−1次微分法”による求解処理に戻り、前記式レジスタ14bに記憶された3次方程式「x3 −6x2 +12x−8=0」に対して、前記式(9)に従った演算処理が実行され、下式(11)に示すように解が求められる。
【0048】
x=−(−6)/3・1=6/3=2 …式(11)
この後、前記ステップA4〜A9の処理を繰り返し実行することで、順次次数の下がった方程式に対する“n−1次微分法”による求解処理、解の代入及び組立除法による正解チェックの判定処理、新たなn−1次方程式の生成処理が繰り返され、ステップA8にて生成された方程式の次数が1次まで下がったと判断されると、前記解レジスタ14bに記憶された解「x=2」読み出され、図4(E)に示すように、液晶表示部16に表示される(ステップA9→A11)。
【0049】
一方、入力されたn次方程式に対する初回のステップA4における“n−1次微分法”による求解処理において、求められた解を代入した結果が“0”にならない場合には、前記入力されたn次方程式の解は、そのままDKA法に従って演算算出されて解レジスタ14cに記憶され、液晶表示部16に表示される(ステップA1〜A4,A5→A10,A11)。
【0050】
また、前記ステップA4〜A9において、順次次数の下がった方程式に対する“n−1次微分法”による求解処理、解の代入及び組立除法による正解チェックの判定処理、新たなn−1次方程式の生成処理が繰り返される途中において、あるn−1次方程式の“n−1次微分法”による解の代入結果が“0”にならない場合には、当該n−1次方程式について、さらにDKA法に従った解が演算算出されて解レジスタ14cに記憶され、“n−1次微分法”による求解演算処理及びDKA法による求解演算処理の両方で求められた解が、解レジスタ14cから読み出されて液晶表示部16に表示される(ステップA4〜A9→A4,A5→A10,A11)。
【0051】
したがって、前記構成の電子計算装置によれば、例えば「ax4 +bx3 +cx2 +dx+e=0」なる4次方程式が入力されてRAM14内の式レジスタ14bに記憶され、「SOLV」キー12dにより求解が指示されると、“n−1次微分法”に従った求解式「x=−b/n・a」[式(9)]に基づき、1つの解が演算算出され、該解の前記4次方程式に対する代入結果が“0”になると判断された場合に、解レジスタ14cに記憶されて液晶表示部16に解表示されるので、重解となる高次方程式に対しても、真値となる高精度な解を容易に得ることができるようになる。
【0052】
この場合、前記“n−1次微分法”に従って求められた解は、当該解の方程式代入による判断及び組立除法による判断により、正解かどうかチェックされ、初回のn−1次微分処理による解が不正解であると判断された場合には、DKA法による求解処理がやり直されてその解が表示され、また、例えばn−1次微分処理による1つの正解が求められた後に、前記組立除法に従った新たな方程式に対するn−1次微分処理による解が不正解であると判断された場合には、該組立除法により得た新たな方程式についてDKA法による求解演算処理が実行され、そのそれぞれの求解処理により得られた解が共に表示されるので、重解となる高次方程式に対しても、真値となる高精度な解が得られるのは勿論、あらゆるn次方程式において正確な解が得られるようになる。
【0053】
なお、前記実施形態において記載した手法、すなわち図2のフローチャートに示す電子計算装置の全体処理、図3のフローチャートに示す方程式モード処理等の各手法は、コンピュータに実行させることができるプログラムとして、メモリカード(ROMカード、RAMカード等)、磁気ディスク(フロッピーディスク、ハードディスク等)、光ディスク(CD−ROM、DVD等)、半導体メモリ等の外部記録媒体18に格納して配布することができる。そして、コンピュータは、この外部記録媒体18に記録されたプログラムを記録媒体読み取り部17によって読み込み、この読み込んだプログラムによって動作が制御されることにより、前記実施形態において説明した各機能を実現し、前述した手法による同様の処理を実行することができる。
【0055】
【発明の効果】
以上のように、本発明の請求項1に係わる電子計算装置によれば、式入力手段により入力され、式記憶手段に記憶されたaxn +bxn-1 +cxn-2 +…+dx+e=0なるn次方程式に基づき、その解xが、求解演算手段によりx=−b/n・aに従い求められて解記憶手段に記憶され、解表示手段により表示されるので、与えられたn次多項方程式の解が重解の場合に、確実に真値を求めることができるようになる。
【0056】
また、本発明の請求項2に係わる電子計算装置によれば、式入力手段により入力され、式記憶手段に記憶されたaxn +bxn-1 +cxn-2 +…+dx+e=0なるn次方程式に基づき、n−1次演算手段により、該n次方程式の1項目及び2項目のみについて、各項毎にその次数と係数の積を新たな係数とする1次数下げた方程式「n・axn-1 +(n−1)・bxn-2 =0」が1次方程式となるまで繰り返し演算生成され、この1次方程式に従い解xが求められて解記憶手段に記憶され、解表示手段により表示されるので、与えられたn次多項方程式の解が重解の場合に、確実に真値を求めることができるようになる。
【0057】
また、本発明の請求項3に係わる電子計算装置によれば、前記求解演算手段により得られた解xが正解か否かチェックされ、該チェックされた解xが正解でないと判断された場合には、DKA法に従った演算処理により解xが求められる。そして、前記求解演算手段により求められた解xならびに前記DKA演算手段により求められた解xが共に解記憶手段に記憶され、解表示手段により表示されるので、重解となるn次方程式に対して確実に真値が求められるのは勿論、あらゆるn次方程式において正確な解が得られるようになる。
よって、重解の高次方程式に対しても高精度な解を求めることが可能になる。
【図面の簡単な説明】
【図1】本発明の実施形態に係わる電子計算装置の電子回路の構成を示すブロック図。
【図2】前記電子計算装置の全体処理を示すフローチャート。
【図3】前記電子計算装置における方程式モード処理を示すフローチャート。
【図4】前記電子計算装置の方程式モード処理に伴なう操作表示状態を示す図。
【符号の説明】
11 …CPU(制御部)、
12 …キー入力部、
12a…データ入力キー、
12b…「メニュー」キー、
12c…「実行」キー、
12d…「SOLV」キー、
12e…カーソルキー「↑」「↓」「←」「→」、
13 …ROM、
14 …RAM、
14a…表示レジスタ、
14b…式レジスタ、
14c…解レジスタ、
14d…ワークエリア、
15 …表示駆動回路、
16 …液晶表示部。
Claims (3)
- axn +bxn-1 +cxn-2 +…+dx+e=0
なるn次方程式を入力する式入力手段と、
この式入力手段により入力されたn次方程式を記憶する式記憶手段と、
この式記憶手段に記憶されたn次方程式に基づき、その解xを、
x=−b/n・a
により求める求解演算手段と、
この求解演算手段により求められた解xを記憶する解記憶手段と、
この解記憶手段に記憶された解xを表示する解表示手段と
を具備したことを特徴とする電子計算装置。 - axn +bxn-1 +cxn-2 +…+dx+e=0
なるn次方程式を入力する式入力手段と、
この式入力手段により入力されたn次方程式を記憶する式記憶手段と、
この式記憶手段に記憶されたn次方程式に基づき、その1項目及び2項目のみについて、各項毎にその次数と係数の積を新たな係数とする1次数下げた方程式「n・axn-1 +(n−1)・bxn-2 =0」を1次方程式となるまで繰り返し演算生成するn−1次演算手段と、
このn−1次演算手段により得られた1次方程式に従って解xを求める求解演算手段と、
この求解演算手段により求められた解xを記憶する解記憶手段と、
この解記憶手段に記憶された解xを表示する解表示手段と
を具備したことを特徴とする電子計算装置。 - さらに、
前記求解演算手段により得られた解xが正解か否かチェックする解チェック手段と、
この解チェック手段によりチェックされた解xが正解でないと判断された場合には、DKA法に従った演算処理により解xを求めるDKA演算手段とを備え、
前記解記憶手段は、求解演算手段により求められた解xならびに前記DKA演算手段により求められた解xを記憶する解記憶手段であることを特徴とする請求項1または請求項2の何れか1項に記載の電子計算装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32420296A JP3711671B2 (ja) | 1996-12-04 | 1996-12-04 | 電子計算装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32420296A JP3711671B2 (ja) | 1996-12-04 | 1996-12-04 | 電子計算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10161982A JPH10161982A (ja) | 1998-06-19 |
JP3711671B2 true JP3711671B2 (ja) | 2005-11-02 |
Family
ID=18163206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32420296A Expired - Fee Related JP3711671B2 (ja) | 1996-12-04 | 1996-12-04 | 電子計算装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3711671B2 (ja) |
-
1996
- 1996-12-04 JP JP32420296A patent/JP3711671B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10161982A (ja) | 1998-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3223987B2 (ja) | アイコンの配置変更装置 | |
JPH0158539B2 (ja) | ||
JPS60263256A (ja) | 習熟度機能付き計算機 | |
JP3711671B2 (ja) | 電子計算装置 | |
JP3975595B2 (ja) | 電子計算装置及び計算処理プログラムを記録した記録媒体 | |
JP3941265B2 (ja) | 計算装置及び記憶媒体 | |
JP4092810B2 (ja) | 演算表示装置及びプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JPH11161613A (ja) | 電子計算装置、計算方法、及び計算処理プログラムを記録した記録媒体 | |
JP3978879B2 (ja) | 計算装置及び計算処理プログラムを記録した記録媒体 | |
JPH10222472A (ja) | 電子計算装置、計算方法、及び計算処理プログラムを記録した記録媒体 | |
JPH11184822A (ja) | グラフ表示装置、グラフ表示方法、及びグラフ表示処理プログラムを記録した記録媒体 | |
JP2851071B2 (ja) | データベース装置 | |
JPH11203031A (ja) | データ入力装置及びその制御方法及び記憶媒体 | |
JPH0625981B2 (ja) | 数式演算機能を有する小型電子式計算機 | |
JP3826556B2 (ja) | 電子計算装置、及び計算処理プログラムを記憶した記憶媒体 | |
JPH09120412A (ja) | 回路シミュレーション装置および方法 | |
JPH10171762A (ja) | 演算装置、演算方法、及び演算制御プログラムを記録した媒体 | |
JPH0997169A (ja) | 演算装置、演算方法及び演算プログラムを記録した記録媒体 | |
JPH10307800A (ja) | 記号表示指示装置、ルート記号表示方法、及びルート記号表示制御用プログラムを記録した記録媒体 | |
JPH11212924A (ja) | グラフ表示装置、グラフ表示方法、及びグラフ表示プログラムを記録した記録媒体 | |
JPS59167255A (ja) | 楽譜デ−タの校正方法 | |
JPH01290046A (ja) | ファイル管理装置 | |
JPS6069770A (ja) | デ−タ処理装置 | |
JPH11161639A (ja) | 行列入力装置、行列入力方法、及び行列入力処理プログラムを記録した記録媒体 | |
JPH0721130A (ja) | グラフ機能付き電子式計算機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050524 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050628 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050808 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080826 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100826 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100826 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120826 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120826 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130826 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |