JP3693842B2 - 液晶駆動回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は液晶駆動回路、特に、チップ両側に同一機能の端子を有し、使用状況に応じてどちらか片側の端子から信号を入力するような液晶駆動回路に関するものである。
【０００２】
【従来の技術】
従来、狭額縁液晶パネルの実現手段としてパネル上の配線領域を削減するために、液晶駆動回路を内装した液晶ドライバチップのチップ両側に同一機能の端子を設け、片側の端子から信号を入力してもう一方の端子を次段の液晶ドライバーに接続することにより、液晶ドライバチップ内の配線を介して次段の液晶ドライバーへ入力信号を入力するものが知られている。しかしながら、近年において、液晶画面の高精細化が一層進展し、これに伴い液晶ドライバーは多出力化され、出力端子を横に並べて配置するために液晶ドライバチップの形状が非常に横長となってドライバチップ内部の信号線の引き回しが長くなり、特に片側の端子からのみ信号を入力するような液晶ドライバーにおいては入力信号のタイミング特性の調整が非常に困難になってきている。
【０００３】
以下、このような状況下における従来の液晶駆動回路について図面を参照しながら説明する。図３は従来の液晶駆動回路の回路図であり、図中、１はドライバチップ、２はスタート信号ＳＴ１を入力するスタート信号入力端子、３はスタート信号ＳＴ２を入力するスタート信号入力端子、４，５はクロック信号ＣＬＫを入力するクロック信号入力端子、８はスタート信号ＳＴ１の入力により内部スタート信号ＳＴ１Ｄを出力するスタート信号入力バッファ、９はスタート信号ＳＴ２の入力により内部スタート信号ＳＴ２Ｄを出力するスタート信号入力バッファ、１５はクロック信号ＣＬＫの入力により内部クロック信号ＣＬＫＤを出力するクロック信号入力バッファ、１４は内部クロック信号ＣＬＫＤの入力により内部スタート信号ＳＴ１Ｄ又は内部スタート信号ＳＴ２Ｄを取り込む機能を有するシフトレジスタ，Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２は配線抵抗、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ１１，Ｃ１２，Ｃ１３は配線容量である。
【０００４】
次に、スタート信号取り込み時の動作を説明する。まず、ドライバチップの左側から信号が入力される場合について説明する。図４は従来の液晶駆動回路の動作を示すタイミング図であり、区間Ａではドライバチップ１はスタンバイ状態である。区間Ｂではスタート信号入力端子２からスタート信号ＳＴ１＝”Ｈ”がスタート信号入力バッファ８へ入力され、時間ｔ２後に内部スタート信号ＳＴ１Ｄ＝”Ｈ”がシフトレジスタ１４へ出力される。区間Ｃではスタート信号ＳＴ１＝”Ｈ”のままであり、内部スタート信号ＳＴ１Ｄ＝”Ｈ”がシフトレジスタ１４へ入力された状態である。この時、クロック信号入力端子４からクロック信号ＣＬＫ＝”Ｈ”がクロック信号入力バッファ１５へ入力され、時間ｔ３後に内部クロック信号ＣＬＫＤ＝”Ｈ”がシフトレジスタ１４へ出力される。このことによりシフトレジスタ１４に内部スタート信号ＳＴ１Ｄ＝”Ｈ”が取り込まれドライバチップ１が動作状態になる。
【０００５】
ここで、上記時間ｔ２、時間ｔ３を各信号の変化が最終到達電位の９０％に達するまでの時間とし、各信号の入力バッファの出力インピーダンスを０Ωと仮定した場合、各信号の遅延時間はドライバチップ１の内部の配線抵抗Ｒと配線容量Ｃとにより表すことができ、Ｒ・Ｃ・ｌｎ１０となる。
【０００６】
したがって、時間ｔ２＝（Ｒ１・Ｃ１＋Ｒ３・Ｃ３）・ｌｎ１０となり、時間ｔ３＝（Ｒ９・Ｃ１３＋Ｒ１１・Ｃ１１）・ｌｎ１０となる。
【０００７】
ここで、シフトレジスタ１４が内部クロック信号ＣＬＫＤにより、内部スタート信号ＳＴ１Ｄを取り込むために必要な内部セットアップ時間ｔ４は、ドライバチップへのスタート信号ＳＴ１のセットアップ時間を時間ｔ１とすると、時間ｔ４＝ｔ１−ｔ２＋ｔ３であり、ｔ４＝０と仮定すると、時間ｔ１＝ｔ２−ｔ３＝（Ｒ１・Ｃ１＋Ｒ３・Ｃ３−Ｒ９・Ｃ１３−Ｒ１１・Ｃ１１）・ｌｎ１０となる。
【０００８】
ドライバチップの短辺と長辺との比が、短辺：長辺＝１：１０の場合には、ドライバチップ１内部の配線長の比より、各配線抵抗と容量との関係をＲ９＝Ｒ１０＝Ｒ１１＝Ｒ１２＝１０・Ｒ１＝１０・Ｒ３＝１０・Ｒ２＝１０・Ｒ４、Ｃ１１＝Ｃ１２＝Ｃ１３＝１０・Ｃ１＝１０・Ｃ３＝１０・Ｃ２＝１０・Ｃ４と仮定すると、セットアップ時間ｔ１＝−１９８・Ｒ１・Ｃ１・ｌｎ１０となり、負の値となる。
【０００９】
また、ドライバチップの右側から信号が入力される場合についての動作は上記説明において、スタート信号ＳＴ１をスタート信号ＳＴ２へ、スタート信号入力端子２をスタート信号入力端子３へ、スタート信号入力バッファ８をスタート信号入力バッファ９へ、クロック入力端子４をクロック入力端子５へと置き換えたものとなり、ドライバチップへのスタート信号ＳＴ２のセットアップ時間は、ドライバチップの左側から信号が入力される場合と同じになる。
【００１０】
このようにして、液晶ドライバーはスタート信号を取り込み、動作を開始することができる。
【００１１】
【発明が解決しようとする課題】
一般的にドライバチップへのスタート信号のセットアップ時間は０の場合に使い易い。しかしながら、このような構成では、経路１６（スタート信号入力端子２からスタート信号入力バッファ８を通ってシフトレジスタ１４までの経路）の経路長と経路２０（クロック信号入力端子４からクロック信号入力バッファ１５を通ってシフトレジスタ１４までの経路）の経路長とを等しくすることと、経路１７（スタート信号入力端子３からスタート信号入力バッファ９を通ってシフトレジスタ１４までの経路）の経路長と経路２１（クロック信号入力端子５からクロック信号入力バッファ１５を通ってシフトレジスタ１４までの経路）の経路長とを等しくすることが困難であるために、ドライバチップへのスタート信号ＳＴ１またはスタート信号ＳＴ２のセットアップ時間が上記の通り負の値となり、内部スタート信号ＳＴ１Ｄまたは内部スタート信号ＳＴ２Ｄをドライバチップ内部で意図的に遅延させて時間調整を行なわなければならないという問題点があった。
【００１２】
本発明は上記従来の問題点を解決するものであり、ドライバチップの内部スタート信号のセットアップ時間を０にすることを可能とし、ドライバチップ内部での時間調整を行なう必要を無くした液晶駆動回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の液晶駆動回路は、第１のスタート信号を入力する第１のスタート信号入力端子と、第２のスタート信号を入力する第２のスタート信号入力端子と、クロック信号を入力する複数のクロック信号入力端子と、左右切り換え信号を入力する複数の左右切り換え信号入力端子と、前記第１のスタート信号の入力により第１の内部スタート信号を出力する第１のスタート信号入力バッファと、前記第２のスタート信号の入力により第２の内部スタート信号を出力する第２のスタート信号入力バッファと、前記左右切り換え信号の入力により第１の内部左右切り換え信号を出力する左右切り換え信号入力バッファと、前記第１の内部左右切り換え信号の入力により第２の内部左右切り換え信号を出力するインバータと、前記クロック信号と前記第１の内部左右切り換え信号との入力により内部クロック信号を出力する第１のトライステートバッファと、前記クロック信号と前記第２の内部左右切り換え信号との入力により内部クロック信号を出力する第２のトライステートバッファと、前記内部クロック信号の入力により前記第１の内部スタート信号又は前記第２の内部スタート信号を取り込む機能を有するシフトレジスタを備え、前記第１のスタート信号入力端子から前記第１のスタート信号入力バッファを通って前記シフトレジスタまでの経路長と前記第１のクロック信号入力端子から前記第１のクロック信号入力バッファを通って前記シフトレジスタまでの経路長とを等しく構成すると共に、前記第２のスタート信号入力端子から前記第２のスタート信号入力バッファを通って前記シフトレジスタまでの経路長と前記第２のクロック信号入力端子から前記第２のクロック信号入力バッファを通って前記シフトレジスタまでの経路長とを等しく構成したものである。
【００１４】
この発明によれば、ドライバチップへのスタート信号のセットアップ時間を０にすることが可能となり、ドライバチップ内部での時間調整が不要となる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、前記従来のものと同一の部分については同一符号を用いるものとする。
【００１６】
図１は本発明の液晶駆動回路の一実施の形態における構成を示す回路図であり、図中、１はドライバチップ、２はスタート信号ＳＴ１を入力するスタート信号入力端子、３はスタート信号ＳＴ２を入力するスタート信号入力端子、４，５はクロック信号ＣＬＫを入力するクロック信号入力端子、６，７は左右切り換え信号ＬＲを入力する左右切り換え信号入力端子、８はスタート信号ＳＴ１の入力により内部スタート信号ＳＴ１Ｄを出力するスタート信号入力バッファ、９はスタート信号ＳＴ２の入力により内部スタート信号ＳＴ２Ｄを出力するスタート信号入力バッファ、１０は左右切り換え信号ＬＲの入力により内部左右切り換え信号ＬＲＤを出力する左右切り換え信号入力バッファである。１３は内部左右切り換え信号ＬＲＤの入力により内部左右切り換え信号ＮＬＲＤを出力するインバータ、１１はクロック信号ＣＬＫと内部左右切り換え信号ＬＲＤの入力により内部クロック信号ＣＬＫＤ１を出力するトライステートバッファ、１２はクロック信号ＣＬＫと内部左右切り換え信号ＮＬＲＤの入力により内部クロック信号ＣＬＫＤ１を出力するトライステートバッファである。１４はシフトレジスタで、内部クロック信号ＣＬＫＤ１の入力により内部スタート信号ＳＴ１Ｄ又は内部スタート信号ＳＴ２Ｄを取り込む機能を有する。また、経路１６（スタート信号入力端子２からスタート信号入力バッファ８を通ってシフトレジスタ１４までの経路）の経路長と経路１８（クロック信号入力端子４からトライステートバッファ１１を通ってシフトレジスタ１４までの経路）の経路長とを等しく構成し、経路１７（スタート信号入力端子３からスタート信号入力バッファ９を通ってシフトレジスタ１４までの経路）の経路長と経路１９（クロック信号入力端子５からトライステートバッファ１２を通ってシフトレジスタ１４までの経路）の経路長とを等しく構成している。Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８は配線抵抗を表し、Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８は配線容量を表す。
【００１７】
次に、以上のように構成された液晶駆動回路について、スタート信号取り込み時の動作を説明する。図２は、図１に示した液晶駆動回路の動作を示すタイミング図であり、まず、ドライバチップの左側から信号が入力される場合について説明する。
【００１８】
（１）図２において区間Ａではドライバチップ１はスタンバイ状態である。
【００１９】
（２）区間Ｂではスタート信号入力端子２からスタート信号ＳＴ１＝”Ｈ”がスタート信号入力バッファ８へ入力され、時間ｔ２後に内部スタート信号ＳＴ１Ｄ＝”Ｈ”がシフトレジスタ１４へ出力される。
【００２０】
（３）区間Ｃではスタート信号ＳＴ１＝”Ｈ”のままであり、内部スタート信号ＳＴ１Ｄ＝”Ｈ”がシフトレジスタ１４へ入力された状態であり、左右切り換え信号入力端子６から左右切り換え信号ＬＲ＝”Ｌ”が左右切り換え信号入力バッファ１０へ入力されており、内部左右切り換え信号ＬＲＤがトライステートバッファ１１へ出力されている。この時、クロック信号入力端子４からクロック信号ＣＬＫ＝”Ｈ”がトライステートバッファ１１へ入力され、時間ｔ５後に内部クロック信号ＣＬＫＤ１＝”Ｈ”がシフトレジスタ１４へ出力される。このことによりシフトレジスタ１４に内部スタート信号ＳＴ１Ｄ＝”Ｈ”が取り込まれドライバチップ１が動作状態になる。
【００２１】
ここで、上記時間ｔ２，時間ｔ５を各信号の変化が最終到達電位の９０％に達するまでの時間とし、各信号の入力バッファの出力インピーダンスを０Ωと仮定した場合、各信号の遅延時間はドライバチップ内部の配線抵抗Ｒと配線容量Ｃとにより表すことができ、Ｒ・Ｃ・ｌｎ１０となる。
【００２２】
したがって、時間ｔ２＝（Ｒ１・Ｃ１＋Ｒ３・Ｃ３）・ｌｎ１０となり、時間ｔ５＝（Ｒ５・Ｃ５＋Ｒ７・Ｃ７）・ｌｎ１０となる。
【００２３】
ここで、シフトレジスタ１４が内部クロック信号ＣＬＫＤ１により、内部スタート信号ＳＴ１Ｄを取り込むために必要な内部セットアップ時間ｔ６は、ドライバチップへのスタート信号ＳＴ１のセットアップ時間を時間ｔ１とすると、時間ｔ６＝ｔ１−ｔ２＋ｔ５であり、ｔ６＝０と仮定すると、時間ｔ１＝ｔ２−ｔ５＝（Ｒ１・Ｃ１＋Ｒ３・Ｃ３−Ｒ５・Ｃ５−Ｒ７・Ｃ７）・ｌｎ１０となる。
【００２４】
上記の通り、経路１６の経路長と経路１８の経路長とが等しく、経路１７の経路長と経路１９の経路長とが等しいため、ドライバチップ１内部の配線長の比より、各配線抵抗と容量との関係をＲ１＝Ｒ２＝Ｒ３＝Ｒ４＝Ｒ５＝Ｒ６＝Ｒ７＝Ｒ８、Ｃ１＝Ｃ２＝Ｃ３＝Ｃ４＝Ｃ５＝Ｃ６＝Ｃ７＝Ｃ８と仮定すると、セットアップ時間ｔ１＝０となる。
【００２５】
また、ドライバチップ１の右側から信号が入力される場合についての動作は上記説明において、スタート信号ＳＴ１をスタート信号ＳＴ２へ、スタート信号入力端子２をスタート信号入力端子３へ、スタート信号入力バッファ８をスタート信号入力バッファ９へ、クロック入力端子４をクロック入力端子５へ、トライステートバッファ１１をトライステートバッファ１２へ、左右切り換え信号入力端子６を左右切り換え信号入力端子７へ、内部左右切り換え信号ＬＲＤを内部左右切り換え信号ＮＬＲＤへと置き換えたものとなり、ドライバチップへのスタート信号ＳＴ２のセットアップ時間は、ドライバチップ１の左側から信号が入力される場合と同じになる。
【００２６】
このようにして、液晶ドライバーはスタート信号を取り込み、動作を開始することができる。
【００２７】
以上のように、本実施の形態によれば、スタート信号入力端子２からスタート信号入力バッファ８を通ってシフトレジスタ１４までの経路長と、クロック信号入力端子４からトライステートバッファ１１を通ってシフトレジスタ１４までの経路長とを等しく構成し、スタート信号入力端子３からスタート信号入力バッファ９を通ってシフトレジスタ１４までの経路長と、クロック信号入力端子５からトライステートバッファ１２を通ってシフトレジスタ１４までの経路長とを等しく構成したことにより、従来の液晶駆動回路と同じ機能や動作を維持しつつ、ドライバチップへのスタート信号のセットアップ時間を０とし、内部スタート信号をドライバチップ内部で意図的に遅延させる等の時間調整を必要としない。
【００２８】
【発明の効果】
以上のように本発明によれば、ドライバチップへのスタート信号のセットアップ時間を０にすることが可能となり、ドライバチップ内部での時間調整が不要となるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明の液晶駆動回路の一実施の形態における構成を示す回路図
【図２】本発明の液晶駆動回路の動作を示すタイミング図
【図３】従来の液晶駆動回路の回路図
【図４】従来の液晶駆動回路の動作を示すタイミング図
【符号の説明】
１ ドライバチップ
２，３ スタート信号入力端子
４，５ クロック信号入力端子
６，７ 左右切り換え信号入力端子
８，９ スタート信号入力バッファ
１０ 左右切り換え信号入力バッファ
１１，１２ トライステートバッファ
１３ インバータ
１４ シフトレジスタ
１５ クロック信号入力バッファ
１６，１７，１８，１９，２０，２１ 経路
ＳＴ１，ＳＴ２ スタート信号
ＳＴ１Ｄ，ＳＴ２Ｄ 内部スタート信号
ＣＬＫ クロック信号
ＣＬＫＤ，ＣＬＫＤ１ 内部クロック信号
ＬＲ 左右切り換え信号
ＬＲＤ，ＮＬＲＤ 内部左右切り換え信号

Claims (1)

1. 第１のスタート信号を入力する第１のスタート信号入力端子と、第２のスタート信号を入力する第２のスタート信号入力端子と、クロック信号を入力する複数のクロック信号入力端子と、左右切り換え信号を入力する複数の左右切り換え信号入力端子と、前記第１のスタート信号の入力により第１の内部スタート信号を出力する第１のスタート信号入力バッファと、前記第２のスタート信号の入力により第２の内部スタート信号を出力する第２のスタート信号入力バッファと、前記左右切り換え信号の入力により第１の内部左右切り換え信号を出力する左右切り換え信号入力バッファと、前記第１の内部左右切り換え信号の入力により第２の内部左右切り換え信号を出力するインバータと、前記クロック信号と前記第１の内部左右切り換え信号との入力により内部クロック信号を出力する第１のトライステートバッファと、前記クロック信号と前記第２の内部左右切り換え信号との入力により内部クロック信号を出力する第２のトライステートバッファと、前記内部クロック信号の入力により前記第１の内部スタート信号又は前記第２の内部スタート信号を取り込む機能を有するシフトレジスタを備え、前記第１のスタート信号入力端子から前記第１のスタート信号入力バッファを通って前記シフトレジスタまでの経路長と前記第１のクロック信号入力端子から前記第１のクロック信号入力バッファを通って前記シフトレジスタまでの経路長とを等しく構成すると共に、前記第２のスタート信号入力端子から前記第２のスタート信号入力バッファを通って前記シフトレジスタまでの経路長と前記第２のクロック信号入力端子から前記第２のクロック信号入力バッファを通って前記シフトレジスタまでの経路長とを等しく構成したことを特徴とする液晶駆動回路。

Images