JP3684331B2 - コーティングを互いに離隔したセグメントに形成するためのアンダーカット形成技術 - Google Patents
コーティングを互いに離隔したセグメントに形成するためのアンダーカット形成技術 Download PDFInfo
- Publication number
- JP3684331B2 JP3684331B2 JP2000519459A JP2000519459A JP3684331B2 JP 3684331 B2 JP3684331 B2 JP 3684331B2 JP 2000519459 A JP2000519459 A JP 2000519459A JP 2000519459 A JP2000519459 A JP 2000519459A JP 3684331 B2 JP3684331 B2 JP 3684331B2
- Authority
- JP
- Japan
- Prior art keywords
- coating
- region
- layer
- emitter
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
Description
(関連出願の相互参照)
本出願は、Knallによる、同時係属中の国際特許出願PCT/US98/22762に関連する。Knallの国際特許出願の内容は、引用により本発明の一部とし、重複して説明しない。
【0002】
(使用分野)
本発明は、多数のセグメントを有するコーティング(または層)を生成のための技術に関するものである。特に本発明は、電子放出素子、特に電界放出型のフラットパネルCRTディスプレイで使用される電子エミッタの製造においてセグメント型コーティングを生成する方法に関するものである。
【0003】
(背景技術)
電界放出カソード(即ち電界エミッタ)は、十分な電界強度の電界を加えたときに電子を放出する電子放出素子の群を有する。この電子放出素子は、通常、パターン形成されたエミッタ電極層の上に配設される。ゲート制御式電界エミッタでは、通常、電子放出素子の位置においてパターン形成されたゲート層がパターン形成されたエミッタ層の上層をなす。各電子放出素子はゲート層の開口を通して露出されている。ゲート層の選択された部分と、エミッタ層の選択された部分との間に適切な電圧を印加すると、ゲート層が、2つの選択された部分の交差する点にある電子放出素子から電子を引き出す。
【0004】
電界エミッタの形成においては、コーティングの或るセグメントがコーティングの他のセグメントから離隔されている形態の例が多数ある。所望のコーティングセグメント間の間隔を達成するために、様々な従来通りの技術を使用できる。
【0005】
例えば、コーティングをブランケット層として堆積させ、次にフォトリソグラフィーを利用してブランケット層の一部を除去するようにパターン形成し、分離をなさしめることができる。しかし、電界エミッタは時折汚染されたり、そうでなくてもフォトリソグラフィー用のパターニング材料によって損なわれることがある。このパターニング用材料としては、(a)パターン形成処理の後に構造体に残すコーティングセグメントをカバーするために用いられるフォトレジスト、(b)ブランケット層の残された一部分の上のフォトレジストを除去するために用いられるフォトレジスト現像液、及び(c)そのブランケット層の部分を除去するために用いられるエッチング剤等がある。また、粗い表面形状を有する面では、フォトリソグラフィーマスキング技術をうまく用いることができないことが多い。
【0006】
別の従来型の技術は、コーティング材料が不要な領域にコーティングが堆積しないようにするために電界エミッタの上に配置されるマスク(通常シャドウマスクと称する)を用いて、コーティング材料を選択的に堆積させる技術である。このシャドウマスク技術を用いることによって、通常は、電界エミッタが汚されたり、そうでなくても損なわれる可能性を低いレベルに抑えられる。残念ながら、このシャドウマスキング技術は、精細な(即ち小さい)形状の特徴、特に電界エミッタのアクティブ領域において通常必要となる精細な形状の特徴を精密に確定するために用いることが、通常はできない。電界エミッタの比較的粗い表面上に複数のセグメントを精密に確定するためにコーティングを施す技術の必要性が存在する。
【0007】
(発明の概要の開示)
本発明は、精密にコーティングを形成するための技術であって、コーティングが形成される下地面の部分におけるギャップに概ね沿った形で離隔された複数のセグメントとなるようにコーティング(即ち層)を精密に形成する技術を提供する。コーティングセグメント間の分離は、コーティング材料を下地の上に着ける(例えば被着する)ときに作られる。
【0008】
従来型のフォトリソグラフィーを用いるパターン形成技術とは異なり、本発明におけるセグメントの分離は、コーティング材料の一部を除去することによって形成されるものではない。本発明によってセグメントの分離を作る際には、フォトレジストのようなフォトリソグラフィーのパターンを確定する材料は不要である。この結果、本発明によるコーティング技術では、フォトリソグラフィーによるパターン形成の際に通常生ずるような他の構成要素の汚染や損傷の問題が回避される。また、下地面の粗さのために精密にパターン形成することが困難になるフォトリソグラフィー技術とは対照的に、本発明のコーティング技術は表面粗さによって利用が困難になることはない。
【0009】
本発明によって形成されたコーティングのセグメントは、通常、細密に確定された形状を有する。従って本発明は、細密な形状を正確に生成することができないというシャドウマスキング技術の問題点を克服している。
【0010】
詳述すると、本発明の方法では、まず、第1の要素の上に第1領域を形成する。次に第1領域の一部の上に第2領域を形成する。次に第2領域にアンダーカットを形成し、第2領域の一部の下にギャップが形成されるように、第1領域をエッチングする。このエッチングは、通常は液体のエッチング剤を用いて少なくとも部分的に等方性エッチングの方式で行う。
【0011】
第2領域にそのようなアンダーカットを形成し、コーティング材料を第1の要素と第2領域の上に設ける。ギャップが存在するため、コーティング材料は、第1の要素と第2領域の上に、ギャップに沿って離隔された一対のセグメントの形で堆積する。コーティングセグメントの一方は、第1の要素の上に位置する。もう一方のセグメントは第2領域の上に位置する。第2コーティングセグメントは、第1の要素から横方向に離隔された第2の要素の上に延在する。
【0012】
下地面の上にコーティング材料を被着するために、好ましくは物理的被着方法を用いる。詳述すると、第1の要素の下の下部構造体の上側表面に対して20−90゜の主入射角で、コーティング材料を被着する。被着材料源と下部構造体の相対的位置関係を、平行移動または/及び下部構造体の上側表面に概ね垂直な軸の周りに回転させながら被着材料源からコーティング材料を被着することによって、被着の一様性を高めることができる。
【0013】
本発明のコーティング技術を電子放出デバイスの製造に適用する場合、まず制御電極、誘電体層、他の層、及び複数の電子放出素子を有する初めの構造を準備する。他の層は、誘電体層の上の制御電極の上にある層である。電子放出素子は、制御電極及び誘電体層を貫通する複合開口部に配置されている。
【0014】
他の層及び制御電極の上に第1領域を形成する。第1領域の一部の上に第2領域を形成し、その後、上述のようにアンダーカットを形成するように第1領域をエッチングして、第2領域の一部の下にギャップを形成する。制御電極、他の層、及び第2領域の上にコーティング材料を設けて、ギャップに層って離隔された第1及び第2コーティングセグメントを形成する。第1コーティングセグメントは、他の層及び制御電極の上にある。第2コーティングセグメントは、第2領域の上にある。
【0015】
他の層は、通常、電子放出素子の上にあり、各電子放出素子の少なくとも一部を形成する際に用いられるエミッタ材料から形成される。このような場合には、通常、コーティングセグメントを形成した後に他の層を除去する。そして第1コーティングセグメントの上層をなす材料を同様に除去する。こうして、第2コーティングセグメントが、通常、電子放出素子によって放出された電子を集束させるシステムの一部を構成することになる。
【0016】
要するに、本発明のコーティング技術によって、汚染や他の劣化の問題をあまり生じさせることなく、粗い下地面の上に、複数の精密なパターンのコーティングセグメントを容易に形成することができるようになる。
【0017】
(好ましい実施形態の説明)
本発明では、製造物が、離隔されたセグメントを有するコーティングを備えている。この製造物がゲート制御式電界放出カソードである場合、通常コーティングの一部が、電界放出カソードの電子放出素子により放出される電子を集束させるシステムの構成要素を形成する。電界エミッタは、例えばパーソナルコンピュータ、ラップトップコンピュータ、またはワークステーション用のフラットパネル型ビデオモニタや、フラットパネル型テレビのようなフラットパネルCRTディスプレイの発光デバイスの発光燐光体領域を励起させるのに適している。
【0018】
以下の説明では、用語「電気的に絶縁性(の)」または「誘電体(の)」は抵抗率が1010Ω−cm以上の材料について用いる。従って用語「電気的に非絶縁性(の)」は、抵抗率が1010Ω−cm未満の材料を表す。電気的に非絶縁性の材料は、(a)抵抗率が1Ω−cm未満の導電性材料と、(b)抵抗率が1Ω−cm以上、1010Ω−cm未満の範囲の電気的に抵抗性の材料とに分けられる。同様に、用語「非導電性(の)」は、抵抗率が1Ω−cm以上の材料を表し、電気的に抵抗性の材料と、電気的に絶縁性の材料とを含む。これらのカテゴリの決定は、1V/μm以下の電界強度において行う。
【0019】
図1A−図1E(集合的に「図1」)は、本発明によりコーティングが複数の離隔されたセグメントにどのように形成されるかを大まかに示す。図1のプロセスシーケンスの開始点は、比較的平坦な上側面を有する下部構造体20である。図1Aを参照されたい。
【0020】
下部構造体20は様々な形態に形成することができ、電気的に絶縁性の、電気的に抵抗性の、及び導電性の材料の様々な組み合わせよりなり得る。通常、下部構造体20の材料はその上側面に沿って電気的に絶縁性である。図1のプロセスシーケンスを、図2A−図2Iまたは図7A−図7Gのプロセスに従って形成されたもの、或いは図5A−図5Dまたは図6A及び図6Bの改変プロセスに従って形成されたもののようなゲート制御式電界エミッタの形成において用いる場合、下部構造体20は、通常、電気的に絶縁性のベースプレート(40)、上層をなす電気的に非絶縁性の領域(42)、及び前記非絶縁性の領域の上に配置された誘電体層(44)からなる。
【0021】
第1の要素22及び第2の要素24は、下部構造体20の上に横方向に離隔した位置に配置される。要素22及び24のそれぞれは、通常、好ましくは導電性材料である電気的に非絶縁性の材料よりなる。典型的な構成では、要素22及び24が、アルミニウム、クロム、または/及びニッケルのような金属で形成される。それにも関わらず、要素22及び24を、電気的に絶縁性の材料を含む非導電性材料で形成することができる。
【0022】
通常の場合、要素22及び24は同時に形成し、従って概ね同じお罪を有する。例えば、要素22及び24を、下部構造体20の上に適切な要素の材料のブランケット層を堆積し、次に要素20及び24にしようとする位置の間にある材料を除去することによって形成することができる。この除去ステップは、例えばフォトレジストマスクのような適切なマスクを用いて、エッチング剤により行うことができる。或いは、要素22及び24を、要素の材料を選択的に堆積させることによって形成することができる。各要素22または24を形成するために別々の処理においてブランケット堆積/選択的除去技術または選択的堆積技術を用いて、要素22及び24を形成することもできる。
【0023】
図1Bに示すように、第1領域26を第1の要素22の少なくとも一部分の上に形成し、この第1領域は下部構造体20上の要素22と24の間の空間に延在する。第1領域26は、通常、第1の要素22の全体を覆い、第2の要素24の上を覆っていない。要素22及び24が導電性材料からなるとき、領域26は、通常電気的に非導電性材料からなる。典型的な実施形態では、領域26がシリコン酸化物または窒化シリコン等の電気的に絶縁性の材料からなる。しかし、特に第1の要素22が非導電性の材料からなるとき、領域26を導電性材料で形成することができる。通常の場合、第1の要素22の上に位置する領域26の部分の厚みは、後の複数の離隔されたセグメントに形成されるコーティングの厚みより厚くなるように選択される。
【0024】
第1領域26を形成するために様々な技術を用いることができる。例えば、構造体の上に適切な材料の層を堆積し、次に領域26にしない位置の材料を除去することによって領域26を形成することができる。要素22及び24を形成するのに用いられるブランケット堆積/選択的除去技術と同様に、この場合も除去ステップは、適切なマスクを用いて層をエッチングすることにより行うことができる。選択的堆積技術によって、領域26を形成することもできる。詳述すると、領域26の材料が、構造体上の領域26にしない位置に堆積するのを防止するために、シャドウマスク26を用いることができる。
【0025】
第2領域28を、第1領域26の一部の上に形成する。図1Cを参照されたい。第1領域26が、第2領域28を第1の要素22から分離している。第2領域28は、第1の要素22の上に延在していてもよい。図1Cの例では、領域28が第1の要素22の部分22Aの上に延在している。図1Cにおいて、第1の要素22の残りの部分は要素22Bとして示されている。領域28が、第1の要素の一部分の上に延在していない場合には、領域28と要素22との横方向の分離の間隔は、通常は小さいものであるが、間隔を大きくすることもできる。
【0026】
第2領域28は、第2の要素24の一部分の上に形成することができる。図1Cの例では、第2の要素24の一部分24Aの上に領域28が載っている。要素24の残りの部分は、要素24Bとして示されている。領域28と要素24との横方向の分離の間隔は、通常は小さいものであるが、間隔を大きくすることもできる。
【0027】
第2領域28は、電気的に絶縁性の材料、電気的に抵抗性の材料、または導電性の材料で形成することができ、或いはこれらの3種類のタイプの材料の2以上を組み合わせて形成することができる。このことは、要素22及び24が導電性材料よりなるものか、非導電性材料よりなるものかということとは無関係に適用される。典型的な実施形態では、領域28が電気的に絶縁性の材料、特にポリイミドのような電気的に絶縁性の材料よりなる。
【0028】
第2領域28を形成するために、様々な技術を用いることができる。要素22及び24及び第1領域26の場合と同様に、第2領域28は、ブランケット堆積/選択的除去技術或いは選択的堆積技術によって形成することができる。領域28がポリイミドよりなる場合には、光でパターン形成可能な(photopatternable)、適切なポリイミドのブランケット層を構造体の上に形成する。この場合通常は、ポリイミドの堆積、スピニング、及び適切なベーキングが行われる。領域28を形成するための、光重合可能なブランケット層の一部は、適切な化学線、通常は紫外線(UV)光にフォトマスクを通して露光される。この化学線により、露光されたポリイミドが重合し、化学的構造が変化する。露光されなかったポリイミドは、適切な現像液で除去する。通常の場合、次に残った(即ち露光された)ポリイミドを硬化させて、領域28の形成が完了する。
【0029】
第2領域28をエッチシールド(即ちマスク)として用いて、第1領域26のシールドされていない部分を適切なエッチング剤で除去する。このエッチングは、図1Dに示すように、第2領域28の下層をなす第1領域26の材料に対して、領域28に僅かにアンダーカットが形成された状態となるまで行われる。従って、領域28の下にギャップ30が形成される。図1Dの例では、第1の要素22の部分22Aの一部の上にギャップ30が形成されている。ギャップ30の高さは、第1領域26の厚みと概ね等しい。通常の場合、エッチング剤は概ね等方性の成分を有する。領域26をエッチングし、ギャップ30を形成するためには、通常液体の化学エッチング剤が用いられる。
【0030】
コーティング材料を、構造体の上に堆積させる。図1Eを参照されたい。コーティング材料は、(a)第1の要素22の上に堆積して第1コーティングセグメント32Aを形成し、(b)第2領域28及び第2の要素24の上に堆積して第2コーティングセグメント32Bを形成している。
【0031】
コーティング材の堆積は、コーティングセグメント32Aと32Bとがギャップ30に沿って互いに離隔されるように行われる。この分離を達成するために、通常の場合、セグメント32A及び32Bの平均厚さを第1領域26の元の厚みより薄くする。詳述すると、ギャップ30の部位、即ち図1Eにおける第2領域28の左側縁部の真下のコーティングセグメント32Aの厚みは、領域28の左側縁部の真下の第1領域26の元の厚みより薄い。それにも関わらず、コーティングセグメント32A及び32Bを形成するために使用できる或る種の堆積技術のシャドウイング特性のために、コーティングセグメント32A及び32Bの平均厚さが、領域26の元の厚さを超えることがある。
【0032】
コーティング材の堆積は、通常の場合、蒸着またはスパッタリングのような、低圧で行われる、見通し線の範囲での(line-of-sight)物理的蒸着技術を用いて行う。コーティング材は、下部構造体20の上側面に対して20−90゜の主入射角で被着する。コーティングセグメント32A及び32Bの厚みをより一様にするために、下部構造体20(上層をなす要素及び領域を含む)及びコーティング材料源を、被着処理中に相対的に平行移動させたり、または/及び被着処理中に下部構造体20の上側面に対して垂直な軸の周りに相対的に回転させることができる。堆積の一様性を向上させるために平行移動と回転の何れを利用するかは、コーティングセグメント32A及び32Bの被着のために用いられる特定の技術、下部構造体20の横方向の面積に対するコーティング材料源の物理的サイズ、及びコーティング材料源の幾何学的形状等の因子によって決まる。
【0033】
コーティングセグメント32A及び32Bをスパッタリングによって形成する場合には、スパッタコーティング材料源のサイズは、通常の場合、下部構造体20の横方向の面積に対して十分な大きさである。この結果、通常の場合には比較的一様な堆積をなすために、スパッタ被着材料源と下部構造体20とを互いに平行移動させることで十分である。スパッタリングの場合、被着材の主入射角は通常90゜である。
【0034】
コーティングセグメント32A及び32Bを蒸着によって形成する場合には、蒸着コーティング材料源は、通常の場合、下部構造体20の横方向の面積と比較して小さい。蒸着の場合には、通常は平行移動と回転を組み合わせる。蒸着のための、被着材の主入射角は通常60゜である。蒸着処理に特に適した蒸着機構の幾何学的形態の例については、図4A及び図4Bを参照して後述する。
【0035】
要素22及び24が導電性材料からなる場合、コーティングセグメント32A及び32Bは、通常の場合、電気的に非絶縁性の材料、好ましくは導電性材料よりなる。典型的な実施態様では、コーティング材料が、例えばアルミニウム等の金属である。次にコーティングセグメント32Aが、第1の要素22とオーミック接触をなす。第1コーティングセグメント32Aから離隔した第2コーティングセグメントは、同様に第1の要素22から離隔した第2の要素24とオーミック接触をなす。或いは、コーティング材料が電気的に絶縁性でもよい。
【0036】
コーティングセグメント32A及び32Bの堆積によって、図1のプロセスシーケンスが完了する。場合によっては、第1コーティングセグメント32Aを除去する、追加のプロセスを実行してもよい。或いは、第2の要素24が存在しない形態も可能である。
【0037】
図2A−図2I(集合的に図2)は、本発明によるフラットパネル型CRTディスプレイのゲート制御式電界エミッタの製造プロセスを示す。図1のプロセスシーケンスで用いたコーティングのセグメント化を、電界エミッタから放出される電子を集束させるシステムの電子集束コーティングを形成するために、図2のプロセスにおいても用いる。この電子は、電界エミッタの反対側に配設された発光デバイスの発光素子を励起する。図3A及び図3Bは、図2B及び図2Iの各製造段階での電界エミッタのレイアウト図である。
【0038】
図2のプロセスの開始点は、平坦な電気的に絶縁性のベースプレート(即ち基板)40である。図2Aを参照されたい。電界エミッタを支持するベースプレート40は、通常例えばSchooo D263ガラスのようなガラスからなり、厚みが概ね1mmである。
【0039】
下側の電気的に非絶縁性のエミッタ領域42が、ベースプレート40の上層をなす。下側非絶縁性領域42は、横方向に離隔されたエミッタ電極の群にパターン形成された導電性層(図2Aには区別して示されていない)を有する。フラットパネル型CRTディスプレイの画素(ピクセル)の行の方向を行方向を称するものとすると、領域42のエミッタ電極は、行方向電極を構成するように、互いに平行に行方向に延びている。図2Aでは、行方向電極は、水平、即ち図面の平面と平行に延びている。
【0040】
単純化のため、非絶縁性領域42のエミッタ行方向電極は、図2Aにおいて構造体を完全に横断して延在する形態に示されている。実際には、エミッタ電極は、通常、図2Aの右側から概ね3分の1の位置に末端を有する。エミッタ電極は、通常の場合、アルミニウムまたはニッケルのような金属、またはこれらの金属何れかの合金である。エミッタ電極の厚みは0.1−0.5μmであり、典型的には0.2μmである。
【0041】
下側非絶縁領域42におけるエミッタ電極の上には、通常電気的に抵抗性の層(図2Aには区別して示されていない)が設けられる。この抵抗性層の候補の材料としては、サーメット(埋没金属粒子を有するセラミック)及び炭化シリコン等のシリコン−炭素−窒素化合物等が挙げられる。この抵抗性層により各電子放出素子と下層をなすエミッタ電極との間の抵抗値が106−1011Ω、典型的には109Ωとなる。
【0042】
電極間誘電体としての役目を果たす電気的に絶縁性の層44が、非絶縁性領域42の上に設けられる。誘電体層44の厚みは、0.05−3μm、典型的には0.15μmである。誘電体層44は、通常シリコン酸化物または窒化シリコンよりなる。図2Aには示されていないが、非絶縁性領域42の形状によっては、誘電体層44においてベースプレート40に接触する部分が存在し得る。
【0043】
横方向に離隔された主制御電極46Aの群は、アクティブ領域、即ち電子放出素子から放出された電子が発光デバイスの視聴面に像を生じさせている領域において、誘電体層44の上に配設されている。1個の主制御電極46Aが図2Aに示されている。制御電極46Aは、下側非絶縁性領域42のエミッタ電極に対して概ね垂直な方向に延在している。即ち、制御電極46Aは、主列方向電極を構成するべく、画素の列の方向に延在している。図2Aでは、列方向電極は、図面の平面に対して垂直な方向に延びている。
【0044】
横方向に離隔された制御アパーチャ48の群は、各種制御電極46Aを貫通し、誘電体層44に達している。そのような制御アパーチャ48の1つが図2Aに示されている。各電極46Aの制御アパーチャ48は、非絶縁性領域42のエミッタ電極の上にある。従って、制御アパーチャ48は、行方向及び列方向の制御アパーチャからなるアパーチャの二次元配列を形成する。
【0045】
一対のダミー主制御電極46Bを、アクティブ領域の列方向の両方の縁の位置において誘電体層の上に配設する。即ち、一方のダミー電極46Bは第1の主制御電極46Aの前に配置し、他方のダミー電極46Bは、最後の主制御電極46Aの後の位置に配置する。従って、図2Aにその一方が図示されている電極46Bは、ダミー列方向電極を構成するべく列方向に延在している。ダミー電極46Bに達している(制御アパーチャ48のような)制御アパーチャは存在しない。図2Aにおいて、図示されているダミー電極46Bの幅(行方向)は、図示されている主制御電極46Aの幅より狭いが、これは、図面のスペースの関係上そのように示しているに過ぎない。通常の場合、ダミー電極46Bは、主制御電極46Aと同じ幅を有する。
【0046】
制御電極46A及び46Bの外側の周辺デバイス領域において、誘電体層44の上に追加の導電体46Cが設けられており、列方向に延在している。以下に説明するように、追加の導電体46Cは、後に形成する電子集束コーティングに対して電子集束制御電圧を印加するために用いられる。非絶縁性領域42のエミッタ電極が図2Aの構造体を途中までしか横断していない形で延在している場合には、エミッタ電極群の末端は、通常、ダミー制御電極46Bの群と追加の導電体46Cの群との間の各空間の下の位置にあり、これによってエミッタ電極が導電体46Cに短絡する可能性を事実上回避している。
【0047】
導電体46A−46Cは、通常、導電性制御材料のブランケット層を堆積し、次にこのブランケット層をパターン形成することによって同時に形成する。導電体46A−46Cは、通常、典型的にはクロムである金属からなり、0.1−0.5μm、典型的には0.2μmの厚みを有する。或いは、導電体46A−46C用の金属として、アルミニウム、ニッケル、タンタル、及びタングステンが挙げられる。
【0048】
主制御電極46Aのそれぞれは、図1のプロセスシーケンスにおける第1の要素22に対応する。或いは、図示されているダミー電極46Bが、第1の要素22に対応し得る。追加の導電体46Cは、第2の要素24に対応する。
【0049】
電気的に非絶縁性のブランケットゲート層50は、図2Aの構造体の上に設けられる。詳述すると、ゲート層50は、導電対46A−46Cの上層をなすとともに、導電体46A−46Cの間の空間においては誘電体層44の上に延在している。ゲート層50は、制御アパーチャ48の内部にも延びて、誘電体層44に達している。ゲート層50は通常の場合、金属、典型的にはクロムからなり、0.02−0.1μmの厚み、典型的には0.04μmの厚みを有する。層50に用いる他の金属としては、タンタル、金、及びタングステンが挙げられる。
【0050】
ゲート開口部52は、図2Bに示すように、ゲート層50を貫通して制御アパーチャ内部の誘電体層44に達する形態で形成される。図2Bの要素50Aは、ゲート層50の残りの部分である。ゲート開口部52は、通常は、米国特許第5,559,389号または第5,564,959号に記載のタイプの荷電粒子トラッキング方法によって形成する。また、開口部52を、1997年6月5日出願のLudwig他による国際特許出願PCT/US97/09198に記載のタイプの小球を用いる技術によって形成することもできる。
【0051】
各制御アパーチャ48の底部にあるゲート層の残りの部分50Aは、複数のゲート開口部52を有する。制御アパーチャ48と、そのアパーチャ48の範囲にあるゲート層の部分50Aを貫通している特定のゲート開口部52とが組み合わせられて、複合制御アパーチャ48/52が形成されている。制御アパーチャ48が、二次元行/列配列をなすように配置されていることから、ゲート開口部52は、複数のゲート開口部からなる組の行と列の二次元配列に配置される。図3Aでは、ゲート開口部52の組の1つが示されている。図3Aの要素42Aは、非絶縁性領域42のエミッタ列方向電極の一つを表す。図3Aに示すように、各制御電極46Aまたは46Bは、エミッタ電極42Aの上では、電極42Aの間の空間の部分より幅が広くなっている。
【0052】
エッチマスクとしてゲート層50Aを用いて、誘電体層44を、ゲート開口部52を通してエッチングし、非絶縁性領域42に達する誘電体開口部54を形成する。図2Bの要素44Aは、誘電体層44の残りの部分である。誘電体開口部54を形成するためのエッチング処理は、通常、開口部54がゲート層50Aに或る程度アンダーカットを形成するように行う。各誘電体開口部54とその上のゲート開口部52とによって、複合開口部52/54が形成される。
【0053】
図2Cを参照されたい。電気的に非絶縁性のエミッタコーン材料を、ベースプレート40の上側(または下側)表面に対して概ね垂直な方向に構造体の上に蒸着する。エミッタコーン材料は、ゲート層50Aの露出部分に堆積し、ゲート開口部52を通過して、誘電体開口部54の下側非絶縁性領域42に堆積する。ゲート層50A上にエミッタ材料が堆積するため、エミッタ材料が開口部54に入るときに通過する開口部は徐々に閉じてゆく。この結果、エミッタ材料が誘電体開口部54に堆積して、対応する円錐形の電子放出素子56Aが形成される。連続的な(ブランケット)過剰なエミッタ材料の層56Bも、ゲート層50A上に堆積する
エミッタコーン材料は通常は金属で、ゲート層50がクロムからなるときにはモリブデンであるのが好ましい。エミッタ材料の他の候補としては、後に過剰なエミッタ材料の層56Bの1または複数の部分を電気化学技術を用いて除去するとき、ゲート材料とは異なるエミッタ材料となる、ニッケル、クロム、白金、ニオブ、タンタル、チタン、タングステン、チタン−タングステン、及び炭化チタン等が挙げられる。
【0054】
フォトレジストマスク(図示せず)を、過剰なエミッタ材料の層56Bの上に形成する。このフォトレジストマスクは、制御アパーチャ48の上全体を覆っており、かつ主制御電極46Aの隣接する部分の一部の上に延在している固形のマスク部分である。好ましくは、各固形マスク部分は矩形の形状を有し、制御アパーチャ48の対応する1つの上にあり、同じ制御電極46Bの他の制御アパーチャ48の上にあるマスク部分からは横方向に離隔されている。
【0055】
フォトレジストマスクを通して露出されている過剰なエミッタ材料の層56Bの材料は、適切なエッチング剤で除去する。図2Dを参照されたい。要素56Cは過剰なエミッタ材料の層56Bの残りの部分を表している。過剰なエミッタ材料の残りの部分56Cは、矩形の島状部の行と列からなる二次元配列からなり、各島状部は、制御アパーチャ48全体にわたって延在、即ち全体を占めている。エッチング剤は、一般的には化学的エッチング剤であり、従って等方性成分を含んでいる。この結果、過剰なエミッタ材料の島状部56Cは、フォトレジストに僅かにアンダーカットを形成した状態となる。このとき、ゲート層50Aは部分的に露出される。
【0056】
フォトレジストマスクが依然として所定の場所にある状態で、ブランケットゲート層50Aを選択的にエッチングして、パターン形成されたゲート層50Bを形成する。このゲート層のエッチングは、通常、概ね非等方性のエッチング剤、典型的には塩素プラズマを用いて、ベースプレート40の上側表面に対して概ね垂直な方向に施し、これによってゲート層50Bはフォトレジストマスクに著しくアンダーカットを形成しないことになる。過剰なエミッタ材料の層56Bの選択的エッチングにおいては等方性成分を含むエッチング剤を使用し、同じフォトレジストマスクを通してのブランケットゲート層50Aの選択的エッチングに際しては完全に非等方性のエッチング剤を使用したため、形成されたゲート層50Bの部分は、それぞれ過剰なエミッタ材料の島状部56Cを横向き外方向に僅かに越えた形で延在することになる。
【0057】
或いは、等方性成分を有するエッチング剤を用いてブランケットゲート層50Aにパターン形成し、ゲート部分50Bの過剰なエミッタ材料の島状部56Cを越えて横方向に延在する部分を小さくしたり、或いは実質的になくすことができる。概ね非等方性のエッチング剤により過剰なエミッタ材料の層56Bをパターン形成することによっても、ゲート部分50Bが過剰なエミッタ材料の島状部56Cを越えて横方向に延在する程度を少なくしたり、或いは実質的に無くすことができる。何れの場合も、各主制御電極46Aと隣接するゲート部分56Bが列方向に延びる複合制御電極46A/50Bを形成する。図1のプロセスシーケンスにおける第1の要素22に対応するのは各主制御電極46Aのみではなく、各主制御電極46Aと隣接するゲート部分56Bの組合せ、即ち各複合制御電極46A/56Bが第1の要素22に対応し得る。
【0058】
図2Eに示すように、構造体の上部にパターン形成された多機能層70を形成する。多機能層70は過剰なエミッタ材料の島状部56Cの上部及び側部の上にあり、ゲート部分50B及び主制御電極46Aのカバーされていない材料の上に延在し、ダミー電極46Bをカバーし、電極46Aと46Bとの間において露出されている誘電体層44Aの部分をカバーし、ダミー電極46Bを越えて誘電体層44Aの上に延在しているが、追加の導電体46Cはカバーしていない。この実施態様では、層70は図1のプロセスシーケンスの第1領域26に相当し、その機能を果たしている。
【0059】
後に説明するように、電子放出コーン56Aから放出された電子を集束させるシステムを、過剰なエミッタ材料の島状部56Cがコーン56Aの上に乗っている間に構造体の上部に形成する。コーン56Aの形成のために用いるのに好ましく、従って過剰なエミッタ材料の島状部56Cを形成するために好ましい材料であるモリブデンは、優れた電子放出特性を示すが、ここで行われるように蒸着により堆積される場合、電子集束システムの形成に用いられる一定の材料に対して透過性である。これらの材料に対して概ね不透過性となるように、パターン形成された層70の型及び厚みを選択する。構造体をこれらの材料に曝す際に、層70の適切な部分を過剰なエミッタ材料の島状部56Cの上に位置させておくことによって、この材料が過剰なエミッタ材料の島状部56Cを通過してコーン56Aを汚染したり、或いは損なうことが層70により防止される。つまり、層70は電子集束システムの形成に際してコーン56Aを保護する。
【0060】
保護層70の部分は、通常の場合、最終的に形成される電界エミッタに残る。従って、保護層70の材料及び厚みは、隣接する電界エミッタの構成要素の機能に適合するように選択する。層70は、通常非導電性材料、通常は電気的に絶縁性の材料からなる。層70の部分が電子集束システムのベース電子集束構造の下にくる場合、層70は、厚みが0.05−1.0μm、典型的には0.5μmのシリコン酸化物からなる。層70の別の材料として、窒化シリコン及びスピンオンガラス(SOG)が挙げられる。
【0061】
保護層70は、通常構造体の上部に所望の保護材料のブランケット層を被着するスパッタリングによって形成する。このブランケット保護層は、化学蒸着によって形成することもできる。適切なフォトレジストマスク(図示せず)を用いて、ブランケット保護層の所望の部分を適切なエッチング剤で除去し、層70を生成する。或いは、層70を、シャドウマスクを用いる被着技術によって形成することができる。
【0062】
図2Fに示すように、電子集束システムのための非導電性のベース電子集束構造72を部分的に完成した電界エミッタの上に形成する。ベース電子集束構造72は、図1のプロセスシーケンスの第2領域28に相当する。図2Fに示す電子集束構造72の幾つかの部分は、図面の外側において互いに結合している。
【0063】
概ね矩形の電子集束開口部74Aの行及び列からなる配列は、デバイスのアクティブ領域においてベース電子集束構造72を貫通している。ベースプレート40の上側表面に対して垂直な向きに見た時、各制御アパーチャ48は、対応する1つの電子集束開口部74A内で横向きに配置されている。従って、電子集束構造72は、アクティブ領域においてワッフル形状のパターンに構成されている。行方向には、構造72のアクティブ領域の部分が、(a)主制御電極46Aの間の空間及び(b)ダミー電極46Bと第1の及び最後の主制御電極46Aの間の空間を占める保護層70の部分の上にある。列方向には、電子集束構造72は、通常、制御アパーチャ48の外側の主制御電極46Aの上を通っている。各エミッタ行方向電極42Aに対して1つある概ね矩形のダミー電子集束開口部74Bの列は、アクティブ領域の列方向の各縁部において構造72を貫通しダミー電極46Bに達している。
【0064】
デバイスの周辺領域では、ベース電子集束構造72が、図面に示すダミー電極46Bと追加の導電体46Cとの間の空間に延びている保護層72の部分の上にある。図面に示すダミー電極46Bの右側縁部は、電子集束構造72の周辺領域の部分の側壁と概ね垂直方向に位置が合っている形態で図2Fに示されている。或いは、構造72は、図面に示すダミー電極46Bの右側縁部の上に部分的に被さっていたり、図面に示すダミー電極46Bの右側縁部から横方向に離れた位置にあっても良い。
【0065】
1個又は複数の追加の概ね矩形の開口部74Cがベース電子集束構造72を貫通して追加の導電体46Cに達している。このような追加の開口部74Cがただ1つしか存在しない時、この開口部が通常は全てのエミッタ行方向電極42Aを横断して延在するか、或いは、エミッタ電極42Aが導電体46Bと46Cとの間の空間の下に端部を有する場合には、この開口部が全ての電極42Aの末端を越えて延在する。複数の追加の開口部74Cがある時は、各開口部74Cは、通常、(全てではなく)少なくとも2つのエミッタ電極42Aを横断して延在するか、電極42Aの端部が導電体46Bと46Cの間の空間の下にある時は、(全てではなく)2以上の電極42Aの端部を越えて延在する。
【0066】
ベース電子集束構造72Aの一部が保護層70と追加の導電体46Cの間の空間において誘電体層44Aに達するまで延在している。電子集束構造72は、図2Gの例では、追加の導電体46Cの上にその左側の縁部に沿って部分的に被さっている。或いは、構造72の外周部の側壁が、追加の導電体46Cの左側縁部と概ね垂直方向に位置の合った形態や、構造72が導電体46Cから離隔した位置にある形態も可能である。
【0067】
ベース電子集束構造72は、通常電気的に絶縁性の材料からなる。通常の場合、電子集束構造72は化学線材料からなり、この材料を適切な化学線に選択的に露光し、現像して露光された或いは露光されていない化学線材料を除去することによって形成される。化学線に露光することにより、露光した化学線材料はその化学的構造が変化する。この化学線材料は、通常例えばOlin OCG7020ポリイミドのようなポジ型の光重合可能なポリイミドである。電子集束構造72は、通常絶縁性層44Aより45−50μm高い位置まで延びている。
【0068】
様々な技術を用いて、ベース電子集束構造72を形成することができる。電子集束構造72を形成するための典型的なプロセスシーケンスでは、ポジ型の光重合可能なポリイミドのブランケット層を部分的に完成した電界エミッタの上に被着する。ポリイミドをスピニングして、比較的平坦な上側ポリイミド表面を作り出す。次に平坦化したポリイミドをベーキングする。電界エミッタの上に配置され、放射線の当たる領域が構造72の所望の位置となるようにする適切なフォトマスクを用いて、ポリイミドを前方からの化学線、一般的にはUV光に露光する。この前方化学線は構造体の上に当たり、露光されたポリイミドを重合(橋かけ結合)させる。露光されていないポリイミドは適切な現像液で除去する。残った(即ち露光された)ポリイミドを、非反応性の雰囲気において高温で硬化させ、構造72を形成する。
【0069】
このポリイミドが、Olin OCG7020ポリイミドである場合は、通常、現像前ベーキング処理(pre-development baking step)を約95℃で20分間行う。現像液はOlin QZ3501現像液である。現像後硬化処理(post-development cure)は、通常、窒素中で350℃で2時間かけて行い、次に10-5トル(torr)以下の真空状態で425℃で1時間かけて行う。
【0070】
或いは、ベース電子集束構造72を、米国特許第5,649,847号又は第5,650,690号に記載の後方/前方化学線露光法によって形成することもできる。或いは、構造72を、1998年5月27日出願のSpindt他による国際特許出願PCT/US98/09907に記載の後方/前方化学線照射法によって形成することができる。後者の場合には、非絶縁性領域42のエミッタ電極42Aが、通常、ベースプレート40の上側表面に対して垂直な向きから見た時に梯子状の形態になる。構造72の形成方法とは無関係に、保護層70は、構造72を形成する際に用いられる材料が過剰なエミッタ材料の島状部56Cに入り込んで電子放出素子56Aを汚染したり、破損させることを防止する。
【0071】
ベース電子集束構造72をエッチング用のシールドとして用いて、保護層70の遮蔽されていない部分を、概ね等方性の成分を有するエッチング剤で除去する。図2Gを参照されたい。エッチング剤は、電子集束構造72にアンダーカットを形成して、(a)ギャップ76Aの行及び列からなる二次元配列、及び(b)アクティブ領域の各列方向の縁部に位置するダミーギャップ76Bの列が形成される。各ギャップ76Aは、電子集束開口部74Aの異なる1個の底部の周りに環状に延在する。同様に、各ダミーギャップ76Bは、ダミー電子集束開口部74Bの異なる1つの底部の周りに環状に延在する。各ギャップ76Aは、図1のプロセスシーケンスにおけるギャップ30に相当する。或いは、図示されているダミー電極46Bに沿った各ダミーギャップ76B(例えば図示されている1つのダミーギャップ)はギャップ30に対応し得る。
【0072】
ギャップ74A及び74Bを形成するために用いられるエッチング剤は、通常液体の化学エッチング剤である。保護層70がシリコン酸化物からなる時、エッチング剤は、通常、50重量%の酢酸、30重量%の水、及び20重量%のフッ化アンモニウムからなる。エッチングは、通常、20℃で3分間かけて行われる。或いは、概ね等方性の成分を有するプラズマエッチング剤を用いることもできる。
【0073】
保護層70の残りの部分は、図2Gにおいて要素70Aとして示されている。図2Gに示す保護層70Aの残りの部分は、図面の外側の部分で互いに連結している。残りの保護層70Aは、ベース電子集束構造72の下に位置し、有効な電子集束システムの一部を形成している。
【0074】
電気的に非絶縁性の電子集束コーティング材料を構造体の上に物理的に蒸着し、(a)連続的な電子集束コーティングセグメント78A、(b)追加的コーティングセグメント78Aの行及び列からなる二次元配列、及び(c)アクティブ領域の列方向の各縁部に位置する追加的ダミーコーティングセグメント78Cの列を形成する。図2Hを参照されたい。図1のプロセスシーケンスにおける第2のコーティングセグメント32Bに相当する電子集束コーティングセグメント78Aは、ベース電子集束構造72の上にあり、その側壁が下方向に開口部74A−74Cの中に延びている。電子集束コーティング78Aは、各追加の開口部74Cの底部において追加の導電体46Cの概ね全体に接触している。図2Hに示す電子集束コーティング78Aの部分は、図面の外側で互いに連結している。
【0075】
追加的コーティングセグメント78Bのそれぞれは、対応する電子集束開口部74Aにおける過剰なエミッタ材料の島状部56Cの1つの上に乗っており、その電子集束開口部74Aにおけるゲート部分50Bのカバーされていない部分、及び主制御電極46Aの上に延在している。各電子集束開口部74Aにおけるギャップ76Aの部分は、その開口部74Aにおいてコーティングセグメント78Aと78Bを分離している。追加的ダミーコーティングセグメント78Cのそれぞれは、ダミー電子集束開口部74Bの1つにおいてダミー電極46Bの上に位置している。各ダミー開口部74Bにおけるギャップ76Bの部分は、その開口部74Bにおいてコーティングセグメント78Aと78Cとを分離している。各コーティングセグメント78Bは、図1のプロセスシーケンスにおける第1コーティングセグメント32Aに相当する。或いは、各ダミーコーティングセグメント78Cが、第1コーティングセグメント32Aに対応し得る。
【0076】
電気的に非絶縁性のコーティングセグメント78A−78Cは、通常、導電性材料、典型的にはニッケルのような金属からなる。応用例によっては、コーティングセグメント78A−78Cを、電気的に抵抗性の材料で形成することができる。何れの場合でも、電子集束コーティングセグメント78Aの抵抗率は、通常ベース電子集束構造72の抵抗率より非常に小さいものである。また、コーティングセグメント78A−78Cの厚みは、通常は、残りの保護層70Aの厚みより薄い。保護層70Aの厚みが0.5μmである時、コーティングセグメント78A−78Cの厚みは典型的には0.1μmである。
【0077】
図4A及び図4Bは、コーティングセグメント78A−78Cの被着がどのように行われるかの一例を定性的に示した図である。図4Aは、被着の開始に近い時点での状態を示す。図4Aの要素78Pは、処理開始時の電子集束コーティング材料の部分を示す。図4Bは、被着の終了時に近い時点での状態を示す。
【0078】
図4A及び図4B(集合的に「図4」と称する)に示す被着技術は、部分的に完成した電界エミッタに衝当する材料の粒子の分散角度の範囲を制限した蒸着法の概要を表しているが、同じように粒子の分散範囲を制限したスパッタリングもこの図は表し得る。図4の要素80は、コーティング材料源を模式的に表している。要素82は、コーティング材料が部分的に完成した電界エミッタに衝当する際に通過するアパーチャを有する、所望に応じて設けられるプレートを表している。
【0079】
被着処理中に、通常、複合被着材料源80/82と部分的に完成した電界エミッタの相対的位置を、ベースプレート40の上側表面に平行な平面において平行移動させる。蒸着の際によく行われるように、被着処理を被着材料の分散角度を制限する形で行う場合、通常、被着材料源80/82と電界エミッタの相対的位置を、ベースプレート40の上側表面に概ね垂直な軸の周りに互いに回転運動させる。通常は、電界エミッタを回転させ、被着材料源80/82は静止させておく。しかし、被着材料源80/82を回転させて、電界エミッタを固定しておくこともできる。また、被着材料源80/82と電界エミッタの両方を回転させることもできる。
【0080】
コーティング材料は、図4A及び図4Bに示すように、主入射角θで見通し線の範囲に分散する形で電界エミッタに衝当する。衝当するコーティング材料は、主被着軸線を形成する中心軸84を有する。ベースプレート40の上側表面に平行な平面に対する主被着軸線84から測定すると、主入射角θは20−90°であり、典型的にはスパッタリングの場合は90°、蒸着の場合は60°である。衝当するコーティング材料の分散角度の範囲を制限するように被着を調節すると、コーティング材料の粒子は主被着軸線84から測定した半角αで特性化される概ね円錐形の形で電界エミッタに衝当する。この半角αは5−45°で、典型的には20°である。
【0081】
前述のように電子集束コーティング材料を被着することにより、ギャップ76A及び76Bの位置にある電界エミッタの上側表面の部分は、コーティング材料の衝当から遮蔽される。コーティング材料は、通常の場合、電界エミッタの上側表面に被着した後僅かに移動する。しかしギャップ76A及び76Bが存在することにより、電子集束コーティングセグメント78Aがコーティングセグメント78B及び78Cにつながることが防止される。従って、電子集束コーティング78Aは、コーティングセグメント78B及び78Cの全てから離隔されることになる。
【0082】
過剰なエミッタ材料の島状部56C及びコーティングセグメント78Bの少なくとも上にある部分を除去する。各コーティングセグメント78Bは完全に除去し得る。その場合、通常は各コーティングセグメント78Cもその全体が除去される。図2I及び図3Bは、コーティングセグメント78B及び78Cが完全に除去された場合の構造を示している。
【0083】
過剰なエミッタ材料の島状部56C及びコーティングセグメント78Bの少なくとも上にある部分の除去は、様々な方法で行うことができる。コーティングセグメント78Bは、通常の場合、適切な電解漕に部分的に完成した電界エミッタを浸漬させることによって電気化学的に除去する。この電気化学的除去処理は、コーティングセグメント78Bを、電子集束コーティングセグメント78A及び電子放出コーン56Aに対して正の電位となるように配置する方式で行う。この結果、電子集束コーティング78Aが溶解せず、またコーン56Aが溶解したり、或いは損傷を受けることなく、コーティングセグメント78は電解漕に溶解することになる。コーティングセグメント78Cは、セグメント78Bに印加したのと同じ電位をセグメント78Cに印加することにより同時に除去する。その後、過剰なエミッタ材料の島状部56Cを、通常、1998年6月29日出願のKnall他による国際特許出願PCT/US98/12801に記載の技術によって電気化学的に除去する。
【0084】
コーティングセグメント78Bに電解液が浸透可能である場合は、セグメント78Bの上にある部分を除去するための別の操作を行う必要なく、過剰なエミッタ材料の島状部56Cを電気化学的に除去することができる。詳述すると、電解液がコーティングセグメント78Bを通して侵入するときは、過剰なエミッタ材料の島状部56Cは、通常の場合、同様に上に引用したKnall他による国際特許出願PCT/US98/12801に記載のような技術によって電気化学的に除去する。過剰なエミッタ材料の島状部56Cの除去の際、上にあるセグメント78Bの部分が剥がされ、電解漕に流れ出る。セグメント78Bの剥がれた部分を電界エミッタの近傍から除去するのを助けるために電解漕をかき混ぜる、即ち攪拌することができる。この除去技術では、除去処理の終了時にコーティングセグメント78C及び主制御電極46Aの上にあるコーティングセグメント78の部分が残り、通常の場合は完成した電界エミッタにも残る。
【0085】
別の形態として、リフトオフエッチング剤がセグメント78Bに浸透可能な場合、リフトオフ技術によって、過剰なエミッタ材料の島状部56C及びコーティングセグメント78Bの少なくとも上にある部分を除去することができる。この場合、リフトオフ層は、図2Bに示す段階でゲート層50Aの上に設けられる。リフトオフ層は、通常、ベースプレート40の上側表面に対して比較的小さい角度、典型的には30°程度の角度で適切なリフトオフ材料を蒸着することにより形成する。次にこのリフトオフ材料を、過剰なエミッタ材料の層56Bの場合と概ね同じ方法でパターン形成する。
【0086】
図2Hに示す段階では、各過剰なエミッタ材料の島状部56Cとその下のゲート部分56Bの間にリフトオフ材料の島状部が存在する。このリフトオフ状の島状部を取り除くために適切なエッチング剤を使用する。これによって過剰なエミッタ材料の島状部56Cがリフトオフ、即ち除去され、エッチング剤に流れ出る。この島状部56Cに、そのリフトオフに使用されるエッチング剤が浸透可能である場合、この浸透性を利用して、リフトオフエッチング剤を島状部56Cに垂直方向に侵入させ、速やかに下にあるリフトオフ島状部の上側表面全体に作用させることができる。これにより、比較的短時間でリフトオフ処理が行われることになる。同様に、コーティングセグメント78及び主制御電極46Aの上に位置するセグメント78Bの部分は除去処理後も残る。
【0087】
電子集束コーティング78A、ベース電子集束構造72、及び保護層70A(全て構造72の下に位置する)は、電子集束システムを形成する。外部の電子集束制御のための電位を、追加の導電体46Cに直接印可するか、或いは導電体46Cに接続された中間導電体(図示せず)を介して印可する。導電体46Cと電子集束コーティング78Aとの間のオーミック接続のため、デバイスの作動時に電子放出コーン56Aから放出される電子の集束を制御するための電子集束制御電位がコーティング78Aに印可される。
【0088】
フラットパネル型CRTディスプレイは、通常、カラーディスプレイであり、各画素が、1つは赤、1つは緑、1つは青の三種の小画素からなる。一般に、各画素はベースプレート40の上側表面に垂直な方向から見たとき正方形の形状であり、三種の小画素は、行方向に隣合わせに長方形の形に並べられており、この長方形の長軸は列方向を向いている。この小画素のレイアウトでは、電子の集束制御は、通常列方向よりも行方向についてより重要性が増す。
【0089】
各制御アパーチャ48の電子放出素子56Aの組は、一個の小画素に電子を供給する。各複合制御電極46A/50Bの制御アパーチャ48は、その電極46A/50B上の行方向の中央に配置されている。電子集束システム70A/72/78Aの縁部を、図2I及び図3Bに示すように、複合制御電極46A/50Bの長手方向の縁部と垂直方向に概ね位置を合わせる形で配置することにより、優れた行方向の電子集束制御が達成される。
【0090】
図5A−図5D(集合的に「図5」)は、フラットパネル型CRTディスプレイのゲート制御式電界エミッタを形成するための、図2のプロセスを改変したプロセスを示す。図5の改変プロセスでは、本発明に基づき、過剰なエミッタ材料の島状部56Cの上にある他の領域の上に電子集束コーティング材料が堆積するように電子集束コーティングセグメントを配置することにより、過剰なエミッタ材料の島状部56Cの上側表面上に電子集束コーティング材料を直接被着することを避けている。図5のプロセスは、図2のプロセスと図2Eの段階までは同様である。
【0091】
図5のプロセスにおけるベース電子集束構造72は、図2のプロセスに関連して前に説明した前方露光技術を一点だけ変更してポジ型の光パターン形成可能なポリイミドから形成する。電子集束構造72の所望の位置に放射線透過領域を設けることに加えて、部分的に完成した電界エミッタの上にあるフォトマスクは、過剰なエミッタ材料の島状部56Cの上にある保護層70の部分の概ね上に位置する追加の放射線透過領域の二次元配列を有する。これらの追加の放射線透過領域の下にあるポリイミドの部分72Aは、前方化学線照射を受けて重合する。
【0092】
図5Aは、ブランケットポリイミド層を現像して露光されていないポリイミドを除去し、残った(露光された)ポリイミドに対して現像後硬化処理を施した後の構造を示す。各ポリイミド部分72Aは、対応する過剰なエミッタ材料の島状部56Cの上の保護層70の上に位置する電気的に絶縁性の島状部である。絶縁性の島状部72Aは、下にある過剰なエミッタ材料の島状部56Cの垂直方向にみて概ね中央にある。各絶縁性島状部72Aは、行方向及び列方向の両方について下にある過剰なエミッタ材料の島状部56Cより小さいか、僅かに大きい寸法であり得る。図5Aは、各絶縁性島状部72Aの行方向の寸法が、下にある過剰なエミッタ材料の島状部56Cより僅かに大きい寸法である形態を示している。
【0093】
絶縁性島状部72Aは、ベース電子集束構造72よりかなり高い位置まで延びている。詳述すると、電子集束構造72及び絶縁性島状部72Aは、ポリイミドの現像後硬化処理の際に収縮する。構造72及び島状部72Aの容積の収縮度のパーセンテージは概ね同程度である。しかし、電子集束構造72は、横方向には各絶縁性島状部72Aよりかなり大きい収縮度で収縮する。構造72の横方向の収縮度が高いことは、各島状部72Aの横方向の収縮に対する、その横方向の収縮を制限するように作用する。構造72及び複数の島状部72Aが、同程度のパーセンテージの容積収縮度に達しようとするため、構造72は、各島状部72Aより垂直方向により大きく収縮することになる。
【0094】
より具体的に言えば、図5Aに示すベース電子集束構造72の部分は、絶縁性島状部72Aより列方向の寸法が非常に大きい列方向の帯状体である。このため、図面に示す電子集束構造72の部分の列方向の収縮が、島状部72Aの列方向の収縮に対して大きく押さえられることになる。この結果、図面に示す構造72の部分は、島状部72Aと比較して行方向及び垂直方向により大きいパーセンテージで収縮することになる。同様に、行方向に延びる構造72の帯状体は、島状部72Aより非常に大きい行方向の寸法を有する。従って、この構造72の行方向に延びる帯状体は、行方向の収縮についてはかなり押さえられ、島状部72Aと比較して列方向及び垂直方向により大きいパーセンテージで収縮することになる。この収縮の差の正味の結果として、絶縁性島状部72Aが、電子集束構造72よりかなり高い位置まで延びた形となる。これは、図5Aに定性的に示されている。
【0095】
ベース電子集束構造72と絶縁性島状部72Aの組合せをエッチング用のシールドとして用いて、概ね等方性の成分を有するエッチング剤で保護層70のシールドされていない部分を除去する。図5Bに示すように、ギャップ76A及び76Bにより電子集束構造72に同様にアンダーカットを形成する。加えて、このエッチング剤は、絶縁性島状部72Aにもアンダーカットを形成し、各絶縁性島状部72Aの下の別のギャップ76Cの行及び列からなる二次元配列が形成される。各絶縁性島状部72Aが下にある過剰なエミッタ材料の島状部56Cより行方向又は列方向の寸法が大きい場合は、各ギャップ76Cが、それによって対応する絶縁性島状部72Aが対応する過剰なエミッタ材料の島状部56Cの上に重なる空間を有する。
【0096】
絶縁性島状部72Aの下の保護層70の残りの部分は、保護層の島状部72Bの行及び列の二次元配列からなる。各保護層島状部72Bは、垂直方向にみて、上にある絶縁性島状部72Aと下にある過剰なエミッタ材料の島状部56Cに概ねその中心を置いている。
【0097】
過剰なエミッタ材料の島状部56Cが上にある保護層島状部70Bより行方向又は列方向の寸法が大きい場合には、通常、保護層島状部70Bを越えて横方向に延在する過剰なエミッタ材料の島状部56Cの材料を除去するために更にエッチングを行う。これによってギャップ76Cは、過剰なエミッタ材料の島状部56Cの材料が除去された部分の空間を有する形で拡大されることになる。図5Bの要素56Dは、過剰なエミッタ材料の島状部56Cの残りの部分を表す。この更なるエッチング処理は、残った過剰なエミッタ材料の島状部56Dが保護層島状部72Bに僅かにアンダーカットするように十分に長い時間をかけて行うのが普通である。この更なるエッチングの際に保護層島状部70Bと絶縁性島状部72Aの組合せがエッチング用のシールドとしての役目を果たす。またエッチング剤は概ね等方性の成分を有する。
【0098】
電気的に非絶縁性の電子集束コーティング材料を、上述したように見通し線の範囲で構造体の上部に堆積させる。図5Cを参照されたい。電子集束コーティングセグメント78Aが、前述のものと同様にベース電子集束構造72の上側及び側部表面上に堆積し、各追加の開口部74Cにおける追加の導電体46Cに達するまで延在している。追加的コーティングセグメント78Cも同様にダミー電子集束開口部74Bにおけるダミー電極46Bの上に堆積している。
【0099】
加えて、追加的コーティングセグメント78Dは絶縁性島状部72Aの上側及び側部表面上に堆積する。対応する追加的コーティングセグメント78Eは、隣接するゲート部分50Bのカバーされていない部分及び主制御電極46Aの上に堆積する。各ギャップ76Cの一部は、上にあるコーティングセグメント78Dを下にあるコーティングセグメント78Eから分離している。コーティングセグメント78A及び78C−78Eは全て、互いに離隔されている。
【0100】
ここで、コーティングセグメント78D、絶縁性島状部72A、保護層島状部70B、及び過剰なエミッタ材料の島状部56Dを除去する。図5Dは、除去後の構造を示す図である。コーティングセグメント78Cは、通常この除去工程の後も残る。保護層70Aは、ベース電子集束構造72の下にあり、構造72及び電子集束コーティング78Aと共に電子集束システムの有効な一部分を形成する。
【0101】
領域78D、72A、70B、及び56Dの除去は、様々な方式で行うことができる。各絶縁性島状部72A及び隣接するコーティングセグメント78Dによって形成された島状部の上部は、電子集束システム70A/70/78Aの上に延在していることから、機械的な力を島状部上部72A及び78Dに加えることによって、島状部を部分的に完成した電界エミッタから分離することができる。例えば、気体又は液体のジェットを島状部の上部72A/78Dに当てて、島状部を電界エミッタから分離することができる。この場合には、電界放出構造の特性を、電子集束システム70A/72/78が島状部の上部72A/78Dより非常に大きい横方向の剪断応力に耐え得るように選択する。流体のジェットにより加えられる力を適切に調節することにより、電子集束システム70A/72/78Aはその場所に残り、島状部上部72A/78Dが除去される時に損傷を受けずに済む。或いは、適切な接着特性を有するテープを構造体の上部に置いて、島状部上部72A/78Dに接着させることができる。次にこの接着性テープを電界エミッタから剥がして、島状部上部72A/78Dを取り除く。
【0102】
島状部上部72A/78Dとその下の材料との分離は、島状部上部72A/78Dの下の様々な位置で起こり得る。島状部上部72A/78Dが機械的に加えられる力によって除去される場合、領域78D、72A、70B、及び56Dで形成された複合体の島状部の構造内の最も弱い領域が、島状部56Dとその下のゲート部分50Bの間の境界に沿った位置となるように電界エミッタの特性を選択することができる。次に島状部上部72A/78Dに機械的な力を加えることにより、コーティングセグメント78D、絶縁性島状部72A、保護層島状部70B、及び過剰なエミッタ材料の島状部56Dの組合せのそれぞれを、過剰なエミッタ材料の島状部56Dとその下のゲート部分56Bの間の境界面に沿って分離し、部分的に完成した構造体から除去する。
【0103】
或いは、領域78D、72A、70B、及び56Dで形成された島状部を、ゲート部分56Bの上であるが、絶縁性島状部72Aの下の位置において電界エミッタから分離することができる。この場合には、保護層島状部70Bの残った部分を適切なエッチング剤で除去することができる。過剰なエミッタ材料の島状部56Dの残った部分は、全て、前に引用したKnall他の国際特許出願PCT/US98/12801に開示されたもののような技術によって電気化学的に除去する。
【0104】
更に別の方法では、領域78D、72A、70B、及び56Dの除去を、適切な液体化学エッチング剤で保護層島状部70Bを除去することから始める。これによって、島状部上部72A/78Dが剥がされて、エッチング剤に流れ出る。過剰なエミッタ材料の島状部56Dは、前段落に記載したように電気化学的に除去する。
【0105】
更に別の方法として、過剰なエミッタ材料の島状部56Dを、その上にある何れの過剰なエミッタ材料の島状部56Dの材料を先に除去することがないようにその側部からエッチングすることによって、電気化学的に除去することができる。領域78D、72A、及び70Bは、島状部56Dがエッチングで除去された時に取り除かれる。
【0106】
図6A及び図6B(集合的に「図6」)は、領域78D、72A、70B、及び56Dの除去を容易にするためにゲート層50Bの上に分離層を設けることを特徴とする図5のプロセスの改変プロセスを示す。図6のプロセスは、図2及び図5のプロセスと図2Bの段階までは同様である。次の段階で、図6Aに示すように、ゲート層50Aの上に分離層90を形成する。前述のリフトオフ層と同様に、分離層90は、構造体の上部に典型的にはベースプレート40の上側表面に対して30°程度の比較的小さい角度で適切な分離層材料を蒸着することによって形成する。分離層開口部92は、それぞれゲート開口部52の上の位置において分離層90を貫通している。
【0107】
その後のプロセシング処理は、図5Cに示す段階まで上述の図2及び図5のプロセスと同様に行うが、分離層90のパターン形成は、過剰なエミッタ材料の層56Bの場合と概ね同様に行う。図6Bは、この段階での構造体を示す。図6Bの要素90Aは、各電子集束開口部74Aにおける分離層90のパターン形成された部分を指す。
【0108】
次に図6Bの構造から、コーティングセグメント78D、絶縁性島状部72A、保護層島状部70B、及び過剰なエミッタ材料の島状部56Dを除去する。この除去は様々な方法で行うことができ、図5Dの構造が形成される。
【0109】
分離層部分90Aは、その上にある領域78D、72A、70B、及び56Dの相互の接着状態と比較して弱くゲート部分50Dに接着するように選択することができる。前述の場合と同様に島状部上部72A/78Dに機械的な力を加えると、領域78D、72A、70B、及び56Dが分離層部分90Aに沿って電界エミッタから分離する。必要ならば、分離層部分90Aの残った材料は適切なエッチング剤で除去することができる。
【0110】
或いは、分離層部分90Aを適切なエッチング剤で除去することができる。分離層部分90Aの除去は、過剰なエミッタ材料の島状部56Dを、エッチング剤が過剰なエミッタ材料の島状部56Dに侵入して下にある部分90Aの材料に作用するような形に配置することによって早めることができる。領域78D、72A、70B、及び56Dは、分離層部分90Aを除去する時に取り除かれる。
【0111】
領域78D、72A、70B、及び56Dの除去は、適切な液体の化学エッチング剤で保護層島状部70Bを除去することから始めることもできる。これによって島状部上部72A/78Dが除去されて、エッチング剤中に流れ出る。次に分離層部分90Aを除去して過剰なエミッタ材料の島状部56Dを取り除く。
【0112】
図2のプロセスと図1のプロセスシーケンスの間の類似性は、図1のプロセスシーケンスと図5及び図6の改変プロセスの関係にも引き継がれている。即ち、図5のプロセスにおける各主制御電極46A(又は各複合制御電極46A/50B)、追加の導電体46C、保護層70、ベース電子集束構造72、各ギャップ76A、各コーティングセグメント78B、及び電子集束コーティング78Aは、それぞれ図1のプロセスシーケンスの第1の要素22、第2の要素24、第1領域26、第2領域28、ギャップ30、第1コーティングセグメント32A、及び第2コーティングセグメント32Bに相当する。同じことが図1のプロセスシーケンスと図6のプロセスとの関係についても当てはまる。
【0113】
図5及び図6の改変プロセスにおいて追加のアンダーカットが形成されるため、図5又は図6の改変プロセスと図1のプロセスシーケンスとの間に別の類似性が存在する。例えば、図5の改変プロセスにおける各主制御電極46A(又は各複合制御電極46A/50B)、保護層70、各絶縁性島状部72A、各ギャップ76C、各コーティングセグメント78E、及び各コーティングセグメント78Dは、それぞれ図1のプロセスシーケンスの第1の要素22、第1領域26、第2領域28、ギャップ30、第1コーティングセグメント32A、及び第2コーティングセグメント32Bに相当する。同じ事が、図1のプロセスシーケンスと図6の改変プロセスとの関係についても当てはまる。各過剰なエミッタ材料の島状部56Cは、保護層70と結合して、第1領域26の一部分に相当するものと見なすことができる。或いは、各過剰なエミッタ材料の島状部56Cを隣接する主制御電極46A(又は隣接する複合制御電極46A/50B)と結合して、第1の要素22の一部分に対応するものとすることができる。
【0114】
図7A−図7G(集合的に「図7」)は、本発明によるフラットパネル型CRTディスプレイのゲート制御式電界エミッタの別の製造プロセスを示す。図1のプロセスシーケンスにおいて用いたコーティング層のセグメント化の原理は、図7のプロセスにおいて、電子集束システムの電子集束コーティングの形成に適用されている。上述のように、図1のプロセスシーケンスの第1領域26は、(図2、図5、及び図6のプロセスにおける場合のように)電気的に非絶縁性の材料を用いるのではなく、導電性材料で実現することができる。この改変は、図7のプロセスにおいて第1領域26に相当する領域についてなされる。
【0115】
図7のプロセスは、図2のプロセスと図2Aに示す段階まで同様である。ゲート開口部52はゲート層50を貫通する形で形成される。図7Aを参照されたい。適切なフォトレジストマスク(図示せず)を用いて、ゲート層50の残った部分をパターン形成して、ゲート部分50Cを形成する。1又は複数のゲート部分50Cは、各主制御電極46Aの上にあり、その電極46Aの位置の制御アパーチャ48の中に延在している。ゲート部分50Cを形成した後、構造体の上部に誘電体層100を堆積させる。
【0116】
別のフォトレジストマスク(図示せず)を用いて、誘電体層100を貫通する、制御アパーチャ48と同心であるが僅かに大きい概ね矩形の開口部102をエッチングにより形成する。図7Bを参照されたい。追加の導電体46Cの上にある誘電体層100の部分もエッチングの際に除去される。図7Bの要素100Aは、誘電体層100のパターン形成された残った部分を表す。パターン形成された誘電体層100A又は/及び下にある主制御電極46Aは、図1のプロセスにおける第1の要素22に対応する。次に誘電体層44を貫通する誘電体開口部54をエッチングにより形成する。要素44Aは、誘電体層44の残りの部分を表す。
【0117】
分離層104を構造体の上部に堆積させる。分離層104は、図6のプロセスの分離層90について説明したのと同様に形成する。分離層開口部106は、ゲート開口部52の上の位置において分離層104を貫通している。
【0118】
円錐形の電子放出素子108Aを、図2のプロセスで説明したのと同様に電気的に非絶縁性のエミッタコーン材料を蒸着することにより、複合開口部52/54に形成する。図7Cを参照されたい。エミッタコーン材料のブランケット過剰層が構造体の上部に同時に堆積する。
【0119】
フォトレジストマスク(図示せず)を用いて、過剰なエミッタ材料の層をパターン形成し、各誘電体開口部102の上にある概ね矩形の過剰なエミッタ材料の島状部108Bの行及び列からなる二次元配列を形成する。各過剰なエミッタ材料の島状部108は、図1のプロセスにおける第1領域26に相当するが、通常、誘電体層100Aより僅かに高い位置まで延びている。また、ダミー過剰エミッタ材料島状部108Cの列を、アクティブ領域の各列方向の縁部にあるダミー電極46Bの上に形成することができる。分離層104を過剰なエミッタ材料の層と概ね同じようにパターン形成する。図7Cの要素104A及び104Bは、分離層104の残った部分を表す。
【0120】
電子集束システムの非導電性ベース電子集束構造112Aを、図7Bに示すように部分的に完成した電界エミッタの上に形成する。ベースプレート40の上側表面に対して垂直な向きから見ると、ベース電子集束構造112Aは通常の場合ベース電子集束構造72と同じ形状を有しており、アクティブ領域において概ねワッフル形状のパターンを形成している。電子集束開口部114A、ダミー電子集束開口部114B、及び1又は2以上の追加の開口部114Cはそれぞれ、電子集束開口部74A、ダミー電子集束開口部74B、及び1又は複数の追加の開口部74Cに対応し、ベース電子集束構造112Aを貫通している。開口部114A−114Cは概ね矩形の形状を有している。
【0121】
ベース電子集束構造112Aの形成プロセスでは、概ね矩形の非導電性島状部112B及び112Cのそれぞれを、過剰なエミッタ材料の島状部108B及び108Cの上に形成する。各非導電性島状部112B又は112Cは、ベースプレートの上側表面に対して垂直な向きから見た時、下にある過剰なエミッタ材料の島状部108B又は108Cと概ね同心であるが僅かに小さい大きさである。各非導電性島状部112Bは、図1のプロセスの第2領域28に相当する。
【0122】
ベース電子集束構造112A及び非導電性島状部112B及び112Cは、通常、図5又は図6の改変プロセスにおいてベース電子集束構造72及び絶縁性島状部72Aを形成した場合と同様に、ポジ型の光パターン形成可能なポリイミドから形成した電気的に絶縁性の材料からなる。パターン形成していないポリイミド層の上側表面は比較的平坦であるが、島状部112B及び112Cに対するベース電子集束構造112Aの現像後の収縮度の差のために、島状部112B及び112Cは、電子集束構造112Aよりかなり高い位置まで延びる。
【0123】
絶縁性島状部112B及び112Cをエッチング用のシールドとして用いて、概ね等方性の成分を有するエッチング剤で過剰なエミッタ材料の島状部108B及び108Cのシールドされていない部分を除去する。図7Eを参照されたい。このエッチング剤により絶縁性島状部112B及び112Cにアンダーカットが形成され、ギャップ116A及び116Bが形成される。各ギャップ116Aは図1のプロセスのギャップ30に相当し、各電子集束開口部114の底部の周りに環状に延在している。各ギャップ116Bは、各ダミー電子集束開口部114Bの底部の周りに環状に延在している。過剰なエミッタ材料の島状部108B及び108Cの残った部分は、図7Eにおいてそれぞれ要素108D及び108Eとして示されている。
【0124】
電気的に非絶縁性の電子集束コーティングを構造体の上部に物理的に被着して、(a)連続的な電子集束コーティングセグメント118A、(b)追加的コーティングセグメント118Bの行及び列の二次元配列、及び(c)アクティブ領域の各列方向の縁部の近傍にある追加的コーティングセグメント118Cの列を形成する。図7Fを参照されたい。電子集束コーティングセグメント118Aは図1のプロセスシーケンスの第1コーティングセグメント32Aに相当し、ベース電子集束構造112Aの上部及び側部の上にあり、追加の導電体46Cに接触している。電子集束コーティング118Aは、誘電体層100Aの露出された部分の上にも延在している。
【0125】
各追加的コーティングセグメント118Bは、図1のプロセスシーケンスの第2コーティングセグメント32Bに相当し、各絶縁性島状部112Bの上部及び側部表面上にある。各電子集束開口部114Aにおけるギャップ116Aの一部が、その開口部114Aにおいてコーティングセグメント118A及び118Bを分離している。各追加的コーティングセグメント118Cは、各絶縁性島状部112Cの上部及び側部表面の上にある。各ダミー電子集束開口部114Bにおけるギャップ116Bの一部は、その開口部114Bにおいてコーティングセグメント118A及び118Cを分離している。従って、コーティングセグメント118A−118Cは、その全てが互いに離隔されている。
【0126】
コーティングセグメント118B及び118C、絶縁性島状部112B及び112C、過剰なエミッタ材料の島状部108D及び108E、及び分離層部分104A及び104Bを除去して、図7Gに示す構造を形成する。領域118B、118C、112B、112C、108D、108E、104A、及び104Bの除去は様々な方法で行うことができる。対をなす領域108B及び112B、及び対をなす領域118C及び112Cによって形成される島状部の上部が、電子集束システムの対をなす領域118A及び112Aの上に延在していることから、対をなす領域118B及び112B、及び対をなす領域118C及び112Cに機械的力を加えることによって、分離層部分104A及び104Bに沿って領域118B、118C、112B、112C、108D、及び108Eを切り離すことができる。図2のプロセスと同様に、機械的な力は、流体のジェット又は接着性テープを用いることによって加えることができる。分離層部分104A及び104Bの残った部分は、適切なエッチング剤で除去することができる。
【0127】
或いは、領域118B、118C、112B、112C、108D、108E、104A、及び104Bの除去を、適切なエッチング剤で分離層部分104A及び104Bを除去することによって開始することができる。次に領域118B、118C、112B、112C、108D、及び108Eを取り除き、それらはエッチング剤中に流れ出る。領域118B、118C、112B、112C、108D、108E、104A、及び104Bを除去するのに用いられる技術が何れであっても、部分104A及び104Bの除去の際に、通常は、分離層部分104A及び104Bの上にある電子集束コーティング118Aの何れかの部分が切り離される。図7Gの要素118Dは、電子集束コーティング118Aの残りの部分を表す。
【0128】
分離層104の形成を省くことができる。この場合は、過剰なエミッタ材料の島状部108D及び108Eを電気化学的に除去する。島状部108D及び108Eの除去の際に、領域118B、118C、112B、及び112Cが切り離され、電解槽中に流れ出る。最終的な構造は、図7Gに示すものと概ね同一の構造となるが、改変された電子集束コーティング118Dではなく元のままの電子集束コーティング118Aが存在する点が異なっている。
【0129】
図7のプロセスによって形成された電界エミッタでは、電子集束システムが、ベース電子集束構造112A及び電子集束コーティング118D(又は118A)からなるものとなる。電子集束構造112Aの下にある誘電体層100Aは、電子集束システムの一部と見なすことができる。電子集束制御電圧を、導電体46Cを介して電子集束コーティング118D(又は118A)に印可し、電子放出コーン108Aから放出された電子の集束を制御する。
【0130】
図8は、本発明により形成された、例えば図2Iに示すもののような面積方向電界エミッタを有するフラットパネル型CRTディスプレイのコアアクティブ領域の典型的な例を示す。1つの追加的コーティングセグメント78Eを有するように図8の構成を改変すると、図8が、図5Dの電界エミッタを有するフラットパネル型CRTディスプレイのコア部分をも表し得ることになる。ここで、下側非絶縁性領域42は、エミッタ電極42Aとその上の電気的に抵抗性の層42Bからなる。図8には、1個の主制御電極46Aが示されている。
【0131】
典型的にはガラス製の透明で概ね平坦なフェースプレート120がベースプレート40に対向して配置されている。発光燐光体領域122はその1つが図8に示されており、対応する制御アパーチャ48の丁度反対側のフェースプレート120の内側表面上に配設されている。薄い導電性の光反射層124は通常アルミニウム製で、フェースプレート120の内部表面に沿って燐光体領域122の上に設けられている。電子放出素子56Aから放出された電子は光反射層124を通過して、燐光体領域122を発光させ、これによりフェースプレート120の外側表面上に目に見える像を生成する。
【0132】
フラットパネル型CRTディスプレイのコアアクティブ領域は、通常は、図8に示されていない他の構成要素も備えている。例えば、フェースプレート120の内側表面上に設けられるブラックマトリクスは、各燐光体領域122を取り囲み、その燐光体領域を他の燐光体領域から横方向に分離している。またプレート40と120との間の間隔を概ね一定に維持するためにスペーサ壁が用いられる。
【0133】
本発明により形成された電界エミッタは、図8に示すタイプのフラットパネル型CRTディスプレイに組み込まれた場合、以下のように動作する。光反射層124は、電界放出カソードに対するアノードとしての役目を果たす。このアノードは複合制御電極46A/50B及びエミッタ電極42Aに対して高い正の電位に維持される。
【0134】
(a)エミッタ電極42Aの選択された1つと、(b)制御電極46A/50Bの選択された1つとの間に適切な電圧を印可すると、そのように選択されたゲート部分50Bが、2つの選択された電極の交差する点にある電子放出素子から電子を引き出すと共に、これによって生ずる電流の大きさを調節する。燐光体122は、取り出された電子が衝当すると発光する。
【0135】
「上」及び「上側」のような方向を表す用語は、本発明の様々な構成要素がどのように組み合せられているかを読者が容易に理解できるようにするための基準となる枠組みを設定するために、本発明の説明において使用されている。実際には、電子放出デバイスの構成要素は、ここで用いられる用語の表す方向とは異なる向きに配置されていることもある。同じ事が本発明によって行われる製造工程についても当てはまる。方向を表す用語は説明を容易にするための便宜上用いられているが、本発明は、ここで用いられた方向を示す用語によって厳密にカバーされているものとは異なる方向を有する実施形態も包含している。
【0136】
本発明について特定の実施例を引用して説明してきたが、この説明は、単に本発明の実施形態を例示する目的でなされたものであり、特許請求の範囲に記載の本発明の真の範囲を限定するものと解釈してはならない。例えば、本発明のアンダーカット形成技術を用いて、電子集束システム以外の機構のためのセグメント化されたコーティングを形成することもできる。過剰なエミッタ材料の島状部56C、56D、108D、及び108Eを除去するためにリフトオフ及び電気化学的除去以外の技術を用いることができる。
【0137】
電子集束コーティング材料を被着する際に、部分的に完成した電界エミッタに対して複合被着システム80/82を回転させる代わりに、被着システム80/82を2つの反対側の位置の間で切りかえることができる。この場合、被着システムの位置は、列方向に延びる垂直な平面上に主被着軸線84がくるような位置である。コーティング材料の被着の際に相対的位置の回転を行わない場合、図4が、上記の反対側の2つの位置の一例を定性的に示していることになる。このコーティング材料の被着は、一方の被着位置から選択された時間だけ行う。その被着が(概ね)終了した後、被着システム80/82と電界エミッタの相対的位置を180°回転して、もう一方の被着位置にする。次に第2の位置から第1の位置のときとは異なる選択された時間だけ被着を行う。
【0138】
或いは、コーティング材料の被着を、2以上の対をなす反対側の位置から行うことができる。被着位置の対のなかの1つは前の段落で説明したものと同一のものであり得る。別の被着位置の対では、主被着軸線84が列方向に延びる垂直平面上にあり得る。従って、被着の際に被着システム80/82と電界エミッタとの相対的位置を90°回転させることにより、4つの位置が作られる。
【0139】
各複合制御電極46A/50Bの一部ではなく概ね全てが過剰なエミッタ材料でカバーされ、制御電極46A/50Bの間の領域から全ての過剰なエミッタ材料が除去されるように、ブランケット過剰エミッタ材料層56Bに対してマスクを用いたエッチングを行うことができる。本発明の電気化学的除去方法を実施する時間は、電子放出コーン56Aを露出するための、パターン形成された過剰なエミッタ材料の島状部56Cを貫通する開口部が形成されるが、島状部56Cの全てが除去されない程度の長さの時間にすることができる。これらの2つの変更を組み合わせることによって、複合制御電極46A/50Bの上に位置する残った過剰なエミッタ材料が電極46A/50Bの一部としての役目を果たすようにし、その導電能力を向上させることができる。
【0140】
図2、図5、又は図6のプロセスにおいて島状部56Cを形成するべく過剰なエミッタ材料の層56Bをパターン形成する際に、マスクを用いるエッチング以外の技術を用いることができる。例えば、エミッタ材料を被着してコーン56A及び過剰なエミッタ材料の層56Bを形成する前に、フォトレジストのような容易に除去できる材料の部分を、過剰なエミッタ材料の層56Bの一部が島状部56Cを形成する際に除去される部分の電界エミッタの領域の上に設けることができる。エミッタ材料の被着の後、この容易に除去できる材料を取り除いて、その上の層56Bの部分を取り除き、島状部56Cが残るようにする。図7のプロセスにおける島状部108B及び108Cも同様に形成することができる。
【0141】
エミッタコーン材料を被着して電子放出素子56A及び過剰なエミッタ材料の層56Bを形成する前で、且つ典型的には誘電体開口部54の形成の前に、ゲート層50Aをパターン形成してゲート部分50Bを形成することができる。これによりエミッタ材料を被着する前に、各主制御電極46Aと隣接するゲート部分50Bとの組合せが、複合制御電極46A/50Bを形成することになる。
【0142】
ゲート層50を被着する前に、主制御電極46Aを形成することができる。この場合、主制御電極46Aは、ゲート部分50Bの下ではなく上にくることになる。また、各主制御電極46A及び隣接するゲート部分50Bを、ゲート開口部はあるが制御アパーチャ48に相当する開口部はない一層のゲート電極に置き換えることができる。
【0143】
図5又は図6の改変プロセスにおいて、過剰なエミッタ材料の島状部56Dを形成するために過剰なエミッタ材料の島状部56Cをエッチングする工程を省くことができる。このようにエッチング工程を省くことは、各過剰なエミッタ材料の島状部56Cが、その上の保護層島状部70Bより行方向又は列方向に大きい寸法を有する場合でも可能である。このエッチング工程を実施しない場合には、電子集束コーティング材料の被着の際にこの電子集束コーティング材料の一部が、通常過剰なエミッタ材料の島状部56Cの側壁の上に堆積し、コーティングセグメント78Eのサイズが大きくなる。コーティングセグメント78Eのこれらの部分は、島状部上部72A/78Dの除去の際に破壊されるか除去される。
【0144】
図7のプロセスでは、誘電体層100をパターン形成して層100Aを形成し開口部102を形成する前にゲート開口部52を形成することができる。次に誘電体層44を貫通する誘電体開口部54をエッチングし、次いで分離層104を形成する。
【0145】
図2及び図5−図7のプロセスを、電子放出素子が円錐形以外の形状となるように改変することができる。一例を挙げると、エミッタ材料の被着を、エミッタ材料が誘電体開口部54に入り込む際に通過する開口部が完全に閉じられる前に終了させることができる。この場合、電子放出素子56A又は108Aは概ね円錐台形の形状となる。
【0146】
本発明により形成された電界エミッタは、フラットパネル型CRTディスプレイ以外のフラットパネル型装置で用いることができる。このように、当業者が、特許請求の範囲に記載に本発明の範囲を逸脱することなく様々な実施形態の改変や応用対象を変更することが可能である。
【図面の簡単な説明】
【図1A】 本発明による、互いに離隔されたセグメントを有するコーティングを形成するための一般的な技術における一工程を示す構造の断面図である。
【図1B】 本発明による、互いに離隔されたセグメントを有するコーティングを形成するための一般的な技術における一工程を示す構造の断面図である。
【図1C】 本発明による、互いに離隔されたセグメントを有するコーティングを形成するための一般的な技術における一工程を示す構造の断面図である。
【図1D】 本発明による、互いに離隔されたセグメントを有するコーティングを形成するための一般的な技術における一工程を示す構造の断面図である。
【図1E】 本発明による、互いに離隔されたセグメントを有するコーティングを形成するための一般的な技術における一工程を示す構造の断面図である。
【図2A】 本発明によるゲート制御式電界エミッタの製造における一工程を示す構造の断面図である。
【図2B】 本発明によるゲート制御式電界エミッタの製造における一工程を示す構造の断面図であり、図3Aの面2b−2bで切った断面を示す。
【図2C】 本発明によるゲート制御式電界エミッタの製造における一工程を示す構造の断面図である。
【図2D】 本発明によるゲート制御式電界エミッタの製造における一工程を示す構造の断面図である。
【図2E】 本発明によるゲート制御式電界エミッタの製造における一工程を示す構造の断面図である。
【図2F】 本発明によるゲート制御式電界エミッタの製造における一工程を示す構造の断面図である。
【図2G】 本発明によるゲート制御式電界エミッタの製造における一工程を示す構造の断面図である。
【図2H】 本発明によるゲート制御式電界エミッタの製造における一工程を示す構造の断面図である。
【図2I】 本発明によるゲート制御式電界エミッタの製造における一工程を示す構造の断面図であり、図3Bの面2i−2iで切った断面を示す。
【図3A】 図2Bの構造の配置図である。
【図3B】 図2Iの構造の配置図である。
【図4A】 図2Gの部分的に完成した電界エミッタに、電子集束コーティング材料を回転させながら一定の角度で被着する処理を示す、模式的な断面図である。
【図4B】 図2Gの部分的に完成した電界エミッタに、電子集束コーティング材料を回転させながら一定の角度で被着する処理を示す、模式的な断面図である。
【図5A】 本発明により別の電界エミッタを形成する際に、図2Fの工程の代わりに実施される工程を示す構造の断面図である。
【図5B】 本発明により別の電界エミッタを形成する際に、図2Gの工程の代わりに実施される工程を示す構造の断面図である。
【図5C】 本発明により別の電界エミッタを形成する際に、図2Hの工程の代わりに実施される工程を示す構造の断面図である。
【図5D】 本発明により別の電界エミッタを形成する際に、図2Iの工程の代わりに実施される工程を示す構造の断面図である。
【図6A】 本発明により更に別の電界エミッタを形成する際に、図2Bの工程の代わりに実施される工程を示す構造の断面図である。
【図6B】 本発明により更に別の電界エミッタを形成する際に、図5Cの工程の代わりに実施される工程を示す構造の断面図である。
【図7A】 本発明により更に別のゲート制御式電界エミッタを形成する際に実施される工程の一段階を示す構造の断面図である。
【図7B】 本発明により更に別のゲート制御式電界エミッタを形成する際に実施される工程の一段階を示す構造の断面図である。
【図7C】 本発明により更に別のゲート制御式電界エミッタを形成する際に実施される工程の一段階を示す構造の断面図である。
【図7D】 本発明により更に別のゲート制御式電界エミッタを形成する際に実施される工程の一段階を示す構造の断面図である。
【図7E】 本発明により更に別のゲート制御式電界エミッタを形成する際に実施される工程の一段階を示す構造の断面図である。
【図7F】 本発明により更に別のゲート制御式電界エミッタを形成する際に実施される工程の一段階を示す構造の断面図である。
【図7G】 本発明により更に別のゲート制御式電界エミッタを形成する際に実施される工程の一段階を示す構造の断面図である。
【図8】 本発明により形成されたゲート制御式電界エミッタを備えたフラットパネル型CRTディスプレイの構造の断面図である。
Claims (11)
- 制御電極が誘電体層の上にあり、複数の電子放出素子が前記制御電極及び前記誘電体層を貫通する少なくとも1個の開口部に配置され、追加の層が前記制御電極の上にある初期構造体を準備する過程と、
前記追加の層及び前記制御電極の上に第1領域を形成する過程と、
前記第1領域の一部分の上に第2領域を形成する過程と、
前記第2領域の一部分の下にギャップが形成されるように前記第1領域をエッチングする過程と、
前記ギャップに沿って離隔された、(a)前記追加の層及び前記制御電極の上にある第1コーティングセグメントと、(b)前記第2領域の上にある第2コーティングセグメントとを有するコーティングを形成するべく、前記制御電極、前記追加の層、及び前記第2領域の上にコーティング材料を被着する過程とを含むことを特徴とする方法。 - 前記コーティングが、電気的に非絶縁性であることを特徴とする請求項1に記載の方法。
- 前記第1領域及び前記第2領域の少なくとも何れか一方が、非導電性であることを特徴とする請求項1若しくは請求項2の何れかに記載の方法。
- 前記第2コーティングセグメントが、電子放出素子によって放出された電子を集束させるためのシステムの少なくとも一部を構成することを特徴とする請求項1乃至請求項3の何れかに記載の方法。
- 前記コーティング材料を被着する過程が、前記第2コーティングセグメントが前記制御電極から横方向に離隔された追加の導電体の上に延在するように前記第2コーティングセグメントを形成する過程を含むことを特徴とする請求項1乃至請求項4の何れかに記載の方法。
- 前記第2コーティングセグメントが前記電子放出素子によって放出された電子を集束させるためのシステムの少なくとも一部分を構成することを特徴とし、
前記追加の導電体に電子集束制御電位を印加できることを特徴とする請求項5に記載の方法。 - 前記制御電極が制御アパーチャが貫通する主制御電極を有し、
電気的に非絶縁性のゲート部分が前記制御部分内に延在しており、
前記制御アパーチャの範囲内においてゲート部分を貫通しているゲート開口部を通して前記電子放出素子が露出されていることを特徴とする請求項1乃至請求項6の何れかに記載の方法。 - 前記コーティング材料を被着する過程が、前記コーティング材料を物理的に被着する過程を含むことを特徴とする請求項1乃至請求項7の何れかに記載の方法。
- 前記コーティング材料を被着する過程が、前記誘電体層の下にある下部構造体の上側表面に対して20−90°の主入射角でコーティング材料を被着する過程を含むことを特徴とする請求項8に記載の方法。
- 前記コーティング材料を被着する過程が、前記下部構造体及び被着材料源の相対的位置を平行移動させながら、前記被着材料源からコーティング材料を被着する過程を含むことを特徴とする請求項9に記載の方法。
- 前記コーティング材料を被着する過程が、前記下部構造体と被着材料源との相対的位置を前記下部構造体の上側表面に概ね垂直な軸の周りに回転させながら、前記被着材料源からコーティング材料を被着する過程を含むことを特徴とする請求項9若しくは請求項10の何れかに記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/962,527 | 1997-10-31 | ||
US08/962,527 US6008062A (en) | 1997-10-31 | 1997-10-31 | Undercutting technique for creating coating in spaced-apart segments |
PCT/US1998/022761 WO1999023689A1 (en) | 1997-10-31 | 1998-10-27 | Undercutting technique for creating coating in spaced-apart segments |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001522131A JP2001522131A (ja) | 2001-11-13 |
JP3684331B2 true JP3684331B2 (ja) | 2005-08-17 |
Family
ID=25506016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000519459A Expired - Fee Related JP3684331B2 (ja) | 1997-10-31 | 1998-10-27 | コーティングを互いに離隔したセグメントに形成するためのアンダーカット形成技術 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6008062A (ja) |
EP (1) | EP1042786B1 (ja) |
JP (1) | JP3684331B2 (ja) |
KR (1) | KR20010024571A (ja) |
DE (1) | DE69842155D1 (ja) |
WO (1) | WO1999023689A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6049165A (en) | 1996-07-17 | 2000-04-11 | Candescent Technologies Corporation | Structure and fabrication of flat panel display with specially arranged spacer |
US6010383A (en) * | 1997-10-31 | 2000-01-04 | Candescent Technologies Corporation | Protection of electron-emissive elements prior to removing excess emitter material during fabrication of electron-emitting device |
US6235638B1 (en) * | 1999-02-16 | 2001-05-22 | Micron Technology, Inc. | Simplified etching technique for producing multiple undercut profiles |
KR100464314B1 (ko) | 2000-01-05 | 2004-12-31 | 삼성에스디아이 주식회사 | 전계방출소자 및 그 제조방법 |
JP3614377B2 (ja) * | 2000-08-25 | 2005-01-26 | 日本電気株式会社 | 電界電子放出装置の製造方法、及びそれにより作製される電界電子放出装置 |
JP4830217B2 (ja) * | 2001-06-18 | 2011-12-07 | 日本電気株式会社 | 電界放出型冷陰極およびその製造方法 |
WO2003038851A1 (en) * | 2001-11-01 | 2003-05-08 | Massachusetts Institute Of Technology | Organic field emission device |
KR20050058617A (ko) * | 2003-12-12 | 2005-06-17 | 삼성에스디아이 주식회사 | 전계방출소자와, 이를 적용한 표시소자 및 그 제조방법 |
KR20050096479A (ko) * | 2004-03-30 | 2005-10-06 | 삼성에스디아이 주식회사 | 전자 방출 소자 및 그 제조 방법 |
KR20050104643A (ko) * | 2004-04-29 | 2005-11-03 | 삼성에스디아이 주식회사 | 전자 방출 표시장치용 캐소드 기판, 전자 방출 표시장치및 이의 제조 방법 |
US20060192494A1 (en) * | 2005-02-25 | 2006-08-31 | Mastroianni Sal T | In-situ sealed carbon nanotube vacuum device |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3755704A (en) * | 1970-02-06 | 1973-08-28 | Stanford Research Inst | Field emission cathode structures and devices utilizing such structures |
JP3007654B2 (ja) * | 1990-05-31 | 2000-02-07 | 株式会社リコー | 電子放出素子の製造方法 |
JP2550798B2 (ja) * | 1991-04-12 | 1996-11-06 | 富士通株式会社 | 微小冷陰極の製造方法 |
US5199917A (en) * | 1991-12-09 | 1993-04-06 | Cornell Research Foundation, Inc. | Silicon tip field emission cathode arrays and fabrication thereof |
JPH05226375A (ja) * | 1992-02-13 | 1993-09-03 | Sony Corp | パターン形成方法 |
US5371431A (en) * | 1992-03-04 | 1994-12-06 | Mcnc | Vertical microelectronic field emission devices including elongate vertical pillars having resistive bottom portions |
US5357397A (en) * | 1993-03-15 | 1994-10-18 | Hewlett-Packard Company | Electric field emitter device for electrostatic discharge protection of integrated circuits |
US5564959A (en) * | 1993-09-08 | 1996-10-15 | Silicon Video Corporation | Use of charged-particle tracks in fabricating gated electron-emitting devices |
US5462467A (en) * | 1993-09-08 | 1995-10-31 | Silicon Video Corporation | Fabrication of filamentary field-emission device, including self-aligned gate |
US5559389A (en) * | 1993-09-08 | 1996-09-24 | Silicon Video Corporation | Electron-emitting devices having variously constituted electron-emissive elements, including cones or pedestals |
JP3327654B2 (ja) * | 1993-12-24 | 2002-09-24 | 日東電工株式会社 | レジストの多段階除去方法 |
JPH08305042A (ja) * | 1995-04-27 | 1996-11-22 | Nitto Denko Corp | レジストの除去方法 |
JP6312028B2 (ja) | 2014-01-09 | 2018-04-18 | パナソニックIpマネジメント株式会社 | ケーブル保持部材、プラグコネクタ、コネクタ装置およびプラグコネクタの組立方法 |
-
1997
- 1997-10-31 US US08/962,527 patent/US6008062A/en not_active Expired - Lifetime
-
1998
- 1998-10-27 EP EP98955146A patent/EP1042786B1/en not_active Expired - Lifetime
- 1998-10-27 DE DE69842155T patent/DE69842155D1/de not_active Expired - Lifetime
- 1998-10-27 KR KR1020007004585A patent/KR20010024571A/ko active IP Right Grant
- 1998-10-27 JP JP2000519459A patent/JP3684331B2/ja not_active Expired - Fee Related
- 1998-10-27 WO PCT/US1998/022761 patent/WO1999023689A1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
EP1042786A1 (en) | 2000-10-11 |
WO1999023689A1 (en) | 1999-05-14 |
WO1999023689A9 (en) | 1999-08-12 |
JP2001522131A (ja) | 2001-11-13 |
US6008062A (en) | 1999-12-28 |
EP1042786A4 (en) | 2004-09-29 |
DE69842155D1 (de) | 2011-04-14 |
KR20010024571A (ko) | 2001-03-26 |
EP1042786B1 (en) | 2011-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5725787A (en) | Fabrication of light-emitting device with raised black matrix for use in optical devices such as flat-panel cathode-ray tubes | |
US6225732B1 (en) | Dual-layer metal for flat panel display | |
US5509840A (en) | Fabrication of high aspect ratio spacers for field emission display | |
US6224447B1 (en) | Electrode structures, display devices containing the same, and methods for making the same | |
JP3684331B2 (ja) | コーティングを互いに離隔したセグメントに形成するためのアンダーカット形成技術 | |
JP2003520386A (ja) | 電子放出デバイスに適したパターン形成された抵抗体およびその製造方法 | |
US5219310A (en) | Method for producing planar electron radiating device | |
JP3246137B2 (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
JP4134361B2 (ja) | 薄膜型電子源およびそれを用いた表示装置 | |
JP3613556B2 (ja) | 電子放出デバイス製造中のspindtタイプカソードの保護方法 | |
EP0724280A1 (en) | Method of fabricating a field-emission cold cathode | |
US6008064A (en) | Fabrication of volcano-shaped field emitters by chemical-mechanical polishing (CMP) | |
KR100569264B1 (ko) | 전계방출 표시소자의 제조방법 | |
US6027632A (en) | Multi-step removal of excess emitter material in fabricating electron-emitting device | |
JPH04284325A (ja) | 電界放出型陰極装置 | |
JP3348450B2 (ja) | 表示装置の製造方法 | |
KR20060029078A (ko) | 전자방출소자의 제조방법 | |
KR100569269B1 (ko) | 전계방출 표시소자의 제조방법 | |
KR100577780B1 (ko) | 전계방출 표시소자의 제조방법 | |
US6060219A (en) | Methods of forming electron emitters, surface conduction electron emitters and field emission display assemblies | |
JP2001143602A (ja) | 電界放出型冷陰極及びその製造方法 | |
US20060049736A1 (en) | Method and structure of converging electron-emission source of field-emission display | |
JP3010305B2 (ja) | 電子放出装置の製造方法 | |
JPH04289642A (ja) | 画像表示素子 | |
KR20020065014A (ko) | 역사다리꼴의 집속전극을 갖춘 전계 방출형 표시 소자 및그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040716 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040729 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050530 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130603 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |