JP3613556B2

JP3613556B2 - 電子放出デバイス製造中のｓｐｉｎｄｔタイプカソードの保護方法

Info

Publication number: JP3613556B2
Application number: JP2000519453A
Authority: JP
Inventors: クナル、エヌ・ジョアン
Original assignee: Candescent Technologies Inc
Current assignee: Candescent Technologies Inc
Priority date: 1997-10-31
Filing date: 1998-10-27
Publication date: 2005-01-26
Anticipated expiration: 2018-10-27
Also published as: DE69836561D1; WO1999023682A1; EP1036403A1; DE69836561T2; EP1036403A4; US6010383A; EP1036403B1; JP2003517698A; KR20010031570A; KR100404985B1

Description

【０００１】
発明の分野
本発明は電子放出デバイスの製造に関連し、詳細には電界放出タイプのフラットパネル電極線管（ＣＲＴ）ディスプレイにおいて用いられる電子エミッタの製造に関連する。
【０００２】
発明の背景
電界放出カソード（或いは電界エミッタ）は、十分に強度の電界をかけられる場合に電子を放出する一連の電子放出素子を備える。電子放出素子は典型的にはエミッタ電極のパターン形成層上に配置される。ゲート制御式フィールドエミッタでは、パターン形成ゲート層は典型的には、電子放出素子の位置においてパターン形成エミッタ層の上層をなす。電子放出素子はゲート層の開口部を介して露出する。ゲート層の選択した部分とエミッタ層の選択した部分との間に適当な電圧がかけられる場合に、ゲート層が２つの選択した部分の交差部において電子放出素子から電子を抽出する。
【０００３】
多くの電子放出素子は円錐形である。図面を参照すると、図１ａ−図１ｄは、例えばＳｐｉｎｄｔ等による米国特許第５，５５９，３８９号に示されるような、フラットパネルＣＲＴディスプレイ用のゲート制御式フィールドエミッタにおいて円錐形の電子放出素子を形成するための従来の技術を示す。図１ａに示される段階では、部分的に完成したフィールドエミッタが基板２０、エミッタ電極層２２、誘電体層２４及びゲート層２６を備える。ゲート開口部２８がゲート層２６を通って延在する。対応する誘電体開口部３０が誘電体層２４を通って延在する。
【０００４】
グレージング角による堆積手順を用いて、図１ｂに示されるようにリフトオフ層３２がゲート層２６の上側に形成される。エミッタ材料が、そのエミッタ材料が開口部３０に入るためのアパーチャが徐々に閉じるように、その構造体の上側及び誘電体開口部３０の内部に堆積する。それにより概ね円錐形の電子放出素子３４が複合開口部２８／３０内に形成される。図１ｃを参照されたい。余剰のエミッタ材料の層３４Ｂが同時にゲート層２６の上側に形成される。その後リフトオフ層３２が除去され、余剰のエミッタ材料層３４Ｂが剥離される。図１ｄはそれにより形成された構造体を示す。
【０００５】
図１ｃに示される段階では、余剰のエミッタ材料層３４Ｂは電子放出コーン３４Ａと外部環境との間の障壁層となる。障壁層が存在するため、余剰層３４Ｂによりコーン３４Ａが、その後の処理中にフィールドエミッタに接触する材料により汚染されるのを防ぎながら、部分的に完成したフィールドエミッタ上でその後の処理が実行できるようになる。しかしながら障壁層によりもたらされる利点は、余剰層３４Ｂが、ここで任意に用いられる材料に対して浸透性がある場合には小さくなる。従ってそのような材料が、層３４Ｂのような余剰のエミッタ材料を通り抜け、コーン３４Ａを汚染するのを防ぐことが望ましい。
【０００６】
また余剰のエミッタ材料層３４Ｂを除去するためにリフトオフ層３２を用いることにより取り扱いが難しくなる。例えばリフトオフ層３２の堆積は、リフトオフ材料がエミッタ電極層２２上に蓄積して、電子放出コーン３４Ａが余剰層３４Ｂの剥離中に剥離されないようにするために注意深く実行されなければならない。
【０００７】
ＷｉｌｓｈａｗによるＰＣＴ特許出願ＷＯ９６／０６４４３は、フィールドエミッタの電子放出素子の円錐形部分を形成するために、ゲート層の開口部を介してモリブデンを堆積中にゲート層上に蓄積される余剰のモリブデンを除去するために電気化学的な技術を利用している。Ｗｉｌｓｈａｗによる電気化学的な除去技術では、リフトオフ層は用いられない。その技術は、余剰のエミッタ材料が電子放出素子の上側にある間に、部分的に完成したフィールドエミッタ上でその後の処理が行われるという利点があるが、余剰エミッタ材料がリフトオフ層或いは電気化学的技術のいずれにより除去されるかに拘らず、その後の処理中に用いられる材料が電子放出素子を汚染しないようにすることが望ましい。
【０００８】
発明の概要
本発明に従って電子放出素子を製造する場合に、エミッタ材料から電子放出素子を形成した後に、保護材料の層が余剰のエミッタ材料の層上に設けられる。電子放出素子の上側にある余剰のエミッタ材料を除去する前に、また電子放出素子周囲の余剰のエミッタ材料の上側にある保護材料を除去する前に、後処理が部分的に完成したデバイス上で行われる。
【０００９】
保護層は、部分的に完成したデバイスにおいて後処理中に用いられる材料に対して通常概ね非浸透性である。従って保護層により、これらの材料が、余剰のエミッタ材料を通り抜け、電子放出素子を汚染するのを概ね防ぐことができる。余剰のエミッタ材料とデバイスの他の構成要素とを組み合わせて電子放出素子を包囲する場合、余剰のエミッタ材料が、後処理中に部分的に完成したフィールドエミッタに接触する材料に対して浸透性がある場合であっても、電子放出素子は後処理中に損傷を受けることはない。
【００１０】
余剰のエミッタ材料は典型的には２段階で除去される。第１の段階では、余剰のエミッタ材料は電子放出素子から横方向に離隔した場所において除去される。電子放出素子の上側にある余剰のエミッタ材料は第２の段階において除去される。２つの除去段階の前に、或いは２つの除去段階の間のある時点において、保護層を余剰のエミッタ材料上に形成することができる。後者の場合には、元の保護材料の一部が典型的には最終的な電子放出デバイスの一部を形成する。
【００１１】
要するに本発明により、処理の柔軟度を著しく制限することなく電子放出素子を汚染から保護することができる。それゆえ本発明は著しい利点をもたらす。
【００１２】
好適な実施例の説明
図面及び好適な実施例の側面において、同一或いは非常に類似の構成要素を表す場合には同様の参照符号が用いられる。
【００１３】
本発明は、電子集束システムを形成する際に用いられる材料が、エミッタ材料から形成される電子放出素子を汚染しないようにするために、保護層で余剰のエミッタ材料の層を覆いながら、電子集束システムの少なくとも一部が形成されるようにしてゲート制御式電界放出カソードを形成するためのプロセスを提供する。そのフィールドエミッタは、平画面テレビのようなフラットパネルディスプレイ及びパーソナルコンピュータ、ラップトップコンピュータ或いはワークステーション用フラットパネルビデオモニタの陰極線管のフェースプレート上で燐光体領域を励起するのに適している。
【００１４】
以下の記載では、用語「電気的に絶縁性」或いは「誘電性」は全般に１０^１０Ω・ｃｍより大きい抵抗率を有する材料に適用される。従って用語「電気的に非絶縁性」は１０^１０Ω・ｃｍ未満の抵抗率を有する材料に当てはまる。電気的に非絶縁性の材料は、（ａ）抵抗率が１Ω・ｃｍ未満の導電性材料と、（ｂ）抵抗率が１Ω・ｃｍ〜１０^１０Ω・ｃｍの範囲にある電気的抵抗性の材料に分けられる。同様に「非導電性」は、少なくとも１Ω・ｃｍの抵抗率を有する材料に当てはまり、電気的に抵抗性の材料及び電気的に絶縁性の材料を含む。これらの分類は、１Ｖ／μｍの電界強度において確定される。
【００１５】
図２ａ−図２ｇ（集合的に「図２」）は、余剰のエミッタ材料を除去するために２段階からなる手順を用いる本発明によるフラットパネルＣＲＴディスプレイのゲート制御式フィールドエミッタを製造するためのプロセスを示す。図２の製造プロセスでは、除去手順の第１の段階が行われる前に、保護層が余剰エミッタ材料上に形成される。図３ａ−図３ｄは、図２ｂ及び図２ｅ−図２ｇにそれぞれ示される製造段階におけるフィールドエミッタの配置図を表す。
【００１６】
図２のプロセスの最初の段階は、平坦で電気的に絶縁性のベースプレート（或いは基板）４０である。図２ａを参照されたい。ベースプレート４０は、フィールドエミッタを支持するものであり、典型的にはＳｃｈｏｔｔＤ２６３ガラスのような厚さが約１ｍｍのガラスからなる。
【００１７】
下側の電気的非絶縁性エミッタ領域４２はベースプレート４０上に位置する。下側の非絶縁性領域４２は、一群の横方向に離隔したエミッタ電極にパターン形成された導電性層を含む。フラットパネルＣＲＴディスプレイの画像素子（画素）の行の方向を行方向とすると、領域４２のエミッタ電極は、行電極を構成するように行方向に互いに概ね並列に延在する。エミッタ電極は典型的にはアルミニウム或いはニッケルの合金のような金属からなる。エミッタ電極の厚さは０．１〜０．５μｍ、典型的には０．２μｍである。
【００１８】
電気的抵抗性層は典型的には、下側の非絶縁性領域４２においてエミッタ電極の上側に位置する。抵抗性層の候補材料は、サーメット（金属粒子を埋め込んだセラミック）及びシリコンカーバイドを含むシリコン−炭素−窒素化合物等である。抵抗性層は、電子放出素子とその下側に位置するエミッタ電極との間に１０^６〜１０^１０Ω、典型的には１０^９Ωの抵抗を与える。
【００１９】
電気的絶縁性層４４は、電極間誘電体として機能し、非絶縁性領域４２の上側に設けられる。誘電体層４４の厚さは０．０５〜３μｍ、典型的には０．１５μｍである。誘電体層４４は典型的には酸化シリコン或いは窒化シリコンからなる。図２ａには示されないが、誘電体層４４の一部は、非絶縁性領域４２の形状によってはベースプレート４０と接触する場合がある。
【００２０】
一群の横方向に離隔した主制御電極４６が誘電体層４４の上側に位置する。制御電極４６は、下側非絶縁性領域４２のエミッタ電極と概ね垂直に延在する。すなわち制御電極４６は主列電極を構成するように画素の列方向に延在する。２つの制御電極４６が図２ａに示される。電極４６は通常０．１〜０．５μｍ、典型的には０．２μｍの厚さを有するクロムのような金属からなる。電極４６用の別の材料はアルミニウム、ニッケル、タンタル及びタングステンである。
【００２１】
一群の横方向に離隔した主制御アパーチャ４８は、主制御電極４６を通って誘電体層４４まで下方に延在する。電極４６の主制御アパーチャ４８はそれぞれ非絶縁性領域４２のエミッタ電極上に位置する。従って制御アパーチャ４８は制御アパーチャの行及び列からなる二次元のアレイを構成する。各制御電極４６の場合に１つの制御アパーチャ４８が図２ａに示される。
【００２２】
電気的に非絶縁性のブランケットゲート層５０が図２ａの構造体の上側に配置される。詳細には、ゲート層５０は制御電極４６の上側に位置し、かつ制御アパーチャ４８内を誘電体層４４まで下方に延在する。またゲート層５０は、制御電極４６間の空間において誘電体層４４まで下方に延在する。ゲート層５０は通常０．０２〜０．０８μｍ、典型的には０．０４μｍ厚のクロムのような金属からなる。層５０の別の金属はタンタル、金及びタングステンである。
【００２３】
図２ｂに示されるように、ゲート開口部５２は、ゲート層５０を通って制御アパーチャ４８内の誘電体層４４まで下側に形成される。図２ｂの形成物５０Ａはゲート層５０の残りの部分である。ゲート開口部５２は、米国特許第５，５５９，３８９号或いは第５，５６４，９５９号に示されるタイプの荷電粒子侵蝕手順により形成される。また開口部５２は、Ｌｕｄｗｉｇ等による１９９７年６月５日出願の国際特許出願ＰＣＴ／ＵＳ９７／０９１９８に示されるタイプの球体利用技術を用いて形成することもできる。
【００２４】
制御アパーチャ４８の底部における残りのゲート層５０Ａ部分は多数のゲート開口部５２を含む。制御アパーチャ４８と、そのアパーチャ４８に広がるゲート層５０Ａ部分を通って延在する特定のゲート開口部５２との組み合わせは複合制御アパーチャ４８／５２を形成する。制御アパーチャ４８は二次元の行／列アレイに配列されるため、ゲート開口部５２は、多数のゲート開口部からなる複数組の行及び列の二次元アレイに配列される。図３ａには、２組のゲート開口部５２が示される。図３ａの形成物４２Ａは非絶縁性領域４２のエミッタ電極の１つを示す。図３ａに示されるように、制御電極４６は、電極４２Ａ間の空間のよりもエミッタ電極４２Ａ上でより幅広くなっている。
【００２５】
ゲート層５０Ａをエッチングマスクとして用いて、ゲート開口部５２を介して誘電体層４４がエッチングされ、非絶縁性領域４２まで下方に誘電体開口部５４が形成される。図２ｂの形成物４４Ａは誘電体層４４の残りの部分である。誘電体開口部５４を形成するためのエッチングは通常、開口部５４が幾分ゲート層５４Ａをアンダーカットするように行われる。誘電体開口部５４及びその上側に位置するゲート開口部５２は複合開口部５２／５４を形成する。
【００２６】
図２ｃを参照すると、電気的非絶縁性エミッタコーン材料が、ベースプレート４０の上側（或いは下側）表面に概ね垂直な方向にその構造体の上側に蒸着される。エミッタコーン材料はゲート層５０Ａの露出した部分の上側に、かつゲート開口部５２を通って誘電体開口部５４の下側非絶縁性領域４２上に蓄積する。エミッタコーン材料がゲート層５０Ａに蓄積するにより、エミッタ材料を開口部５４に入れるための開口が徐々に閉じる。この開口が完全に閉じるまで堆積が行われる。その結果エミッタ材料は誘電体開口部５４内に蓄積し、対応する円錐形の電子放出素子５６Ａが形成される。エミッタ材料からなる連続した（ブランケット）余剰層５６Ｂが同時にゲート層５０Ａ上に蓄積される。
【００２７】
エミッタコーン材料は通常金属であり、ゲート層５０がクロムからなる場合にはモリブデンであることが好ましい。蒸着されたモリブデンは、非常に優れた電子放出特性を与えるが、余剰のエミッタコーン材料が電子放出コーン５６Ａの上側に位置する間に電子集束システムの一部を形成する際に用いられる一定の材料に対して浸透性がある。蒸着されるエミッタ材料の他の候補材料はニッケル、クロム、プラチナ、ニオブ、タンタル、チタン、タングステン、チタン−タングステン及びチタンカーバイドであり、後に電気化学技術を用いて、１ヶ所以上の余剰のエミッタ材料層５６Ｂ部分を除去する際に、エミッタ材料がゲート材料と異なることが条件となる。
【００２８】
図２ｄに示されるように、ブランケット保護層５８が余剰のエミッタ材料層５６Ｂ上に堆積する。保護層５８は、余剰のエミッタ材料がコーン５６Ａの上側に位置する間に、フィールドエミッタに電子集束システムの一部或いは全ての構造を設けるために利用される材料に対して概ね非浸透性である種類及び厚さの材料からなる。以下に示すように、保護層５８の概ね全ての部分が最終的にはフィールドエミッタから除去される。従って層５８は、電気的絶縁性材料並びにまた電気的非絶縁性材料を用いて形成することができる。層５８の保護材料は典型的には０．０５〜０．６μｍ、典型的には０．１μｍ厚の酸化シリコンからなる。保護材料の他の候補材料は窒化シリコン、ニッケル、銅及びスパッタリングにより堆積されたモリブデンを含む。
【００２９】
フォトレジストマスク（図示せず）が保護層５８上に形成される。フォトレジストマスクは、制御アパーチャ４８上の全域に位置し、主制御電極４６の隣接部分の上側に部分的に延在する固体マスク部分を有する。固体マスク部分は概ね三角形の形状をなし、対応する制御アパーチャ４８の１つの上側に位置し、同じ制御電極４６内の他の制御アパーチャ４８の上側に位置するマスク部分から横方向に離隔されることが好ましい。
【００３０】
フォトレジストマスクを通って露出した保護層５８の材料は、適当なエッチング剤を用いて除去される。その結果露出した余剰層５６Ｂの材料も同様に適当なエッチング剤で除去される。余剰層５６Ｂをエッチングする前にフォトレジストマスクを除去することもできるが、通常フォトレジストは層５６Ｂのエッチング中に適所に残されている。
【００３１】
より詳細には、制御電極４６間の空間を占める保護材料及び余剰エミッタ材料部分がゲート層５６まで下方に除去される。また（ａ）電極４６の長手方向の端部上に位置し、（ｂ）制御アパーチャ４８間に位置する保護材料及び余剰エミッタ材料部分は通常、フィールドエミッタの横方向周辺、すなわちアクティブ画像領域の外側に位置する保護材料及び余剰エミッタ材料の１ヶ所以上の部分とともに層５０Ａまで下方に除去される。図２ｅ及び図３ｂでは、形成物５６Ｃ及び５８Ａがそれぞれ層５６Ｂ及び層５８の残りの部分を示す。
【００３２】
余剰エミッタ材料の残りの部分５６Ｃは、それぞれ制御アパーチャ４８全域に渡って延在し、かつ制御アパーチャ４８を全域を占める概ね長方形の島状部からなる行及び列の二次元のアレイを備える。余剰エミッタ材料の島状部５６Ｃはそれぞれ保護材料の残りの部分５８Ａに対応する概ね長方形の島状部により覆われる。保護材料の島状部５８Ａ及びその下側に位置する余剰エミッタ材料の島状部５６Ｃは複合島状部５６Ｃ／５８Ａを形成する。
【００３３】
保護層５８Ａをエッチングするために用いられるエッチング剤は、概ね異方性のエッチング剤（例えばプラズマ）或いは概ね等方性の成分を有するエッチング剤（例えば液体化学エッチング剤）の何れでもよい。後者の場合には、保護材料島状部５８Ａはフォトレジストマスクをアンダーカットする。保護層５８Ａが酸化シリコンからなる場合、層５８は典型的には重量比で５０％の酢酸、３０％の水及び２０％の弗化アンモニウムからなる化学エッチング剤を用いて室温で４０秒間エッチングされ、保護島状部５８Ａが形成される。それゆえフォトレジストマスクはわずかにアンダーカットされる。
【００３４】
余剰エミッタ材料層５６Ｂをエッチングするために用いられるエッチング剤は典型的には液体化学エッチング剤であり、概ね等方性の成分を有している。従って余剰エミッタ材料島状部５６Ｃはフォトレジストマスクをさらにわずかにアンダーカットする。余剰層５６Ｂがモリブデンからなる場合には、露出したモリブデンは、１６分量の燐酸、１分量の酢酸、１分量の硝酸及び２分量の水からなる化学エッチング剤を用いて除去される。そのエッチングは４０〜３００秒間、典型的には９０秒間、１５〜５０℃、典型的には４０℃で行われる。
【００３５】
依然としてその場所に残されているフォトレジストマスクを用いて、ブランケットゲート層５０Ａが選択的にエッチングされ、パターン形成ゲート層５０Ｂが形成される。ゲートエッチングは通常、ゲート層５０Ｂがフォトレジストマスクを著しくアンダーカットしないように、フェースプレート４０の上側表面に概ね垂直な方向に概ね異方性のエッチング剤、典型的には塩素プラズマを用いて行われる。図２ｅ及び図３ｂはフォトレジストを除去した後の構造体を示す。ブランケットゲート層５０Ａを、同じフォトレジストマスクを用いて選択的にエッチングする場合に、完全に異方性のエッチング剤を用いたのに対して、保護層５８Ａ及び余剰エミッタ材料層５６Ｂを選択的にエッチングする場合には等方性の成分を有するエッチング剤を用いたため、ゲート層５０Ｂ部分はそれぞれ保護島状部５８Ａ及び余剰エミッタ材料島状部５８Ｃよりわずかに横方向外側に延在する。
【００３６】
別法では、ブランケットゲート層５０Ａを概ね等方性の成分を有するエッチング剤でパターン形成し、余剰エミッタ材料島状部５６Ｃより横方向外側に延在するゲート部分５０Ｂを低減或いは概ねなくすことができる。また余剰材料島状部５６Ｃより外側のゲート部分５０Ｂの横方向延長部は、概ね異方性のエッチング剤で保護層５８及び余剰層５６Ｂをパターン形成することにより低減或いは概ねなくすことができる。何れの場合でも、主制御電極４６及び隣接するゲート部分５０Ｂが、列方向に延在する複合主電極４６／５０Ｂを形成する。
【００３７】
またここで領域６０において絶縁性層４４Ａが露出される。ここで種々の構造を、領域６０の上側及び複合島状部５６Ｃ／５８Ａにより覆われない上側表面の他の部分に形成することができる。
【００３８】
コーン５６Ａにより放出された電子を集束するシステムの非導電性ベース集束構造体６２が典型的には図２ｆに示されるように部分的に完成したフィールドエミッタの上側に形成される。ベース集束構造体６２は、ベースプレート４０の上側表面に概ね垂直に見えるように概ね格子状のパターンに配列される。図３ｃを参照されたい。行方向においては、集束構造体６２部分が典型的には誘電体層４４Ａの露出した領域６０上の空間を占める。列方向では、集束構造体６２は典型的には制御アパーチャ４８外側の主制御電極４６上を通る。従ってアパーチャ４８は、構造体６２の各収集束開口部の領域内に横方向に位置する。
【００３９】
ベース集束構造体６２は通常電気的絶縁性の材料からなるが、主制御電極４６が互いに電気的に結合されないように十分に高い抵抗率を有する電気的抵抗性材料で形成することもできる。典型的には集束構造体６２は、適当な化学線に選択的に露出され、非露出化学線材料或いは非露出化学線材料の何れかを除去するために現像され、その後硬化される化学線材料で形成される。化学線への露出により、露出した化学線材料は化学構造を変更するようになる。化学線材料は典型的にはＯｌｉｎＯＣＧ７０２０ポリイミドのような光重合性のポリイミドである。集束構造体６２は典型的には絶縁性層４４Ａ上、４５〜５０μｍ延在する。
【００４０】
ベース集束構造体６２を形成するために種々の技術を用いることができる。例えばＨａｖｅｎによる米国特許第５，６４９，８４７号或いは第５，６５０，６９０号に記載される背面／前面化学線露光手順に従って集束構造体６２を形成することができる。別法ではＳｐｉｎｄｔ等による１９９８年５月２７日出願の国際特許出願ＰＣＴ／ＵＳ９８／０９９０７に記載される背面／前面化学線露光手順に従って構造体６２を形成することができる。この場合には、非絶縁性領域４２のエミッタ電極４２Ａは典型的には、ベースプレート４０の上側表面に垂直に見えるような梯子形である。またＫｎａｌｌによる同時出願の国際特許出願ＰＣＴ／ＵＳ９８／２２７６１に記載されるような前面のみの化学線露光を用いる手順により集束構造体６２を形成することもできる。
【００４１】
図２ｅの構造体を図２ｆの構造体にするための処理を実行する際に、電子放出コーン５６Ａは構成要素４２、４４Ａ、５０Ｂ及び５６Ｃの部分により完全に包囲される。構成要素４２、４４Ａ及び５０Ｂは通常、ベース集束構造体６２を形成する際に用いられるポリイミド及び現像／エッチング剤のような任意の材料に対して概ね非浸透性である。従って概ねこれらの材料は、構成要素４２、４４Ａ及び５０Ｂの任意の部分を通ってコーン５６Ａを汚染することはない。
【００４２】
ベース集束構造体６２を形成する際に用いられる材料のあるものは典型的には、その厚さ、及びモリブデンがその材料に何度で如何に長く露出されているかにより、蒸着されたモリブデンを通り抜けることができる。保護材料島状部５８Ａが存在しない場合には、これらの材料の一部が、エミッタ材料島状部５６Ｃ、特に電子放出コーン５６Ａの直ぐ上側に位置する薄い領域においてその島状部を通過し、コーン５６Ａを汚染するようになる。重要なことは、保護材料島状部５８Ａがこれらの材料に対して概ね非浸透性になるように配設されることである。図２ｅの構造体から図２ｆの構造体に進む場合に、島状部５８Ａにより、集束構造体６２を形成する際に用いられる材料が、垂直方向に余剰の島状部５６Ｃと接触し、その後島状部５６Ｃを垂直に通り抜けるのを概ね防ぐことができる。
【００４３】
保護材料島状部５８Ａは余剰のエミッタ材料島状部５６Ｃの側面縁部を覆うことはない。従ってベース集束構造体６２を形成する際に用いられる材料は典型的には余剰材料島状部５６Ｃの側面縁部と接触する。しかしながら島状部５６Ｃは、電子放出コーン５６Ａと接触するように島状部５６Ｃを通り抜けるこれらの材料の任意の横方向への浸透が著しい度合いにならないほど十分に制御アパーチャ４８の横方向外側に延在するように構成される。その結果により、コーン５６Ａは構造体６２を形成する際に用いられる材料により汚染されることはない。保護材料島状部５８Ａにより、保護材料島状部を用いない場合に生じる可能性がある汚染を防ぐことができる。
【００４４】
電子集束システムは、電子集束構造体６２上に設けられた薄い電気的非絶縁性の電子集束コーティング６４を備える。集束コーティング６４は通常導電性材料、典型的には０．１μｍ厚のアルミニウムのような金属からなる。ある応用例では、集束コーティング６４は電気的抵抗性材料で形成することができる。何れの場合においても、集束コーティング６４の抵抗率は通常ベース集束構造体６２の抵抗率より著しく小さい。
【００４５】
集束コーティング６４は製造プロセスの種々の時点で形成することができる。コーティング６４は典型的には、保護層５８Ａ及び余剰エミッタ材料層５６Ｃが除去された後に形成される。しかしながらコーティング６４は、図２ｆにおいてコーティング６４を示すために用いられる破線により示されるように層５８Ａ及び５６Ｃを除去する前に形成することもできる。複合島状部５６Ｃ／５８Ａの高さに対するベース集束構造体６２の高さのような係数により、集束コーティング材料の一部（図示せず）が島状部５６Ｃ／５８Ａの右側表面及び側面上に蓄積する場合もある。集束コーティング６４が島状部５８Ａ及び５６Ｃを除去する前に形成される場合には、保護材料島状部５８Ａより、コーン５６Ａがベース集束構造体６２の形成中に汚染されないようにするのと同様にして、コーティング６４を形成する際に用いられる材料がコーン５６Ａを汚染するのを防ぐ。
【００４６】
集束コーティング６４は、そのコーティングが複合制御電極４６／５０Ｂから適切に電気的に絶縁されているという条件の下に種々の方法において形成することができる。例えば、コーティング６４は、Ｈａｖｅｎ等による１９９８年５月２７日出願の国際特許出願ＰＣＴ／ＵＳ９８／０９９０６に記載されるような低角蒸着法により形成することができる。またコーティング６４は、Ｋｎａｌｌによる国際特許出願ＰＣＴ／ＵＳ９８／２２７６１に記載されるように形成することもできる。
【００４７】
電子集束システムの少なくとも電子集束構造体６２が形成されている場合、保護材料島状部５８Ａ及び余剰エミッタ材料島状部５６Ｃが除去される。島状部５８Ａ及び５６Ｃの除去は種々の方法において行うことができる。余剰材料島状部５６Ｃは典型的には、Ｋｎａｌｌ等による１９９８年６月２９日出願の国際特許出願ＰＣＴ／ＵＳ９８／１２８０１に記載されるタイプの技術に従って電気化学的に除去される。また保護材料島状部５８Ａは、余剰材料島状部５６Ｃの電気化学的除去中に、或いは除去前に電気化学的に除去することができる。別法では、保護材料島状部５８Ａは、余剰材料島状部５６Ｃが電気化学的に除去される際に剥離することができる。また保護材料島状部５８Ａは、適切な化学並びにまたプラズマエッチング剤を用いて除去され、その後余剰材料島状部５６Ｃが電気化学的に除去されることもできる。
【００４８】
さらに別の実施例では、余剰エミッタ材料島状部５６Ｃはリフトオフ技術に従って除去することができる。この場合には、図２ｂに示される段階においてリフトオフ層がゲート層５０Ａの上側に設けられる。リフトオフ層は典型的には比較的小さな角度、典型的には約３０°で適当なリフトオフ材料をベースプレート４０の上側表面に蒸着することにより形成される。その後リフトオフ材料は、余剰エミッタ材料層５６Ｂと概ね同様にパターン形成される。
【００４９】
図２ｆに示される段階では、リフトオフ層の島状部は余剰エミッタ材料島状部５６Ｃとその下側に位置するゲート部分５０Ｂとの間に位置する。適当なエッチング剤を用いてリフトオフ島状部を除去する。それにより余剰材料島状部５６Ｃは剥離され、エッチング剤において流される。
【００５０】
リフトオフ技術を用いて余剰エミッタ材料島状部５６Ｃを除去する際に、保護島状部５８Ａは、余剰島状部５６Ｃを除去するのと同時に除去することができる。別法では、保護材料島状部５８Ａは、余剰材料島状部５６Ｃの全上側表面を露出するように適当なエッチング剤で最初に除去することができる。島状部５６Ｃが島状部５８Ａを剥離する際に用いられるエッチング剤に対して浸透性がある場合には、この浸透性を利用して、リフトオフエッチング剤を垂直に島状部５６Ｃに浸透させ、その全上側表面に沿って下側に位置するリフトオフ島状部を急速に侵蝕させることができる。その後リフトオフ操作は比較的短い時間で行われる。
【００５１】
集束コーティング６４が電子集束構造体にまだ組み込まれていない場合には、ここでコーティング６４が集束構造体９３上に形成される。図２ｇ及び図３ｄにはその電界放出構造体が示される。
【００５２】
フラットパネルＣＲＴディスプレイは典型的にはカラーディスプレイであり、その中では画素が３つ副画素、すなわち赤色、緑色及び青色の副画素からなる。典型的には画素はベースプレート４０の上側表面に垂直をなすように概ね正方形を有しており、３つの副画素は、行方向に並置された長方形として配置されており、その長方形の長辺は列方向に向いている。この副画素の配置では、電子集束制御は通常列方向ではなく行方向においてより重要である。
【００５３】
制御アパーチャ４８の電子放出素子５６Ａの組が１つの副画素に電子を供給する。複合制御電極４６／５０Ｂの制御アパーチャ４８は、行方向にその電極４６／５０Ｂの中心をなすようにに配列される。電子集束システム６２／６４の縁部が、図２ｇ及び図３ｄに示されるように複合制御電極４６／５０Ｂの長手方向縁部と概ね垂直に整列されるように配置することにより、行方向において非常に優れた集束制御が行われる。複合島状部５８Ａ及び５６Ｃを形成するために層５８及び５６Ｂを選択的にエッチング中に開口領域６０により、この垂直方向の整列がもたらされ、それにより所望の集束制御を行うことができる。
【００５４】
余剰エミッタ材料を除去するために２段階の手順を用いる場合、別法では、保護層は、第１の除去段階（図２のプロセスにおいて行われるような）の前ではなく、第１の除去段階後の時点で電子放出素子の上側に位置する余剰エミッタ材料上に形成することができる。図４ａ−図４ｄ（集合的に「図４」）は、本発明に従ってフラットパネルＣＲＴディスプレイのゲート制御式フィールドエミッタを製造する際にこの別の実施例を用いるプロセスの一部を示す。図４のプロセスは、エミッタコーン材料が堆積し、円錐形の電子放出素子５６Ａ及び余剰のエミッタ材料層５６Ｂが形成される図２Ｃの段階までの図２のプロセスの後に続くものである。
【００５５】
図４のプロセスでは、図２のプロセスにおける層５８及び５６Ｂをパターン形成するために利用されたフォトレジストマスクと典型的には同じパターンを有するフォトレジストマスク（図示せず）が、図２ｃに示される段階で余剰エミッタ材料層５６Ｂの上側に形成される。フォトレジストマスクを通して露出した余剰材料層５６Ｂの材料は、露出したエミッタ材料を直接侵蝕する適当なエッチング剤を用いて除去される。図４のプロセスではこの時点で保護層が存在していないという点が異なるが、余剰材料層５６Ｂをパターン形成するための選択的なエッチングが、図２のプロセスの場合に上記したように行われる。再び余剰材料層５６Ｂの残りの部分は島状部５６Ｃからなる。エッチング剤は典型的には化学エッチング剤であり、従って概ね等方性の成分を有する。その結果余剰エミッタ材料島状部５６Ｃはフォトレジストをわずかにアンダーカットする。ゲート層５０Ａはここで部分的に露出される。
【００５６】
フォトレジストマスクが制御アパーチャ４８の上側に位置する場合に、ゲート層５０Ａは、横方向に離隔したゲート部分５０Ｂを形成するために概ね上記したのと同じようにしてパターン形成される。フォトレジストは除去され、図４ａに示される構造体が形成される。再びゲート部分５０Ｂはそれぞれ余剰材料島状部５６Ｂによりわずかに横方向外側に延在する。別法では、層５６Ｂ及び５０Ａは、余剰材料島状部５６Ｃ及びゲート部分５０Ｂの縁部が概ね垂直に配列されるようにエッチングすることができる。
【００５７】
図４ｂに示されるように保護材料層７０がその構造体の上側に形成される。詳細には、保護材料層７０は余剰材料島状部５６Ｃの上側表面及び側面上に位置し、島状部５６Ｃより横方向外側に延在する。保護層５８と同様に、保護層７０は、余剰島状部５６Ｃが電子放出コーン５６Ａの上側に位置する間に、電子集束システムの一部或いは全ての構造を形成する際に用いられる材料に概ね浸透性がないような種類の材料及び厚さからなる。
【００５８】
保護層７０の一部は典型的には最終的なフィールドエミッタ内に存在する。従って保護層７０の材料及び厚さはフィールドエミッタの隣接する構成要素により実行される機能に適合するように選択される。層７０は典型的には非導電性材料、通常電気絶縁性材料からなる。層７０の一部が電子集束システムの電子集束構造体の下側に位置する（或いはその一部を形成する）場合には、層７０は典型的には０．０５〜１．０μｍ、典型的には０．５μｍ厚の酸化シリコンで形成される。そのような応用例における層７０の別の材料は窒化シリコン及びＳＯＧ（ｓｐｉｎ− ｏｎｇｌａｓｓ）等である。
【００５９】
ここで種々の構造が保護層７０上に形成することができる。典型的には、電子集束システムのベース集束構造体７２が層７０の上側に形成される。図４ｃを参照されたい。ベース集束構造体７２は典型的には、ベース集束構造体６２と同様に概ね格子状のパターンを有する。集束構造体７２は、保護層７０が適切な特性を有するものと仮定すれば、集束構造体６２の場合に上記した任意の方法において形成することができる。
【００６０】
電気的非絶縁性の集束コーティング７４がその後ベース集束構造体７２上に形成される。集束コーティング７４は典型的には、余剰エミッタ材料島状部５６Ｃが除去された後に形成されるが、島状部５６がその場所に存在する間に形成することもできる。このためコーティング７４は図４ｃでは破線で示される。コーティング７４は典型的には集束コーティング６２と同様にして形成され、また同様の材料で形成される。
【００６１】
ベース集束構造体７２及び存在するなら集束コーティング７４をエッチングマスクとして用いて、保護層７０の露出した部分が適当なエッチング剤で除去される。図４ｄを参照すると、形成物７０Ａは保護コーティング７０の残りの部分である。残りの保護層７０Ａは集束構造体７２の下側に位置し、電子集束システムの一部を有効に形成する。
【００６２】
保護層７０は、種々の要因に基づいて化学エッチング剤或いはプラズマエッチング剤でエッチングされ、層７０Ａを画定することができる。集束システム７２／７４がＫｎａｌｌによる国際特許出願ＰＣＴ／ＵＳ９８／２２７６１に記載されるように形成される場合、エッチング剤は典型的には、重量比で５０％の酢酸、３０％の水及び２０％の弗化アンモニウムで形成される。
【００６３】
その後余剰エミッタ材料島状部５６Ｃは除去される。図４ｄを参照されたい。余剰材料島状部５６Ｃの除去は典型的には電気化学的に行われる。別法では島状部５６Ｃはリフトオフ技術により除去することができる。リフトオフ技術の場合、リフトオフ層が図２ｂに示される段階でゲート層５０或いは５０Ａ上に形成される。その後リフトオフ層は、余剰エミッタ材料層５６Ｂと概ね同じようにパターン形成される。保護層の残りの部分７０Ａを画定するために、保護層７０をエッチングした後に、リフトオフ層が除去され、それにより余剰島状部５６Ｃも除去される。まだ形成されていない場合には、集束コーティング７４が形成され、図４ｄに示される構造体を完成する。
【００６４】
図５は、図２ｇ或いは図４ｄのような本発明に従って製造されるエリア電界エミッタを用いるフラットパネルＣＲＴディスプレイのコアアクティブ領域の典型的な例を示す。図４ｄのフィールドエミッタを含むフラットパネルＣＲＴディスプレイのコアを表す場合に、図５の構成要素６２は構成要素７０Ａ及び７２と置き換えられ、一方構成要素６４は構成７４と置き換えられる。ここでは下側非絶縁性領域４２は、詳細にはエミッタ電極４２Ａ及び上側に位置する電気的抵抗性層４２Ｂからなる。１つの主制御電極４６が図５に示される。
【００６５】
透明で、典型的にはガラスからなる概ね平坦なフェースプレート８０がベースプレート４０に対向して配置される。発光燐光体領域８２は、その１つが図５に示されており、対応する制御アパーチャ４８と直に向かい合うフェースプレート８０の内側表面上に配置される。典型的にはアルミニウムからなる薄い光反射層８４が、フェースプレート８０の内側表面に沿って燐光体領域８２の上側に配置される。電子放出素子５６Ａにより放出された電子は光反射層８４を通り、燐光体領域８２が発光し、フェースプレート８０の外側表面上に視認可能な画像を形成することができる。
【００６６】
フラットパネルＣＲＴディスプレイのコアアクティブ領域は典型的には図５には示されない他の構成要素も備える。例えばフェースプレート８０の内側表面に沿って配置される黒色マトリックスは典型的には、他の燐光体領域８２から横方向に分離するために燐光体領域８２を包囲する。スペーサ壁を用いて、プレート４０と８０との間の相対的な一定の空間を保持する。
【００６７】
図５に示されるタイプのフラットパネルＣＲＴディスプレイに組み込まれる場合、本発明に従って製造されたフィールドエミッタは以下のように動作する。光反射層８４が電界放出カソードのアノードとして機能する。アノードは、複合制御電極４６／５０Ｂ及びエミッタ電極４２Ａに対して正の高電位に保持される。
【００６８】
（ａ）選択されたエミッタ電極４２Ａの１つと、（ｂ）選択された制御電極４６／５０Ｂの１つとの間に適当な電位がかかる場合、その選択されたゲート部分５０Ｂが２つの選択された電極の交差部において電子放出素子から電子を抽出し、生成された電子の流れの大きさを制御する。抽出された電子が衝当する場合に、燐光体領域８２が発光する。
【００６９】
「下側」及び「上側」のような方向に関する用語は、本発明の種々の部分が如何に係合するかをより理解しやすくする座標を設定するために、本発明を説明する際に用いている。実際には電子放出デバイスの構成要素は、ここで用いられた方向に関する用語とは異なる位置関係で配置される場合もある。同じことが、製造工程が本発明において行われる方法にも当てはまる。方向に関する用語は便宜上説明を容易にするために用いており、本発明は、その位置関係がここで用いられた方向に関する用語により厳密には網羅されない実施形態も含む。
【００７０】
本発明は特定の実施例に基づいて説明されてきたが、この説明は例示に過ぎず、請求の範囲に記載される本発明の範囲を制限するものと見なされるべきではない。例えば、電子集束システムの部分以外の構造体は、島状部５６Ｃを除去する前ではなく、余剰のエミッタ材料層５６Ｂをパターン形成し、島状部５６Ｃを形成した後に部分的に完成したフィールドエミッタ上に形成することができる。リフトオフ及び電気化学的除去以外の技術を用いて島状部５６Ｃを除去することもできる。
【００７１】
ブランケット余剰エミッタ材料層５６Ｂのマスク後エッチングは、主制御電極４６が一部分ではなく概ね全体が余剰エミッタ材料で覆われるようにして実行され、全ての余剰エミッタ材料が制御電極４６間の領域から除去されることもできる。本発明の電気化学的除去手順は、電子放出コーン５６Ａを露出するためにパターン形成された余剰エミッタ材料島状部５６Ｃを介して開口部を形成するだけの十分に長い時間ではあるが、全島状部５６Ｃを除去されないだけの時間で行われるようになる。これらの２つの変形例を組み合わせることにより、複合制御電極４６／５０Ｂ上に配置された残りの余剰エミッタ材料は電極４６／５０Ｂの一部として機能し、その電流の流動量を増加させることができる。
【００７２】
余剰エミッタ材料層５６Ｂをパターン形成する際に、マスクしてエッチングする以外の技術を用いて、図４のプロセスの流れにおける島状部５６Ｃを形成することもできる。例えばエミッタ材料を堆積し、コーン５６Ａ及び余剰層５６Ｂを形成する前に、フォトレジストのような容易に除去可能な材料部分をフィールドエミッタの領域上に設けることができ、その場合島状部５６Ｃを画定する際に余剰層５６Ｂの部分が除去されることになる。エミッタ材料を堆積した後に、容易に除去可能な材料が除去され、層５６Ｂの上側部分を除去（すなわち剥離）し、それにより島状部５６Ｃが残される。
【００７３】
エミッタコーン材料を堆積して電子放出素子５６Ａ及び余剰のエミッタ材料層５６Ｂを形成する前に、さらに典型的には誘電体開口部５４を形成する前に、ゲート層５０Ａをパターン形成してゲート部分５０Ｂを形成することもできる。その際主制御電極４６と隣接するゲート部分５０Ｂとの組み合わせが、エミッタ材料を堆積する前に複合制御電極４６／５０Ｂを形成する。
【００７４】
ゲート層５０を堆積した後に主制御電極４６を形成することもできる。その場合には、制御電極４６はゲート部分５０Ｂの下側ではなく、上側に位置する。また主制御電極４６及び隣接するゲート部分５０Ｂを、制御アパーチャ４８に類似の開口部ではなく、ゲート開口部を有する単層のゲート電極と置き換えることもできる。
【００７５】
図２及び図４のプロセスを変更して、円錐形ではない電子放出素子を形成することができる。例えばエミッタ材料の堆積が、エミッタ材料が誘電体開口部５４に入る開口部を完全に閉じる前に終了することができる。その際電子放出素子５６Ａは概ね切頭円錐形の形状で形成される。
【００７６】
本発明に従って製造された電子エミッタはフラットパネルＣＲＴディスプレイ以外のフラットパネルデバイスにおいて用いることもできる。それゆえ種々の変更例及び応用例が、添付の請求の範囲に画定されるような本発明の厳密な範囲及び精神から逸脱することなく当業者により行われることが可能である。
【図面の簡単な説明】
【図１ａ】電子エミッタを製造するための従来技術のプロセスにおけるステップを表す断面構造図である。
【図１ｂ】電子エミッタを製造するための従来技術のプロセスにおけるステップを表す断面構造図である。
【図１ｃ】電子エミッタを製造するための従来技術のプロセスにおけるステップを表す断面構造図である。
【図１ｄ】電子エミッタを製造するための従来技術のプロセスにおけるステップを表す断面構造図である。
【図２ａ】本発明に従って、ゲート制御式フィールドエミッタを製造する際のステップを表す断面構造図である。
【図２ｂ】本発明に従って、ゲート制御式フィールドエミッタを製造する際のステップを表す断面構造図である。
【図２ｃ】本発明に従って、ゲート制御式フィールドエミッタを製造する際のステップを表す断面構造図である。
【図２ｄ】本発明に従って、ゲート制御式フィールドエミッタを製造する際のステップを表す断面構造図である。
【図２ｅ】本発明に従って、ゲート制御式フィールドエミッタを製造する際のステップを表す断面構造図である。
【図２ｆ】本発明に従って、ゲート制御式フィールドエミッタを製造する際のステップを表す断面構造図である。
【図２ｇ】本発明に従って、ゲート制御式フィールドエミッタを製造する際のステップを表す断面構造図である。
【図３ａ】図２ｂに対応する構造体の配置図である。図２ｂの断面は、図３ａの面２ｂ−２ｂに沿って見たものである。
【図３ｂ】図２ｅに対応する構造体の配置図である。図２ｅの断面は、図３ｂの面２ｅ−２ｅに沿って見たものである。
【図３ｃ】図２ｆに対応する構造体の配置図である。図２ｆの断面は、図３ｃの面２ｆ−２ｆに沿って見たものである。
【図３ｄ】図２ｇに対応する構造体の配置図である。図２ｇの断面は、図３ｄの面２ｇ−２ｇに沿って見たものである。
【図４ａ】本発明に従って別のゲート制御式フィールドエミッタを製造する場合の図２ｄステップの代わりに用いられるステップを表す断面構造図である。
【図４ｂ】本発明に従って別のゲート制御式フィールドエミッタを製造する場合の図２ｅステップの代わりに用いられるステップを表す断面構造図である。
【図４ｃ】本発明に従って別のゲート制御式フィールドエミッタを製造する場合の図２ｆステップの代わりに用いられるステップを表す断面構造図である。
【図４ｄ】本発明に従って別のゲート制御式フィールドエミッタを製造する場合の図２ｇステップの代わりに用いられるステップを表す断面構造図である。
図５は、本発明により製造されたゲート制御式フィールドエミッタを備えるフラットパネルＣＲＴディスプレイの断面構造図である。

Claims

一群の制御電極が誘電体層の上側に位置し、電気的非絶縁性エミッタ材料を含む多数の電子放出素子のそれぞれが、前記誘電体層を通って延在する複数の誘電体開口部の対応する１つの中に概ね配置され、前記制御電極を通って延在する制御アパーチャを介して露出され、さらに前記エミッタ材料を含む余剰層が前記制御電極の上側に位置する初期構造体を設ける過程と、
少なくとも前記電子放出素子の上側の前記余剰層上に保護層を設ける過程と、
その後前記初期構造体において少なくとも１つの処理動作を実行する過程と、
その後前記電子放出素子を露出するように前記電子放出素子の上側の前記制御電極上に位置する前記余剰層及び前記保護層の材料を除去する過程とを有し、
前記初期構造体を設ける過程が、前記余剰層が前記制御電極間の空間において前記誘電体層の部分の上側に位置するように前記初期構造体を形成する過程を含み、
前記保護層を設ける過程が、前記制御電極間の前記空間において前記誘電体層の上側の前記余剰層上に位置するように前記保護層を形成する過程を含み、
前記保護層を設ける過程と前記少なくとも１つの処理動作を実行する過程との間に、前記制御電極間の前記空間において前記誘電体層の上側に位置する前記保護層と前記余剰層との部分を最初に除去する過程をさらに含み、
前記少なくとも１つの処理動作を実行する過程が、前記制御電極間の前記空間において前記誘電体層上の少なくとも１つの付加構造の少なくとも一部を形成する過程を含むことを特徴とする方法。
一群の制御電極が誘電体層の上側に位置し、電気的非絶縁性エミッタ材料を含む多数の電子放出素子のそれぞれが、前記誘電体層を通って延在する複数の誘電体開口部の対応する１つの中に概ね配置され、前記制御電極を通って延在する制御アパーチャを介して露出され、さらに前記エミッタ材料を含む余剰層が前記制御電極の上側に位置する初期構造体を設ける過程と、
少なくとも前記電子放出素子の上側の前記余剰層上に保護層を設ける過程と、
その後前記初期構造体において少なくとも１つの処理動作を実行する過程と、
その後前記電子放出素子を露出するように前記電子放出素子の上側の前記制御電極上に位置する前記余剰層及び前記保護層の材料を除去する過程とを有し、
前記初期構造体を設ける過程が、前記余剰層が前記制御電極間の空間において前記誘電体層の部分の上側に位置するように前記初期構造体を形成する過程を含み、
前記保護層を設ける過程が、前記制御電極間の前記空間において前記誘電体層の上側の前記余剰層上に位置するように前記保護層を形成する過程を含み、
前記保護層を設ける過程と前記少なくとも１つの処理動作を実行する過程との間に、前記制御電極間の前記空間において前記誘電体層の上側に位置する前記保護層と前記余剰層との部分を最初に除去する過程をさらに含み、
前記少なくとも１つの処理動作を実行する過程が、前記制御電極間の前記空間において前記誘電体層上に集束システムの一部を形成する過程を含むことを特徴とする方法。
一群の制御電極が誘電体層の上側に位置し、電気的非絶縁性エミッタ材料を含む多数の電子放出素子のそれぞれが、前記誘電体層を通って延在する複数の誘電体開口部の対応する１つの中に概ね配置され、前記制御電極を通って延在する制御アパーチャを介して露出され、さらに前記エミッタ材料を含む余剰層が前記制御電極の上側に位置する初期構造体を設ける過程と、
少なくとも前記電子放出素子の上側の前記余剰層上に保護層を設ける過程と、
その後前記初期構造体において少なくとも１つの処理動作を実行する過程と、
その後前記電子放出素子を露出するように前記電子放出素子の上側の前記制御電極上に位置する前記余剰層及び前記保護層の材料を除去する過程とを有し、
前記初期構造体を設ける過程が、前記余剰層が前記制御電極間の空間において前記誘電体層の部分の上側に位置するように前記初期構造体を形成する過程を含み、
前記初期構造体を設ける過程と前記保護層を設ける過程との間に、前記制御電極間の前記空間において前記誘電体層の上側に位置する前記余剰層の部分を最初に除去する過程をさらに含むことを特徴とする方法。
前記保護層を設ける過程が、前記制御電極間の前記空間において前記誘電体層の上側に位置するように前記保護層を形成する過程を含むことを特徴とする請求項３に記載の方法。
前記材料を除去する過程が、
前記電子放出素子の上側の前記制御電極上に位置する前記保護層の垂直方向に露出した材料を除去する過程と、
前記電子放出素子の上側の前記制御電極上に位置する前記余剰層のエミッタ材料を電気化学的に除去する過程とを有することを特徴とする請求項４に記載の方法。
前記初期構造体を設ける過程が少なくとも（ａ）前記制御電極と、（ｂ）前記制御電極の上側に位置する前記余剰層のエミッタ材料との間に位置するリフトオフ層を前記初期構造体に設ける過程を含み、
前記材料を除去する過程が、少なくとも前記制御電極の上側に位置する前記余剰層の材料を除去するように前記リフトオフ層を除去する過程を含むことを特徴とする請求項４に記載の方法。
前記少なくとも１つの処理動作を実行する過程が、前記制御電極間の前記空間において前記保護層上の少なくとも１つの付加構造の少なくとも一部を形成する過程を有することを特徴とする請求項３乃至６の何れか一項に記載の方法。
前記少なくとも１つの処理動作を実行する過程が、前記制御電極間の前記空間において前記保護層上に集束システムの一部を形成する過程を含むことを特徴とする請求項４乃至６の何れか一項に記載の方法。
一群の制御電極が誘電体層の上側に位置し、電気的非絶縁性エミッタ材料を含む多数の電子放出素子のそれぞれが、前記誘電体層を通って延在する複数の誘電体開口部の対応する１つの中に概ね配置され、前記制御電極を通って延在する制御アパーチャを介して露出され、さらに前記エミッタ材料を含む余剰層が前記制御電極の上側に位置する初期構造体を設ける過程と、
少なくとも前記電子放出素子の上側の前記余剰層上に保護層を設ける過程と、
その後前記初期構造体において少なくとも１つの処理動作を実行する過程と、
その後前記電子放出素子を露出するように前記電子放出素子の上側の前記制御電極上に位置する前記余剰層及び前記保護層の材料を除去する過程とを有し、
前記初期構造体を設ける過程が、前記制御電極に隣接し、前記制御電極間の空間内に延在し、さらに前記余剰層の下側に位置する電気的非絶縁性のゲート層を前記初期構造体に設ける過程を含み、
各電子放出素子が前記ゲート層を通って延在するゲート開口部を介して露出され、
前記誘電体開口部が、前記誘電体開口部からなる複数の横方向に離隔した組に配置され、各制御アパーチャが誘電体開口部の前記組の異なる１組上に配置され、
前記初期構造体を設ける過程と前記少なくとも１つの処理動作を実行する過程との間に、前記制御電極間の前記空間において前記誘電体層の上側に位置する前記ゲート層部分を除去する過程をさらに含み、各制御電極及び前記ゲート層の残りの隣接する材料が複合制御電極の少なくとも一部を形成することを特徴とする方法。