JP3667575B2 - アンテナ受信装置 - Google Patents
アンテナ受信装置 Download PDFInfo
- Publication number
- JP3667575B2 JP3667575B2 JP30626199A JP30626199A JP3667575B2 JP 3667575 B2 JP3667575 B2 JP 3667575B2 JP 30626199 A JP30626199 A JP 30626199A JP 30626199 A JP30626199 A JP 30626199A JP 3667575 B2 JP3667575 B2 JP 3667575B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- interpolation
- antenna
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Radio Transmission System (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Noise Elimination (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複数のアンテナで個別に受信した信号を合成して復調するアンテナ受信装置に係わり、特に、ディジタル無線通信で使用される受信用のアレーアンテナや空間ダイバーシチアンテナに好適なアンテナ受信装置に関する。
【０００２】
【従来の技術】
音声や映像（動画、静止画）などを高速かつ高品質で伝送可能なディジタル無線通信では、従来のアナログ方式と比較して、ユーザが移動する場合の基地局または端末側での受信品質が向上している。更に高速に移動した場合に生ずる高速フェージングやマルチパス妨害への耐性を強めるための一方法として、ＰＨＳにおける基地局の受信ではアダプティブアレーアンテナを用いた信号補償が採用されている。
【０００３】
図８に、従来のＰＨＳ基地局におけるアンテナ受信装置として代表的な、４素子受信アレーアンテナによるアンテナ受信装置の構成の一例を示す。
図８に示す従来のアンテナ受信装置は、４本のアンテナ素子１ａ乃至１ｄと、入力がアンテナ素子１ａ乃至１ｄに接続された受信手段３ａ乃至３ｄと、入力が受信手段３ａ乃至３ｄの対応する出力に接続され、出力が復調手段７に接続された合成手段６と、復調手段７と、クロック発生器８０とを備えている。
クロック発生器８０の出力は、受信手段３ａ乃至３ｄと、合成手段６と、復調手段７とに分配して接続される。
【０００４】
次に、図８に示したアンテナ受信装置の動作について、図９乃至図１１を参照して説明する。なお、アンテナ素子１ａ乃至１ｄは大地に対して水平な同一円周上に、等角度間隔で配置されているものとして説明する。
まず、送信ディジタル信号によりＱＰＳＫ変調された無線信号が同一信号源から送信されると、４つのアンテナ素子１ａ乃至１ｄはそれぞれその信号電波を捕捉する。捕捉された信号電波は、それぞれ対応する受信手段３ａ乃至３ｄに供給される。
【０００５】
受信手段３ａ乃至３ｄは全て同一の構成を有するもので、例えば、受信手段３ａでは、アンテナ素子１ａで捕捉された受信信号が、図９に示す受信手段３ａの高周波信号（以降、ＲＦ信号という）入力端子３１１に供給され、続いてベースバンド信号（以降、ＢＢ信号という）発生器３１２に供給される。
ＢＢ信号発生器３１２は、受信信号の増幅や周波数変換を施して、より低い周波数帯の信号であるＢＢ信号に変換して、Ａ／Ｄ変換器３１３に出力する。
Ａ／Ｄ変換器３１３は、クロック入力端子３１５から供給されるクロック信号に同期して、供給されるアナログ形式のＢＢ信号をディジタル形式のＢＢ信号に変換してＢＢ信号出力端子３１４に出力する。
受信手段３ｂ乃至３ｄにおいても、受信手段３ａと同様の動作が行われる。
【０００６】
この結果、受信手段３ａ乃至３ｄからは、図１１のＢ１で示されるようなＢＢ信号が出力される。ＢＢ信号は、アンテナ素子１ａ乃至１ｄの配置形状と、送信された信号電波がアンテナ素子１ａ乃至１ｄに到来するときの方向とに依存する振幅位相変化を受け、Ｂ１で示されるようなＢＢ信号となる。なお、受信手段３ａ乃至３ｄでは、共にクロック発生器８０の出力（Ｂ２）に同期して動作するので、それらから出力されるＢＢ信号もこれに同期する。
【０００７】
合成手段６では、アンテナ素子１ａ乃至１ｄの受信信号に対応する４つのＢＢ信号を、図１０に示すＢＢ信号入力端子６０１ａ乃至６０１ｄで受けて、次のような動作を行う。
まず、ＢＢ信号入力端子６０１ａから供給されるＢＢ信号を移相手段６０２ａにて所定移相量だけ位相回転を施し、続いて振幅補正手段６０３ａにて所定振幅補正量だけ振幅を調整する。ＢＢ信号入力端子６０１ｂ乃至６０１ｄから供給されるＢＢ信号についても同様に、それぞれ移相手段６０２ｂ乃至６０２ｄにて所定移相量だけ位相回転を施し、振幅補正手段６０３ｂ乃至６０３ｄにて所定振幅補正量だけ振幅を調整する。
この結果、合成手段６の振幅補正手段６０３ａ乃至６０３ｄから出力されるＢＢ信号は、図１１のＢ３に示されるように、共に同位相で同一振幅の信号となる。なお、移相手段６０２ａ乃至６０２ｄ及び振幅補正手段６０３ａ乃至６０３ｄとも、クロック発生器８０から供給されるクロック信号に同期して動作するので、振幅補正手段６０３ａ乃至６０３ｄとから出力されるＢＢ信号も、これに同期して出力される。
【０００８】
加算手段６０４では、振幅補正手段６０３ａ乃至６０３ｄとから出力されるＢＢ信号（Ｂ３）を加算し、その結果を加算信号出力端子６０５に出力する。従って、合成手段６からは、図１１のＢ４に示されるように、信号対雑音電力比（ＳＮ比）が十分に高くなったＢＢ信号が出力され、復調手段７に供給される。
復調手段７では、ＳＮ比が高くなったＢＢ信号を基に、従来のＱＰＳＫ復調して、送信ディジタル信号を復号する。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記の従来のアンテナ受信装置では、アンテナ素子の数分の受信手段３ａ乃至３ｄが必要であり、更に、受信手段３ａ乃至３ｄのそれぞれで受信処理されるＲＦ信号が相互に干渉することを防ぐために、受信手段３ａ乃至３ｄをそれぞれ電気的に隔離する構造とする必要があるので、構造的に大型となるという課題があった。
また、受信手段３ａ乃至３ｄは、各々の受信特性を揃える必要があるので、そための調整工数も別途必要となり、生産性が低下するという課題があった。
【００１０】
本発明は、このような課題を解決するものであり、その目的は、同一信号源から送信される無線信号を複数のアンテナ素子でそれぞれ捕捉し、捕捉した信号を１つの受信手段で処理可能として、小型化が可能なアンテナ受信装置を提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するために、本発明のアンテナ受信装置は、互いに離間して配置された複数のアンテナと、該複数のアンテナの信号端子にそれぞれ接続され、供給された信号を互いにタイミングをずらして１つの出力端子から出力する第１スイッチ手段と、該第１スイッチ手段の出力端子に接続され、該第１スイッチ手段から供給される信号を受信処理する受信手段と、該受信手段の出力を、前記第１スイッチ手段の出力タイミングに関連付けて複数の端子から出力する第２スイッチ手段と、該第２スイッチ手段の出力端子にそれぞれ接続され、各出力端子から供給される信号を補間処理する複数の補間手段と、該複数の補間手段の後段にそれぞれに接続され、供給された信号を合成する合成手段とを備え、前記各補間手段が、供給される信号を記憶するメモリ手段と、該メモリ手段に記憶されているデータを基に補間信号を生成する補間信号生成手段とを備えた。
【００１２】
本発明のアンテナ受信装置によれば、複数のアンテナで捕捉された無線信号がそれぞれタイミングがずれた受信信号に変換され、更に、タイミングがずれた複数の受信信号のそれぞれが補間手段により１つの受信信号のタイミングに同期した信号に変換されて、合成手段において合成されるので、受信手段の数は１つで済む。従って、従来のアンテナ受信装置と比較すると、構造的に小型にすることができる。
また、本発明のアンテナ受信装置では１つの受信手段のみを有するので、調整工程を不要とすることができる。
また、複数の補間手段のそれぞれが、供給される信号を記憶するメモリ手段と、メモリ手段に記憶されているデータを基に補間信号を生成する補間信号生成手段とを備えたものであることは、所定のタイミングの前後に得られた信号を基に、正確に補間信号を生成する上で望ましい。
【００１３】
受信手段が、供給される信号を周波数変換してベースバンド信号を生成するベースバンド信号発生器と、ベースバンド信号発生器に接続され供給される信号を、第１スイッチ手段の出力タイミングと相関があるタイミングでアナログ−ディジタル変換するアナログ−ディジタル変換器とを備えたものであることは、複数のアンテナで捕捉した無線信号に対応するベースバンド信号をそれぞれ正確なタイミングで取り込む上で望ましく、また、補間手段における補間処理をディジタル処理により正確に実行する上でも望ましい。
更に、補間信号生成手段が低域通過型特性を有するフィルタであれば、補間信号を生成する際の信号処理の負荷を少なくする上で望ましい。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
図１は、本発明のアンテナ受信装置の第一の実施の形態を示すブロック図であり、従来のアンテナ受信装置と同様に、４素子受信アレーアンテナによるアンテナ受信装置の構成を示すものである。
本実施の形態のアンテナ受信装置は、４本のアンテナ素子１ａ乃至１ｄと、アンテナ素子１ａ乃至１ｄに各々接続された第１スイッチ手段２と、第１スイッチ手段２の出力側に接続された受信手段３と、受信手段３の出力に接続された第２スイッチ手段４と、第２スイッチ手段４の出力側に各々接続された補間手段５ａ乃至５ｄと、補間手段５ａ乃至５ｄの出力側に接続された合成手段６と、合成手段６の出力側に接続された復調復調手段７と、クロック発生器８と、遅延器９と、分周器１０とを備えている。
【００１５】
クロック発生器８の出力は、第１スイッチ手段２と、遅延器９とに供給され、続いて遅延器９の出力は、受信手段３と、第２スイッチ手段４と、４つの補間手段５ａ乃至５ｄと、分周器１０とに供給される。更に、分周器１０の出力は、合成手段６と、復調手段７とに分配されて接続される。
【００１６】
ここで、図１において、アンテナ素子１ａ乃至１ｄと、合成手段６と、復調手段７は、図８に示す従来のアンテナ受信装置で用いられているものと同じ構成・動作のものであるので、以下の説明においては同一の符号を付与して説明する。また、合成手段６の具体的構成も、図１０に示されるものと同じであるので、同一の符号を付与して説明する。
【００１７】
受信手段３は、図２に示すように、ＲＦ信号入力端子３０１と、ＲＦ信号入力端子３０１に接続されたＢＢ信号発生器３０２と、ＢＢ信号発生器３０２の出力側に接続されたＡ／Ｄ変換器３０３と、Ａ／Ｄ変換器３０３の出力側に接続されたＢＢ信号出力端子３０４と、Ａ／Ｄ変換器３０３の別の入力側に接続されたクロック入力端子５０５とを備えている。
なお、図８に示す従来のアンテナ受信装置における受信手段３ａ乃至３ｄ、及び図９に示す受信手段３ａ乃至３ｄのそれぞれの具体的構成と比較すると、受信手段３では受信手段３ａ乃至３ｄとは異なる周波数を有するクロック信号を入力して動作するので、受信手段３とその具体的構成に関する部分では、別の符号を付与して説明する。
【００１８】
補間手段５ａ乃至５ｄは、全て同一の構成を有するもので、補間手段５ａ乃至５ｄのそれぞれは、図３に示すように、ＢＢ信号入力端子５０１と、ＢＢ信号入力端子５０１に接続されたメモリ手段５０２と、メモリ手段５０２の出力側に接続された補間信号発生手段５０３と、補間信号発生手段５０３の出力に接続されたＢＢ信号出力端子５０４と、クロック入力端子５０５とを備えている。
クロック入力端子５０５は、メモリ手段５０２の別の入力と、補間信号発生手段５０３の制御端子とに接続される。
【００１９】
図４は図１に示したアンテナ受信装置に係わる信号波形を示した図であり、アンテナ素子１ａ乃至１ｄから第２スイッチ手段４までに使用される信号波形を示した図である。図４では、クロック発生器８の出力（Ａ１）と、第１スイッチ手段２における切換状態（Ａ２）と、遅延器９の出力（Ａ３）と、受信手段３の出力（Ａ４）と、第２スイッチ手段４における切換状態（Ａ５）とその出力（Ａ６）とを、同じ時間軸で表示している。
受信手段３の出力（Ａ４）及び第２スイッチ手段４の出力（Ａ６）におけるマーク（黒色星印：★）は、遅延器９の出力に同期して受信手段３のＡ／Ｄ変換器３０３でサンプリングとＡ／Ｄ変換された離散ディジタル信号、及び第２スイッチ手段４にて分離抽出された離散ディジタル信号を示す。また、Ａ４にて破線で示した曲線はＡ／Ｄ変換器３０３を使用せずに処理すると仮定した場合のＢＢ信号の連続アナログ信号の時間変化を示す。
【００２０】
図５は、図１に示したアンテナ受信装置における補間手段５ａ乃至５ｄに係わる信号波形を示した図であり、補間手段５ａ乃至５ｄにおいて補間処理に使用される信号（Ａ７）と、遅延器９の出力（Ａ３）と、補間手段５ａ乃至５ｄの出力（Ａ８）と、分周器１０の出力（Ａ９）とを、同じ時間軸で表示したものである。
なお、Ａ８における各波形のマーク（白色丸印：○、白色三角印：△、白色四角印：□、白色逆三角印：▽）は、補間手段５ａ乃至５ｄのそれぞれにおいて補間処理されて得られる離散ディジタル信号を示し、破線で示した曲線は受信手段３においてＡ／Ｄ変換器３０３を使用せずに処理すると仮定した場合の各種の連続アナログ信号の時間変化を示す。
【００２１】
次に、図１に示したアンテナ受信装置の動作について、図１乃至図５を参照して説明する。なお、従来のアンテナ受信装置の説明と同様に、アンテナ素子１ａ乃至１ｄは大地に対して水平な同一円周上に、等角度間隔で配置されているものとして説明する。
まず、送信ディジタル信号によりＱＰＳＫ変調された無線信号が同一信号源から送信されると、４つのアンテナ素子１ａ乃至１ｄはそれぞれその信号電波を捕捉して、受信信号として第１スイッチ手段２に供給する。
次に、第１スイッチ手段２は、アンテナ素子１ａ乃至１ｄから入力する受信信号を、クロック発生器８から出力されるクロック信号（Ａ１）に同期して切り換えて受信手段３に出力する。
【００２２】
クロック発生器８から出力されるクロック信号（Ａ１）では、従来のアンテナ受信装置におけるクロック発生器８０から出力されるクロック信号（図９のＢ１）と比較して、その周波数を４倍（周期を４分の１）としている。この倍率は、アンテナ素子の数と同じ値に設定されるものであり、この実施例ではアンテナ素子１ａ乃至１ｄの数が４つであるので、４倍としている。
従って、第１スイッチ手段２における切換状態（Ａ２）は以下に説明するように遷移する。
時間ｔ0'でクロック信号（Ａ１）が立ち上がると、切換状態（Ａ２）はＩ１となり、このときアンテナ素子１ａに対応する受信信号が第１スイッチ手段２から出力され、時間ｔ1'まで連続して出力される。以下同様にして、時間ｔ1'、ｔ2'、ｔ3'でクロック信号が立ち上がると、ぞれぞれ切換状態（Ａ２）がＩ２、Ｉ３、Ｉ４となり、アンテナ素子１ｂ乃至１ｄに対応する受信信号が第１スイッチ手段２から順次出力され、時間多重した信号として受信手段３に供給される。
【００２３】
このとき、受信手段３では、時間多重化されたアンテナ素子毎の受信信号がＲＦ信号入力端子３０１を介してＢＢ信号発生器３０２に供給される。
ＢＢ信号発生器３０２は、受信信号の増幅や周波数変換を施して、より低い周波数帯の信号であるＢＢ信号に変換して、Ａ／Ｄ変換器３０３に出力する。
Ａ／Ｄ変換器３０３は、クロック入力端子３０５から供給されるクロック信号（Ａ３）に同期して、供給されるアナログ形式のＢＢ信号をディジタル形式のＢＢ信号に変換する。変換されたディジタル形式のＢＢ信号（Ａ４）はＢＢ信号出力端子３０４を介して、受信手段３から出力される。
【００２４】
ここで、クロック入力端子３０５に供給されるクロック信号（Ａ３）は、クロック発生器８が出力するクロック信号（Ａ１）を、遅延器９にて時間Δｔだけ遅延させたクロック信号である。なお、時間Δｔは、第１スイッチ手段２の複数の入力端子からＢＢ信号発生器３０２の出力端子までの遅延時間をもとに設定される時間で、アンテナ素子１ａ乃至１ｄのそれぞれに対応するＢＢ信号が、Ａ／Ｄ変換器３０３の入力端にて安定に得られるように決定される。
【００２５】
続く第２スイッチ手段４では、時間多重化されたＢＢ信号（Ａ４）が受信手段３から供給されると、アンテナ素子１ａ乃至１ｄのそれぞれに対応するＢＢ信号を分離抽出し、遅延器９から出力されるクロック信号（Ａ３）に同期して、ＢＢ信号を対応する補間手段５ａ乃至５ｄに出力する。
ここで、第２スイッチ手段４における切換状態（Ａ５）は以下に説明するように遷移する。時間ｔ０でクロック信号（Ａ３）が立ち上がると、切換状態（Ａ５）がＯ１となり、このときのＢＢ信号Ｓ０がアンテナ素子１ａに対応する出力端子に出力され、次に切り換えが発生する時間ｔ４まで出力端子の信号（Ａ６）の出力値が保持される。以下同様にして、時間ｔ１、ｔ２、ｔ３でクロック信号が立ち上がると、ぞれぞれ切換状態（Ａ５）がＯ２、Ｏ３、Ｏ４となり、このときのＢＢ信号Ｓ１、Ｓ２、Ｓ３がそれぞれアンテナ素子１ｂ乃至１ｄの対応する出力端子に出力され、次に切り換えが発生する時間ｔ５、ｔ６、ｔ７までそれぞれの信号（Ａ６）の出力値が保持される。以降、時間ｔ４乃至ｔ８でクロック信号（Ａ３）が立ち上がった場合も同様となる。
【００２６】
次に、補間手段５ａ乃至５ｄは、第２スイッチ手段４の対応する出力を受けて、それぞれＢＢ信号入力端子５０１を介してメモリ手段５０２にＢＢ信号を格納する。
補間信号発生手段５０３は、メモリ手段５０２に格納されているＢＢ信号を基に隣接したＢＢ信号を直線近似して、指定されたタイミングでのＢＢ信号を１次補間して算出し、算出された補間ＢＢ信号を出力端子５０４に出力する。
ここで、補間手段５ａ乃至５ｄのそれぞれに含まれる補間信号発生手段５０３の動作を、図５を参照して説明する。なお、現在の時間をｔ８とし、アンテナ素子１ａ乃至１ｄのそれぞれに対応するメモリ手段５０２には、時間ｔ０乃至ｔ７までのＢＢ信号が格納されているものとして説明する。また、メモリ手段５０２に格納されているＢＢ信号を１次補間して算出するタイミングは、図示しない制御手段により、アンテナ素子１ａに対応する第２スイッチ手段４の出力ＢＢ信号（Ａ６）の＃１系列の信号のタイミングに指定されているものとする。
【００２７】
まず、アンテナ素子１ａに対応する補間手段５ａの補間信号発生手段５０３では、アンテナ素子１ａに対応するＢＢ信号のタイミングで補間信号を生成するように指定されているので、そのままＢＢ信号を補間ＢＢ信号（Ａ７）の＃１系統の信号としてＢＢ信号出力端子５０４に出力する。ここで、アンテナ素子１ｂ乃至１ｄに対応する補間手段５ｂ乃至５ｄのそれぞれの補間信号発生手段５０３での信号遅延を考慮して、遅延器９の出力であるクロック信号（Ａ３）の４クロック分の時間だけＢＢ信号を遅延させて出力する。例えば、時間ｔ８においてアンテナ素子１ａに対応する補間手段５ａの補間信号発生手段５０３から出力される信号は、時間ｔ８より４クロック前の時間ｔ４におけるＢＢ信号Ｓ４である。
【００２８】
次に、アンテナ素子１ｂに対応する補間手段５ｂの補間信号発生手段５０３では、アンテナ素子１ａに対応するＢＢ信号のタイミングで補間信号を生成する。例えば、時間ｔ８においては、メモリ手段５０２に時間ｔ０乃至ｔ７までのＢＢ信号が格納されているので、アンテナ素子１ａに対応するＢＢ信号がひとつ得られている時間ｔ４において、アンテナ素子１ｂに対応する補間ＢＢ信号を算出する。このとき、まず、時間ｔ１におけるＢＢ信号Ｓ１と、時間ｔ５におけるＢＢ信号Ｓ５とを直線で近似する。次に、ＢＢ信号Ｓ１とＢＢ信号Ｓ５とを用いて１次補間により、補間ＢＢ信号（Ａ７）の＃２系統の信号を（Ｓ５−Ｓ１）×（ｔ４−ｔ１）／（ｔ５−ｔ１）＋Ｓ１により算出する。ここで、（ｔ４−ｔ１）と（ｔ５−ｔ１）とは、３対４の関係があるのでこの関係を適用すると、補間ＢＢ信号は（３×Ｓ５＋Ｓ１）／４として算出される。
なお、アンテナ素子１ｂ乃至１ｄに対応する補間手段５ｂ乃至５ｄのそれぞれの補間信号発生手段５０３での信号遅延を考慮して、時間ｔ４における補間ＢＢ信号は時間ｔ８において補間信号発生手段５０３から出力される。
【００２９】
アンテナ素子１ｃとアンテナ素子１ｄに対応する補間手段５ｃ、５ｄの補間信号発生手段５０３でも、アンテナ素子１ｂに対応する補間信号発生手段５０３の動作と同様に、アンテナ素子１ａに対応するＢＢ信号のタイミングで補間信号を生成する。時間ｔ４において、アンテナ素子１ｃに対応する補間ＢＢ信号（Ａ７）の＃３系統の信号を算出すると（Ｓ６＋Ｓ２）／２となり、また、アンテナ素子１ｄに対応する補間ＢＢ信号（Ａ７）の＃４系統の信号を算出すると（Ｓ７＋３×Ｓ３）／４となる。いずれの補間ＢＢ信号も、対応する補間信号発生手段５０３から時間ｔ８に出力される。
なお、これまでは時間ｔ８を例にとって補間ＢＢ信号を出力する補間手段５ａ乃至５ｄの動作を説明したが、アンテナ素子１ａに対応するＢＢ信号のタイミングが得られる他の時間ｔ４とｔ１２においても、同様に補間ＢＢ信号（Ａ８）が算出される。
【００３０】
以上のように、アンテナ素子１ａ乃至１ｄに対応する補間手段５ａ乃至５ｄの補間ＢＢ信号がそれぞれに対応する補間信号発生手段５０３で算出され、ＢＢ信号出力端子５０４を介して出力され、アンテナ素子１ａに対応するＢＢ信号のタイミングに同期して合成手段６の対応する入力に供給される。
【００３１】
ここで、分周器１０は、遅延器９から入力するクロック信号（Ａ３）をアンテナ素子の数だけ分周して、合成手段６と復調手段７とに供給する。本実施の形態においては、アンテナ素子の数は４つなので、４分周される。このとき、分周器１０が出力するクロック信号（Ａ９）の立ち上がりは、補間手段５ａ乃至５ｄにおける補間タイミングとして指定された、アンテナ素子１ａに対応する第２スイッチ手段４の出力ＢＢ信号のタイミングに同期するように、図示しない制御手段により制御されている。
【００３２】
そして、合成手段６が、補間手段５ａ乃至５ｄから図５のＡ８に示されるような補間ＢＢ信号を入力し、同時に、合成手段６のクロック入力端子６０６が図５のＡ９に示されるようなクロック信号を入力すると、合成手段６及び復調手段７では、従来のアンテナ受信装置における合成手段６及び復調手段７と同様の動作が行われる。
なお、補間ＢＢ信号（Ａ８）が出力されるタイミングは、従来のアンテナ受信装置におけるＢＢ信号（Ｂ１）と比較すると、遅延している。ただし、分周器１０の出力であるクロック信号の立ち上がりに同期した補間ＢＢ信号（Ａ８）と、クロック発生器８０のクロック信号の立ち上がりに同期したＢＢ信号（Ｂ１）とを比較すると、クロック信号の立ち上がりを基準にして比較すれば、補間ＢＢ信号（Ａ８）とＢＢ信号（Ｂ１）とは同じ信号である。
【００３３】
このように、アンテナ受信装置の本実施の形態によれば、受信手段が１つであっても、従来のアンテナ受信装置と同様に、合成手段６と復調手段７とを動作させることができ、復調手段７においてＳＮ比が高くなったＢＢ信号を基に、従来のＱＰＳＫ復調して、送信ディジタル信号を復号することができる。
【００３４】
次に、本発明のアンテナ受信装置の第二の実施の形態について説明する。第二の実施の形態は、第一の実施の形態における補間手段５ａ乃至５ｄを、図６に示す補間手段に置き換えたもので、他の部分は第一の実施の形態と同じである。
補間手段５ａ乃至５ｄについて、図６に示したその構成を図３に示した構成と比較すると、図３における補間信号発生手段５０３が、図６にでは低域通過型フィルタ手段５０６に置き換わっている点が異なるが、その他の構成には違いがない。
【００３５】
図７は、補間手段５ａ乃至５ｄのに係わる信号波形を比較した図であり、補間手段５ａ乃至５ｄのそれぞれにおいて低域通過型フィルタ手段５０６でフィルタ処理に使用される信号（Ａ１０）と、遅延器９の出力（Ａ３）と、補間手段５ａ乃至５ｄの出力（Ａ１１）と、分周器１０の出力（Ａ９）とを、同じ時間軸で表示したものである。
図７において、Ａ１０におけるマーク（黒色星印：★）は、低域通過型フィルタ手段５０６においてフィルタ処理に使用される信号（Ａ１０）の離散ディジタル信号値を示す。ここで、黒色星印で示される離散ディジタル信号は、アンテナ素子１ａ乃至１ｄのそれぞれに対応する補間手段５ａ乃至５ｄのそれぞれのメモリ手段５０２に格納されている第２スイッチ手段４の出力（Ａ６）を、遅延器９の出力（Ａ３）に同期してサンプリングした信号と同じである。
また、Ａ１０及びＡ１１における各波形のマーク（白色丸印：○、白色三角印：△、白色四角印：□、白色逆三角印：▽）は、図５の場合と同様に、補間手段５ａ乃至５ｄにおいてフィルタ処理されて得られる離散ディジタル信号を示し、Ａ１１に破線で示した曲線は受信手段３においてＡ／Ｄ変換器３０３を使用せずに処理すると仮定した場合の連続アナログ信号の時間変化を示す。
【００３６】
そこで、補間手段５ａ乃至５ｄの第１の構成例と第２の構成例とにおいて構成上の違いがある低域通過型フィルタ手段５０６について、その構成と動作を図６と図７を参照して説明する。
まず、図６に示すように、４つの補間手段５ａ乃至５ｄのそれぞれにおける低域通過型フィルタ手段５０６は、入力（フィルタ入力端子５１１）がメモリ手段５０２の出力に接続され、出力（フィルタ出力端子５１２）がＢＢ信号出力端子５０４に接続される。また、クロック入力端子５０５は、メモリ手段５０２の別の入力と、低域通過型フィルタ手段５０６の別の入力（クロック入力端子５１３）に分配して接続される。
【００３７】
ここで、低域通過型フィルタ手段５０６は、９つの乗算手段５０７ａ乃至５０７ｉと、９つのフィルタ係数記憶手段５０８ａ乃至５０８ｉと、８つの信号遅延手段５０９ａ乃至５０９ｈと、第２加算手段５１０と、フィルタ入力端子５１１と、フィルタ出力端子５１２と、クロック入力端子５１３とから構成される。一般に、図６に示される低域通過型フィルタ手段５０６は、非巡回型フィルタ、または、ＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）型フィルタと呼ばれ、特にフィルタ処理に使用されるＢＢ信号の数（信号遅延手段の数＋１）が９つであるので、９次の非巡回型フィルタ、または９次のＦＩＲフィルタと呼ばれる。
【００３８】
図６に示すように、低域通過型フィルタ手段５０６において、フィルタ入力端子５１１は乗算手段５０７ａの入力と信号遅延手段５０９ａの入力に接続され、フィルタ係数記憶手段５０８ａの出力は乗算手段５０７ａの他の入力に接続される。
また、信号遅延手段５０９ａの出力は、乗算手段５０７ｂの入力と信号遅延手段５０９ｂの入力に接続され、フィルタ係数記憶手段５０８ｂの出力は乗算手段５０７ｂの他の入力に接続される。
同様にして、信号遅延手段５０９ｂ乃至５０９ｈの出力は、それぞれ乗算手段５０７ｃ乃至５０８ｈの入力と、信号遅延手段５０９ｃ乃至５０９ｈの入力に接続され、フィルタ係数記憶手段５０８ｃ乃至５０８ｈの出力は、それぞれ乗算手段５０７ｃ乃至５０７ｈの他の入力に接続される。
更に、信号遅延手段５０９ｈの出力は、乗算手段５０７ｉの入力に接続され、フィルタ係数記憶手段５０８ｉの出力は乗算手段５０７ｉの他の入力に接続される。
【００３９】
そして、第２加算手段５１０は、入力が乗算手段５０７ａ乃至５０７ｉの対応する出力に接続され、出力はフィルタ出力端子５１２に接続される。
なお、低域通過型フィルタ手段５０６は、クロック入力端子５１３から入力するクロック信号に同期して動作する。
【００４０】
次に、補間手段５ａ乃至５ｄのに含まれる低域通過型フィルタ手段５０６の動作を、図６と図７を参照して説明する。なお、メモリ手段５０２に格納されているＢＢ信号をフィルタ処理して出力するタイミングは、補間手段５ａ乃至５ｄのの補間信号発生手段５０３の説明と同様に、図示しない制御手段により、アンテナ素子１ａに対応する第２スイッチ手段４の出力ＢＢ信号のタイミングに指定されているものとする。
【００４１】
まず、第２スイッチ手段４から供給されたＢＢ信号（Ａ６）は、対応する補間手段５ａ乃至５ｄのメモリ手段５０２に格納される。続いて、メモリ手段５０２から出力されるＢＢ信号をクロック入力端子５１３から供給されるクロック信号（Ａ３）に同期して取り込み、信号遅延手段５０９ａと乗算手段５０７ａとに供給する。信号遅延手段５０９ａ乃至５０９ｈのそれぞれは、入力するＢＢ信号をクロック信号（Ａ３）の１クロック分の時間だけ遅延させて出力するものであり、８つの信号遅延手段５０９ａ乃至５０９ｈが直列に接続されているので、ある時間においては、現在のＢＢ信号値とその直前に取り込んだ８つのＢＢ信号値が、それぞれ乗算手段５０７ａ乃至５０７ｉに供給される。例えば、現在の時間がｔ８である場合、時間ｔ８でのＢＢ信号値が乗算手段５０７ａに供給されるが、時間ｔ８以前の時間ｔ７からｔ０までのＢＢ信号（Ａ１０）が乗算手段５０７ｂ乃至５０７ｉに供給される。
【００４２】
乗算手段５０７ａ乃至５０７ｉは、入力する９つのＢＢ信号とフィルタ係数記憶手段５０８ａ乃至５０８ｉに記憶されているフィルタ係数との積をそれぞれ算出して、加算手段５１０に出力する。続いて、加算手段５１０は、９つの乗算手段５０７ａ乃至５０７ｉの出力を加算処理して、フィルタ出力端子５１２に出力する。
このとき、フィルタ係数記憶手段５０８ａ乃至５０８ｉに記憶されているフィルタ係数は、図７のＡ１０に示されるＢＢ信号のうち、基本波成分のみを通過させる低域通過型の特性を持つように設計され、設計されたフィルタ係数が図示しない制御手段によりフィルタ係数記憶手段５０８ａ乃至５０８ｉに格納されたものである。
【００４３】
ここで、フィルタ出力端子５１２にフィルタ処理されたＢＢ信号が出力されるまでの過程を、図７により詳細に説明する。第一の実施の形態と同様に、現在の時間がｔ８とした例で説明する。
乗算手段５０７ａ乃至５０７ｉのＢＢ信号の入力側には時間ｔ８から時間ｔ０までの離散ＢＢ信号（Ａ１０）の黒色星印で示される信号が供給されている。乗算手段５０７ａ乃至５０７ｉにおいて、フィルタ係数記憶手段５０８ａ乃至５０８ｉに格納されているフィルタ係数と、時間ｔ８から時間ｔ０までの離散ＢＢ信号との積をそれぞれ算出し、第２加算手段５１０で９つの積を加算して出力すると、時間ｔ８から時間ｔ０までに示されるパルス状のＢＢ信号を低域フィルタにかけて信号変化を滑らかにしたようなＢＢ信号が得られる。具体的には、アンテナ素子１ｂ乃至１ｄに対応するＢＢ信号（Ａ１０）の＃２乃至＃４系統の信号の場合、それぞれ時間ｔ８から時間ｔ０までの離散ＢＢ信号により算出されるフィルタ出力は、時間ｔ４で白色三角印、白色四角印、白色逆三角印で示されるＢＢ信号値となる。
【００４４】
ここで、巡回型フィルタまたはＦＩＲフィルタの出力の遅延時間は、フィルタの入力系列時間の１／２相当となるので、時間ｔ８から時間ｔ０までの離散ＢＢ信号が供給されている場合には、フィルタ処理された時間ｔ４でのＢＢ信号が時間ｔ８にフィルタ出力として出力される。例えば、先の具体例で示したＡ１０の＃２乃至＃４系統の信号のように、時間ｔ４で白色三角印、白色四角印、白色逆三角印で示されるフィルタ処理後のＢＢ信号が算出されても、実際には時間ｔ８においてそれぞれのＢＢ信号が出力される。
【００４５】
なお、アンテナ素子１ａに対応するＢＢ信号については、アンテナ素子１ａに対応する第２スイッチ手段４の出力のタイミングに同期するように指定されているので、これに対応する低域通過型フィルタ手段５０６では、入力するＢＢ信号を（ｔ８−ｔ０）／２だけ遅延させる。これは、アンテナ素子１ａに対応するフィルタ係数記憶手段５０８ａ乃至５０８ｉのうち、フィルタ係数記憶手段５０８ｅのフィルタ係数値（Ｃ５）を１とし、その他のフィルタ係数記憶手段５０８ａ乃至５０８ｄ、およびフィルタ係数記憶手段５０８ｆ乃至５０８ｉのフィルタ係数値を全て０とすることと同じである。例えば、時間ｔ８において、ＢＢ信号としてＳ８が低域通過型フィルタ手段５０６に入力されるが、この時間における低域通過型フィルタ手段５０６の出力はＳ４となる。
【００４６】
これまでは時間ｔ８を例にとって、低域通過型フィルタ手段５０６のフィルタ出力信号を得るまでの動作を説明したが、アンテナ素子１ａに対応するメモリ手段５０２のＢＢ信号のタイミングが得られる他の時間ｔ４と時間ｔ１２においても、同様にフィルタ処理されたＢＢ信号（Ａ１１）が算出される。
また、分周器１０が出力するクロック信号（Ａ９）の立ち上がりは、補間手段５ａ乃至５ｄにおける補間タイミングとして指定された、アンテナ素子１ａに対応するＢＢ信号のタイミングに同期するように、図示しない制御手段により制御されているので、低域通過型フィルタ手段５０６の出力のタイミングとも同期する。
【００４７】
以上説明したように、補間手段５ａ乃至５ｄを用いて出力される低域フィルタ処理後のＢＢ信号（図７のＡ１１）と、補間手段５ａ乃至５ｄから出力される補間ＢＢ信号（図５のＡ８）とは同じ信号となる。従って、補間手段５ａ乃至５ｄに続く合成手段６でも、従来のアンテナ受信装置における合成手段６と同様の動作が行われ、それに続く復調手段７も、従来のアンテナ受信装置における復調手段７と同様の動作が行われる。
【００４８】
このように、補間手段５ａ乃至５ｄを用いた構成としても、従来のアンテナ受信装置と同様に、合成手段６と復調手段７とを動作させることができ、復調手段７においてＳＮ比が高くなったＢＢ信号を基に、従来のＱＰＳＫ復調して、送信ディジタル信号を復号することができる。
【００４９】
なお、これまでの実施の形態においては、アンテナ素子の数を４つとして同一円周上に配置されるものとして説明したが、本発明のアンテナ受信装置において扱えるアンテナ素子の数は４つに限定されるものではなく、それ以外の数であっても同様に動作させることができ、配列方法も同一円周上の配列に限定されるものではない。
【００５０】
また、第一の実施の形態の補間信号発生手段５０３において、指定されたタイミングの前後各１個のＢＢ信号を１次補間して補間ＢＢ信号を算出するものとして説明したが、本発明のアンテナ受信装置において使用できる補間方法はこれに限定されるものではなく、指定されたタイミングの前後複数個のＢＢ信号を高次の補間を行って補間ＢＢ信号を算出することもできる。
【００５１】
更に、第二の実施の形態の低域通過型フィルタ手段５０６は、９次の非巡回型フィルタ、または９次のＦＩＲフィルタであるものとして説明したが、本発明のアンテナ受信装置において使用できる低域フィルタの方法はこれに限定されるものではなく、低域通過型フィルタ手段５０６に入力するＢＢ信号の基本波成分のみを通過させる低域通過型特性を持つように設計されれば、フィルタ係数の数（次数）や、構成（非巡回型、またはＦＩＲ型）の制限はない。
【００５２】
なお、前記補間手段５ａ乃至５ｄの補間信号発生手段５０３で１つの信号タイミングに同期したＢＢ信号に変換するときに、信号処理の負荷が大きく回路実装が難しい除算演算が必要であるが、前記補間手段５ａ乃至５ｄの補間信号発生手段５０３を低域通過型フィルタ手段５０６とすることにより、除算演算を含まないようにすることができるので、信号処理の負荷が少なくて回路実装も容易にできるという効果がある。
【００５３】
【発明の効果】
以上のように、本発明のアンテナ受信装置よれば、複数のアンテナで捕捉した信号を互いにタイミングをずらして１つの出力端子から出力する第１スイッチ手段を受信手段の入力側に設け、また受信手段の出力側に第１スイッチ手段の出力タイミングに関連付けて複数の端子から信号を出力する第２スイッチ手段を設けているので、複数のアンテナで捕捉された無線信号がタイミングのずれた信号にそれぞれ変換され、更に、それぞれ補間手段により１つの信号タイミングに同期した信号に変換されて利用可能な信号となるので、受信手段の数は１つで済む。これにより、従来のアンテナ受信装置と比較すると、構造的に小型にすることができる。
また、本案によるアンテナ受信装置は１つの受信手段のみであるので、従来のアンテナ受信装置で必要であった４つの受信手段の特性を揃えるための調整工程を不要とすることができる。
【図面の簡単な説明】
【図１】本発明によるアンテナ受信装置の第一の実施の形態を示すブロック図である。
【図２】図１に示した受信手段の構成を示すブロック図である。
【図３】図１に示した補間手段の構成を示すブロック図である。
【図４】図１に示したアンテナ受信装置において、複数のアンテナ素子から第２スイッチ手段までに観測される信号波形の一例を示す信号波形図である。
【図５】図１に示したアンテナ受信装置において、複数の補間手段と、遅延器と、分周器とで観測される信号波形の一例を示す信号波形図である。
【図６】本発明によるアンテナ受信装置の第二の実施の形態における補間手段の構成を示すブロック図である。
【図７】図６に示した第二の実施の形態における補間手段と、遅延器と、分周器とで観測される信号波形の一例を示す信号波形図である。
【図８】従来のアンテナ受信装置の構成を示すブロック図である。
【図９】図８に示した受信手段の構成を示すブロック図である。
【図１０】図１及び図８に示した合成手段の構成を示すブロック図である。
【図１１】従来のアンテナ受信装置において観測される信号波形の一例を示す信号波形図である。
【符号の説明】
１ａ乃至１ｄ アンテナ素子
２ 第１スイッチ手段
３ 受信手段
４ 第２スイッチ手段
５ａ乃至５ｄ 補間手段
６ 合成手段
７ 復調手段
８ クロック発生器
９ 遅延器
１０ 分周器
【発明の属する技術分野】
本発明は、複数のアンテナで個別に受信した信号を合成して復調するアンテナ受信装置に係わり、特に、ディジタル無線通信で使用される受信用のアレーアンテナや空間ダイバーシチアンテナに好適なアンテナ受信装置に関する。
【０００２】
【従来の技術】
音声や映像（動画、静止画）などを高速かつ高品質で伝送可能なディジタル無線通信では、従来のアナログ方式と比較して、ユーザが移動する場合の基地局または端末側での受信品質が向上している。更に高速に移動した場合に生ずる高速フェージングやマルチパス妨害への耐性を強めるための一方法として、ＰＨＳにおける基地局の受信ではアダプティブアレーアンテナを用いた信号補償が採用されている。
【０００３】
図８に、従来のＰＨＳ基地局におけるアンテナ受信装置として代表的な、４素子受信アレーアンテナによるアンテナ受信装置の構成の一例を示す。
図８に示す従来のアンテナ受信装置は、４本のアンテナ素子１ａ乃至１ｄと、入力がアンテナ素子１ａ乃至１ｄに接続された受信手段３ａ乃至３ｄと、入力が受信手段３ａ乃至３ｄの対応する出力に接続され、出力が復調手段７に接続された合成手段６と、復調手段７と、クロック発生器８０とを備えている。
クロック発生器８０の出力は、受信手段３ａ乃至３ｄと、合成手段６と、復調手段７とに分配して接続される。
【０００４】
次に、図８に示したアンテナ受信装置の動作について、図９乃至図１１を参照して説明する。なお、アンテナ素子１ａ乃至１ｄは大地に対して水平な同一円周上に、等角度間隔で配置されているものとして説明する。
まず、送信ディジタル信号によりＱＰＳＫ変調された無線信号が同一信号源から送信されると、４つのアンテナ素子１ａ乃至１ｄはそれぞれその信号電波を捕捉する。捕捉された信号電波は、それぞれ対応する受信手段３ａ乃至３ｄに供給される。
【０００５】
受信手段３ａ乃至３ｄは全て同一の構成を有するもので、例えば、受信手段３ａでは、アンテナ素子１ａで捕捉された受信信号が、図９に示す受信手段３ａの高周波信号（以降、ＲＦ信号という）入力端子３１１に供給され、続いてベースバンド信号（以降、ＢＢ信号という）発生器３１２に供給される。
ＢＢ信号発生器３１２は、受信信号の増幅や周波数変換を施して、より低い周波数帯の信号であるＢＢ信号に変換して、Ａ／Ｄ変換器３１３に出力する。
Ａ／Ｄ変換器３１３は、クロック入力端子３１５から供給されるクロック信号に同期して、供給されるアナログ形式のＢＢ信号をディジタル形式のＢＢ信号に変換してＢＢ信号出力端子３１４に出力する。
受信手段３ｂ乃至３ｄにおいても、受信手段３ａと同様の動作が行われる。
【０００６】
この結果、受信手段３ａ乃至３ｄからは、図１１のＢ１で示されるようなＢＢ信号が出力される。ＢＢ信号は、アンテナ素子１ａ乃至１ｄの配置形状と、送信された信号電波がアンテナ素子１ａ乃至１ｄに到来するときの方向とに依存する振幅位相変化を受け、Ｂ１で示されるようなＢＢ信号となる。なお、受信手段３ａ乃至３ｄでは、共にクロック発生器８０の出力（Ｂ２）に同期して動作するので、それらから出力されるＢＢ信号もこれに同期する。
【０００７】
合成手段６では、アンテナ素子１ａ乃至１ｄの受信信号に対応する４つのＢＢ信号を、図１０に示すＢＢ信号入力端子６０１ａ乃至６０１ｄで受けて、次のような動作を行う。
まず、ＢＢ信号入力端子６０１ａから供給されるＢＢ信号を移相手段６０２ａにて所定移相量だけ位相回転を施し、続いて振幅補正手段６０３ａにて所定振幅補正量だけ振幅を調整する。ＢＢ信号入力端子６０１ｂ乃至６０１ｄから供給されるＢＢ信号についても同様に、それぞれ移相手段６０２ｂ乃至６０２ｄにて所定移相量だけ位相回転を施し、振幅補正手段６０３ｂ乃至６０３ｄにて所定振幅補正量だけ振幅を調整する。
この結果、合成手段６の振幅補正手段６０３ａ乃至６０３ｄから出力されるＢＢ信号は、図１１のＢ３に示されるように、共に同位相で同一振幅の信号となる。なお、移相手段６０２ａ乃至６０２ｄ及び振幅補正手段６０３ａ乃至６０３ｄとも、クロック発生器８０から供給されるクロック信号に同期して動作するので、振幅補正手段６０３ａ乃至６０３ｄとから出力されるＢＢ信号も、これに同期して出力される。
【０００８】
加算手段６０４では、振幅補正手段６０３ａ乃至６０３ｄとから出力されるＢＢ信号（Ｂ３）を加算し、その結果を加算信号出力端子６０５に出力する。従って、合成手段６からは、図１１のＢ４に示されるように、信号対雑音電力比（ＳＮ比）が十分に高くなったＢＢ信号が出力され、復調手段７に供給される。
復調手段７では、ＳＮ比が高くなったＢＢ信号を基に、従来のＱＰＳＫ復調して、送信ディジタル信号を復号する。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記の従来のアンテナ受信装置では、アンテナ素子の数分の受信手段３ａ乃至３ｄが必要であり、更に、受信手段３ａ乃至３ｄのそれぞれで受信処理されるＲＦ信号が相互に干渉することを防ぐために、受信手段３ａ乃至３ｄをそれぞれ電気的に隔離する構造とする必要があるので、構造的に大型となるという課題があった。
また、受信手段３ａ乃至３ｄは、各々の受信特性を揃える必要があるので、そための調整工数も別途必要となり、生産性が低下するという課題があった。
【００１０】
本発明は、このような課題を解決するものであり、その目的は、同一信号源から送信される無線信号を複数のアンテナ素子でそれぞれ捕捉し、捕捉した信号を１つの受信手段で処理可能として、小型化が可能なアンテナ受信装置を提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するために、本発明のアンテナ受信装置は、互いに離間して配置された複数のアンテナと、該複数のアンテナの信号端子にそれぞれ接続され、供給された信号を互いにタイミングをずらして１つの出力端子から出力する第１スイッチ手段と、該第１スイッチ手段の出力端子に接続され、該第１スイッチ手段から供給される信号を受信処理する受信手段と、該受信手段の出力を、前記第１スイッチ手段の出力タイミングに関連付けて複数の端子から出力する第２スイッチ手段と、該第２スイッチ手段の出力端子にそれぞれ接続され、各出力端子から供給される信号を補間処理する複数の補間手段と、該複数の補間手段の後段にそれぞれに接続され、供給された信号を合成する合成手段とを備え、前記各補間手段が、供給される信号を記憶するメモリ手段と、該メモリ手段に記憶されているデータを基に補間信号を生成する補間信号生成手段とを備えた。
【００１２】
本発明のアンテナ受信装置によれば、複数のアンテナで捕捉された無線信号がそれぞれタイミングがずれた受信信号に変換され、更に、タイミングがずれた複数の受信信号のそれぞれが補間手段により１つの受信信号のタイミングに同期した信号に変換されて、合成手段において合成されるので、受信手段の数は１つで済む。従って、従来のアンテナ受信装置と比較すると、構造的に小型にすることができる。
また、本発明のアンテナ受信装置では１つの受信手段のみを有するので、調整工程を不要とすることができる。
また、複数の補間手段のそれぞれが、供給される信号を記憶するメモリ手段と、メモリ手段に記憶されているデータを基に補間信号を生成する補間信号生成手段とを備えたものであることは、所定のタイミングの前後に得られた信号を基に、正確に補間信号を生成する上で望ましい。
【００１３】
受信手段が、供給される信号を周波数変換してベースバンド信号を生成するベースバンド信号発生器と、ベースバンド信号発生器に接続され供給される信号を、第１スイッチ手段の出力タイミングと相関があるタイミングでアナログ−ディジタル変換するアナログ−ディジタル変換器とを備えたものであることは、複数のアンテナで捕捉した無線信号に対応するベースバンド信号をそれぞれ正確なタイミングで取り込む上で望ましく、また、補間手段における補間処理をディジタル処理により正確に実行する上でも望ましい。
更に、補間信号生成手段が低域通過型特性を有するフィルタであれば、補間信号を生成する際の信号処理の負荷を少なくする上で望ましい。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
図１は、本発明のアンテナ受信装置の第一の実施の形態を示すブロック図であり、従来のアンテナ受信装置と同様に、４素子受信アレーアンテナによるアンテナ受信装置の構成を示すものである。
本実施の形態のアンテナ受信装置は、４本のアンテナ素子１ａ乃至１ｄと、アンテナ素子１ａ乃至１ｄに各々接続された第１スイッチ手段２と、第１スイッチ手段２の出力側に接続された受信手段３と、受信手段３の出力に接続された第２スイッチ手段４と、第２スイッチ手段４の出力側に各々接続された補間手段５ａ乃至５ｄと、補間手段５ａ乃至５ｄの出力側に接続された合成手段６と、合成手段６の出力側に接続された復調復調手段７と、クロック発生器８と、遅延器９と、分周器１０とを備えている。
【００１５】
クロック発生器８の出力は、第１スイッチ手段２と、遅延器９とに供給され、続いて遅延器９の出力は、受信手段３と、第２スイッチ手段４と、４つの補間手段５ａ乃至５ｄと、分周器１０とに供給される。更に、分周器１０の出力は、合成手段６と、復調手段７とに分配されて接続される。
【００１６】
ここで、図１において、アンテナ素子１ａ乃至１ｄと、合成手段６と、復調手段７は、図８に示す従来のアンテナ受信装置で用いられているものと同じ構成・動作のものであるので、以下の説明においては同一の符号を付与して説明する。また、合成手段６の具体的構成も、図１０に示されるものと同じであるので、同一の符号を付与して説明する。
【００１７】
受信手段３は、図２に示すように、ＲＦ信号入力端子３０１と、ＲＦ信号入力端子３０１に接続されたＢＢ信号発生器３０２と、ＢＢ信号発生器３０２の出力側に接続されたＡ／Ｄ変換器３０３と、Ａ／Ｄ変換器３０３の出力側に接続されたＢＢ信号出力端子３０４と、Ａ／Ｄ変換器３０３の別の入力側に接続されたクロック入力端子５０５とを備えている。
なお、図８に示す従来のアンテナ受信装置における受信手段３ａ乃至３ｄ、及び図９に示す受信手段３ａ乃至３ｄのそれぞれの具体的構成と比較すると、受信手段３では受信手段３ａ乃至３ｄとは異なる周波数を有するクロック信号を入力して動作するので、受信手段３とその具体的構成に関する部分では、別の符号を付与して説明する。
【００１８】
補間手段５ａ乃至５ｄは、全て同一の構成を有するもので、補間手段５ａ乃至５ｄのそれぞれは、図３に示すように、ＢＢ信号入力端子５０１と、ＢＢ信号入力端子５０１に接続されたメモリ手段５０２と、メモリ手段５０２の出力側に接続された補間信号発生手段５０３と、補間信号発生手段５０３の出力に接続されたＢＢ信号出力端子５０４と、クロック入力端子５０５とを備えている。
クロック入力端子５０５は、メモリ手段５０２の別の入力と、補間信号発生手段５０３の制御端子とに接続される。
【００１９】
図４は図１に示したアンテナ受信装置に係わる信号波形を示した図であり、アンテナ素子１ａ乃至１ｄから第２スイッチ手段４までに使用される信号波形を示した図である。図４では、クロック発生器８の出力（Ａ１）と、第１スイッチ手段２における切換状態（Ａ２）と、遅延器９の出力（Ａ３）と、受信手段３の出力（Ａ４）と、第２スイッチ手段４における切換状態（Ａ５）とその出力（Ａ６）とを、同じ時間軸で表示している。
受信手段３の出力（Ａ４）及び第２スイッチ手段４の出力（Ａ６）におけるマーク（黒色星印：★）は、遅延器９の出力に同期して受信手段３のＡ／Ｄ変換器３０３でサンプリングとＡ／Ｄ変換された離散ディジタル信号、及び第２スイッチ手段４にて分離抽出された離散ディジタル信号を示す。また、Ａ４にて破線で示した曲線はＡ／Ｄ変換器３０３を使用せずに処理すると仮定した場合のＢＢ信号の連続アナログ信号の時間変化を示す。
【００２０】
図５は、図１に示したアンテナ受信装置における補間手段５ａ乃至５ｄに係わる信号波形を示した図であり、補間手段５ａ乃至５ｄにおいて補間処理に使用される信号（Ａ７）と、遅延器９の出力（Ａ３）と、補間手段５ａ乃至５ｄの出力（Ａ８）と、分周器１０の出力（Ａ９）とを、同じ時間軸で表示したものである。
なお、Ａ８における各波形のマーク（白色丸印：○、白色三角印：△、白色四角印：□、白色逆三角印：▽）は、補間手段５ａ乃至５ｄのそれぞれにおいて補間処理されて得られる離散ディジタル信号を示し、破線で示した曲線は受信手段３においてＡ／Ｄ変換器３０３を使用せずに処理すると仮定した場合の各種の連続アナログ信号の時間変化を示す。
【００２１】
次に、図１に示したアンテナ受信装置の動作について、図１乃至図５を参照して説明する。なお、従来のアンテナ受信装置の説明と同様に、アンテナ素子１ａ乃至１ｄは大地に対して水平な同一円周上に、等角度間隔で配置されているものとして説明する。
まず、送信ディジタル信号によりＱＰＳＫ変調された無線信号が同一信号源から送信されると、４つのアンテナ素子１ａ乃至１ｄはそれぞれその信号電波を捕捉して、受信信号として第１スイッチ手段２に供給する。
次に、第１スイッチ手段２は、アンテナ素子１ａ乃至１ｄから入力する受信信号を、クロック発生器８から出力されるクロック信号（Ａ１）に同期して切り換えて受信手段３に出力する。
【００２２】
クロック発生器８から出力されるクロック信号（Ａ１）では、従来のアンテナ受信装置におけるクロック発生器８０から出力されるクロック信号（図９のＢ１）と比較して、その周波数を４倍（周期を４分の１）としている。この倍率は、アンテナ素子の数と同じ値に設定されるものであり、この実施例ではアンテナ素子１ａ乃至１ｄの数が４つであるので、４倍としている。
従って、第１スイッチ手段２における切換状態（Ａ２）は以下に説明するように遷移する。
時間ｔ0'でクロック信号（Ａ１）が立ち上がると、切換状態（Ａ２）はＩ１となり、このときアンテナ素子１ａに対応する受信信号が第１スイッチ手段２から出力され、時間ｔ1'まで連続して出力される。以下同様にして、時間ｔ1'、ｔ2'、ｔ3'でクロック信号が立ち上がると、ぞれぞれ切換状態（Ａ２）がＩ２、Ｉ３、Ｉ４となり、アンテナ素子１ｂ乃至１ｄに対応する受信信号が第１スイッチ手段２から順次出力され、時間多重した信号として受信手段３に供給される。
【００２３】
このとき、受信手段３では、時間多重化されたアンテナ素子毎の受信信号がＲＦ信号入力端子３０１を介してＢＢ信号発生器３０２に供給される。
ＢＢ信号発生器３０２は、受信信号の増幅や周波数変換を施して、より低い周波数帯の信号であるＢＢ信号に変換して、Ａ／Ｄ変換器３０３に出力する。
Ａ／Ｄ変換器３０３は、クロック入力端子３０５から供給されるクロック信号（Ａ３）に同期して、供給されるアナログ形式のＢＢ信号をディジタル形式のＢＢ信号に変換する。変換されたディジタル形式のＢＢ信号（Ａ４）はＢＢ信号出力端子３０４を介して、受信手段３から出力される。
【００２４】
ここで、クロック入力端子３０５に供給されるクロック信号（Ａ３）は、クロック発生器８が出力するクロック信号（Ａ１）を、遅延器９にて時間Δｔだけ遅延させたクロック信号である。なお、時間Δｔは、第１スイッチ手段２の複数の入力端子からＢＢ信号発生器３０２の出力端子までの遅延時間をもとに設定される時間で、アンテナ素子１ａ乃至１ｄのそれぞれに対応するＢＢ信号が、Ａ／Ｄ変換器３０３の入力端にて安定に得られるように決定される。
【００２５】
続く第２スイッチ手段４では、時間多重化されたＢＢ信号（Ａ４）が受信手段３から供給されると、アンテナ素子１ａ乃至１ｄのそれぞれに対応するＢＢ信号を分離抽出し、遅延器９から出力されるクロック信号（Ａ３）に同期して、ＢＢ信号を対応する補間手段５ａ乃至５ｄに出力する。
ここで、第２スイッチ手段４における切換状態（Ａ５）は以下に説明するように遷移する。時間ｔ０でクロック信号（Ａ３）が立ち上がると、切換状態（Ａ５）がＯ１となり、このときのＢＢ信号Ｓ０がアンテナ素子１ａに対応する出力端子に出力され、次に切り換えが発生する時間ｔ４まで出力端子の信号（Ａ６）の出力値が保持される。以下同様にして、時間ｔ１、ｔ２、ｔ３でクロック信号が立ち上がると、ぞれぞれ切換状態（Ａ５）がＯ２、Ｏ３、Ｏ４となり、このときのＢＢ信号Ｓ１、Ｓ２、Ｓ３がそれぞれアンテナ素子１ｂ乃至１ｄの対応する出力端子に出力され、次に切り換えが発生する時間ｔ５、ｔ６、ｔ７までそれぞれの信号（Ａ６）の出力値が保持される。以降、時間ｔ４乃至ｔ８でクロック信号（Ａ３）が立ち上がった場合も同様となる。
【００２６】
次に、補間手段５ａ乃至５ｄは、第２スイッチ手段４の対応する出力を受けて、それぞれＢＢ信号入力端子５０１を介してメモリ手段５０２にＢＢ信号を格納する。
補間信号発生手段５０３は、メモリ手段５０２に格納されているＢＢ信号を基に隣接したＢＢ信号を直線近似して、指定されたタイミングでのＢＢ信号を１次補間して算出し、算出された補間ＢＢ信号を出力端子５０４に出力する。
ここで、補間手段５ａ乃至５ｄのそれぞれに含まれる補間信号発生手段５０３の動作を、図５を参照して説明する。なお、現在の時間をｔ８とし、アンテナ素子１ａ乃至１ｄのそれぞれに対応するメモリ手段５０２には、時間ｔ０乃至ｔ７までのＢＢ信号が格納されているものとして説明する。また、メモリ手段５０２に格納されているＢＢ信号を１次補間して算出するタイミングは、図示しない制御手段により、アンテナ素子１ａに対応する第２スイッチ手段４の出力ＢＢ信号（Ａ６）の＃１系列の信号のタイミングに指定されているものとする。
【００２７】
まず、アンテナ素子１ａに対応する補間手段５ａの補間信号発生手段５０３では、アンテナ素子１ａに対応するＢＢ信号のタイミングで補間信号を生成するように指定されているので、そのままＢＢ信号を補間ＢＢ信号（Ａ７）の＃１系統の信号としてＢＢ信号出力端子５０４に出力する。ここで、アンテナ素子１ｂ乃至１ｄに対応する補間手段５ｂ乃至５ｄのそれぞれの補間信号発生手段５０３での信号遅延を考慮して、遅延器９の出力であるクロック信号（Ａ３）の４クロック分の時間だけＢＢ信号を遅延させて出力する。例えば、時間ｔ８においてアンテナ素子１ａに対応する補間手段５ａの補間信号発生手段５０３から出力される信号は、時間ｔ８より４クロック前の時間ｔ４におけるＢＢ信号Ｓ４である。
【００２８】
次に、アンテナ素子１ｂに対応する補間手段５ｂの補間信号発生手段５０３では、アンテナ素子１ａに対応するＢＢ信号のタイミングで補間信号を生成する。例えば、時間ｔ８においては、メモリ手段５０２に時間ｔ０乃至ｔ７までのＢＢ信号が格納されているので、アンテナ素子１ａに対応するＢＢ信号がひとつ得られている時間ｔ４において、アンテナ素子１ｂに対応する補間ＢＢ信号を算出する。このとき、まず、時間ｔ１におけるＢＢ信号Ｓ１と、時間ｔ５におけるＢＢ信号Ｓ５とを直線で近似する。次に、ＢＢ信号Ｓ１とＢＢ信号Ｓ５とを用いて１次補間により、補間ＢＢ信号（Ａ７）の＃２系統の信号を（Ｓ５−Ｓ１）×（ｔ４−ｔ１）／（ｔ５−ｔ１）＋Ｓ１により算出する。ここで、（ｔ４−ｔ１）と（ｔ５−ｔ１）とは、３対４の関係があるのでこの関係を適用すると、補間ＢＢ信号は（３×Ｓ５＋Ｓ１）／４として算出される。
なお、アンテナ素子１ｂ乃至１ｄに対応する補間手段５ｂ乃至５ｄのそれぞれの補間信号発生手段５０３での信号遅延を考慮して、時間ｔ４における補間ＢＢ信号は時間ｔ８において補間信号発生手段５０３から出力される。
【００２９】
アンテナ素子１ｃとアンテナ素子１ｄに対応する補間手段５ｃ、５ｄの補間信号発生手段５０３でも、アンテナ素子１ｂに対応する補間信号発生手段５０３の動作と同様に、アンテナ素子１ａに対応するＢＢ信号のタイミングで補間信号を生成する。時間ｔ４において、アンテナ素子１ｃに対応する補間ＢＢ信号（Ａ７）の＃３系統の信号を算出すると（Ｓ６＋Ｓ２）／２となり、また、アンテナ素子１ｄに対応する補間ＢＢ信号（Ａ７）の＃４系統の信号を算出すると（Ｓ７＋３×Ｓ３）／４となる。いずれの補間ＢＢ信号も、対応する補間信号発生手段５０３から時間ｔ８に出力される。
なお、これまでは時間ｔ８を例にとって補間ＢＢ信号を出力する補間手段５ａ乃至５ｄの動作を説明したが、アンテナ素子１ａに対応するＢＢ信号のタイミングが得られる他の時間ｔ４とｔ１２においても、同様に補間ＢＢ信号（Ａ８）が算出される。
【００３０】
以上のように、アンテナ素子１ａ乃至１ｄに対応する補間手段５ａ乃至５ｄの補間ＢＢ信号がそれぞれに対応する補間信号発生手段５０３で算出され、ＢＢ信号出力端子５０４を介して出力され、アンテナ素子１ａに対応するＢＢ信号のタイミングに同期して合成手段６の対応する入力に供給される。
【００３１】
ここで、分周器１０は、遅延器９から入力するクロック信号（Ａ３）をアンテナ素子の数だけ分周して、合成手段６と復調手段７とに供給する。本実施の形態においては、アンテナ素子の数は４つなので、４分周される。このとき、分周器１０が出力するクロック信号（Ａ９）の立ち上がりは、補間手段５ａ乃至５ｄにおける補間タイミングとして指定された、アンテナ素子１ａに対応する第２スイッチ手段４の出力ＢＢ信号のタイミングに同期するように、図示しない制御手段により制御されている。
【００３２】
そして、合成手段６が、補間手段５ａ乃至５ｄから図５のＡ８に示されるような補間ＢＢ信号を入力し、同時に、合成手段６のクロック入力端子６０６が図５のＡ９に示されるようなクロック信号を入力すると、合成手段６及び復調手段７では、従来のアンテナ受信装置における合成手段６及び復調手段７と同様の動作が行われる。
なお、補間ＢＢ信号（Ａ８）が出力されるタイミングは、従来のアンテナ受信装置におけるＢＢ信号（Ｂ１）と比較すると、遅延している。ただし、分周器１０の出力であるクロック信号の立ち上がりに同期した補間ＢＢ信号（Ａ８）と、クロック発生器８０のクロック信号の立ち上がりに同期したＢＢ信号（Ｂ１）とを比較すると、クロック信号の立ち上がりを基準にして比較すれば、補間ＢＢ信号（Ａ８）とＢＢ信号（Ｂ１）とは同じ信号である。
【００３３】
このように、アンテナ受信装置の本実施の形態によれば、受信手段が１つであっても、従来のアンテナ受信装置と同様に、合成手段６と復調手段７とを動作させることができ、復調手段７においてＳＮ比が高くなったＢＢ信号を基に、従来のＱＰＳＫ復調して、送信ディジタル信号を復号することができる。
【００３４】
次に、本発明のアンテナ受信装置の第二の実施の形態について説明する。第二の実施の形態は、第一の実施の形態における補間手段５ａ乃至５ｄを、図６に示す補間手段に置き換えたもので、他の部分は第一の実施の形態と同じである。
補間手段５ａ乃至５ｄについて、図６に示したその構成を図３に示した構成と比較すると、図３における補間信号発生手段５０３が、図６にでは低域通過型フィルタ手段５０６に置き換わっている点が異なるが、その他の構成には違いがない。
【００３５】
図７は、補間手段５ａ乃至５ｄのに係わる信号波形を比較した図であり、補間手段５ａ乃至５ｄのそれぞれにおいて低域通過型フィルタ手段５０６でフィルタ処理に使用される信号（Ａ１０）と、遅延器９の出力（Ａ３）と、補間手段５ａ乃至５ｄの出力（Ａ１１）と、分周器１０の出力（Ａ９）とを、同じ時間軸で表示したものである。
図７において、Ａ１０におけるマーク（黒色星印：★）は、低域通過型フィルタ手段５０６においてフィルタ処理に使用される信号（Ａ１０）の離散ディジタル信号値を示す。ここで、黒色星印で示される離散ディジタル信号は、アンテナ素子１ａ乃至１ｄのそれぞれに対応する補間手段５ａ乃至５ｄのそれぞれのメモリ手段５０２に格納されている第２スイッチ手段４の出力（Ａ６）を、遅延器９の出力（Ａ３）に同期してサンプリングした信号と同じである。
また、Ａ１０及びＡ１１における各波形のマーク（白色丸印：○、白色三角印：△、白色四角印：□、白色逆三角印：▽）は、図５の場合と同様に、補間手段５ａ乃至５ｄにおいてフィルタ処理されて得られる離散ディジタル信号を示し、Ａ１１に破線で示した曲線は受信手段３においてＡ／Ｄ変換器３０３を使用せずに処理すると仮定した場合の連続アナログ信号の時間変化を示す。
【００３６】
そこで、補間手段５ａ乃至５ｄの第１の構成例と第２の構成例とにおいて構成上の違いがある低域通過型フィルタ手段５０６について、その構成と動作を図６と図７を参照して説明する。
まず、図６に示すように、４つの補間手段５ａ乃至５ｄのそれぞれにおける低域通過型フィルタ手段５０６は、入力（フィルタ入力端子５１１）がメモリ手段５０２の出力に接続され、出力（フィルタ出力端子５１２）がＢＢ信号出力端子５０４に接続される。また、クロック入力端子５０５は、メモリ手段５０２の別の入力と、低域通過型フィルタ手段５０６の別の入力（クロック入力端子５１３）に分配して接続される。
【００３７】
ここで、低域通過型フィルタ手段５０６は、９つの乗算手段５０７ａ乃至５０７ｉと、９つのフィルタ係数記憶手段５０８ａ乃至５０８ｉと、８つの信号遅延手段５０９ａ乃至５０９ｈと、第２加算手段５１０と、フィルタ入力端子５１１と、フィルタ出力端子５１２と、クロック入力端子５１３とから構成される。一般に、図６に示される低域通過型フィルタ手段５０６は、非巡回型フィルタ、または、ＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）型フィルタと呼ばれ、特にフィルタ処理に使用されるＢＢ信号の数（信号遅延手段の数＋１）が９つであるので、９次の非巡回型フィルタ、または９次のＦＩＲフィルタと呼ばれる。
【００３８】
図６に示すように、低域通過型フィルタ手段５０６において、フィルタ入力端子５１１は乗算手段５０７ａの入力と信号遅延手段５０９ａの入力に接続され、フィルタ係数記憶手段５０８ａの出力は乗算手段５０７ａの他の入力に接続される。
また、信号遅延手段５０９ａの出力は、乗算手段５０７ｂの入力と信号遅延手段５０９ｂの入力に接続され、フィルタ係数記憶手段５０８ｂの出力は乗算手段５０７ｂの他の入力に接続される。
同様にして、信号遅延手段５０９ｂ乃至５０９ｈの出力は、それぞれ乗算手段５０７ｃ乃至５０８ｈの入力と、信号遅延手段５０９ｃ乃至５０９ｈの入力に接続され、フィルタ係数記憶手段５０８ｃ乃至５０８ｈの出力は、それぞれ乗算手段５０７ｃ乃至５０７ｈの他の入力に接続される。
更に、信号遅延手段５０９ｈの出力は、乗算手段５０７ｉの入力に接続され、フィルタ係数記憶手段５０８ｉの出力は乗算手段５０７ｉの他の入力に接続される。
【００３９】
そして、第２加算手段５１０は、入力が乗算手段５０７ａ乃至５０７ｉの対応する出力に接続され、出力はフィルタ出力端子５１２に接続される。
なお、低域通過型フィルタ手段５０６は、クロック入力端子５１３から入力するクロック信号に同期して動作する。
【００４０】
次に、補間手段５ａ乃至５ｄのに含まれる低域通過型フィルタ手段５０６の動作を、図６と図７を参照して説明する。なお、メモリ手段５０２に格納されているＢＢ信号をフィルタ処理して出力するタイミングは、補間手段５ａ乃至５ｄのの補間信号発生手段５０３の説明と同様に、図示しない制御手段により、アンテナ素子１ａに対応する第２スイッチ手段４の出力ＢＢ信号のタイミングに指定されているものとする。
【００４１】
まず、第２スイッチ手段４から供給されたＢＢ信号（Ａ６）は、対応する補間手段５ａ乃至５ｄのメモリ手段５０２に格納される。続いて、メモリ手段５０２から出力されるＢＢ信号をクロック入力端子５１３から供給されるクロック信号（Ａ３）に同期して取り込み、信号遅延手段５０９ａと乗算手段５０７ａとに供給する。信号遅延手段５０９ａ乃至５０９ｈのそれぞれは、入力するＢＢ信号をクロック信号（Ａ３）の１クロック分の時間だけ遅延させて出力するものであり、８つの信号遅延手段５０９ａ乃至５０９ｈが直列に接続されているので、ある時間においては、現在のＢＢ信号値とその直前に取り込んだ８つのＢＢ信号値が、それぞれ乗算手段５０７ａ乃至５０７ｉに供給される。例えば、現在の時間がｔ８である場合、時間ｔ８でのＢＢ信号値が乗算手段５０７ａに供給されるが、時間ｔ８以前の時間ｔ７からｔ０までのＢＢ信号（Ａ１０）が乗算手段５０７ｂ乃至５０７ｉに供給される。
【００４２】
乗算手段５０７ａ乃至５０７ｉは、入力する９つのＢＢ信号とフィルタ係数記憶手段５０８ａ乃至５０８ｉに記憶されているフィルタ係数との積をそれぞれ算出して、加算手段５１０に出力する。続いて、加算手段５１０は、９つの乗算手段５０７ａ乃至５０７ｉの出力を加算処理して、フィルタ出力端子５１２に出力する。
このとき、フィルタ係数記憶手段５０８ａ乃至５０８ｉに記憶されているフィルタ係数は、図７のＡ１０に示されるＢＢ信号のうち、基本波成分のみを通過させる低域通過型の特性を持つように設計され、設計されたフィルタ係数が図示しない制御手段によりフィルタ係数記憶手段５０８ａ乃至５０８ｉに格納されたものである。
【００４３】
ここで、フィルタ出力端子５１２にフィルタ処理されたＢＢ信号が出力されるまでの過程を、図７により詳細に説明する。第一の実施の形態と同様に、現在の時間がｔ８とした例で説明する。
乗算手段５０７ａ乃至５０７ｉのＢＢ信号の入力側には時間ｔ８から時間ｔ０までの離散ＢＢ信号（Ａ１０）の黒色星印で示される信号が供給されている。乗算手段５０７ａ乃至５０７ｉにおいて、フィルタ係数記憶手段５０８ａ乃至５０８ｉに格納されているフィルタ係数と、時間ｔ８から時間ｔ０までの離散ＢＢ信号との積をそれぞれ算出し、第２加算手段５１０で９つの積を加算して出力すると、時間ｔ８から時間ｔ０までに示されるパルス状のＢＢ信号を低域フィルタにかけて信号変化を滑らかにしたようなＢＢ信号が得られる。具体的には、アンテナ素子１ｂ乃至１ｄに対応するＢＢ信号（Ａ１０）の＃２乃至＃４系統の信号の場合、それぞれ時間ｔ８から時間ｔ０までの離散ＢＢ信号により算出されるフィルタ出力は、時間ｔ４で白色三角印、白色四角印、白色逆三角印で示されるＢＢ信号値となる。
【００４４】
ここで、巡回型フィルタまたはＦＩＲフィルタの出力の遅延時間は、フィルタの入力系列時間の１／２相当となるので、時間ｔ８から時間ｔ０までの離散ＢＢ信号が供給されている場合には、フィルタ処理された時間ｔ４でのＢＢ信号が時間ｔ８にフィルタ出力として出力される。例えば、先の具体例で示したＡ１０の＃２乃至＃４系統の信号のように、時間ｔ４で白色三角印、白色四角印、白色逆三角印で示されるフィルタ処理後のＢＢ信号が算出されても、実際には時間ｔ８においてそれぞれのＢＢ信号が出力される。
【００４５】
なお、アンテナ素子１ａに対応するＢＢ信号については、アンテナ素子１ａに対応する第２スイッチ手段４の出力のタイミングに同期するように指定されているので、これに対応する低域通過型フィルタ手段５０６では、入力するＢＢ信号を（ｔ８−ｔ０）／２だけ遅延させる。これは、アンテナ素子１ａに対応するフィルタ係数記憶手段５０８ａ乃至５０８ｉのうち、フィルタ係数記憶手段５０８ｅのフィルタ係数値（Ｃ５）を１とし、その他のフィルタ係数記憶手段５０８ａ乃至５０８ｄ、およびフィルタ係数記憶手段５０８ｆ乃至５０８ｉのフィルタ係数値を全て０とすることと同じである。例えば、時間ｔ８において、ＢＢ信号としてＳ８が低域通過型フィルタ手段５０６に入力されるが、この時間における低域通過型フィルタ手段５０６の出力はＳ４となる。
【００４６】
これまでは時間ｔ８を例にとって、低域通過型フィルタ手段５０６のフィルタ出力信号を得るまでの動作を説明したが、アンテナ素子１ａに対応するメモリ手段５０２のＢＢ信号のタイミングが得られる他の時間ｔ４と時間ｔ１２においても、同様にフィルタ処理されたＢＢ信号（Ａ１１）が算出される。
また、分周器１０が出力するクロック信号（Ａ９）の立ち上がりは、補間手段５ａ乃至５ｄにおける補間タイミングとして指定された、アンテナ素子１ａに対応するＢＢ信号のタイミングに同期するように、図示しない制御手段により制御されているので、低域通過型フィルタ手段５０６の出力のタイミングとも同期する。
【００４７】
以上説明したように、補間手段５ａ乃至５ｄを用いて出力される低域フィルタ処理後のＢＢ信号（図７のＡ１１）と、補間手段５ａ乃至５ｄから出力される補間ＢＢ信号（図５のＡ８）とは同じ信号となる。従って、補間手段５ａ乃至５ｄに続く合成手段６でも、従来のアンテナ受信装置における合成手段６と同様の動作が行われ、それに続く復調手段７も、従来のアンテナ受信装置における復調手段７と同様の動作が行われる。
【００４８】
このように、補間手段５ａ乃至５ｄを用いた構成としても、従来のアンテナ受信装置と同様に、合成手段６と復調手段７とを動作させることができ、復調手段７においてＳＮ比が高くなったＢＢ信号を基に、従来のＱＰＳＫ復調して、送信ディジタル信号を復号することができる。
【００４９】
なお、これまでの実施の形態においては、アンテナ素子の数を４つとして同一円周上に配置されるものとして説明したが、本発明のアンテナ受信装置において扱えるアンテナ素子の数は４つに限定されるものではなく、それ以外の数であっても同様に動作させることができ、配列方法も同一円周上の配列に限定されるものではない。
【００５０】
また、第一の実施の形態の補間信号発生手段５０３において、指定されたタイミングの前後各１個のＢＢ信号を１次補間して補間ＢＢ信号を算出するものとして説明したが、本発明のアンテナ受信装置において使用できる補間方法はこれに限定されるものではなく、指定されたタイミングの前後複数個のＢＢ信号を高次の補間を行って補間ＢＢ信号を算出することもできる。
【００５１】
更に、第二の実施の形態の低域通過型フィルタ手段５０６は、９次の非巡回型フィルタ、または９次のＦＩＲフィルタであるものとして説明したが、本発明のアンテナ受信装置において使用できる低域フィルタの方法はこれに限定されるものではなく、低域通過型フィルタ手段５０６に入力するＢＢ信号の基本波成分のみを通過させる低域通過型特性を持つように設計されれば、フィルタ係数の数（次数）や、構成（非巡回型、またはＦＩＲ型）の制限はない。
【００５２】
なお、前記補間手段５ａ乃至５ｄの補間信号発生手段５０３で１つの信号タイミングに同期したＢＢ信号に変換するときに、信号処理の負荷が大きく回路実装が難しい除算演算が必要であるが、前記補間手段５ａ乃至５ｄの補間信号発生手段５０３を低域通過型フィルタ手段５０６とすることにより、除算演算を含まないようにすることができるので、信号処理の負荷が少なくて回路実装も容易にできるという効果がある。
【００５３】
【発明の効果】
以上のように、本発明のアンテナ受信装置よれば、複数のアンテナで捕捉した信号を互いにタイミングをずらして１つの出力端子から出力する第１スイッチ手段を受信手段の入力側に設け、また受信手段の出力側に第１スイッチ手段の出力タイミングに関連付けて複数の端子から信号を出力する第２スイッチ手段を設けているので、複数のアンテナで捕捉された無線信号がタイミングのずれた信号にそれぞれ変換され、更に、それぞれ補間手段により１つの信号タイミングに同期した信号に変換されて利用可能な信号となるので、受信手段の数は１つで済む。これにより、従来のアンテナ受信装置と比較すると、構造的に小型にすることができる。
また、本案によるアンテナ受信装置は１つの受信手段のみであるので、従来のアンテナ受信装置で必要であった４つの受信手段の特性を揃えるための調整工程を不要とすることができる。
【図面の簡単な説明】
【図１】本発明によるアンテナ受信装置の第一の実施の形態を示すブロック図である。
【図２】図１に示した受信手段の構成を示すブロック図である。
【図３】図１に示した補間手段の構成を示すブロック図である。
【図４】図１に示したアンテナ受信装置において、複数のアンテナ素子から第２スイッチ手段までに観測される信号波形の一例を示す信号波形図である。
【図５】図１に示したアンテナ受信装置において、複数の補間手段と、遅延器と、分周器とで観測される信号波形の一例を示す信号波形図である。
【図６】本発明によるアンテナ受信装置の第二の実施の形態における補間手段の構成を示すブロック図である。
【図７】図６に示した第二の実施の形態における補間手段と、遅延器と、分周器とで観測される信号波形の一例を示す信号波形図である。
【図８】従来のアンテナ受信装置の構成を示すブロック図である。
【図９】図８に示した受信手段の構成を示すブロック図である。
【図１０】図１及び図８に示した合成手段の構成を示すブロック図である。
【図１１】従来のアンテナ受信装置において観測される信号波形の一例を示す信号波形図である。
【符号の説明】
１ａ乃至１ｄ アンテナ素子
２ 第１スイッチ手段
３ 受信手段
４ 第２スイッチ手段
５ａ乃至５ｄ 補間手段
６ 合成手段
７ 復調手段
８ クロック発生器
９ 遅延器
１０ 分周器
Claims (3)
- 互いに離間して配置された複数のアンテナと、該複数のアンテナの信号端子にそれぞれ接続され、供給された信号を互いにタイミングをずらして１つの出力端子から出力する第１スイッチ手段と、該第１スイッチ手段の出力端子に接続され、該第１スイッチ手段から供給される信号を受信処理する受信手段と、該受信手段の出力を、前記第１スイッチ手段の出力タイミングに関連付けて複数の端子から出力する第２スイッチ手段と、該第２スイッチ手段の出力端子にそれぞれ接続され、各出力端子から供給される信号を補間処理する複数の補間手段と、該複数の補間手段の後段にそれぞれに接続され、供給された信号を合成する合成手段とを備え、前記各補間手段が、供給される信号を記憶するメモリ手段と、該メモリ手段に記憶されているデータを基に補間信号を生成する補間信号生成手段とを備えたことを特徴とするアンテナ受信装置。
- 前記受信手段が、供給される信号を周波数変換してベースバンド信号を生成するベースバンド信号発生器と、該ベースバンド信号発生器に接続され供給される信号を、前記第１スイッチ手段の出力タイミングと相関があるタイミングでアナログ−ディジタル変換するアナログ−ディジタル変換器とを備えることを特徴とする請求項１記載のアンテナ受信装置。
- 前記補間信号生成手段が、低域通過型特性を有するフィルタであることを特徴とする請求項２記載のアンテナ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30626199A JP3667575B2 (ja) | 1999-10-28 | 1999-10-28 | アンテナ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30626199A JP3667575B2 (ja) | 1999-10-28 | 1999-10-28 | アンテナ受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001127678A JP2001127678A (ja) | 2001-05-11 |
| JP3667575B2 true JP3667575B2 (ja) | 2005-07-06 |
Family
ID=17954958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30626199A Expired - Fee Related JP3667575B2 (ja) | 1999-10-28 | 1999-10-28 | アンテナ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3667575B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003087039A (ja) * | 2001-09-11 | 2003-03-20 | Clarion Co Ltd | アダプティブアレイアンテナ装置 |
| WO2005125046A1 (ja) * | 2004-06-15 | 2005-12-29 | Brother Kogyo Kabushiki Kaisha | 無線受信装置、無線通信装置、及び質問器 |
| JP4581534B2 (ja) * | 2004-07-27 | 2010-11-17 | ブラザー工業株式会社 | 無線受信装置 |
| JP2006135814A (ja) * | 2004-11-08 | 2006-05-25 | Fujitsu Ltd | 無線受信機 |
| US8681890B2 (en) * | 2010-06-07 | 2014-03-25 | Entropic Communications, Inc. | Method and apparatus for real time multiplexing with receiver and antenna array elements |
| JP5792639B2 (ja) * | 2012-01-10 | 2015-10-14 | 株式会社東海理化電機製作所 | アレーアンテナ |
-
1999
- 1999-10-28 JP JP30626199A patent/JP3667575B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001127678A (ja) | 2001-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7561629B2 (en) | Multicarrier receiver and transmitter with delay correcting function | |
| US5335251A (en) | Diversity receiver | |
| JP2003069388A (ja) | ディジタル・フィルタ | |
| Bernocchi et al. | Low-power adaptive filter based on RNS components | |
| KR20130124964A (ko) | 초고속 무선 통신을 수행하는 수신기에 있어서 샘플링 주파수 및 위상 오프셋의 온 더 플라이 보상 | |
| JP2006503482A (ja) | マルチパス信号強度計 | |
| JP3667575B2 (ja) | アンテナ受信装置 | |
| US20080191913A1 (en) | Circuit and method for a/d conversion processing and demodulation device | |
| KR19980024230A (ko) | 데이터신호 타이밍 보정장치, 필터장치 및 휴대용 무선 통신 단말장치 | |
| KR20000036158A (ko) | 직교 진폭 변조를 위한 구성 성분의 타이밍 회복 시스템 | |
| JP2002520897A (ja) | ディジタルによるクロック再生とセレクティブフィルタリングのための方法 | |
| EP1782555B1 (en) | Sample acquisition timing adjustment | |
| US5901175A (en) | Dynamically adaptive equalizer system and method | |
| JP3422309B2 (ja) | 適応アレイアンテナ装置 | |
| JP5264987B2 (ja) | 受信装置 | |
| JP2002538668A (ja) | Ｆｆｔ解析ウィンドウ変位補償を有するｃｏｆｄｍ復調器 | |
| JPWO2004034574A1 (ja) | 歪み補償増幅装置、増幅システムおよび無線基地局 | |
| JP2003087039A (ja) | アダプティブアレイアンテナ装置 | |
| JP3259025B2 (ja) | 無線通信装置 | |
| JP3723384B2 (ja) | 適応アンテナ装置 | |
| JP2565933B2 (ja) | ディジタルフィルタ | |
| JP3554226B2 (ja) | 受信装置 | |
| JP2003060629A (ja) | サンプリング回路および無線中継装置 | |
| JPH11239086A (ja) | 同期方法および同期装置 | |
| CA3240224A1 (en) | Variable-rate true-time delay filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050329 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |