JP3663343B2 - Package for storing semiconductor elements - Google Patents
Package for storing semiconductor elements Download PDFInfo
- Publication number
- JP3663343B2 JP3663343B2 JP2000215007A JP2000215007A JP3663343B2 JP 3663343 B2 JP3663343 B2 JP 3663343B2 JP 2000215007 A JP2000215007 A JP 2000215007A JP 2000215007 A JP2000215007 A JP 2000215007A JP 3663343 B2 JP3663343 B2 JP 3663343B2
- Authority
- JP
- Japan
- Prior art keywords
- lid
- frame
- package
- main surface
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
- Casings For Electric Apparatus (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は半導体素子収納用パッケージに関し、特に半導体素子収納用パッケージ内に半導体素子を封止するために溶接される金属製の蓋体の取着構造の改良に関するものである。
【0002】
【従来の技術】
従来、電界効果型トランジスターやパワートランジスターあるいはMMIC(Monolithic Microwave IC)などの高周波で作動する半導体素子等を収容する半導体素子収納用パッケージ(以下、半導体パッケージとする)には、図6に示すように、酸化アルミニウム質焼結体などの電気絶縁材料からなる基体1と、基体1の上面に半導体素子4の載置部を囲むようにしてロウ材を介して取着され、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や、鉄(Fe)−ニッケル(Ni)合金等の合金からなるとともに、メタライズ配線層7が形成されたセラミック入出力端子6を予め側部に設けられた切り欠きまたは貫通孔に嵌着させた金属製の枠体2と、この枠体2の上面に接合されるFe−Ni−Co合金等からなる金属製の蓋体3とから成る半導体パッケージが提案されている(特開平11−126837号公報参照)。
【0003】
上記半導体パッケージの内部に半導体素子4を収容するとともに、半導体素子4の各電極をボンディングワイヤ11を介して入出力端子6のメタライズ配線層7に接続し、しかる後、枠体2の上面に金属製の蓋体3をシーム溶接法により溶接し、基体1と枠体2と蓋体3とからなる容器内に半導体素子4を収容し気密に封止することによって、最終製品としての電子装置となる。このような図6のものと同様の構成の光半導体モジュールとして、金属製の枠体上面に金属製の気密キャップがシーム溶接により接合されているものも知られている(特開平8−94888号公報参照)。
【0004】
上記のシーム溶接法は、図5に示すように、円錐台状のローラー電極10の斜面部を蓋体3の上面の周縁に当接させながら転がし、ローラー電極10を介して電流を蓋体3から枠体2へと流し、この時ローラー電極10直下の蓋体3と枠体2との当接部に発生するジュール熱によって、その当接部に予め形成されているNiメッキ層等を溶融させ、再び固化させて接合層となすことにより、蓋体3を枠体2に溶接する方法である。このシーム溶接法では、蓋体3の全周を溶接する際に発生する熱はローラー電極10の接触部近辺に限られ、またその熱は枠体2を介して基体1側へと速やかに伝達される。その結果、半導体パッケージ内に載置している半導体素子4に熱破壊等を発生させることがないので、近年多用されている蓋体3の接合方法である。
【0005】
また金属製の蓋体3は、その両主面がロール圧延等の成形方法により比較的平滑な表面性状とされている。また、特開平8−94888号公報に示されているように、枠体2の上面に接合される側の蓋体3の主面の周縁部はエッチングによって薄肉部9を形成している。
【0006】
そして、蓋体3の周縁部に薄肉部9を形成するのは、図5に示すように、蓋体3の周縁部の面方向(X方向)から見た断面の断面積を減少させることにより、蓋体3の周縁部の面方向の電気抵抗を大きくしてローラー電極10から蓋体3の主面の中心側に流れる電流を少なくするとともに、蓋体3の周縁部のX方向に垂直な方向Y(主面に垂直な方向)から見た断面の断面積を、X方向における断面積の数倍以上とし得ることから電気抵抗を小さくすることができ、よってローラー電極10から電気抵抗が小さい枠体2の方向(下方)に流れる電流を大きくできる為である。これにより、蓋体3と枠体2との当接部に大きなジュール熱を発生させ得る。また蓋体3の周縁部に薄肉部が形成されたことで、段差が形成され、蓋体3の枠体2への位置合わせにも役立つといったものも提案されている(特開平8−274208号公報参照)。
【0007】
【発明が解決しようとする課題】
しかしながら、前述のように蓋体3を枠体2に効率よく溶接するために蓋体3の周縁部に薄肉部9を形成しているのであるが、シーム溶接時に一旦溶融し固化した接合層8中にボイドが発生して、かかるボイドにより蓋体3の接合強度が低下する、また半導体パッケージの気密性が劣化するなどの不具合が発生していた。これは、エッチングにより薄肉化された蓋体3の周縁部の表面の凹凸が大きいため、溶融したNiの流れが阻害され、蓋体3と枠体2との当接部に均一かつ密に行きわたらず、その結果接合層8にボイドが発生することによると考えられる。
【0008】
従って、本発明は上記の問題点に鑑みて完成されたものであり、その目的は、蓋体3を枠体2の上面に接合する際に、接合層8におけるボイドの発生を抑え、またその接合強度を向上させることにより、長期間に亘って正常に作動する半導体パッケージを提供することである。
【0009】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に半導体素子を載置する載置部を有する基体と、前記載置部を囲繞するように前記上面に接合された枠体と、該枠体の上面に一方主面の周縁部が接合される金属製の蓋体とを具備した半導体素子収納用パッケージにおいて、前記蓋体は、他方主面の周縁部をエッチングにより薄肉化して算術平均粗さRaを3.0乃至6.3μmとするとともに、前記一方主面の周縁部の算術平均粗さRaを3.0μm未満としてあり、前記一方主面の周縁部を前記枠体の上面にシーム溶接により接合せしめたことを特徴とする。
【0010】
本発明は、上記の構成により、蓋体を枠体にシーム溶接法で接合する際に、蓋体と枠体との接合部で溶融したNiメッキ層等の接合材の流れが阻害されることがなく、蓋体と枠体との接合部に均一かつ密に行きわたるので、ボイドの発生を大幅に抑制し得るという作用効果を有する。
【0011】
【発明の実施の形態】
本発明の半導体パッケージを添付図面に基づき以下に詳細に説明する。図1及び図2は本発明の半導体パッケージの一実施形態を示し、1は基体、2は金属,セラミックス等から成る枠体、3は金属製の蓋体、5は半導体素子4の載置部、6は入出力端子である。かかる基体1と、枠体2と、蓋体3とによって半導体素子4を収納するための容器が構成される。なお、図1、図2において、従来例を示す図6と同じ部分には同じ符号を付した。
【0012】
基体1は、銅(Cu)やFe−Ni−Co合金、Cu−W合金等の金属材料からなり、例えば、銅からなる場合には銅のインゴット(塊)に圧延加工法、プレス成型法、打ち抜き加工法等の従来周知の金属加工法を採用することによって所定の形状に形成される。
【0013】
また、枠体2は、例えばFe−Ni−Co合金、Fe−Ni合金等からなり、このような金属材料の粉末を混合して加熱溶解させたものをシート状部材となし、これをロール圧延法にて所定の厚さに圧延し、得られたシート状部材を従来周知の絞り加工法にてパイプ状部材とする。このようにして得られたパイプ状部材を、従来周知の引き抜き加工法により段階的に加工して所望の矩形状の断面形状を有するパイプを得る。このパイプを適宜の長さに切断することによって、所望の大きさ及び形状の枠体2が作製される。
【0014】
この枠体2は、基体1の上面に半導体素子4の載置部5を囲繞するようにして銀ロウなどのロウ材を介して接合される。このとき、入出力端子6は、従来周知のセラミックグリーンシート積層法によって別途作製され、上面に枠体2の内外を導出するメタライズ配線層7が形成された平板部上に立壁部を積層させた構成である。そして、この入出力端子6は枠体2に設けた切り欠きまたは貫通孔に銀ロウなどのロウ材を介して嵌着される。その後、基体1と枠体2の全面及び入出力端子6の表面に形成されたメタライズ配線層7の表面にNiメッキが施される。
【0015】
また、金属製の枠体2に代えてセラミックス製のものを用いても良く、その場合、例えば酸化アルミニウム(Al2O3)の粉末と、焼結助材としてのシリカ(SiO2)、カルシア(CaO)、マグネシア(MgO)などの粉末と、適当なバインダー及び溶剤とを混合してこれをスラリー状となし、次いで従来周知のドクターブレード法などのテープ成形法によって所定厚みのセラミックグリーンシートに成形し、このセラミックグリーンシートを複数枚準備する。ついで、セラミックグリーンシートに打ち抜き加工を施すとともに、枠体2及び基体1と接合される所定の部位にメタライズ層を、入出力端子部にメタライズ配線層を、また図には示していないがシーム溶接時に導電路となるメタライズ配線層を形成し、この後セラミックスグリーンシートを積層し、1600℃程度の温度で焼成してセラミック枠体2が得られる。
【0016】
そして、図4に示すように、この枠体2の上面にFe−Ni−Co合金、Fe−Ni合金等からな蓋体3の周縁部をシーム溶接するが、この周縁部を薄くすることにより以下のような作用が生じる。即ち、蓋体3の周縁部の面方向(X方向)から見た断面の断面積を減少させることにより、蓋体3の周縁部の面方向の電気抵抗を大きくしてローラー電極10から蓋体3の主面の中心側に流れる電流を少なくする。また、蓋体3の周縁部のX方向に垂直な方向Y(主面に垂直な方向)から見た断面の断面積を、X方向における断面積の数倍以上とし得ることから、電気抵抗を小さくすることができる。よって、ローラー電極10から電気抵抗が小さい枠体2の方向(下方)に流れる電流を大きくし、蓋体3と枠体2との当接部に大きなジュール熱を発生させ得る。
【0017】
本発明において、金属製の蓋体3は、一方主面Aの周縁部9の算術平均粗さRaが3.0μm未満であるが、3.0μm以上になると、枠体2の上面に接合される一方主面Aの周縁部と枠体2の上面との接触面積が小さくなって電気抵抗が大きくなり、流れる電流が小さくなり、シーム溶接時に蓋体3と枠体2との接合部の加熱が不十分となり接合が困難となる。
【0018】
また、金属製の蓋体3の両主面は、当初例えばロール圧延法によって成型されており、圧延ロール表面のRaは最も平滑なもので0.3μm程度である。この圧延ロールの表面が蓋体3の主面にほぼそのまま転写されるので、一方主面Aの周縁部のRaは実際上約0.3μm以上3.0μm未満となる。したがって、一方主面Aの周縁部のRaは0.3μm以上3.0μm未満が好ましい。また、このことから、他方主面(上面)Bの周縁部を除く両主面のRaは0.3μm以上3.0μm未満が好適である。
【0019】
この蓋体3の一方主面(下面)Aはエッチングなどの表面処理が施されず、一方、他方主面(上面)Bの周縁部はX方向から見た断面の断面積を減少させるためにエッチングされて薄肉化される。この薄肉部では、蓋体3の面方向の電流の流れが抑制される。エッチングされて得られた他方主面Bの周縁部9は3.0〜6.3μm程度の算術平均粗さRaを有しているので、枠体2の上面への接合に際してはこの他方主面Bを上側にし、一方主面Aを接合面側として枠体2の上面にシーム溶接する。
【0020】
また薄肉部9の厚みは0.05〜0.15mmがよく、0.05mm以下では、薄肉部9の一部がシーム溶接時に溶融して消失したり、欠けが生じ易くなる。また薄肉部9の厚みが0.15mm以上になると、蓋体3の面方向(X方向)での電気抵抗が小さくなって大きな電流がこの方向に流れ、蓋体3全体がジュール熱によって加熱され、薄肉部9の加熱が不足する傾向にある。
【0021】
この蓋体3の厚さは0.1〜0.3mm程度であり、よって薄肉部9は蓋体3の厚さの17〜50%程度の厚さがよい。17%未満では、薄肉部9の一部がシーム溶接時に溶融して消失したり、欠けが生じ易くなるという点で不適である。50%を超えると、蓋体3の面方向(X方向)での電気抵抗が小さくなって大きな電流がこの方向に流れ、蓋体3全体がジュール熱によって加熱され、薄肉部9の加熱が不足する傾向にある。
【0022】
また薄肉部9の幅は0.1〜1.5mmがよく、0.1mm以下では蓋体3の面方向の電気抵抗が小さくなり、よって面方向に大きな電流が流れ易くなる。また、薄肉部9の幅が1.5mm以上になると、蓋体3の強度が薄肉部9で低下し、半導体パッケージの気密性をテストするHeリークテストの際に薄肉部9が変形するという問題が発生し易い。
【0023】
かくして、基体1と枠体2とで構成された容器内に半導体素子4を収容し、しかる後半導体素子4上の各電極と入出力端子6上のメタライズ配線層7とをボンディングワイヤ11によって電気的に接続し、最後に蓋体3によって半導体素子4が気密に封止されて半導体装置となる。
【0024】
ところで、従来例では、エッチングにより形成された薄肉部9の段差がシーム溶接の際の蓋体3の位置合わせにも役立つとされているが、エッチングの位置ずれなども生じやすいため、シーム溶接において段差による位置合わせを行うことは実用性に乏しい。したがって、段差が設けられていない一方主面Aを接合面とすることに不具合はほとんどない。
【0025】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更を行うことは何ら差し支えない。例えば、図3に示すように、入出力端子6をセラミックスから成る平板状のものとし、セラミックスから成る枠体2の下面の切り欠きに嵌着させる構成としてもよく、この場合入出力端子6に立壁部がない分半導体パッケージが薄型化される。
【0026】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、上面に半導体素子を載置する載置部を有する基体と、載置部を囲繞するように上面に接合された枠体と、枠体の上面に一方主面の周縁部が接合される金属製の蓋体とを具備しており、蓋体は、他方主面の周縁部をエッチングにより薄肉化して算術平均粗さRaを3.0乃至6.3μmとするとともに、一方主面の周縁部の算術平均粗さRaを3.0μm未満としてあり、一方主面の周縁部を枠体の上面にシーム溶接により接合せしめたことにより、シーム溶接の際の接合部におけるNiメッキ等の接合材の流れが阻害されることがなく、蓋体と枠体との当接部に均一かつ密に行きわたるので、接合部に発生するボイドを大幅に抑制することが出来る。その結果、蓋体の接合強度が低下することがなく、また半導体パッケージ内部の気密性が劣化することがない。さらに、シーム溶接時の電流を大部分蓋体の周縁部から下方の枠体へと効率よく流すことができるため、電流の大きさを小さく出来るとともに、蓋体の全周における均一な溶接を可能とし、また溶接時間の短縮が可能となり、半導体パッケージを低コストに製造することが出来る。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施形態の断面図である。
【図2】図1の半導体素子収納用パッケージの要部の部分断面図である。
【図3】本発明の半導体素子収納用パッケージの他の実施形態の断面図である。
【図4】本発明の半導体素子収納用パッケージにおける枠体と蓋体のシーム溶接を説明するものであり、ローラー電極と半導体素子収納用パッケージの溶接部を示す部分断面図である。
【図5】従来の半導体素子収納用パッケージにおける枠体と蓋体のシーム溶接を説明するものであり、ローラー電極と半導体素子収納用パッケージの溶接部を示す部分断面図である。
【図6】従来の半導体素子収納用パッケージの断面図である。
【符号の説明】
1・・・基体
2・・・枠体
3・・・金属製の蓋体
4・・・半導体素子
5・・・載置部
6・・・入出力端子
7・・・メタライズ配線層
8・・・接合層
9・・・薄肉部
10・・・ローラー電極
11・・・ボンディングワイヤ
A・・・一方主面
B・・・他方主面[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a package for housing semiconductor elements, and more particularly to an improvement in the attachment structure of a metal lid welded to seal a semiconductor element in the package for housing semiconductor elements.
[0002]
[Prior art]
Conventionally, a semiconductor element storage package (hereinafter referred to as a semiconductor package) that contains a semiconductor element that operates at a high frequency such as a field effect transistor, a power transistor, or an MMIC (Monolithic Microwave IC), as shown in FIG. The base 1 made of an electrically insulating material such as an aluminum oxide sintered body, and the upper surface of the base 1 is attached via a brazing material so as to surround the mounting portion of the
[0003]
The
[0004]
As shown in FIG. 5, the above seam welding method rolls the truncated cone-
[0005]
Further, the metal lid 3 has a relatively smooth surface property on both main surfaces by a forming method such as roll rolling. Further, as disclosed in Japanese Patent Laid-Open No. 8-94888, the peripheral portion of the main surface of the lid 3 on the side joined to the upper surface of the
[0006]
And the
[0007]
[Problems to be solved by the invention]
However, as described above, in order to efficiently weld the lid 3 to the
[0008]
Accordingly, the present invention has been completed in view of the above-described problems, and its purpose is to suppress the generation of voids in the bonding layer 8 when the lid body 3 is bonded to the upper surface of the
[0009]
[Means for Solving the Problems]
A package for housing a semiconductor element according to the present invention includes a base body having a mounting portion for mounting a semiconductor element on an upper surface, a frame body joined to the upper surface so as to surround the mounting portion, and an upper surface of the frame body the semiconductor device package for housing the peripheral portion is provided with a metal lid to be bonded of the hand main surface, wherein the lid has an arithmetic mean roughness Ra of the peripheral portion of the other main surface by thinning by etching 3.0 to with a 6.3 [mu] m, the one Ri arithmetic mean roughness Ra of the peripheral portion of the main surface is less than 3.0μm Thea, seam welding the peripheral portion of the one main surface to the upper surface of the frame It is characterized by having been joined by.
[0010]
According to the present invention, when the lid is joined to the frame by the seam welding method, the flow of the bonding material such as the Ni plating layer melted at the joint between the lid and the frame is inhibited. There is no problem, and the joints between the lid and the frame are uniformly and densely distributed, so that it is possible to greatly suppress the generation of voids.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
The semiconductor package of the present invention will be described in detail below with reference to the accompanying drawings. 1 and 2 show an embodiment of a semiconductor package of the present invention, wherein 1 is a base, 2 is a frame made of metal, ceramics, etc., 3 is a metal lid, and 5 is a mounting portion for the
[0012]
The substrate 1 is made of a metal material such as copper (Cu), an Fe—Ni—Co alloy, or a Cu—W alloy. For example, in the case of copper, a rolling process, a press molding method, It is formed in a predetermined shape by employing a conventionally known metal processing method such as a punching method.
[0013]
The
[0014]
The
[0015]
Further, instead of the
[0016]
Then, as shown in FIG. 4, the peripheral portion of the lid 3 made of Fe-Ni-Co alloy, Fe-Ni alloy, or the like is seam welded to the upper surface of the
[0017]
In the present invention, the metal lid 3 is joined to the upper surface of the
[0018]
Further, both main surfaces of the metallic lid 3 are initially formed by, for example, a roll rolling method, and the Ra of the rolling roll surface is the smoothest and is about 0.3 μm. Since the surface of the rolling roll is transferred almost as it is to the main surface of the lid 3, the Ra at the peripheral portion of the main surface A is actually about 0.3 μm or more and less than 3.0 μm. Therefore, Ra of the peripheral part of one main surface A is preferably 0.3 μm or more and less than 3.0 μm. From this, Ra of both main surfaces excluding the peripheral portion of the other main surface (upper surface) B is preferably 0.3 μm or more and less than 3.0 μm.
[0019]
One main surface (lower surface) A of the lid 3 is not subjected to surface treatment such as etching, while the peripheral portion of the other main surface (upper surface) B is to reduce the cross-sectional area of the cross section viewed from the X direction. It is etched and thinned. In this thin portion, the flow of current in the surface direction of the lid 3 is suppressed. Since the
[0020]
Further, the thickness of the
[0021]
The thickness of the lid 3 is about 0.1 to 0.3 mm. Therefore, the
[0022]
Further, the width of the
[0023]
Thus, the
[0024]
By the way, in the conventional example, the step of the
[0025]
The present invention is not limited to the above embodiment, and various modifications can be made without departing from the scope of the present invention. For example, as shown in FIG. 3, the input /
[0026]
【The invention's effect】
According to the semiconductor device housing package of the present invention, a substrate having a mounting portion for mounting a semiconductor element on an upper surface, a frame body which is joined to the upper surface so as to surround the mounting portion, the upper surface of the frame has and a metallic lid periphery of hand main surface is joined, the cover is 3.0 to the arithmetic mean roughness Ra of the peripheral portion of the other main surface by thinning by etching 6 with the .3Myuemu, whereas the arithmetic average roughness Ra of the peripheral portion of the main surface Ri Thea is less than 3.0 [mu] m, whereas the periphery of the main surface on the upper surface of the frame by was allowed joined by seam welding, seam welding The flow of the joining material such as Ni plating at the joining portion is not obstructed and the contact portion between the lid body and the frame body is spread uniformly and densely. Can be suppressed. As a result, the bonding strength of the lid does not decrease, and the airtightness inside the semiconductor package does not deteriorate. In addition, most of the current during seam welding can be efficiently flowed from the peripheral edge of the lid to the lower frame, so that the current can be reduced and uniform welding is possible on the entire circumference of the lid. In addition, the welding time can be shortened, and the semiconductor package can be manufactured at low cost.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of an embodiment of a package for housing a semiconductor element of the present invention.
2 is a partial cross-sectional view of a main part of the semiconductor element storage package of FIG. 1;
FIG. 3 is a cross-sectional view of another embodiment of a package for housing a semiconductor element of the present invention.
FIG. 4 is a partial cross-sectional view for explaining seam welding between a frame body and a lid body in a semiconductor element housing package according to the present invention and showing a welded portion between a roller electrode and a semiconductor element housing package.
FIG. 5 is a partial cross-sectional view for explaining seam welding between a frame body and a lid body in a conventional semiconductor element housing package, and showing a welded portion between a roller electrode and a semiconductor element housing package.
FIG. 6 is a cross-sectional view of a conventional package for housing semiconductor elements.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Base |
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000215007A JP3663343B2 (en) | 2000-07-14 | 2000-07-14 | Package for storing semiconductor elements |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000215007A JP3663343B2 (en) | 2000-07-14 | 2000-07-14 | Package for storing semiconductor elements |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002033408A JP2002033408A (en) | 2002-01-31 |
JP3663343B2 true JP3663343B2 (en) | 2005-06-22 |
Family
ID=18710498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000215007A Expired - Lifetime JP3663343B2 (en) | 2000-07-14 | 2000-07-14 | Package for storing semiconductor elements |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3663343B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4618790B2 (en) * | 2005-04-07 | 2011-01-26 | 田中貴金属工業株式会社 | Hermetic seal cover and method for manufacturing the same |
WO2012017888A1 (en) * | 2010-08-04 | 2012-02-09 | 株式会社村田製作所 | Electronic component manufacturing method and electronic component |
-
2000
- 2000-07-14 JP JP2000215007A patent/JP3663343B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002033408A (en) | 2002-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05206356A (en) | Package for integrated circuit | |
JP4926033B2 (en) | Circuit board, package using the same, and electronic device | |
JP5780777B2 (en) | Ceramic circuit board and electronic device using the same | |
JP3620260B2 (en) | Electronic components | |
JP2008235531A (en) | Package for hermetic sealing, and connection structure | |
JP2000183222A (en) | Semiconductor device and manufacture thereof | |
JP2005039168A (en) | Ceramic package and tantalum electrolytic capacitor using the same | |
JP3663343B2 (en) | Package for storing semiconductor elements | |
JP2803636B2 (en) | Semiconductor integrated circuit package and method of manufacturing the same | |
JP4511214B2 (en) | Electronic component storage package and electronic device | |
JP3764669B2 (en) | Seal ring with brazing material and method of manufacturing electronic component storage package using the same | |
JP4446590B2 (en) | Electronic component storage package and manufacturing method thereof | |
JPH08141745A (en) | Hermetic sealing method of ic | |
JP3176250B2 (en) | Package for storing semiconductor elements | |
JPH05144956A (en) | Package for receiving semiconductor element | |
JP3323171B2 (en) | Package for storing semiconductor elements | |
JP2004031815A (en) | Lid and optical device containing package employing the same | |
JP3340082B2 (en) | Electronic equipment | |
JP3164802B1 (en) | Electronic component storage package | |
JP2004327562A (en) | Electronic part housing package and electronic device | |
JP4562301B2 (en) | Electronic component storage package | |
JP2002170895A (en) | Package for housing electronic component and method for sealing the same | |
JP4105968B2 (en) | Electronic component mounting substrate and electronic device using the same | |
JP4854644B2 (en) | Package and electronic equipment | |
JP3236836B2 (en) | Electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080401 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090401 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100401 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110401 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120401 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130401 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140401 Year of fee payment: 9 |