JP3658088B2 - 位相制御型交流電圧制御装置 - Google Patents
位相制御型交流電圧制御装置 Download PDFInfo
- Publication number
- JP3658088B2 JP3658088B2 JP14590996A JP14590996A JP3658088B2 JP 3658088 B2 JP3658088 B2 JP 3658088B2 JP 14590996 A JP14590996 A JP 14590996A JP 14590996 A JP14590996 A JP 14590996A JP 3658088 B2 JP3658088 B2 JP 3658088B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- detection circuit
- load
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、複写機やプリンタの原稿照明等に用いられる位相制御型の交流電圧制御装置に関するものである。
【０００２】
【従来の技術】
交流入力をトライアックやサイリスタなどのスイッチング素子でスイッチングして負荷へ交流電力を供給する装置において、所定の電力を得るために交流入力電圧のゼロクロス点からの前記スイッチング素子の導通開始角（制御遅れ角）を制御する位相制御が行なわれている。
【０００３】
この種の制御回路は通常はハード回路で実現されているが、かなり高価な物となっている。また近年はマイクロプロセッサにて前述の構成を実現している物もあり、マイクロプロセッサにて実現する場合には交流入力のゼロクロスを外部の割込み端子に入力して、割込み処理にて制御を行なう物も提案されてきている。
【０００４】
更には割込み処理に依らずに種々の補正を行なってのソフトウエア上の処理にて行なう構成も提案されてきている。
【０００５】
【発明が解決しようとする課題】
マイクロプロセッサ等のＣＰＵにて前述の機能を実現する場合には以下の問題が存在する。例えば特定の負荷の実効値電圧を制御する際には、ソフトウエアの処理時間にての遅れや、負荷の実効値電圧変換回路にても時定数が有るために回路的にも遅れ要素が有ることで急峻な入力電圧変動には応答しにくいものとなっている。
【０００６】
更には、急峻な入力電圧変動に対しての応答が、交流入力電圧や周波数によってや、負荷をどの電圧で制御しているかによっても、変動時の補正量が異なるためあらゆる条件にて電圧制御特性を満足させるのは困難な場合が多い。
【０００７】
本発明はこのような状況のもとでなされたもので、入力電圧の急変に応答可能な、位相制御型交流電圧制御装置を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
前記目的を達成するため、本発明では位相制御型交流電圧制御装置を次の（１）〜（４）のとおりに構成する。
（１）交流電源に接続され、位相制御信号に従って交流電源をスイッチングすることにより位相制御された電力を負荷に供給する電力制御回路と、
前記交流電源の電圧を検出する電源電圧検出回路と、
前記交流電源の電圧のゼロクロスを検出するゼロクロス検出回路と、
前記交流電源の電圧の周波数を検出する電源電圧周波数検出回路と、
前記負荷に印加された電圧を検出する負荷電圧検出回路と、
前記負荷電圧検出回路の出力を元に所定の演算を行って第１基準値を生成し、少なくとも前記電源電圧検出回路の出力と前記電源電圧周波数検出回路の出力から第２基準値を生成するマイクロプロセッサと、
前記第２基準値と前記電源電圧検出回路の出力を元に電源電圧の変動に対する補正演算を行い、その演算結果と前記ゼロクロス検出回路の出力から所要の傾きを有するランプ電圧を発生するランプ電圧発生回路と、
前記ランプ電圧発生回路から生成されたランプ電圧と前記第１基準値とを比較し、この比較出力を前記電力制御回路に位相制御信号として供給するコンパレータとを備える位相制御型交流電圧制御装置。
（２）前記第１基準値は、前記負荷電圧検出回路の出力と前記負荷の制御電圧目標値とを比較して求め、
前記第２基準値は、前記マイクロプロセッサにて演算し、又はデータテーブルから引き出して求め、
前記ランプ電圧発生回路の前記補正演算は、前記マイクロプロセッサとは別の演算回路にて演算する前記（１）記載の位相制御型交流電圧制御装置。
（３）交流電源に接続され、位相制御信号に従って交流電源をスイッチングすることにより位相制御された電力を負荷に供給する電力制御回路と、
前記交流電源の電圧を検出する電源電圧検出回路と、
前記交流電源の電圧のゼロクロスを検出するゼロクロス検出回路と、
前記交流電源の電圧の周波数を検出する電源電圧周波数検出回路と、
前記負荷に印加された電圧を検出する負荷電圧検出回路と、
前記負荷電圧検出回路の出力を元に所定の演算を行って第１基準値を生成し、少なくとも前記電源電圧検出回路の出力と前記電源電圧周波数検出回路の出力から第２基準値を生成するマイクロプロセッサと、
前記ゼロクロス検出回路の出力から所定の傾きを有するランプ電圧を発生するランプ電圧発生回路と、
前記第２基準値と前記電源電圧検出回路の出力を元に電源電圧の変動に対する補正演算を行い、その演算結果を元に前記第１基準値を変更する変更回路と、
前記ランプ電圧発生回路から生成されたランプ電圧と前記変更回路から生成された変更された第１基準値とを比較し、この比較出力を前記電力制御回路に位相制御信号として供給するコンパレータとを備える位相制御型交流電圧制御装置。
（４）前記第１基準値は、前記負荷電圧検出回路の出力と前記負荷の制御電圧目標値とを比較して求め、
前記第２基準値は、前記マイクロプロセッサにて演算し、又はデータテーブルから引き出して求め、
前記変更回路は、前記マイクロプロセッサと別に設けた前記（３）記載の位相制御型交流電圧制御装置。
【００１４】
【発明の実施の形態】
以下本発明の実施の形態を、位相制御型交流電圧制御装置の実施例により詳しく説明する。なお本発明は実施例に示すような一般的な電源装置に限らず、複写機，プリンタの原稿照明用電源装置、複写機，プリンタ用高圧電源装置等の適宜の電源装置において実施することができる。また、負荷は抵抗に限らず抵抗分の多い場合に同様に実施することができる。
【００１５】
【実施例】
各実施例の説明に入る前に、交流の位相制御について考察する。
【００１６】
交流位相制御の場合、ＡＣライン入力電圧の波形が正弦波であれば、抵抗負荷の実効値電圧を所定の値に制御するときには以下の式に従う制御を必要とする。
【００１７】
【数１】
【００１８】
前記の式によれば、ゼロクロス発生時から時間ｔの遅延をかけた後にトライアック，サイリスタ等のスイッチング素子をオンとすれば良い。
【００１９】
図２は交流位相制御の説明図で、（ａ）に回路を模式的に示し、（ｂ）に電源電圧（ライン入力電圧），負荷電圧の波形を示す。図３は上記式をもとにして、ライン入力電圧を変化させた場合の負荷電圧の変化の例を示したグラフである。ただし本グラフは、横軸は時間ｔの代りにこれに相当する位相角である制御遅れ角（度）で示し、縦軸は負荷の実効値電圧（Ｖ）で示しており、制御遅れ角は３６０°×ｔ／Ｔである。
【００２０】
本グラフを利用してライン入力電圧が変化した場合を見ると以下のようになる。
【００２１】
Ａはライン入力電圧１００Ｖの場合に負荷を実効値電圧８０Ｖに制御した制御遅れ角を示す。
【００２２】
Ａ´はライン入力電圧８５Ｖの場合に負荷を実効値電圧８０Ｖに制御した制御遅れ角を示す。
【００２３】
Ｂはライン入力電圧１００Ｖの場合に負荷を実効値電圧６０Ｖに制御した制御遅れ角を示す。
【００２４】
Ｂ´はライン入力電圧８５Ｖの場合に負荷を実効値電圧６０Ｖに制御した制御遅れ角を示す。
【００２５】
Ｃはライン入力電圧１００Ｖの場合に負荷を実効値電圧４０Ｖに制御した制御遅れ角を示す。
【００２６】
Ｃ´はライン入力電圧８５Ｖの場合に負荷を実効値電圧４０Ｖに制御した制御遅れ角を示す。
【００２７】
ここでそれぞれの負荷の実効値電圧において、入力電圧が１００Ｖから８５Ｖに変化した際に制御遅れ角の変化する幅を見ると、変化する幅は負荷の実効値電圧によって異なることが判る。このような例から、電圧変動を考えた際にはライン入力電圧や負荷の制御電圧（目標値）の状態により、電圧変動に対して負荷電圧を一定にするために変化させる位相幅がそれぞれ異なることが判る。以下では前述の内容を前提にして各実施例を説明していく。
【００２８】
（実施例１）
図１は、実施例１である“位相制御型交流電圧制御装置”のブロック図である。図示のように、ライン入力１２はトランスＴ１を介してその巻数比に対応した電圧をトランスＴ１の２次側に伝達する。トランスＴ１出力はライン電圧検出手段１，ライン周波数検出手段２，ゼロクロス検知手段３にそれぞれ供給される。ライン電圧検出手段１ではライン入力１２のＡＣ電圧に対応したＤ／Ｃ電圧を生成して、ＣＰＵ１０における、アナログ電圧をＡ／Ｄ変換する端子ＡＤ１に入力している。同時にライン電圧検出手段１は、演算手段１４にも入力されている。
【００２９】
ライン周波数検出手段２は、ライン入力１２のＡＣの周波数に対応したＤＣ電圧をＣＰＵ１０における、アナログ電圧をＡ／Ｄ変換する端子ＡＤ２に入力している。
【００３０】
ゼロクロス検知手段３は、ライン入力１２のＡＣのゼロクロスを検知してランプ電圧発生手段５に入力する。ランプ電圧発生手段５は、ＣＰＵ１０の出力ＯＵＴ２のデータにもとづいて基準電圧発生手段Ｂ・８にて発生する電圧とライン電圧検出手段１の値を演算手段１４に入力し算出した出力によって決まる所定の傾きを持ち、且つ前記ゼロクロス検知手段３に同期したランプ電圧波形を生成している。
【００３１】
ランプ電圧発生手段５の出力は比較手段６の一方の入力端に供給され、比較手段６の他方の入力端には、ＣＰＵ１０のＯＵＴ１の出力から基準電圧を生成する基準電圧発生手段Ａ・７の出力が供給されている。この両者の比較結果が比較手段６の出力となり負荷電圧制御手段４に供給され、不図示のトライアックの制御遅れ角が制御され抵抗負荷１１の電圧が制御されている。
【００３２】
また図示はしていないが、負荷電圧制御手段４は内部で比較手段６と電気的に絶縁されている。また負荷１１の両端には、トランスＴ２を介し電圧変換回路が、すなわち負荷電圧検出手段９が接続され、負荷１１に印加されている電圧をＣＰＵ１０のＡＤ３端子に供給し、ＣＰＵ１０の内部にて入力されたアナログ電圧をＡ／Ｄ変換している。
【００３３】
電源１３は、ライン入力１２に接続され、出力はＶｃｃ１としてＣＰＵ１０に供給されている。
【００３４】
本実施例での負荷１１の電圧制御は、ＣＰＵ１０においてソフトウエア上にて処理されている。通常の動作は、負荷１１両端の電圧を負荷電圧検出手段９を介してＣＰＵ１０のＡＤ３端子に取り込み、Ａ／Ｄ変換された負荷電圧に相当する値は、ＣＰＵ１０の内部にて目標とする負荷の制御電圧と比較して比較の結果、制御すべき位相角遅れ（制御遅れ角）に相当するディジタルデータをＯＵＴ１端子より出力して基準電圧発生手段Ａ・７にて電圧変換され、比較手段６にてランプ電圧発生手段５のランプ電圧と比較してこの結果を基に、負荷電圧制御手段４に供給し、このようにして負荷１１の印加電圧がループ制御される。
【００３５】
ここであるライン入力電圧にて負荷１１の電圧制御を行なっている際に、ラインの入力電圧が低下してしまったような状態を想定する。
【００３６】
基本的な制御は前述のような制御手法をソフトウエア上で実現しているために通常の制御では瞬時の変動に対しては応答しきれない。
【００３７】
そこで本実施例では、ラインの入力電圧によってハード的にランプ電圧の傾きを変化させているが、変動の際にも単にライン入力電圧に比例した変化だけでは良好な条件は満足されず、ランプ電圧の傾きを変化させると同時に傾きの変化量も変化させている。
【００３８】
本実施例では、変化させる条件としては、ライン入力電圧検出手段１，ライン入力周波数検出手段２，負荷の制御電圧（目標値）の各条件を使用して、ＣＰＵ１０内部にてソフト的に制御値を算出またはデータテーブル上からデータを引出してデータをＯＵＴ２を介して基準電圧発生手段Ｂ・８にて電圧変換して、演算手段１４にてライン入力電圧検出手段１と基準電圧発生手段Ｂ・８の値からランプ電圧発生手段５のランプ電圧の傾きを予め決定してから通常の動作モードに入る構成としている。
【００３９】
演算手段１４にては、基準電圧発生手段Ｂ・８の値は、ライン入力電圧検出手段１から入力される入力電圧に対応した値に所定のゲインを与えている。そして各種条件により入力電圧の変化によるランプ電圧の傾きの変化量が変わるようになっている。
【００４０】
たとえば、同じ入力電圧の変動であっても、図３に示すように、負荷の制御電圧の値が大きい場合の方が制御遅れ角の変化が大きくなる。よって、制御電圧が大きい程ランプ電圧の傾きの変化量が大きくなるようにする。また、同じ入力電圧，負荷の制御電圧であっても、入力周波数によって、所要の制御遅れ角が変化するので、入力周波数に応じてランプ電圧の傾きの変化量が変わるようにする。
【００４１】
図４には、ランプ電圧発生手段５及び比較手段６の部分を中心にした動作波形を示している。図面上ではランプ電圧発生手段５の出力波形を示している。
【００４２】
ランプ電圧発生手段５にてはＡで示される波形があるライン入力電圧にての動作波形を示し、Ａ´はライン入力電圧が低下した際の動作波形を示す。この場合入力電圧が低下した場合には、ランプ電圧の傾きが大きくなるように変化している。
【００４３】
また、図４の下段には比較手段６の出力波形を、ライン入力電圧と入力電圧が低下した場合の２つの波形で示している。それぞれの波形は、上段のランプ電圧Ａ，Ａ′と基準電圧発生手段Ａ・７の出力電圧Ｂの両者を比較した結果である。
【００４４】
これにより、ライン入力が急に変動した際の応答が可能となり、たとえば複写機の動作時でも常に安定した良好な画像を得ることが可能となる。
【００４５】
また本実施例においては、基準電圧発生手段Ａ，基準電圧発生手段ＢはＣＰＵ手段１０からのデータに応じて動作しているが、ＣＰＵ手段１０内に取り込むことも可能である。
【００４６】
（実施例２）
図５は実施例２である“位相制御型交流電圧制御装置”のブロック図である。実施例１では、ランプ電圧発生手段５のランプ電圧の傾きを変化させ且つ各種条件対応してこの傾きの変化量を可変していたが、本実施例は、ランプ電圧の傾きは固定し、ランプ電圧と比較する基準電圧の方を変化させる例である。
【００４７】
基本的な動作については、実施例１と同じで、通常の動作は、負荷１１の両端の電圧を負荷電圧検出手段９を介してＣＰＵ１０のＡＤ３端子に取り込み、Ａ／Ｄ変換された負荷電圧に相当する値は、ＣＰＵ１０の内部にて目標とする負荷の制御電圧と比較して比較の結果、制御すべき制御遅れ角に相当するディジタルデータをＯＵＴ１端子より出力して基準電圧発生手段Ａ・７にて電圧変換され、比較手段６にてランプ電圧発生手段５１のランプ電圧と比較してこの結果を基に、負荷電圧制御手段４にて負荷１１の印加電圧がループ制御される形となる。
【００４８】
本実施例では、ランプ電圧発生手段５１のランプ電圧の傾きは変化させずに、ランプ電圧と比較する基準電圧の方を変化させている。すなわち、比較手段６における、ランプ電圧発生手段５１の入力端子とは別の入力端子に演算手段Ａ・５２の出力を接続して、演算手段Ａ・５２の入力の一方には、ライン電圧検出手段１の出力と、ＣＰＵ１０からのデータを基準電圧変換手段Ｂ・５４にて電圧変換した値とを演算手段Ｂ・５３にて演算した値が入力して、ライン入力の急峻な変動に応答するようにしている。演算手段５３の一方の入力端子に、ＣＰＵ１０のＯＵＴ２端子からのデータに対応する基準電圧が入力されているが、ここにライン入力電圧検出手段１，ライン入力周波数検出手段２，負荷の制御電圧（目標値）の各条件からＣＰＵ１０内部にて実施例１と同様に求められた値が出力されている。このようにして、本実施例においても、ライン入力の電圧急変に応答可能となる。
【００４９】
【発明の効果】
以上説明したように、入力電圧の急変に応答可能な、位相制御型交流電圧制御装置を提供することができる。
【図面の簡単な説明】
【図１】 実施例１のブロック図
【図２】 交流位相制御の説明図
【図３】 制御遅れ角と負荷の実効値電圧の関係を示す図
【図４】 図１のランプ電圧発生手段５及び比較手段６部の波形を示す図
【図５】 実施例２のブロック図
【符号の説明】
４ 負荷電圧制御手段
６ 比較手段
１０ ＣＰＵ手段
【発明の属する技術分野】
本発明は、複写機やプリンタの原稿照明等に用いられる位相制御型の交流電圧制御装置に関するものである。
【０００２】
【従来の技術】
交流入力をトライアックやサイリスタなどのスイッチング素子でスイッチングして負荷へ交流電力を供給する装置において、所定の電力を得るために交流入力電圧のゼロクロス点からの前記スイッチング素子の導通開始角（制御遅れ角）を制御する位相制御が行なわれている。
【０００３】
この種の制御回路は通常はハード回路で実現されているが、かなり高価な物となっている。また近年はマイクロプロセッサにて前述の構成を実現している物もあり、マイクロプロセッサにて実現する場合には交流入力のゼロクロスを外部の割込み端子に入力して、割込み処理にて制御を行なう物も提案されてきている。
【０００４】
更には割込み処理に依らずに種々の補正を行なってのソフトウエア上の処理にて行なう構成も提案されてきている。
【０００５】
【発明が解決しようとする課題】
マイクロプロセッサ等のＣＰＵにて前述の機能を実現する場合には以下の問題が存在する。例えば特定の負荷の実効値電圧を制御する際には、ソフトウエアの処理時間にての遅れや、負荷の実効値電圧変換回路にても時定数が有るために回路的にも遅れ要素が有ることで急峻な入力電圧変動には応答しにくいものとなっている。
【０００６】
更には、急峻な入力電圧変動に対しての応答が、交流入力電圧や周波数によってや、負荷をどの電圧で制御しているかによっても、変動時の補正量が異なるためあらゆる条件にて電圧制御特性を満足させるのは困難な場合が多い。
【０００７】
本発明はこのような状況のもとでなされたもので、入力電圧の急変に応答可能な、位相制御型交流電圧制御装置を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
前記目的を達成するため、本発明では位相制御型交流電圧制御装置を次の（１）〜（４）のとおりに構成する。
（１）交流電源に接続され、位相制御信号に従って交流電源をスイッチングすることにより位相制御された電力を負荷に供給する電力制御回路と、
前記交流電源の電圧を検出する電源電圧検出回路と、
前記交流電源の電圧のゼロクロスを検出するゼロクロス検出回路と、
前記交流電源の電圧の周波数を検出する電源電圧周波数検出回路と、
前記負荷に印加された電圧を検出する負荷電圧検出回路と、
前記負荷電圧検出回路の出力を元に所定の演算を行って第１基準値を生成し、少なくとも前記電源電圧検出回路の出力と前記電源電圧周波数検出回路の出力から第２基準値を生成するマイクロプロセッサと、
前記第２基準値と前記電源電圧検出回路の出力を元に電源電圧の変動に対する補正演算を行い、その演算結果と前記ゼロクロス検出回路の出力から所要の傾きを有するランプ電圧を発生するランプ電圧発生回路と、
前記ランプ電圧発生回路から生成されたランプ電圧と前記第１基準値とを比較し、この比較出力を前記電力制御回路に位相制御信号として供給するコンパレータとを備える位相制御型交流電圧制御装置。
（２）前記第１基準値は、前記負荷電圧検出回路の出力と前記負荷の制御電圧目標値とを比較して求め、
前記第２基準値は、前記マイクロプロセッサにて演算し、又はデータテーブルから引き出して求め、
前記ランプ電圧発生回路の前記補正演算は、前記マイクロプロセッサとは別の演算回路にて演算する前記（１）記載の位相制御型交流電圧制御装置。
（３）交流電源に接続され、位相制御信号に従って交流電源をスイッチングすることにより位相制御された電力を負荷に供給する電力制御回路と、
前記交流電源の電圧を検出する電源電圧検出回路と、
前記交流電源の電圧のゼロクロスを検出するゼロクロス検出回路と、
前記交流電源の電圧の周波数を検出する電源電圧周波数検出回路と、
前記負荷に印加された電圧を検出する負荷電圧検出回路と、
前記負荷電圧検出回路の出力を元に所定の演算を行って第１基準値を生成し、少なくとも前記電源電圧検出回路の出力と前記電源電圧周波数検出回路の出力から第２基準値を生成するマイクロプロセッサと、
前記ゼロクロス検出回路の出力から所定の傾きを有するランプ電圧を発生するランプ電圧発生回路と、
前記第２基準値と前記電源電圧検出回路の出力を元に電源電圧の変動に対する補正演算を行い、その演算結果を元に前記第１基準値を変更する変更回路と、
前記ランプ電圧発生回路から生成されたランプ電圧と前記変更回路から生成された変更された第１基準値とを比較し、この比較出力を前記電力制御回路に位相制御信号として供給するコンパレータとを備える位相制御型交流電圧制御装置。
（４）前記第１基準値は、前記負荷電圧検出回路の出力と前記負荷の制御電圧目標値とを比較して求め、
前記第２基準値は、前記マイクロプロセッサにて演算し、又はデータテーブルから引き出して求め、
前記変更回路は、前記マイクロプロセッサと別に設けた前記（３）記載の位相制御型交流電圧制御装置。
【００１４】
【発明の実施の形態】
以下本発明の実施の形態を、位相制御型交流電圧制御装置の実施例により詳しく説明する。なお本発明は実施例に示すような一般的な電源装置に限らず、複写機，プリンタの原稿照明用電源装置、複写機，プリンタ用高圧電源装置等の適宜の電源装置において実施することができる。また、負荷は抵抗に限らず抵抗分の多い場合に同様に実施することができる。
【００１５】
【実施例】
各実施例の説明に入る前に、交流の位相制御について考察する。
【００１６】
交流位相制御の場合、ＡＣライン入力電圧の波形が正弦波であれば、抵抗負荷の実効値電圧を所定の値に制御するときには以下の式に従う制御を必要とする。
【００１７】
【数１】
前記の式によれば、ゼロクロス発生時から時間ｔの遅延をかけた後にトライアック，サイリスタ等のスイッチング素子をオンとすれば良い。
【００１９】
図２は交流位相制御の説明図で、（ａ）に回路を模式的に示し、（ｂ）に電源電圧（ライン入力電圧），負荷電圧の波形を示す。図３は上記式をもとにして、ライン入力電圧を変化させた場合の負荷電圧の変化の例を示したグラフである。ただし本グラフは、横軸は時間ｔの代りにこれに相当する位相角である制御遅れ角（度）で示し、縦軸は負荷の実効値電圧（Ｖ）で示しており、制御遅れ角は３６０°×ｔ／Ｔである。
【００２０】
本グラフを利用してライン入力電圧が変化した場合を見ると以下のようになる。
【００２１】
Ａはライン入力電圧１００Ｖの場合に負荷を実効値電圧８０Ｖに制御した制御遅れ角を示す。
【００２２】
Ａ´はライン入力電圧８５Ｖの場合に負荷を実効値電圧８０Ｖに制御した制御遅れ角を示す。
【００２３】
Ｂはライン入力電圧１００Ｖの場合に負荷を実効値電圧６０Ｖに制御した制御遅れ角を示す。
【００２４】
Ｂ´はライン入力電圧８５Ｖの場合に負荷を実効値電圧６０Ｖに制御した制御遅れ角を示す。
【００２５】
Ｃはライン入力電圧１００Ｖの場合に負荷を実効値電圧４０Ｖに制御した制御遅れ角を示す。
【００２６】
Ｃ´はライン入力電圧８５Ｖの場合に負荷を実効値電圧４０Ｖに制御した制御遅れ角を示す。
【００２７】
ここでそれぞれの負荷の実効値電圧において、入力電圧が１００Ｖから８５Ｖに変化した際に制御遅れ角の変化する幅を見ると、変化する幅は負荷の実効値電圧によって異なることが判る。このような例から、電圧変動を考えた際にはライン入力電圧や負荷の制御電圧（目標値）の状態により、電圧変動に対して負荷電圧を一定にするために変化させる位相幅がそれぞれ異なることが判る。以下では前述の内容を前提にして各実施例を説明していく。
【００２８】
（実施例１）
図１は、実施例１である“位相制御型交流電圧制御装置”のブロック図である。図示のように、ライン入力１２はトランスＴ１を介してその巻数比に対応した電圧をトランスＴ１の２次側に伝達する。トランスＴ１出力はライン電圧検出手段１，ライン周波数検出手段２，ゼロクロス検知手段３にそれぞれ供給される。ライン電圧検出手段１ではライン入力１２のＡＣ電圧に対応したＤ／Ｃ電圧を生成して、ＣＰＵ１０における、アナログ電圧をＡ／Ｄ変換する端子ＡＤ１に入力している。同時にライン電圧検出手段１は、演算手段１４にも入力されている。
【００２９】
ライン周波数検出手段２は、ライン入力１２のＡＣの周波数に対応したＤＣ電圧をＣＰＵ１０における、アナログ電圧をＡ／Ｄ変換する端子ＡＤ２に入力している。
【００３０】
ゼロクロス検知手段３は、ライン入力１２のＡＣのゼロクロスを検知してランプ電圧発生手段５に入力する。ランプ電圧発生手段５は、ＣＰＵ１０の出力ＯＵＴ２のデータにもとづいて基準電圧発生手段Ｂ・８にて発生する電圧とライン電圧検出手段１の値を演算手段１４に入力し算出した出力によって決まる所定の傾きを持ち、且つ前記ゼロクロス検知手段３に同期したランプ電圧波形を生成している。
【００３１】
ランプ電圧発生手段５の出力は比較手段６の一方の入力端に供給され、比較手段６の他方の入力端には、ＣＰＵ１０のＯＵＴ１の出力から基準電圧を生成する基準電圧発生手段Ａ・７の出力が供給されている。この両者の比較結果が比較手段６の出力となり負荷電圧制御手段４に供給され、不図示のトライアックの制御遅れ角が制御され抵抗負荷１１の電圧が制御されている。
【００３２】
また図示はしていないが、負荷電圧制御手段４は内部で比較手段６と電気的に絶縁されている。また負荷１１の両端には、トランスＴ２を介し電圧変換回路が、すなわち負荷電圧検出手段９が接続され、負荷１１に印加されている電圧をＣＰＵ１０のＡＤ３端子に供給し、ＣＰＵ１０の内部にて入力されたアナログ電圧をＡ／Ｄ変換している。
【００３３】
電源１３は、ライン入力１２に接続され、出力はＶｃｃ１としてＣＰＵ１０に供給されている。
【００３４】
本実施例での負荷１１の電圧制御は、ＣＰＵ１０においてソフトウエア上にて処理されている。通常の動作は、負荷１１両端の電圧を負荷電圧検出手段９を介してＣＰＵ１０のＡＤ３端子に取り込み、Ａ／Ｄ変換された負荷電圧に相当する値は、ＣＰＵ１０の内部にて目標とする負荷の制御電圧と比較して比較の結果、制御すべき位相角遅れ（制御遅れ角）に相当するディジタルデータをＯＵＴ１端子より出力して基準電圧発生手段Ａ・７にて電圧変換され、比較手段６にてランプ電圧発生手段５のランプ電圧と比較してこの結果を基に、負荷電圧制御手段４に供給し、このようにして負荷１１の印加電圧がループ制御される。
【００３５】
ここであるライン入力電圧にて負荷１１の電圧制御を行なっている際に、ラインの入力電圧が低下してしまったような状態を想定する。
【００３６】
基本的な制御は前述のような制御手法をソフトウエア上で実現しているために通常の制御では瞬時の変動に対しては応答しきれない。
【００３７】
そこで本実施例では、ラインの入力電圧によってハード的にランプ電圧の傾きを変化させているが、変動の際にも単にライン入力電圧に比例した変化だけでは良好な条件は満足されず、ランプ電圧の傾きを変化させると同時に傾きの変化量も変化させている。
【００３８】
本実施例では、変化させる条件としては、ライン入力電圧検出手段１，ライン入力周波数検出手段２，負荷の制御電圧（目標値）の各条件を使用して、ＣＰＵ１０内部にてソフト的に制御値を算出またはデータテーブル上からデータを引出してデータをＯＵＴ２を介して基準電圧発生手段Ｂ・８にて電圧変換して、演算手段１４にてライン入力電圧検出手段１と基準電圧発生手段Ｂ・８の値からランプ電圧発生手段５のランプ電圧の傾きを予め決定してから通常の動作モードに入る構成としている。
【００３９】
演算手段１４にては、基準電圧発生手段Ｂ・８の値は、ライン入力電圧検出手段１から入力される入力電圧に対応した値に所定のゲインを与えている。そして各種条件により入力電圧の変化によるランプ電圧の傾きの変化量が変わるようになっている。
【００４０】
たとえば、同じ入力電圧の変動であっても、図３に示すように、負荷の制御電圧の値が大きい場合の方が制御遅れ角の変化が大きくなる。よって、制御電圧が大きい程ランプ電圧の傾きの変化量が大きくなるようにする。また、同じ入力電圧，負荷の制御電圧であっても、入力周波数によって、所要の制御遅れ角が変化するので、入力周波数に応じてランプ電圧の傾きの変化量が変わるようにする。
【００４１】
図４には、ランプ電圧発生手段５及び比較手段６の部分を中心にした動作波形を示している。図面上ではランプ電圧発生手段５の出力波形を示している。
【００４２】
ランプ電圧発生手段５にてはＡで示される波形があるライン入力電圧にての動作波形を示し、Ａ´はライン入力電圧が低下した際の動作波形を示す。この場合入力電圧が低下した場合には、ランプ電圧の傾きが大きくなるように変化している。
【００４３】
また、図４の下段には比較手段６の出力波形を、ライン入力電圧と入力電圧が低下した場合の２つの波形で示している。それぞれの波形は、上段のランプ電圧Ａ，Ａ′と基準電圧発生手段Ａ・７の出力電圧Ｂの両者を比較した結果である。
【００４４】
これにより、ライン入力が急に変動した際の応答が可能となり、たとえば複写機の動作時でも常に安定した良好な画像を得ることが可能となる。
【００４５】
また本実施例においては、基準電圧発生手段Ａ，基準電圧発生手段ＢはＣＰＵ手段１０からのデータに応じて動作しているが、ＣＰＵ手段１０内に取り込むことも可能である。
【００４６】
（実施例２）
図５は実施例２である“位相制御型交流電圧制御装置”のブロック図である。実施例１では、ランプ電圧発生手段５のランプ電圧の傾きを変化させ且つ各種条件対応してこの傾きの変化量を可変していたが、本実施例は、ランプ電圧の傾きは固定し、ランプ電圧と比較する基準電圧の方を変化させる例である。
【００４７】
基本的な動作については、実施例１と同じで、通常の動作は、負荷１１の両端の電圧を負荷電圧検出手段９を介してＣＰＵ１０のＡＤ３端子に取り込み、Ａ／Ｄ変換された負荷電圧に相当する値は、ＣＰＵ１０の内部にて目標とする負荷の制御電圧と比較して比較の結果、制御すべき制御遅れ角に相当するディジタルデータをＯＵＴ１端子より出力して基準電圧発生手段Ａ・７にて電圧変換され、比較手段６にてランプ電圧発生手段５１のランプ電圧と比較してこの結果を基に、負荷電圧制御手段４にて負荷１１の印加電圧がループ制御される形となる。
【００４８】
本実施例では、ランプ電圧発生手段５１のランプ電圧の傾きは変化させずに、ランプ電圧と比較する基準電圧の方を変化させている。すなわち、比較手段６における、ランプ電圧発生手段５１の入力端子とは別の入力端子に演算手段Ａ・５２の出力を接続して、演算手段Ａ・５２の入力の一方には、ライン電圧検出手段１の出力と、ＣＰＵ１０からのデータを基準電圧変換手段Ｂ・５４にて電圧変換した値とを演算手段Ｂ・５３にて演算した値が入力して、ライン入力の急峻な変動に応答するようにしている。演算手段５３の一方の入力端子に、ＣＰＵ１０のＯＵＴ２端子からのデータに対応する基準電圧が入力されているが、ここにライン入力電圧検出手段１，ライン入力周波数検出手段２，負荷の制御電圧（目標値）の各条件からＣＰＵ１０内部にて実施例１と同様に求められた値が出力されている。このようにして、本実施例においても、ライン入力の電圧急変に応答可能となる。
【００４９】
【発明の効果】
以上説明したように、入力電圧の急変に応答可能な、位相制御型交流電圧制御装置を提供することができる。
【図面の簡単な説明】
【図１】 実施例１のブロック図
【図２】 交流位相制御の説明図
【図３】 制御遅れ角と負荷の実効値電圧の関係を示す図
【図４】 図１のランプ電圧発生手段５及び比較手段６部の波形を示す図
【図５】 実施例２のブロック図
【符号の説明】
４ 負荷電圧制御手段
６ 比較手段
１０ ＣＰＵ手段
Claims (4)
- 交流電源に接続され、位相制御信号に従って交流電源をスイッチングすることにより位相制御された電力を負荷に供給する電力制御回路と、
前記交流電源の電圧を検出する電源電圧検出回路と、
前記交流電源の電圧のゼロクロスを検出するゼロクロス検出回路と、
前記交流電源の電圧の周波数を検出する電源電圧周波数検出回路と、
前記負荷に印加された電圧を検出する負荷電圧検出回路と、
前記負荷電圧検出回路の出力を元に所定の演算を行って第１基準値を生成し、少なくとも前記電源電圧検出回路の出力と前記電源電圧周波数検出回路の出力から第２基準値を生成するマイクロプロセッサと、
前記第２基準値と前記電源電圧検出回路の出力を元に電源電圧の変動に対する補正演算を行い、その演算結果と前記ゼロクロス検出回路の出力から所要の傾きを有するランプ電圧を発生するランプ電圧発生回路と、
前記ランプ電圧発生回路から生成されたランプ電圧と前記第１基準値とを比較し、この比較出力を前記電力制御回路に位相制御信号として供給するコンパレータとを備えることを特徴とする位相制御型交流電圧制御装置。 - 前記第１基準値は、前記負荷電圧検出回路の出力と前記負荷の制御電圧目標値とを比較して求め、
前記第２基準値は、前記マイクロプロセッサにて演算し、又はデータテーブルから引き出して求め、
前記ランプ電圧発生回路の前記補正演算は、前記マイクロプロセッサとは別の演算回路にて演算することを特徴とする請求項１記載の位相制御型交流電圧制御装置。 - 交流電源に接続され、位相制御信号に従って交流電源をスイッチングすることにより位相制御された電力を負荷に供給する電力制御回路と、
前記交流電源の電圧を検出する電源電圧検出回路と、
前記交流電源の電圧のゼロクロスを検出するゼロクロス検出回路と、
前記交流電源の電圧の周波数を検出する電源電圧周波数検出回路と、
前記負荷に印加された電圧を検出する負荷電圧検出回路と、
前記負荷電圧検出回路の出力を元に所定の演算を行って第１基準値を生成し、少なくとも前記電源電圧検出回路の出力と前記電源電圧周波数検出回路の出力から第２基準値を生成するマイクロプロセッサと、
前記ゼロクロス検出回路の出力から所定の傾きを有するランプ電圧を発生するランプ電圧発生回路と、
前記第２基準値と前記電源電圧検出回路の出力を元に電源電圧の変動に対する補正演算を行い、その演算結果を元に前記第１基準値を変更する変更回路と、
前記ランプ電圧発生回路から生成されたランプ電圧と前記変更回路から生成された変更された第１基準値とを比較し、この比較出力を前記電力制御回路に位相制御信号として供給するコンパレータとを備えることを特徴とする位相制御型交流電圧制御装置。 - 前記第１基準値は、前記負荷電圧検出回路の出力と前記負荷の制御電圧目標値とを比較して求め、
前記第２基準値は、前記マイクロプロセッサにて演算し、又はデータテーブルから引き出して求め、
前記変更回路は、前記マイクロプロセッサと別に設けたことを特徴とする請求項３記載の位相制御型交流電圧制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14590996A JP3658088B2 (ja) | 1996-06-07 | 1996-06-07 | 位相制御型交流電圧制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14590996A JP3658088B2 (ja) | 1996-06-07 | 1996-06-07 | 位相制御型交流電圧制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09330134A JPH09330134A (ja) | 1997-12-22 |
| JP3658088B2 true JP3658088B2 (ja) | 2005-06-08 |
Family
ID=15395882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14590996A Expired - Fee Related JP3658088B2 (ja) | 1996-06-07 | 1996-06-07 | 位相制御型交流電圧制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3658088B2 (ja) |
-
1996
- 1996-06-07 JP JP14590996A patent/JP3658088B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09330134A (ja) | 1997-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04218818A (ja) | 交流電源 | |
| JP3658088B2 (ja) | 位相制御型交流電圧制御装置 | |
| KR102109575B1 (ko) | 인버터 제어장치 | |
| JPH0350509B2 (ja) | ||
| KR101936564B1 (ko) | 멀티레벨 인버터 제어장치 | |
| KR100685444B1 (ko) | 단상인버터의 병렬제어시스템 | |
| JP2003244981A (ja) | 交流電動機の制御装置 | |
| JP3019931B2 (ja) | インバータ装置 | |
| JP2578200B2 (ja) | 発電装置の電圧制御装置 | |
| JPH0865810A (ja) | 電気車制御装置 | |
| JP3110898B2 (ja) | インバータ装置 | |
| JPH07245876A (ja) | 系統連系インバータの制御装置 | |
| JPH0255573A (ja) | 電源制御回路 | |
| JP2523513B2 (ja) | 溶接電流対応電圧検出装置および溶接用電源装置 | |
| JPS6331472A (ja) | 高周波直流高電圧電源回路 | |
| JP3799161B2 (ja) | 誘導加熱調理器 | |
| JPH08251933A (ja) | インバータの制御装置及び制御方法 | |
| JPH05341864A (ja) | 電力変換装置 | |
| JPS60261394A (ja) | 電動機駆動用インバ−タの制御方式 | |
| JP3144864B2 (ja) | 多重系制御装置 | |
| JPH06319265A (ja) | インバータ装置 | |
| JPS61258677A (ja) | 電圧形インバ−タ制御方法 | |
| JPH07177750A (ja) | 電圧形インバータの出力電圧制御方式 | |
| JPH1198820A (ja) | 交流から直流を生成する装置に設けられる制御回路 | |
| JPH09239555A (ja) | 抵抗溶接機の制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |