JPH1198820A - 交流から直流を生成する装置に設けられる制御回路 - Google Patents

交流から直流を生成する装置に設けられる制御回路

Info

Publication number
JPH1198820A
JPH1198820A JP9253882A JP25388297A JPH1198820A JP H1198820 A JPH1198820 A JP H1198820A JP 9253882 A JP9253882 A JP 9253882A JP 25388297 A JP25388297 A JP 25388297A JP H1198820 A JPH1198820 A JP H1198820A
Authority
JP
Japan
Prior art keywords
output
current
averaging
pulse signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9253882A
Other languages
English (en)
Other versions
JP3570173B2 (ja
Inventor
Takahide Iida
隆英 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyoda Automatic Loom Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Automatic Loom Works Ltd filed Critical Toyoda Automatic Loom Works Ltd
Priority to JP25388297A priority Critical patent/JP3570173B2/ja
Publication of JPH1198820A publication Critical patent/JPH1198820A/ja
Application granted granted Critical
Publication of JP3570173B2 publication Critical patent/JP3570173B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • Y02P80/112

Landscapes

  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)

Abstract

(57)【要約】 【課題】 交流から直流を生成する際の力率を改善し、
且つ高調波電流を抑える回路を提供する。 【解決手段】 CPU31は、この充電器の出力電圧、
出力電流、及びバッテリユニット40から通知される指
示に基づいて決まるデューティを持ったパルス信号を生
成する。チョッパ回路32は、そのパルス信号に従って
電圧波形信号をチョッピングする。平均化回路33は、
チョッパ回路32の出力を平滑化する。電流エラーアン
プ13は、平均化回路33の出力と電流センサ23によ
り検出された電流との誤差を増幅する。コンパレータ1
4は、電流エラーアンプ13の出力により決まるデュー
ティを持ったパルス信号を出力する。制御回路30がコ
ンパレータ14の出力を用いてスイッチング素子22を
制御することにより供給電流を調整しながらバッテリを
充電する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】交流から直流を生成する装置
に設けられる制御回路に係わり、特にその装置の力率を
改善する回路に係わる。
【0002】
【従来の技術】近年、産業用機器、家電機器、OA機器
等の様々な分野においてパワーエレクトロニクス技術が
広く利用されている。これらの機器は、商用の交流電源
を直流電圧に変換してその直流電圧を用いて内部回路を
動作させたり、その直流電圧を用いてバッテリを充電し
たりすることが多い。一例として、商用の交流電源を用
いてバッテリを充電する充電器を採り上げてその構成を
説明する。
【0003】図7は、既存の充電器の一例の構成図であ
る。ここでは、電圧昇圧型のコンバータ機能を持った充
電器を採り上げている。この充電器は、整流器21を用
いて商用の交流を整流(全波整流)し、制御回路10が
スイッチング素子22をPWM方式でスイッチングする
ことにより供給電流を調整しながらバッテリを充電す
る。制御回路10は、出力エラーアンプ11、乗算器1
2、電流エラーアンプ13、及びコンパレータ14を備
え、電流を調整するための制御信号を生成する。
【0004】出力エラーアンプ11は、出力電圧と目標
電圧値との誤差を増幅する。目標電圧値は、たとえば、
この充電器により充電されるバッテリの規格や状態に応
じて与えられるものとする。乗算器12は、整流器21
により整流された入力電圧と出力エラーアンプ11の出
力とを乗算する。電流エラーアンプ13は、電流センサ
23により検出された電流と乗算器12の出力との誤差
を増幅する。コンパレータ14は、三角波生成回路24
が生成する三角波のレベルと電流エラーアンプ13の出
力レベルとを比較し、その比較結果により決まるデュー
ティを持ったパルス信号を出力する。
【0005】上記構成の充電器では、乗算器12の出力
と電流センサ23により検出される電流とを互いに一致
させるための制御信号が制御回路10により生成され、
その制御信号を利用したフィードバック制御により電流
が調整される。このように、このフィードバック制御に
より、電流センサ23により検出される電流は、乗算器
12の出力に一致するように制御されるので、乗算器1
2の出力は、この充電器の「目標電流」として役割を果
たしている。
【0006】
【発明が解決しようとする課題】ところが、上述のよう
な構成において使用する上での理想的な特性を持った乗
算器は存在しない。すなわち、通常の乗算器は、図8
(a) に示すように、特に入力電圧が小さいときには、そ
のリニア特性が悪い。このため、図7に示す構成におい
て、乗算器12により入力電圧と出力エラーアンプ11
の出力とを乗算すると、その入力電圧から得られる出力
波形は歪んでしまう。その様子を図8(b) に示す。
【0007】図8(b) は、乗算器12の出力波形を示す
図である。上記充電器において、入力電圧はサインカー
ブを描く波形なので、その入力電圧に出力エラーアンプ
11の出力を乗算した波形も、理想的には、サインカー
ブであるべきである。ところが、実際には、乗算器12
のリニア特性が悪いので、乗算器12から出力される波
形は、その一部が歪んでしまう。
【0008】ここで、乗算器12の出力は、上述したよ
うに、上記充電器の「目標電流」である。このため、入
力電流の波形は、この乗算器12の出力に一致するよう
に調整され、乗算器12の出力波形と同様に歪んでしま
う。このように入力電流の波形が歪むと、僅かではある
が、入力電流の位相と入力電圧の位相との間にずれが生
じ、力率が悪化してしまう。力率が悪化すると、同一電
力を出力する場合の入力電流の実効値が大きくなってし
まう。
【0009】また、図8(b) に示すように、波形が歪ん
で時間軸に対する傾きが大きい状態が発生すると、当業
者によく知られているように、電流の高調波成分(高調
波電流)が増加する。高調波電流は、他の電子機器の誤
動作の原因になると言われており、規制の対象とするこ
とが考えられている。したがって、高調波電流は、出来
るだけ小さく抑えることが望ましい。なお、力率と高調
波電流とは密接な関係があり、一般に、力率が悪化する
と高調波電流が増加する。
【0010】本発明の課題は、交流から直流を生成する
際の力率を改善し、且つ高調波電流を抑える回路を提供
することである。
【0011】
【課題を解決するための手段】本発明の制御回路は、ス
イッチを用いて交流から直流を生成する装置に設けら
れ、以下の各手段を有する。パルス生成手段は、上記交
流の周波数よりも高い周波数であり、且つある指定され
た値と上記装置の出力との誤差に対応するデューティを
持ったパルス信号を生成する。チョッパ手段は、上記交
流の電圧波形信号を上記パルス生成手段により生成され
たパルス信号を用いてチョッピングする。平均化手段
は、そのチョッパ手段の出力を平均化する。制御信号生
成手段は、その平均化手段の出力と上記装置を介して流
れる電流との誤差に基づいて上記スイッチを制御するた
めの制御信号を出力する。
【0012】上記構成において、チョッパ手段は、上記
パルス信号に従ってオン/オフ制御されるが、そのオン
状態では、電圧波形信号を忠実に出力する。そして、こ
のチョッパ手段の出力は、平均化手段により平滑化され
る。したがって、平均化手段の出力は、入力電圧波形の
振幅を上記パルス信号のデューティに従って変化させた
波形となる。この結果、入力電圧と入力電流の位相が完
全に一致し、力率が改善される。また、入力電流は、制
御信号生成手段により上記平均化手段の出力に一致する
ように調整されるので、滑らかに変化することになり、
高調波電流は抑制される。
【0013】
【発明の実施の形態】本発明の実施形態について図面を
参照しながら説明する。以下では、一例として、商用の
交流電源を用いてバッテリを充電する充電器を採り上げ
て、力率を改善し、高調波電流を抑制する制御回路の構
成および動作を説明する。
【0014】図1は、本実施形態の制御回路を設けた充
電器の構成図である。図1において使用する符号のう
ち、図7で使用したものは同じものを指し示す。すなわ
ち、本実施形態の制御回路は、基本的には、従来の制御
回路10の出力エラーアンプ11および乗算器12を、
CPU31、チョッパ回路32、および平均化回路33
に置き換えた構成である。以下、本実施形態の制御回路
の構成および動作を説明する。
【0015】この充電器は、整流器21を用いて商用の
交流を整流(全波整流)し、制御回路30がスイッチン
グ素子22をPWM方式でスイッチングすることにより
供給電流を調整しながらバッテリを充電する。制御回路
30は、CPU31、チョッパ回路32、平均化回路3
3、電流エラーアンプ13、及びコンパレータ14を備
え、電流を調整するための制御信号を生成する。
【0016】CPU31は、この充電器の出力電圧(バ
ッテリ電圧)、この充電器の出力電流(バッテリに供給
される電流)、及びバッテリユニット40から通知され
る指示に基づいて決まるデューティを持ったパルス信号
を生成する。このパルス信号の周波数は、入力される交
流の周波数(50/60Hz)と比べて十分に高く、た
とえば、20kHz程度である。なお、出力電圧は、C
PU31が処理できるレベルに分圧されている。また、
出力電流は、出力電流センサ25により検出される。
【0017】図2を参照しながら、CPU31が上記パ
ルス信号を生成する処理の一例を示す。ここでは、バッ
テリユニット40が、現在の充電状態などに基づいて、
バッテリを充電する際の電力値を充電器に指示するもの
とする。この指示は、たとえば、充電時のワット数であ
ってもよいし、あるいは、バッテリユニット40の能力
に対する充電時のワット数の割合(パーセント値)であ
ってもよいが、ここでは、電力値が指示されるものとす
る。また、CPU31は、不図示のデューティ値保持メ
モリを備え、そこの保持されているデューティを持った
パルス信号を生成するものとする。
【0018】ステップS1では、バッテリユニット40
から通知された指示を認識する。この実施例では、電力
値Wを認識する。ステップS2では、充電器の出力電圧
(バッテリ電圧)Vを検出する。ステップS3では、出
力電流センサ25により検出された出力電流Iを認識す
る。ステップS4では、ステップS1で認識した電力値
W、およびステップS2で検出した電圧VからW/Vを
算出する。この値は、バッテリユニット40に供給すべ
き電流の目標値である。そして、その算出した値とステ
ップS3で認識した出力電流Iとを比較する。
【0019】W/V>Iであれば、現在の出力電流が目
標値よりも小さいと判断し、ステップS5において、デ
ューティ値保持メモリから現在のデューティ値を取り出
してその値を所定量だけ大きくする。そして、ステップ
S6では、ステップS5における補正に従ってデューテ
ィ値保持メモリを更新する。一方、W/V<Iであれ
ば、現在の出力電流が目標値よりも大きいと判断し、ス
テップS7において、上記デューティ値保持メモリから
現在のデューティ値を取り出してその値を所定量だけ小
さくする。そして、ステップS8では、ステップS7に
おける補正に従ってデューティ値保持メモリを更新す
る。W/V=Iであれば、現在の出力電流が目標値に一
致しているとみなし、上記デューティ値保持メモリは更
新しない。なお、CPU31の出力パルスのデューティ
を大きくすると、それに従ってこの充電器の出力電流も
大きくなる。ステップS9では、上記デューティ保持メ
モリに保持されているデューティ値を持ったパルス信号
を生成して出力する。
【0020】上記処理は、例えば、タイマ割込などによ
り、所定時間ごとに繰り返し実行される。また、デュー
ティの補正方法は、フローチャートの例のように単純な
方法でもよいが、例えば、PID演算などを利用して補
正してもよい。
【0021】このように、CPU31は、バッテリユニ
ット40からの指示が示す電力でバッテリを充電するた
めのパルス信号を生成して出力する。このパルス信号
は、チョッパ回路32に供給される。
【0022】チョッパ回路32は、トランジスタQ1お
よびQ2から構成される。トランジスタQ1およびQ2
は、それぞれnpnトランジスタおよびpnpトランジ
スタであり、互いに直列に接続されている。トランジス
タQ1のコレクタには、整流器21によって整流(たと
えば、全波整流)された電圧を分圧した信号(以下、こ
の信号を「電圧波形信号」と呼ぶ)が印加されている。
また、トランジスタQ1およびQ2の各制御端子(ベー
ス)には、CPU31の出力が供給される。そして、C
PU31が出力するパルス信号が「H」レベルのとき
は、トランジスタQ1がオン状態になると共にトランジ
スタQ2がオフ状態となり、一方、そのパルス信号が
「L」レベルのときは、トランジスタQ1がオフ状態に
なると共にトランジスタQ2がオン状態となる。
【0023】図3を参照しながらチョッパ回路32の入
力波形および出力波形を説明する。チョッパ回路32に
は、図3の上段に示すように、全波整流された電圧波形
信号が印加されている。この状態で、トランジスタQ1
およびQ2の制御端子に図3の中段に示すCPU31か
らのパルス信号が供給されると、チョッパ回路32の出
力電圧は、図3の下段に示すようになる。すなわち、C
PU31から出力されたパルス信号が「H」レベルにと
きは、トランジスタQ1がオン状態、トランジスタQ2
がオフ状態となるので、チョッパ回路32の出力電位は
電圧波形信号と同じレベルになる。一方、CPU31か
ら出力されたパルス信号が「L」レベルにときは、トラ
ンジスタQ1がオフ状態、トランジスタQ2がオン状態
となるので、チョッパ回路32の出力電位は、接地レベ
ルとなる。
【0024】このように、電圧波形信号は、チョッパ回
路32においてCPU31が生成するパルス信号に従っ
てチョッピングされる。ここで、トランジスタQ1およ
びQ2のスイッチング速度は、入力される交流の周波数
およびCPU31が生成するパルス信号と比較して十分
に高速である。このため、トランジスタQ1がオン状態
のときは、チョッパ回路32は、整流器21により整流
された電圧波形信号を忠実に出力することができる。
【0025】平均化回路33は、一般的なRC回路であ
り、抵抗RおよびコンデンサCから構成される。平均化
回路33による処理例を図4に示す。平均化回路33
は、チョッパ回路32の出力を平均化(平滑化)する
が、このチョッパ回路32の出力は、CPU31によっ
て生成されるパルス信号のデューティに従って変化す
る。従って、平均化回路33の出力は、CPU31によ
って生成されるパルス信号のデューティに従って調整さ
れることになる。CPU31によって生成されるパルス
信号のデューティが30パーセント、80パーセントで
あった場合の平均化回路33の出力電圧をそれぞれ図4
(a) および図4(b) に示す。
【0026】図4(a) および図4(b) では、平均化の概
念を説明するためにパルス信号の周波数を実際よりも低
速に描いているが、本実施形態では、パルス信号の周波
数は入力電圧の交流周波数と比べて蝪かに大きく、チョ
ッパ回路32の出力は、平均化回路33によって滑らか
に平均化される。すなわち、平均化回路33は、いわ
ば、平滑化回路として作用する。逆に言えば、CPU3
1が生成するパルス信号の周波数は、平均化回路33に
RCにより滑らかに平均化される程度の周波数とする。
また、上述したように、トランジスタQ1およびQ2の
スイッチング速度は十分に高速であり、トランジスタQ
1がオン状態のときは、チョッパ回路32はその入力電
圧(電圧波形信号)を忠実に出力する。従って、平均化
回路33の出力は、図5(a) に示すように、電圧波形信
号に比例する。この比例係数は、CPU31により生成
されるパルス信号のデューティにより決まる。そして、
平均化回路33の出力波形は、図5(b) に示すように、
電圧波形信号と振幅が異なる同位相のサインカーブとな
る。
【0027】平均化回路33の出力は、電流エラーアン
プ13に供給される。電流エラーアンプ13は、平均化
回路33の出力と電流センサ23との誤差を増幅する。
コンパレータ14は、図7に示した既存の構成と同様
に、三角波生成回路24が生成する三角波のレベルと電
流エラーアンプ13の出力レベルとを比較し、その比較
結果により決まるデューティを持ったパルス信号を出力
する。
【0028】図1に示す本実施形態の充電器では、電流
センサ23により検出される電流を平均化回路33の出
力に一致させるための制御信号が制御回路30により生
成され、その制御信号を利用したフィードバック制御に
よりその電流が調整される。すなわち、この充電器で
は、平均化回路33の出力が「目標電流:入力電流の目
標値」として役割を果たしている。
【0029】次に、力率および高調波電流について検討
する。力率は、入力電圧と入力電流との位相差が小さい
ほど高くなる。ここで、入力電流は、この充電器の目標
電流である平均化回路33の出力に一致するように調整
されるが、この平均化回路33の出力は、上述したよう
に、入力電圧を分圧した信号である電圧波形信号に比例
するので、この平均化回路33の出力波形は入力電圧と
同位相であり且つ歪みのないサインカーブとなってい
る。したがって、入力電圧の位相と入力電流の位相とが
ほぼ完全に一致し、高い力率が得られる。
【0030】高調波電流は、電流の急激な変化、すなわ
ち、電流波形の急峻な立上りがあると、そのことに起因
して大きくなる。ところが、本実施形態では、乗算器と
比べて応答速度が極めて高速なチョッパ回路、およびそ
の出力を平滑化する平均化回路を用いて目標入力電流を
生成している。このため、その目標入力電流は、入力電
圧波形に追随して滑らかに変化する。この結果、上記目
標入力電流に一致させられる実際の電流波形にも歪みが
発生せずに滑らかに変化するので、高調波電流が抑制さ
れる。
【0031】上記実施形態において、CPU31は、出
力誤差をその出力誤差に対応するデューティを持ったパ
ルス信号に変換する役割を担っているが、この役割を他
の構成で提供するようにしてもよい。たとえば、図6
(a) に示すように、誤差アンプ51およびコンパレータ
52を設けた構成で実現してもよい。この場合、誤差ア
ンプ51は、外部から指定された目標電圧とこの充電器
の実際の出力電圧との誤差を検出して出力するか、ある
いは、外部から指定された目標電流と電流センサ25に
より検出される実際の出力電流との誤差を検出して出力
する。また、コンパレータ52は、誤差アンプ51の出
力レベルと三角波のレベルとを比較し、その比較結果に
より得られるデューティを持ったパルス信号を出力す
る。この三角波の周波数は、入力される交流の周波数と
比べて十分に高速であるものとする。そして、このコン
パレータ52の出力をチョッパ回路32に供給する。
【0032】また、上記実施形態では、チョッパ回路3
2の一例として、2つのスイッチング素子(トランジス
タQ1およびQ2)を備える構成としたが、他の構成で
あってもよい。他の構成としては、例えば、図6(b) に
示すように、1つのスイッチング素子(トランジスタQ
3)および抵抗体を備える回路が考えられる。この場
合、トランジスタQ3に電圧波形信号を供給しながら、
その制御端子(ベース)にCPU31により生成される
パルス信号を供給する。
【0033】さらに、平均化回路33は、上記実施形態
では、抵抗およびコンデンサから構成されているが、他
の形態であってもよい。なお、上記実施形態では、本発
明の制御回路を適用する対象の装置として充電器を採り
上げているが、本発明は、これに限定されるものではな
く、交流から直流を生成する処理を制御する回路として
広く使用することができる。
【0034】
【発明の効果】本発明によれば、力率が改善されるの
で、同一の出力電力を得る場合の入力電流の実効値が減
少する。また、このとき、交流電流波形が歪まないの
で、高調波電流が抑えられる。
【図面の簡単な説明】
【図1】本実施形態の制御回路を設けた充電器の構成図
である。
【図2】CPUがパルス信号を生成する処理を説明する
フローチャートである。
【図3】チョッパ回路の入出力を説明する図である。
【図4】平均化回路の入出力を説明する図である。
【図5】(a) は、入力電圧と平均化回路の出力との関係
を説明する図であり、(b) は、電圧と電流の関係を説明
する図である。
【図6】(a) は、出力誤差に対応するデューティを持っ
たパルス信号を生成する手段の他の形態の回路図であ
り、(b) は、チョッパ回路の他の形態の回路図である。
【図7】既存の充電器の一例の構成図である。
【図8】(a) は、乗算器の特性を示す図であり、(b)
は、乗算器の出力波形を示す図である。
【符号の説明】
13 電流エラーアンプ 14 コンパレータ 21 整流器 22 スイッチング素子 23 電流センサ 24 三角波発生回路 25 出力電流センサ 31 CPU 32 チョッパ回路 33 平均化回路 40 バッテリユニット 51 誤差アンプ 52 コンパレータ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 スイッチを用いて交流から直流を生成す
    る装置に設けられる制御回路であって、 上記交流の周波数よりも高い周波数であり、且つある指
    定された値と上記装置の出力との誤差に対応するデュー
    ティを持ったパルス信号を生成するパルス生成手段と、 上記交流の電圧波形信号を上記パルス生成手段により生
    成されたパルス信号を用いてチョッピングするチョッパ
    手段と、 そのチョッパ手段の出力を平均化する平均化手段と、 その平均化手段の出力と上記装置を介して流れる電流と
    の誤差に基づいて上記スイッチを制御するための制御信
    号を出力する制御信号生成手段と、 を有する制御回路。
  2. 【請求項2】 上記チョッパ手段は、少なくとも1つの
    スイッチング素子を備え、そのスイッチング素子に上記
    交流の電圧波形信号が供給された状態で上記パルス生成
    手段により生成されたパルス信号によりそのスイッチン
    グ素子がオン/オフ制御される構成である請求項1に記
    載の制御回路。
  3. 【請求項3】 上記平均化手段は、抵抗体とコンデンサ
    を含む構成であり、上記パルス生成手段により生成され
    るパルス信号の周波数は、上記チョッパ手段の出力が上
    記平均化手段により十分滑らかに平滑化される周波数で
    ある請求項1の記載の制御回路。
  4. 【請求項4】 交流電源から得る電力を用いてバッテリ
    を充電する充電器であって、 バッテリに電力を供給するか否かを決めるスイッチと、 上記交流電源から得られる交流を整流する整流器と、 上記交流電源の交流周波数よりも高い周波数であり、且
    つある指定された値と上記バッテリへの出力との誤差に
    対応するデューティを持ったパルス信号を生成するパル
    ス生成手段と、 上記整流器の出力である電圧波形信号を上記パルス生成
    手段により生成されたパルス信号を用いてチョッピング
    するチョッパ手段と、 そのチョッパ手段の出力を平均化する平均化手段と、 その平均化手段の出力と上記交流電源からの入力電流と
    の誤差に基づいて上記スイッチを制御するための制御信
    号を出力する制御信号生成手段と、を有する充電器。
JP25388297A 1997-09-18 1997-09-18 交流から直流を生成する装置に設けられる制御回路 Expired - Fee Related JP3570173B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25388297A JP3570173B2 (ja) 1997-09-18 1997-09-18 交流から直流を生成する装置に設けられる制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25388297A JP3570173B2 (ja) 1997-09-18 1997-09-18 交流から直流を生成する装置に設けられる制御回路

Publications (2)

Publication Number Publication Date
JPH1198820A true JPH1198820A (ja) 1999-04-09
JP3570173B2 JP3570173B2 (ja) 2004-09-29

Family

ID=17257445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25388297A Expired - Fee Related JP3570173B2 (ja) 1997-09-18 1997-09-18 交流から直流を生成する装置に設けられる制御回路

Country Status (1)

Country Link
JP (1) JP3570173B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041891A (ja) * 2008-08-08 2010-02-18 Yamaha Motor Electronics Co Ltd 充電器
WO2012165072A1 (ja) * 2011-05-27 2012-12-06 シャープ株式会社 電気自動車充電用の充電器及び充電装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041891A (ja) * 2008-08-08 2010-02-18 Yamaha Motor Electronics Co Ltd 充電器
WO2012165072A1 (ja) * 2011-05-27 2012-12-06 シャープ株式会社 電気自動車充電用の充電器及び充電装置
JP2012249409A (ja) * 2011-05-27 2012-12-13 Sharp Corp 電気自動車充電用の充電器及び充電装置

Also Published As

Publication number Publication date
JP3570173B2 (ja) 2004-09-29

Similar Documents

Publication Publication Date Title
US6215287B1 (en) Power supply apparatus
US7616455B2 (en) Power factor correction using current sensing on an output
US5602463A (en) DC power supply with enhanced input power factor using a buck and boost converter
EP2424099A1 (en) Power supply device
US20070025124A1 (en) Power supply system and apparatus
US8503205B2 (en) AC/DC converter with a PFC and a DC/DC converter
US20230299665A1 (en) Power converting device
JP2809463B2 (ja) 電源装置および力率改善方法
US7230219B2 (en) Inverter power source control for high frequency heater
JP3570173B2 (ja) 交流から直流を生成する装置に設けられる制御回路
JPH08223923A (ja) 電流モード型スイッチング安定化電源装置
JP2005152304A (ja) 炊飯器
JP2000350462A (ja) 直流電源装置
KR100386865B1 (ko) 평활용 초크 코일 인덕턴스 가변 회로를 가지는 전원 회로
JP2000021559A (ja) 電子レンジ
KR100434283B1 (ko) 3상 정류 제어장치
JP4692704B2 (ja) 力率改善電源回路
JPH10127046A (ja) 昇圧形コンバータの制御回路
JP2001086737A (ja) 電源装置
JPH0715965A (ja) スイッチングモード整流回路
JP2004015897A (ja) Pwm整流器の出力制御方法およびその出力制御装置
JPH06327149A (ja) 電源回路
JP4672218B2 (ja) モータ制御装置
JP2024043983A (ja) 電力変換装置
JP3738594B2 (ja) 交流−直流変換装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040614

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees